JP5262444B2 - 座標検出装置 - Google Patents

Description

本発明は、均一な面抵抗体を使用した全面アナログ方式の二次元座標検出装置に関し、特に面抵抗体に１００KHz以上のＡＣ信号を印加し、入力ペンで信号を検出する方式を使用した対角方式座標検出装置に関する。

長方形の面抵抗体を使用した全面アナログ方式の二次元座標検出装置において、特に面抵抗体にAC信号発生器によりAC電位勾配を与え、入力ペンで信号を検出する対角方式の静電容量結合型の座標検出裝置については、特開２００１−４３００２号が知られている。その概要について図１を用いて説明する。図１に開示されているものは、対角方式の静電容量結合型座標検出装置の一例を示す構成概要図である。

パネル部１は長方形の板で形成され、透明または不透明な絶縁基板または、ガラス基板４の上面に均一な面抵抗体２が成膜されている。面抵抗体２は不透明なカーボン膜または透明なＩＴＯ（インジウム錫酸化物）膜、ＮＥＳＡ（酸化錫）膜等であり、面抵抗値は数百〜１ｋΩ／□である。面抵抗体２を取り囲む抵抗性周囲電極３を配設し、その４頂点（Ａ，Ｂ，Ｃ，Ｄ点）にそれぞれ引き出し線８が接続されている。抵抗性周囲電極３は、カーボンまたは銀カーボン等による均一な線状抵抗電極であり、ＡＢ間及びＣＤ間を約９０Ω，ＡＤ間及びＢＣ間を約６０Ωとした。

有効座標検出エリアは抵抗性周囲電極３の内側全域である。入力ペン６の先端は面抵抗体２に直接接触する必要がないので、面抵抗体２の表面は保護ガラス（図示せず）等の絶縁層で覆われている。

次に面抵抗体２にＡＣ電位勾配を与える方法について説明する。スイッチＡ９〜スイッチＤ１２のＯＮ／ＯＦＦ状態の組み合わせにより、ＡＣ信号発生器１３より抵抗性周囲電極の各頂点であるＡ〜Ｄ点に印加される。Ａ−Ｃ間に印加（駆動）する時はＢ及びＤ点をＯＦＦとし、Ｂ−Ｄ間に印加する時はＡ及びＣ点をＯＦＦとする。

面抵抗体２において、入力ペン６先端に近い位置のＡＣ信号レベルは、静電容量結合５を介して入力ペン６に伝わり、更にペンケーブル７を介してアナログ信号処理部１４に伝わる。アナログ信号処理部１４内には、増幅器（図示せず）、バンドパスフィルタ（図示せず）、ＡＣ／ＤＣ変換器（ＡＭ検波器）（図示せず）等があり、検出電圧をＡＣ信号のまま高精度でレベル計測するのは難しいので、ＤＣレベルに変換している。その後、Ａ／Ｄコンバータ１５でデジタル化し、プロセッサ（ＣＰＵ）１６が座標を計算し出力する。

座標算出方法については、特開２００１−４３００２号に開示されている通りであり、各計測レベルの比に基づいているために、静電容量が大きく変わっても、ＡＣ信号発生器１３の出力レベルが個々にばらついていても、また、アナログ信号処理部１４のゲインがばらついていても、入力ペン６先端でのパネル部上の座標が高精度に検出される。

ＣＰＵ１６に格納されているパネルドライバーからドライブされた各AC信号はパネルケーブル１８を介してガラスパネル上のケーブルパッド１９に伝えられる。更に抵抗性周囲電極３の４頂点（Ａ，Ｂ，Ｃ，Ｄ点）にはパネル周囲にそれぞれの引き出し線が配線されており、前述のAC信号が印加される。しかしながら前記ケーブルパッド１９から抵抗性周囲電極３の各頂点までの引き出し線８ａ〜８ｄのそれぞれの長さが異なり、合成インピーダンスすなわち直流抵抗成分RとインダクタンスωLが異なるため、抵抗性周囲電極３の各頂点に印加するＡＣ信号レベルに差が生じることになる。
一方座標算出は、上記抵抗性周囲電極３の各頂点に等レベルの信号を印加して、入力ペン６の面抵抗体２上の当接位置迄の距離に応じた検出信号を基に算出する。このため抵抗性周囲電極３の各頂点で生じたAC信号レベルの差は検出信号レベルに影響し、算出される座標にズレが生じていた。

かかる問題を回避するため、入力ペン６で検出した抵抗性周囲電極３の各頂点からの検出信号を基に算出した座標を、制御基板１７に内蔵するプロセッサー（CPU）を使ってソフトウエアを使用して座標ズレの補正をしていた。
特開平１１−８５３７４号公報。

面抵抗体を使用した全面アナログ方式の二次元座標検出装置において、座標を算出するには、抵抗性周囲電極３の各頂点に等レベルの信号を印加して、入力ペンの面抵抗体上での当接位置迄の距離に応じた検出信号を基に算出するため、抵抗性周囲電極３の各頂点に接続されている引き出し線の長さがそれぞれ異なることにより、インピーダンスが異なるとインピーダンスの差分の電圧降下が生じ、従って抵抗性周囲電極３の各頂点に印加されるＡＣ信号が異なることになる。そのため入力ペンで検出したAC信号は検出信号レベルに影響し、入力ペンの面抵抗体上での当接位置との座標ズレが生じていた。これを補正するために、制御基板に設けられたＣＰＵに格納された座標補正ソフトウエアを使用して、座標補正をしなければならなかった。

長方形のガラス基板に面抵抗体と、該面抵抗体を取り囲む抵抗性周囲電極を配置し、該抵抗性周囲電極の４頂点より、前記ガラス基板上の一カ所に設けられたケーブルパッドに低抵抗の導電性インクで印刷された引出線を取り付けた静電容量結合型座標検出裝置であって、前記抵抗性周囲電極の外側に取り付けた引出線の一部分に、各引出線それぞれのインピーダンスを均等にする為に、つづら折り、又は矩形パターンを設けることにより、AC信号レベルを一定にし、座標のズレを無くす静電容量結合型座標検出裝置を第１の要旨とし、前記抵抗性周囲電極４頂点の内で、最遠長の引出線のインピーダンスを基準として他の３本の引出線に、最遠長の引出線との差分のインピーダンスを付加することで、各引出線のインピーダンスを合致させる請求項１記載の静電容量型座標検出裝置を第２の要旨とするものである。

本発明によれば、ガラスパネルと制御基板を接続するケーブル端末部から抵抗性周囲電極の四頂点の電極までのケーブルの引き回しの長さ、即ち合成インピーダンスが同じため、座標位置のズレがなく、正しい座標位置の検出が可能である。また、各頂点からの信号レベルの差がないため、内蔵するプロセッサー（CPU）で、ソフトウエアを起動して座標補正をかける必要が無く補正作業の低減が図れる。

ガラス基板下面に面抵抗体を成膜し、面抵抗体を取り囲む抵抗性周囲電極を配設し、抵抗性周囲電極の４頂点に引き出し線を取り付け、前記抵抗性周囲電極パターンに沿ってインピーダンス成分、即ち長さを同じにしたパターンを設けた引き出し線が、ガラス端部のケーブルパッドに収束されている。このケーブルパッドにパネルケーブルが導電性接着されて、さらに制御基板に接続されているものである。

以下、本発明の詳細を添付図面に従って説明する。図２は、対角方式の静電容量型の座標検出装置の実施の形態を示す従来の構成概要図である。図３はパネル部にチップ部品を搭載した別の実施例である。又、図４は制御基板側にチップ部品を搭載した実施例で有る。図２、図３において、上記図１に対応する部分には同一の符号をつけて一部説明を省略する。

長方形の透明なガラス基板４の下面に、均一な面抵抗体２が成膜されており、均一な面抵抗体２を取り囲む低抵抗性周囲電極３が設けられている。入力ペン６の先端は、均一な面抵抗体２が成膜されている部分を直接接触する必要がないため、上面は保護ガラス等の絶縁層となっている。

抵抗性周囲電極３の４頂点（Ａ，Ｂ，Ｃ，Ｄ点）には、それぞれ引き出し線８a、８ｂ、８ｃ、８ｄが接続されている。この引き出し線８a、８ｂ、８ｃ、８ｄは銀ペーストのような低抵抗の導電性インクで印刷されている。尚、この引き出し線部分の下面は絶縁層とし、面抵抗体２は成膜されてはいない。

次に４本の引き出し線８a、８ｂ、８ｃ、８ｄのケーブルパッド部分の構成を図２により説明する。この４本の引き出し線は抵抗性周囲電極ＢとＣの間で収束され、半田付け可能な導電性インクで形成されたケーブルパッド１９に接続される。このケーブルパッド１９と、パネルケーブル１８は半田付け若しくは異方性導電ペーストで接続されている。パネルケーブル１８は通常の配線用ワイヤー或いは金属箔を使ったフレキシブルケーブルを使い、すべての信号処理を制御する制御基板１７にケーブルコネクタ２１、基板コネクタ２２を介して接続されている。パネルケーブル１８と制御基板１７を近くに配置するとノイズの影響を受け難い。従ってケーブルパッド１９は制御基板１７の取付位置に合わせて配置を決定している。

ガラス基板４に配設された抵抗性周囲電極３の頂点からケーブルパッド１９迄の各引き出し線のインピーダンスは直流抵抗成分Ｒとインダクタンス成分ｗＬがありそれぞれＺa＝Ｒa＋ｊｗLa、Ｚb＝Ｒb＋ｊｗLb、Ｚc＝Ｒc＋ｊｗＬｃ、Ｚｄ＝Ｒd＋ｊｗLdとなる。図２で説明するとケーブルパッド１９から最遠長の頂点はＤ点であり、ケーブルパッド１９から最短の頂点はＢ点である。従って最遠長の頂点Ｄ点迄のインピーダンスＺｄが最大となる。この最大インピーダンスＺｄを基準に各頂点までのインピーダンスにインピーダンスＺｄとの差分を加えれば良い。頂点Ｂ点迄の引き回しを図２で説明するとインピーダンスＺｂとＺｄの差△Zｂ＝Zｄ−Zｂ＝（Ｒｄ−Ｒｂ）＋ｊｗ（Lｄ−Lｂ）＝△Rｂ＋△ｊｗＬｂとなる。従ってインピーダンスを合わせるために各引き出し線の途中に差分の抵抗成分△Rｂとインダクタンス成分△ｗＬｂと等価となる線長を設けている。
パターン幅を同幅で形成する場合は線長の差分を短い方の引き出し線につづら折りのように折り返し、例えばケーブルパッド１９から頂点Ｄ迄の線長がαセンチメートルの場合、ケーブルパッド１９から頂点Ｂ迄の線長がβセンチメートルならαとβ分の差分の線長分を繰り返して折り返して加えれば良い。同様に他の２線のインピーダンスも同一になるようパターンを設計しておく。この際、折り返しの場所は周囲電極の外側のどこに配置しても良く、又折り返しと直線部分を複数に分けて配置しても良い。いずれにしても各引き出し線の線長が同じ長さになるように設計する。

次に、本発明の信号検出状態について説明する。制御基板１７内のＡＣ信号発生器１３で発生させたＡＣ信号は、スイッチＡ９〜Ｄ１２及び各引き出し線８a、８ｂ、８ｃ、８ｄを介して抵抗性周囲電極の各頂点Ａ〜Ｄに印加される。
この際、各引き出し線のインピーダンスは均等になっているので各頂点に印加されるＡＣ信号レベルに差はない。そして従来技術で説明した通り、面抵抗体２のＡＣ信号検出レベルは、静電容量結合５を介して入力ペン６に伝わる。

本発明のように、ガラスパネル上のケーブルパッド１９から抵抗性周囲電極３の各頂点Ａ〜Ｄ迄の引き出し線インピーダンスを均等にさせることで、ＡＣ信号レベルを一定にすることができ、座標ズレのためのＣＰＵでの補正を省略できる。

実施例１で説明したように引き出し線幅を同幅でパターン形成する場合は、線分長の差分を短い方の引き出し線に折り返しで加えれば良いが、折り返し分のスペースが無い場合には、抵抗及びインダクタ部品を実装できる半田付け可能な電極パッド２５を印刷し、ケーブルパッドから見て一番遠い頂点との差分の抵抗分△Ｒｂ及びインダクタンス△ｗＬｂ分と等価となるカーボン抵抗のような固定抵抗２３及びコイル状に巻かれたインダクタ２４を半田付けしても良い。

従来の対角方式の静電容量結合型の座標検出装置の一例を示す構成概要図。 本発明による対角方式の静電容量結合型の座標検出装置の実施の形態を示す構成概要図。 パネル側にチップ部品を搭載した例。

符号の説明

１ パネル部
２ 面抵抗体
３ 低抵抗性周囲電極
４ ガラス基板
５ 静電容量結合
６ 入力ペン
７ ペンケーブル
８ 引き出し線
９ スイッチＡ
１０ スイッチＢ
１１ スイッチＣ
１２ スイッチＤ
１３ ＡＣ信号発生器
１４ アナログ信号処理部
１５ Ａ／Ｄコンバータ
１６ プロセッサ（ＣＰＵ）
１７ 制御基板
１８ パネルケーブル
１９ ケーブルパッド
２０ 印刷パターン
２１ パネルコネクタ
２２ 基板コネクタ
２３ 固定抵抗
２４ インダクタ
２５ 電極パッド

Claims (2)

1. 長方形のガラス基板に面抵抗体と、該面抵抗体を取り囲む抵抗性周囲電極を配置し、該抵抗性周囲電極の４頂点より、前記ガラス基板上の一カ所に設けられたケーブルパッドに低抵抗の導電性インクで印刷された引出線を取り付けた静電容量結合型座標検出裝置であって、前記抵抗性周囲電極の外側に取り付けた引出線の一部分に、各引出線それぞれのインピーダンスを均等にする為に、つづら折り、又は矩形パターンを設けることにより、インピーダンスの差分の電圧降下を一定にし、座標のズレを無くすことを特徴とする静電容量結合型座標検出裝置。
2. 前記抵抗性周囲電極４頂点の内で、最遠長の引出線のインピーダンスを基準として他の３本の引出線に、最遠長の引出線との差分のインピーダンスを付加することで、各引出線のインピーダンスを合致させることを特徴とする請求項１記載の静電容量型座標検出裝置。