JP6194678B2

JP6194678B2 - 静電容量結合型座標検出装置

Info

Publication number: JP6194678B2
Application number: JP2013158592A
Authority: JP
Inventors: 弘志小林
Original assignee: Pentel Co Ltd
Current assignee: Pentel Co Ltd
Priority date: 2013-07-31
Filing date: 2013-07-31
Publication date: 2017-09-13
Anticipated expiration: 2033-07-31
Also published as: JP2015031966A

Description

本発明は、均一な面抵抗体を使用した全面アナログ方式の二次元座標検出装置に関し、特に面抵抗体に１００ＫＨｚ以上のＡＣ信号を印加し、入力ペンで信号を検出する方式を使用した静電容量結合型座標検出裝置に関する。

長方形の面抵抗体を使用した全面アナログ方式の二次元座標検出装置において、特に面抵抗体にＡＣ信号発生器によりＡＣ電位勾配を与え、入力ペンで信号を検出する対角方式の静電容量結合型の座標検出裝置については、特開２００１−４３００２号が知られている。その概要について図１を用いて説明する。図１に開示されているものは、対角方式の静電容量結合型座標検出装置の一例を示す構成概要図である。

パネル部１は長方形の板で形成され、透明または不透明な絶縁基板または、ガラス基板４の上面に均一な面抵抗体２が成膜されている。面抵抗体２は不透明なカーボン膜または透明なＩＴＯ（インジウム錫酸化物）膜、ＮＥＳＡ（酸化錫）膜等であり、面抵抗値は単位面積当たり１５０〜１ｋΩである。面抵抗体２を取り囲む抵抗性周囲電極３を配設し、その４頂点（Ａ，Ｂ，Ｃ，Ｄ点）にそれぞれ引き出し線８が接続されている。抵抗性周囲電極３は、カーボンまたは銀カーボン等による均一な線状抵抗電極であり、抵抗性周囲電極３の抵抗値は面抵抗体２の抵抗値に比べて低い方がよく、面抵抗体２の面抵抗値を単位面積当たり１５０〜１ＫΩ程度とした場合は、抵抗性周囲電極３の隣り合う頂点間の抵抗値を面抵抗値より１／５以上小さく、３０〜２００Ω程度にするのが好ましい。
尚、ＡＢ間及びＣＤ間を約９０Ω，ＡＤ間及びＢＣ間を約６０Ωとした。

有効座標検出エリアは抵抗性周囲電極３の内側全域である。入力ペン６の先端は面抵抗体２に直接接触する必要がないので、面抵抗体２の表面は保護ガラス（図示せず）等の絶縁層で覆われている。

次に面抵抗体２にＡＣ電位勾配を与える方法について説明する。スイッチＡ９〜スイッチＤ１２のＯＮ／ＯＦＦ状態の組み合わせにより、ＡＣ信号発生器１３より抵抗性周囲電極の各頂点であるＡ〜Ｄ点に印加される。Ａ−Ｃ間に印加（駆動）する時はＢ及びＤ点をＯＦＦとし、Ｂ−Ｄ間に印加する時はＡ及びＣ点をＯＦＦとする。

面抵抗体２において、入力ペン６先端に近い位置のＡＣ信号レベルは、静電容量結合５を介して入力ペン６に伝わり、更にペンケーブル７を介してアナログ信号処理部１４に伝わる。アナログ信号処理部１４内には、増幅器（図示せず）、バンドパスフィルタ（図示せず）、ＡＣ／ＤＣ変換器（ＡＭ検波器）（図示せず）等があり、検出電圧をＡＣ信号のまま高精度でレベル計測するのは難しいので、ＤＣレベルに変換している。その後、Ａ／Ｄコンバータ１５でデジタル化し、プロセッサ（ＣＰＵ）１６が座標を計算し出力する。

座標算出方法については、特開２００１−４３００２号に開示されている通りであり、各計測レベルの比に基づいているために、静電容量が大きく変わっても、ＡＣ信号発生器１３の出力レベルが個々にばらついていても、また、アナログ信号処理部１４のゲインがばらついていても、入力ペン６先端でのパネル部上の座標が高精度に検出される。

ＣＰＵ１６に格納されているパネルドライバーからドライブされた各ＡＣ信号はパネルケーブル１８を介してガラスパネル上のケーブルパッド１６に伝えられる。更に抵抗性周囲電極３の４頂点（Ａ，Ｂ，Ｃ，Ｄ点）にはパネル周囲にそれぞれの引き出し線が配線されており、前述のＡＣ信号が印加される。しかしながら前記ケーブルパッド１９から抵抗性周囲電極３の各頂点までの引き出し線８ａ〜８ｄのそれぞれの長さが異なり、合成インピーダンスすなわち直流抵抗成分とインダクタンスωＬが異なるため、抵抗性周囲電極３の各頂点に印加するＡＣ信号レベルに差が生じることになる。
一方、座標算出は、上記抵抗性周囲電極３の各頂点に等レベルの信号を印加して、入力ペン６の面抵抗体２上の当接位置迄の距離に応じた検出信号を基に算出する。
このため抵抗性周囲電極３の各頂点で生じたＡＣ信号レベルの差は検出信号レベルに影響し、算出される座標にズレが生じていた。
かかる問題を回避するため、入力ペン６で検出した抵抗性周囲電極３の各頂点からの検出信号を基に算出した座標を、制御基板１７に内蔵するプロセッサー（ＣＰＵ）を使ってソフトウエアを使用して座標ズレの補正をしていた。

そのほかの問題を回避する方法として、抗性周囲電極３に沿って取り付けた引き出し線の途中に、各引き出し線８ａ〜８ｄのインピーダンスを合致させるためのつづら折り、又は矩形パターンを設け、前記抵抗性周囲電極４頂点の内で最遠長の引き出し線８ａ〜８ｄのインピーダンスを基準として他の３本の引き出し線に前記最延長の引き出し線との差分のインピーダンス成分の部品を付加することで各引き出し線のインピーダンスを合わせることで座標ズレを回避していた。

しかしながらパネル部１に形成された、抵抗性周囲電極３は環境の温度変化や経時変化によって抵抗が変化することが実験によりわかっている。材料の抵抗温度係数を測定した結果、０．２０％／℃であった。従って、例えば使用環境の温度が２５℃から４０℃へ変化したとすると、面抵抗体２の抵抗値はほとんど変化せず、抵抗性周囲電極３の抵抗値が３％上昇することになる。
すなわち、抵抗性周囲電極３の４頂点に接続された引き出し線８ａ〜８ｄのインピーダンスを同じにしても、抵抗性周囲電極３の各頂点に印可されるＡＣ信号が変化することになり、そのため入力ペンで検出したＡＣ信号は検出信号レベルに影響し、入力ペンの面抵抗体上での当接位置との座標ズレが生じることになる。

特開平１１−８５３７４号公報。特開２０１０−５５３１３号公報。

面抵抗体を使用した全面アナログ方式の二次元座標検出装置において、座標を算出するには、抵抗性周囲電極の各頂点に等レベルで変化しない信号を印加して、入力ペンの面抵抗体上での当接位置迄の距離に応じた検出信号を基に算出するため、抵抗性周囲電極の各頂点に接続されている引き出し線の長さが、それぞれ異なるとインピーダンスが異なりとインピーダンスの差分の電圧降下が生じる。また、引き出し線の長さのインピーダンスを同じにしても抵抗性周囲電極の抵抗が変化すると抵抗性周囲電極の各頂点に印加されるＡＣ信号レベルは変化することになる。
そのため入力ペンで検出したＡＣ信号は検出信号レベルに影響し、入力ペンの面抵抗体上での当接位置との座標ズレが生じていた。

本発明は従来の問題に鑑みなされたもので、座標検出パネルには面抵抗体と、該面抵抗体を取り囲む様に多角形の抵抗性周囲電極を配置し、該抵抗性周囲電極の頂点の角部より、低抵抗の導電性部材で構成された引き出し線を取り付けた静電容量結合型座標検出裝置であって、前記抵抗性周囲電極の外側に取り付けた引き出し線の端部側に、各引き出し線のインダクタンス成分に共振するような値を有しインピーダンスを下げるコンデンサを直列接続して直列共振回路を形成したことを特徴とする静電容量結合型座標検出裝置を提案するものである。

本発明によれば、ガラスパネルと制御基板を接続するケーブル端末部から抵抗性周囲電極の四頂点の電極までの導電性部材の引き回しの長さのインダクタンス成分と直列共振するコンデンサを挿入することで、合成インピーダンスをケーブル引き回し線の抵抗成分のみとしてインピーダンスを下げることにより、使用時の環境温度により面抵抗体や抵抗性周囲電極の抵抗値が変化する場合でも、あるいは長期間使用して、面抵抗体や抵抗性周囲電極を構成する材料が劣化し、抵抗値が変化してしまった場合でも座標位置のズレがなく正しい座標位置の検出が可能である。

従来の静電容量結合型の座標検出装置の一例を示す説明図。本発明による静電容量結合型の座標検出装置の第１の実施の形態を示す説明図。本発明による静電容量結合型の座標検出装置の第２の実施の形態を示す説明図。本発明による静電容量結合型の座標検出装置の等価回路。

以下、本発明の詳細を添付図面に従って説明する。図１は、対角方式の静電容量型の座標検出装置の従来の構成概要図である。図２は制御基板１４側にコンデンサを搭載した本願発明の実施例である。また、図３は制御基板１４側に抵抗とコンデンサを並列に搭載した別の実施例で有る。尚、図２、図３において、上記図１に対応する部分には同一の符号をつけて一部説明を省略する。

長方形の透明なガラス基板４の下面に、均一な面抵抗体２が成膜されており、均一な面抵抗体２を取り囲む低抵抗性周囲電極３が設けられている。入力ペン６の先端は、均一な面抵抗体２が成膜されている部分を直接接触する必要がないため、上面は保護ガラス等の絶縁層となっている。

抵抗性周囲電極３の４頂点（Ａ，Ｂ，Ｃ，Ｄ点）には、それぞれ引き出し線８ａ、８ｂ、８ｃ、８ｄが接続されている。この引き出し線８ａ、８ｂ、８ｃ、８ｄは銀ペーストのような低抵抗の導電性インクで印刷されている。尚、この引き出し線部分の下面は絶縁層とし、面抵抗体２は成膜されてはいない。

次に、前記４本の引き出し線８ａ、８ｂ、８ｃ、８ｄのケーブルパッド部分の構成を図２により説明する。この４本の引き出し線は抵抗性周囲電極ＢとＣの間で収束され、半田付け可能な導電性インクで形成されたケーブルパッド１６に接続される。このケーブルパッド１６と、パネルケーブル１５は半田付け若しくは異方性導電ペーストで接続されている。そのパネルケーブル１５は、通常の配線用ワイヤー或いは金属箔を使ったフレキシブルケーブルを使い、すべての信号処理を制御する制御基板１４に接続されている。

ガラス基板４に配設された抵抗性周囲電極３の頂点からケーブルパッド１６迄の各引き出し線のインピーダンスは直流抵抗成分Ｒとインダクタンス成分ｗＬがあり、それぞれ、Ｚａ＝Ｒａ＋ｊωＬａ、Ｚｂ＝Ｒｂ＋ｊωＬｂ、Ｚｃ＝Ｒｃ＋ｊωＬｃ、Ｚｄ＝Ｒｄ＋ｊωＬｄとなる。図２で説明すると、ケーブルパッド１６から最遠長の頂点はＤ点であり、ケーブルパッド１９から最短の頂点はＢ点である。従って、最遠長の頂点Ｄ点迄のインピーダンスＺｄが最大となる。
制御基板１４側にケーブル１５に接続された線のそれぞれに、コンデンサ２０ａ、２０ｂ、２０ｃ、２０ｄを直列に実装する。それら各々のコンデンサの容量は引き出し線８ａ、８ｂ、８ｃ、８ｄのインダクタンス成分に共振するような値とする。つまり、ωＬ＝１／ωＣとすることで、引き出し線のインピーダンスはＺａ＝Ｒａ、Ｚｂ＝Ｒｂ、Ｚｃ＝Ｒｃ、Ｚｄ＝Ｒｄとなりインピーダンスは最小になる。

別の実施例を図３を用いて説明する。半田付け可能な導電性インクで形成された抵抗性周囲電極３の４頂点（Ａ，Ｂ，Ｃ，Ｄ点）には、それぞれ引き出し線８ａ、８ｂ、８ｃ、８ｄが接続されている。この引き出し線８ａ、８ｂ、８ｃ、８ｄは導体のケーブル線であり、前記抵抗性周囲電極３の４頂点でそれぞれ半田付けされている。これらの４本の引き出し線８ａ、８ｂ、８ｃ、８ｄは周囲電極２の上面かあるいは外側に接着材などで固定配置されパネルの決められた一カ所に収束してから制御基板１４に接続される。

その制御基板１４には、引き出し線８ａ、８ｂ、８ｃ、８ｄのそれぞれにコンデンサ２０ａ〜２０ｄと抵抗３０ａ、３０ｂ、３０ｃ、３０ｄが直列接続されており、インダクタンス成分に共振するような値とする。つまり、ωＬ＝１／ωＣとすることで、引き出し線のインピーダンスは直流抵抗成分のＺａ＝Ｒａ、Ｚｂ＝Ｒｂ、Ｚｃ＝Ｒｃ、Ｚｄ＝Ｒｄとなり、インピーダンスは最小になる。また、前記コンデンサに並列に実装されている抵抗は、共振周波数が環境によりずれたり、意図的にずらした場合でもインピーダンスをできるだけ小さくなるように共振周波数の選択度Ｑを下げている。即ち、導体のケーブルを使用することによって、導電性インクよりもインピーダンスがより低くなり精度が向上するのである。

次に、本発明の信号検出状態について説明する。制御基板１４内のＡＣ信号発生器１０で発生させたＡＣ信号は、スイッチ９ａ〜９ｄ及び各引き出し線８ａ、８ｂ、８ｃ、８ｄを介して抵抗性周囲電極の各頂点Ａ〜Ｄに印加される。そして、従来技術で説明した通り、面抵抗体２のＡＣ信号検出レベルは、静電容量結合５を介して入力ペン６に伝わる。
この際、各引き出し線のインダクタンス成分は直列接続されたコンデンサと直列共振となり、誘導性リアクタンスはゼロに近づく。従って、インピーダンスは引き出し線の直流抵抗成分のみとなる。この直流抵抗成分は図２の実施例の導電性インクの場合、最大２Ω以下で、図３の実施例の導体ケーブルでは０．５Ω以下である。ちなみに引き出し線８ａ、８ｂ、８ｃ、８ｄのインダクタンス成分は１〜４μＨであり、ＡＣ信号の周波数を４５０ＫＨｚとすると、リアクタンスは２〜９Ω程度になることは実験で確認されている。

図４はＡＣ信号発生器１０と引き出し線８ａ、８ｃ、抵抗性周囲電極３の等価回路である。
たとえば、引き出し線８ａ、８ｃのインピーダンスＺａ＝Ｚｃを１０Ω、抵抗性周囲電極３の４頂点Ａ−Ｃ間の抵抗性周囲電極の抵抗をＲａｃとする。入力ペン６はＡＣ間の信号レベルを検出し、前記信号レベルを元に制御基板１４で座標を計算する。
抵抗性周囲電極３の抵抗温度係数が０．２０％／℃とすると、０〜４０℃の環境下ではＲａｃは８％抵抗変化することになる。つまり、温度０℃の時のＲａｃの抵抗を１００Ωとすると４０℃では１０８Ωになる。つまり、ＡＣ間のレベルの比率はＡＣ信号を１とすると１００／１２０＝０．８３３３３となる。一方、４０℃の時は１０８／１２８＝０．８４３７５となり抵抗性周囲電極の両端のＡＣ信号レベルが約１％変動したことになる。

同様にして、本発明の図２の実施例の方法を使用すると、Ｚａ＝Ｚｃのインピーダンスが２Ω以下となり、０℃の時のＡＣ間のレベルの比率は、ＡＣ信号を１とすると１００／１０４＝０．９６１５４となる。一方、４０℃の時は１０８／１１２＝０．９６４２９となり、抵抗性周囲電極の両端のＡＣ信号レベルが約０．２８％変動したことになる。図３の実施例では、Ｚａ＝Ｚｃのインピーダンスが０．５Ω以下となり、０℃の時のＡＣ間のレベルの比率は、ＡＣ信号を１とすると１００／１０１＝０．９９０１０となる。一方、４０℃の時は１０８／１０９＝０．９９０８３となり、抵抗性周囲電極の両端のＡＣ信号レベルが約０．０７３％変動したことになる。
上記のように本発明の方法によると、従来の信号レベルの変動が約１％に対して、約０．３％以下に抑えることができ、その効果は大きい。

本発明のように、ガラスパネル上の抵抗性周囲電極３の各頂点Ａ〜Ｄに接続された引き出し線に直列にコンデンサを接続し、ＡＣ信号周波数において直列共振回路を形成することで誘導性リアクタンスをゼロにし、抵抗性周囲電極３は環境の温度変化や経時変化によって抵抗が変化しても抵抗性周囲電極３の各頂点に印可されるＡＣ信号が変動を最小限にすることで、入力ペンで検出した面抵抗体上での当接位置との座標ズレを少なくすることができる。

効果を確かめるため、０℃の一定の恒温室中で、図３の座標検出装置の固定された入力ペンのタッチ位置座標と、４０℃の環境下における入力ペンのタッチ位置座標値を比較すると０．１％以下に収まった。

１パネル部
２面抵抗体
３低抵抗性周囲電極
４ガラス基板
５静電容量結合
６入力ペン
７ペンケーブル
８引き出し線ａ、ｂ、ｃ、ｄ
９スイッチａ、ｂ、ｃ、ｄ
１０ＡＣ信号発生器
１１アナログ信号処理部
１２Ａ／Ｄコンバータ
１３プロセッサ（ＣＰＵ）
１４制御基板
１５パネルケーブル
１６ケーブルパッド
２０コンデンサａ、ｂ、ｃ、ｄ
３０抵抗ａ、ｂ、ｃ、ｄ

Claims

座標検出パネルには面抵抗体と、該面抵抗体を取り囲む様に多角形の抵抗性周囲電極を配置し、該抵抗性周囲電極の頂点の角部より、低抵抗の導電性部材で構成された引き出し線を取り付けた静電容量結合型座標検出裝置であって、前記抵抗性周囲電極の外側に取り付けた引き出し線の端部側に、各引き出し線のインダクタンス成分に共振するような値を有しインピーダンスを下げるコンデンサを直列接続して直列共振回路を形成したことを特徴とする静電容量結合型座標検出裝置。
前記引き出し線が導電性インクで印刷された印刷物であることを特徴とする請求項１に記載の静電容量結合型座標検出裝置。
前記引き出し線が導体のケーブルであることを特徴とする請求項１に記載の静電容量結合型座標検出裝置。