JP2004015094A - 画像データ処理装置及び画像読取装置 - Google Patents

Abstract

【課題】過渡状態でもＡＤＣ出力の黒レベルが安定状態になるまでの時間を短縮できるようにする。
【解決手段】Ａ／Ｄ変換器による変換後の黒レベルデータＢＫ［４：０］を予め設定された黒レベル目標値ＤＡＴＡ［４：０］と比較しこの黒レベル目標値ＤＡＴＡ［４：０］に対する差分Ｄ［４：０］を求め、その差分Ｄ［４：０］がゼロとなるようにアナログ電圧に変換されたオフセット電圧を増幅器に対して重畳する黒レベルフィードバック制御において、差分Ｄ［４：０］がある設定範囲、例えば、“−７”〜“８”を超えた場合、差分値としてはＤＬＴ５を付加することで拡大した拡大差分値Ｄ［５：０］として実際より大きな値として扱うことで、フィードバックのループゲインを高くして、黒レベル目標値に近付く時間を短縮できるようにした。差分Ｄ［４：０］が設定範囲“−７”〜“８”内となって黒レベル目標値に近付くと本来のフィードバックのループゲインとなるので安定した応答特性を示すこととなる。
【選択図】　　　　図４

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタル複写機やファクシミリ装置における画像入力装置やイメージスキャナのようなリニアイメージセンサを用いて画像を読取る画像読取装置、及び、このような画像読取装置で用いられる画像データ処理装置に関する。
【０００２】
【従来の技術】
一般に、この種の画像読取装置では、リニアイメージセンサとしてのＣＣＤから得られるアナログ画像データをサンプルホールドし、その利得調整を行った後、Ａ／Ｄ変換器によりＡ／Ｄ変換することにより原稿画像対応のデジタル画像データを得るようにしている。
【０００３】
このような画像読取装置において、通常、原稿画像の黒情報に対応する出力が当該画像読取装置が出力する黒レベルと一致するように調整する黒レベル補正を行うようにしている。このような黒レベル補正は、Ａ／Ｄ変換後の画像データとして黒レベルデータを取得し、その黒レベルデータが当該画像読取装置が出力する黒レベルと一致するように、ＣＣＤから出力されるアナログ画像データのオフセット電圧を調整する処理が行われている。
【０００４】
この場合、ノイズやオフセット電圧の調整量の誤差等の影響で、正確な黒レベル補正を行えない等の点を考慮し、Ａ／Ｄ変換後の画像データ中で光学的黒レベル領域（ＯＰＢ領域）中の複数ライン分の黒レベルデータを取得し、その平均をとり、平均データによる黒レベルデータが当該画像読取装置の出力する黒レベルと一致するような対策も講じられている。
【０００５】
この他、各種対策を講じた黒レベル補正機能を持たせた画像読取装置が、例えば、特開２００１−２０３８９１公報等により各種提案されているが、ＣＣＤから出力されるアナログ画像データをデジタル画像データに変換して出力するＡ／Ｄ変換器の出力の黒レベルを規定する上では、まだ、不十分である。
【０００６】
【発明が解決しようとする課題】
そこで、このようなＡ／Ｄ変換器出力の黒レベルの規定を考慮した発明が本出願人により提案されている。この提案例は、概略的には、Ａ／Ｄ変換器によるＡ／Ｄ変換後のデジタル画像データ中のＯＰＢ領域の平均値を算出し、これを黒レベルデータとして扱い、黒レベル目標値との差分を求め、これを累積加算し、差分がゼロとなるように一定の係数を掛けてＤ／Ａ変換器によりアナログ電圧に変換し、このアナログ電圧をオフセット電圧として増幅器のアナログ信号に重畳することで黒レベルのフィードバック制御を行うようにしたものである。
【０００７】
この提案例の構成・作用を図１０ないし図１７を参照して詳細に説明する。
【０００８】
＜黒レベルフィードバック動作説明…図１０参照＞
図１０に黒レベルフィードバック制御回路１を備えた画像データ処理回路の提案例を示す。なお、ここでは、リニアイメージセンサであるＣＣＤ（図示せず）としては、偶数画素（ＥＶＥＮ）と奇数画素（ＯＤＤ）との２系統Ｅｃｈ，Ｏｃｈに分けて交互に出力する２出力タイプのものを想定している。
【０００９】
まず、ＣＣＤから出力される２系統Ｅｃｈ，Ｏｃｈのアナログ画像データＥＩＮ，ＯＩＮは、プリアンプ部２中のプリアンプ（増幅器）３，４により黒レベルフィードバック信号（Ｅｃｈ：ＥＦＢ、Ｏｃｈ：ＯＦＢ）との差電圧がとられ、その出力をマルチプレクサ（ＭＰＸ）５でＥｃｈ，Ｏｃｈのマルチプレクスを行った後、ゲインＡのアンプ６で増幅され出力される。プリアンプ部２のアンプ６からの出力はＡＤＣ（Ａ／Ｄ変換器）７に入力されデジタル画像データに変換される。ＡＤＣ７の出力はデジタル画像処理部（図示せず）に出力されて所定の画像処理に供されると共に、黒レベルフィードバック制御回路１中の黒レベル平均算出部８に入力される。
【００１０】
黒レベル平均算出部８では、ライン毎にタイミング発生部９で生成されたＡＶＥ　ＥＮ信号の間、平均化され、Ｅｃｈ，Ｏｃｈ毎の平均値が交互に切り替わるＡＶＥ［４：０］の５ビットの黒レベルデータとして出力される。
【００１１】
黒レベル平均算出部８の出力は目標差分算出部１０で制御部１１によりデータバスＤＡＴＡ［７：０］中の下位５ｂｉｔ（ＤＡＴＡ［４：０］）とラッチ信号（ＢＫＴＧ　ＬＨ）により設定された黒レベル目標値との差分を求め、ビット拡張されＤＬＴ［１５：０］（＝ＡＶＥ［４：０］−黒レベル目標値）として出力される。
【００１２】
目標差分算出部１０の出力は差分積算処理部１２に入力され、ライン毎のＤＬＴ［１５：０］の値が積算されていく。なお、差分積算処理部１２の出力は内部の１６ｂｉｔの積算結果のうちの上位１３ｂｉｔである。
【００１３】
差分積算処理部１２の出力は、フィードバック用Ｄ／Ａ変換器である黒レベルフィードバック信号発生用ＤＡＣ１３，１４に入力され、これらのＤＡＣ１３，１４の出力はプリアンプ部２のプリアンプ３，４に接続され、黒レベルフィードバック信号（Ｅｃｈ：ＥＦＢ、Ｏｃｈ：ＯＦＢ）を与える。
【００１４】
また、ＤＡＣ１５はＡＤＣ７の上限基準電圧を調整するＤＡＣであり、プリアンプ出力信号のダイナミックレンジとＡＤＣ７のダイナミックレンジとを合わせ、ＡＤＣ７の分解能を有効に使用するためのものである。
【００１５】
これらの黒レベル平均算出部８、目標差分算出部１０、差分積算処理部１２及びＤＡＣ１３〜１５により黒レベルフィードバック制御回路１が構成されている。
【００１６】
なお、ＤＡＣ１５、目標差分算出部１０の黒レベル目標値、差分積算処理部１２のＥｃｈ，Ｏｃｈ用ＤＡＣ設定値の初期値は、制御部１１からのデータバス：ＤＡＴＡ［７：０］と各ラッチ信号ＤＡＣ　ＬＨ、ＢＫＴＧ　ＬＨ、ＤＡＣＥ　ＬＨ、ＤＡＣＯ　ＬＨにより設定される。また、差分積算処理部１２の動作モード（積算、保持）は制御部１１のＨＯＬＤ信号により制御される。なお、これらは本体制御部（図示せず）からの設定により動作する。
【００１７】
以下、各部の詳細動作を説明する。
【００１８】
＜黒レベル平均算出部８…図１１及び図１２参照＞
このブロックでは、イネーブルＥＮ信号で示された範囲内のＥｃｈ，Ｏｃｈ毎の各１６画素のデータを平均化して黒レベルデータＡＶＥ［４：０］として出力する。
【００１９】
図１２のタイミングチャートに示すように、ＣＫは画素クロックであり、Ｅ／Ｏは画像データ（黒レベル平均部入力データ＝ＤＩ［７：０］）のＥＶＥＮ画素で“Ｈ”となり、ＯＤＤ画素で“Ｌ”となるＥＶＥＮ／ＯＤＤ画素識別信号である。ＥＮは平均化する画素（この例ではＥ／Ｏ画素各１６画素ずつ）＋直前のＥ／Ｏ各１画素ずつの期間“Ｈ”となるイネーブル信号である。
【００２０】
ＡＤＣ７から入力されたデジタル画像データＤＩ［７：０］はＯＲゲート２１により、各ｂｉｔの加算結果保持レジスタ（ＳＵＭ　Ｅ，ＳＵＭ　Ｏ）２２，２３の出力データＤＯ［９：０］の最上位ビット（ＤＯ９：オーバーフローｂｉｔ）との論理和が取られ、加算器（ＡＤＤ）２４の一方の入力ＤＡ［７：０］に接続される。ＡＤＤ２４の他方の入力ＤＢ［８：０］は加算結果保持レジスタ（ＳＵＭ　Ｅ，ＳＵＭ　Ｏ）２２，２３の内容が１画素毎に交互に合成されたデータＤＯ［９：０］中、下位９ｂｉｔが入力される。ＡＤＤ２４からは９ｂｉｔのデータとキャリーアウトＣＯが出力され、データはＯＲゲート２５により各ビット毎にキャリーアウトＣＯとの論理和が取られたデータを下位ビットとし、キャリーアウトＣＯを最上位ビットとしたＤ［９：０］として出力され、加算結果保持レジスタ（ＳＵＭ　Ｅ，ＳＵＭ　Ｏ）２２，２３に入力される。
【００２１】
加算結果保持レジスタ（ＳＵＭ　Ｅ）２２ではＡＮＤゲート２６によりＥＮとＥ／Ｏとの論理積が“Ｈ”の時にＤ［９：０］をラッチし、加算結果保持レジスタ（ＳＵＭ　Ｏ）２３ではＡＮＤゲート２７によりＥＮとＥ／Ｏのインバータ２８による反転信号との論理積が“Ｈ”の時にＤ［９：０］をラッチする。また、加算結果保持レジスタ（ＳＵＭ　Ｅ）２２はＥ／Ｏが“Ｈ”の時に出力が有効となり、“Ｌ”ではハイインピーダンスとなる。また、加算結果保持レジスタ（ＳＵＭ　Ｏ）２３は逆にＥ／Ｏが“Ｌ”の時に出力が有効となり、“Ｈ”の時にハイインピーダンスとなる。よって、ＤＯ［９：０］はＥ／Ｏが“Ｈ”の時に加算結果保持レジスタ（ＳＵＭ　Ｅ）２２の内容が出力され、“Ｌ”の時に加算結果保持レジスタ（ＳＵＭ　Ｏ）２３の内容が出力される。
【００２２】
また、ＥＮはＣＫの立上りエッジでＤ入力をラッチするＤ型フリップフロップ（ＤＦＦ１）２９のＤ入力にも入力され、その出力ＱはＤ型フリップフロップ（ＤＦＦ２）３０のＤ入力に入力される。ＥＮはＤ型フリップフロップ（ＤＦＦ２）３０のＱＢ出力とＡＮＤゲート３１により論理積が取られ、その出力は加算結果保持レジスタ（ＳＵＭ　Ｅ，ＳＵＭ　Ｏ）２２，２３のＣＬＲに入力される。
【００２３】
このような構成の黒レベル平均算出部８の動作を順を追って説明する。
【００２４】
▲１▼　ＥＮ＝“Ｌ”の場合
加算結果保持レジスタ（ＳＵＭ　Ｅ，ＳＵＭ　Ｏ）２２，２３のＥＮ入力が“Ｌ”であるので、加算結果保持レジスタ（ＳＵＭ　Ｅ，ＳＵＭ　Ｏ）２２，２３の内容は更新されず、Ｅ／Ｏ＝“Ｈ”では加算結果保持レジスタ（ＳＵＭ　Ｅ）２２の内容が、Ｅ／Ｏ＝“Ｌ”では加算結果保持レジスタ（ＳＵＭ　Ｏ）２３の内容がＤＯ［９：０］に出力され、そのオーバーフロービット（ＤＯ９）を除いた９ｂｉｔ中上位５ｂｉｔ（１６画素の積算結果を１６で割った値）を黒レベル平均データとして出力する。
【００２５】
▲２▼　ＥＮ＝“Ｈ”直後の最初の２ＣＫ区間
ＥＮ＝“Ｈ”となった直後の最初のＣＫ　２周期の区間では、Ｄ型フリップフロップ（ＤＦＦ１，２）２９，３０、ＡＮＤゲート３１により加算結果保持レジスタ（ＳＵＭ　Ｅ，ＳＵＭ　Ｏ）２２，２３のＣＬＲ入力が“Ｈ”となる。
【００２６】
この時、最初の１ＣＫでは加算結果保持レジスタ（ＳＵＭ　Ｅ）２２のＥＮ入力が“Ｈ”となり加算結果保持レジスタ（ＳＵＭ　Ｅ）２２の内容が“００８ｈ”にクリアされ、次の１ＣＫでは加算結果保持レジスタ（ＳＵＭ　Ｏ）２３のＥＮ入力が“Ｈ”となり加算結果保持レジスタ（ＳＵＭ　Ｏ）２３の内容が“００８ｈ”にクリアされる。
【００２７】
▲３▼　ＥＮ＝“Ｈ”後の３ＣＫ目以降
３ＣＫ以降の光学的黒レベル領域（ＯＰＢ）の入力データＤＩ［７：０］を順にＯＰＢ＿Ｅ（０），ＯＰＢ＿Ｏ（０），…，ＯＰＢ＿Ｅ（１５），ＯＰＢ＿Ｏ（１５）とし、ＡＤＤ２４のキャリーアウトＣＯ出力が常に“Ｌ”とすると、
３ＣＫ目では、ＤＯ［９：０］は加算結果保持レジスタ（ＳＵＭ　Ｅ）２２の内容（“００８ｈ”）が出力され、ＡＤＤ２４ではＯＰＢ＿Ｅ（０）との加算が行われ、その結果が加算結果保持レジスタ（ＳＵＭ　Ｅ）２２に保持される（ＳＵＭ＿Ｅ＝００８Ｈ＋ＯＰＢ＿Ｅ（０））。
【００２８】
４ＣＫ目では、ＤＯ［９：０］は加算結果保持レジスタ（ＳＵＭ　Ｏ）２３の内容（“００８ｈ”）が出力され、ＡＤＤ２４ではＯＰＢ＿Ｏ（０）との加算が行われ、その結果が加算結果保持レジスタ（ＳＵＭ　Ｏ）２３に保持される（ＳＵＭ＿Ｏ＝００８Ｈ＋ＯＰＢ＿Ｏ（０））。
【００２９】
以下同様に、
５ＣＫ目　：ＳＵＭ＿Ｅ＝００８Ｈ＋ＯＰＢ＿Ｅ（０）＋ＯＰＢ＿Ｅ（１）
６ＣＫ目　：ＳＵＭ＿Ｏ＝００８Ｈ＋ＯＰＢ＿Ｏ（０）＋ＯＰＢ＿Ｏ（１）
…
…
３３ＣＫ目：ＳＵＭ＿Ｅ＝００８Ｈ＋ＯＰＢ＿Ｅ（０）＋…＋ＯＰＢ＿Ｅ（１５）
３４ＣＫ目：ＳＵＭ＿Ｏ＝００８Ｈ＋ＯＰＢ＿Ｏ（０）＋…＋ＯＰＢ＿Ｏ（１５）
となり、加算結果保持レジスタ（ＳＵＭ　Ｅ，ＳＵＭ　Ｏ）２２，２３の内容は初期値（“００８ｈ”）＋１６画素の加算値となる。
【００３０】
次に、ＡＤＤ２４のキャリーアウト出力ＣＯが“Ｈ”となる場合は、ＯＲゲート２５により出力は全ビット“Ｈ”となり、加算結果保持レジスタ（ＳＵＭ　Ｅ）２２又は加算結果保持レジスタ（ＳＵＭ　Ｏ）２３に全ビット“Ｈ”が保持される。次に、２ＣＫ後では、ＤＯ［９：０］は全ビット“Ｈ”であるので、ＡＤＤ２４のＤＡ［７：０］は“ＦＦｈ”となり、ＤＢ［８：０］も“１ＦＦｈ”であるため、キャリーアウトＣＯは“Ｈ”となり、Ｄ［８：０］も“１ＦＦｈ”となり、加算結果保持レジスタ（ＳＵＭ　Ｅ）２２又は加算結果保持レジスタ（ＳＵＭ　Ｏ）２３に全ビット“Ｈ”が保持される。
【００３１】
即ち、黒レベルデータＡＶＥ［４：０］は、Ｅ／Ｏ各系統の対象１６画素の平均値（端数は四捨五入）が出力され、１６画素の平均値が“１Ｆｈ”を超える場合には“１Ｆｈ”に制限される。
【００３２】
▲４▼　ＥＮ＝“Ｈ”→“Ｌ”
▲１▼と同じ状態であるが、黒レベルデータＡＶＥ［４：０］には更新された１６画素の平均（端数は四捨五入）がＥ／Ｏに同期（Ｅ／Ｏ＝“Ｈ”：ＥＶＥＮ平均値［ＡＶＥ＿Ｅ］、Ｅ／Ｏ＝“Ｌ”：ＯＤＤ平均値［ＡＶＥ＿Ｏ］）して出力される。
【００３３】
＜目標差分算出部１０…図１３及び図１４参照＞
このブロックでは、制御部１１により設定された黒レベル目標値（ＢＫＴＧ）と黒レベル平均算出部８で演算されたＥｃｈ，Ｏｃｈ毎の平均値（ＡＶＥ＿Ｅ，ＡＶＥ＿Ｏ）の差分を求め、１６ｂｉｔに拡張し出力する（ＡＶＥ＿Ｅ−ＢＫＴＧ、ＡＶＥ＿Ｏ−ＢＫＴＧ）。
【００３４】
黒レベル目標値（ＢＫＴＧ）は制御部１１からのデータバスＤＡＴＡ［７：０］中の下位５ｂｉｔをラッチ信号ＢＫＴＧ＿ＬＨが“Ｈ”の期間、ＣＫによりレジスタ（ＬＨＴＧ）３２にラッチすることで設定する。
【００３５】
黒レベル平均算出部８から出力される黒レベルデータ（ＡＶＥ［４：０］＝ＢＫ［４：０］）は加算器（ＡＤＤ）３３の一方の入力（ＤＡ［４：０］）に入力される。ＡＤＤ３３の他方の入力（ＤＢ［４：０］）にはレジスタ（ＬＨＴＧ）３２の出力（ＢＫＴＧ）をインバータ３４で反転させて入力させ、さらにキャリー入力（ＣＩ）には“Ｈ”を入力することで、（ＡＶＥ−ＢＫＴＧ）の差分をとる演算を行う。
【００３６】
ＡＤＤ３３の出力はキャリーアウトＣＯを最上位ｂｉｔとする６ｂｉｔの２の補数形式で出力される。このようなＡＤＤ３３の出力は、ＥＮ＝“Ｈ”の区間でレジスタ（ＤＬＴ　Ｅ，ＤＬＴ　Ｏ）３５，３６に各々Ｅｃｈ、Ｏｃｈ毎にラッチされ、Ｅ／Ｏに同期して交互に出力されるが（ＡＮＤゲート３７，３８及びインバータ３９により切り替えられる）、下位５ｂｉｔはそのまま、最上位ビットＤＯ５はバッファ４０によりＤＬＴ［１５：５］なる上位１１ｂｉｔに拡張され、全体としてＤＬＴ［１５：０］として出力される。
【００３７】
＜差分積算処理部１２…図１５〜図１７参照＞
このブロックでは、目標差分算出部１０からの差分出力（ＤＬＴ［１５：０］）をイネーブル信号ＥＮが“Ｈ”の間積算し、上位１３ｂｉｔをＤＡＣ設定データＤＡＣ［１２：０］として出力するとともに、ＤＡＣ［１２：０］が更新された後にＤＡＣ書き込みイネーブル信号ＥＮＯＥ，ＥＮＯＯを出力しＤＡＣ１３，１４に書込む。
【００３８】
▲１▼　ＥＮ＝“Ｌ”、ＬＨＥ＝ＬＨＯ＝“Ｌ”の場合
ＯＲゲート４１，４２、インバータ４３、ＡＮＤゲート４４，４５による制御で、レジスタ（ＤＡＣ　Ｅ，ＤＡＣ　Ｏ）４６，４７のイネーブルＥＮ信号は“Ｌ”であるので、これらのレジスタ（ＤＡＣ　Ｅ，ＤＡＣ　Ｏ）４６，４７の内容は更新されないが、レジスタ（ＤＡＣ　Ｅ，ＤＡＣ　Ｏ）４６，４７の出力はＥ／Ｏ信号に同期してＥｃｈ，Ｏｃｈのデータが交互に出力され、上位１３ｂｉｔがＤＡＣ［１２：０］としてＤＡＣ１３，１４に出力される。この時、ＥＮＯＥ，ＥＮＯＯは“Ｌ”のままであり、ＤＡＣ１３，１４への書込みは行われない。
【００３９】
▲２▼　ＥＮ＝“Ｈ”、ＬＨＥ＝ＬＨＯ＝“Ｌ”の場合
加算器（ＡＤＤ）４８のキャリーアウトＣＯが“Ｌ”、ＨＯＬＤ＝“Ｌ”の場合は、インバータ４９、ＡＮＤゲート５０による制御の下に、差分出力ＤＬＴ［１５：０］はＡＤＤ４８のＤＡ［１５：０］に、レジスタ（ＤＡＣ　Ｅ，ＤＡＣ　Ｏ）４６，４７の出力ＤＯ［１５：０］がＡＤＤ４８のＤＢ［１５：０］に接続され、ＡＤＤ４８ではＤＯ［１５：０］とＤＬＴ［１５：０］との加算が行われる。ＡＤＤ４８の出力はマルチプレクサ（ＭＰＸ）５１に入力されるが、ＳＥＬ　Ａ（ＯＲゲート４１の出力）は“Ｌ”であるのでそのままＡＮＤゲート５２に出力され（加算器（ＡＤＤ）４８のキャリーアウトＣＯが“Ｌ”であるが、インバータ５３により反転されてＡＮＤゲート５２に入力される）、ＯＲゲート５４を通してレジスタ（ＤＡＣ　Ｅ，ＤＡＣ　Ｏ）４６，４７に入力される。この時、レジスタ（ＤＡＣ　Ｅ又はＤＡＣ　Ｏ）４６又は４７のＥＮ入力は“Ｈ”となるので、レジスタ（ＤＡＣ　Ｅ，ＤＡＣ　Ｏ）４６，４７の内容はＤＬＴ［１５：０］を加算した値で更新される。
【００４０】
なお、ＨＯＬＤ＝“Ｈ”の場合は、ＡＮＤゲート５０の出力は全ｂｉｔ“Ｌ”となるので、レジスタ（ＤＡＣ　Ｅ，ＤＡＣ　Ｏ）４６，４７の内容は更新されない。
【００４１】
▲３▼　ＥＮ＝“Ｈ”→“Ｌ”、ＬＨＥ＝ＬＨＯ＝“Ｌ”の場合
▲１▼と同じ状態であるが、ＤＡＣ［１２：０］には更新されたＤＬＴ［１５：０］の積算値／８（端数は切り捨て）がＥ／Ｏに同期（Ｅ／Ｏ＝“Ｈ”：ＥＶＥＮ積算値［ＤＡＣ＿Ｅ］、Ｅ／Ｏ＝“Ｌ”：ＯＤＤ積算値［ＤＡＣ＿Ｏ］）して出力される。この時、ＥＮＯＥ，ＥＮＯＯはＥ／Ｏ信号に同期して１ＣＫ期間のみ出力され、Ｅｃｈ，Ｏｃｈ用ＤＡＣ１３，１４に各々書込まれる。
【００４２】
次に、レジスタ（ＤＡＣ　Ｅ，ＤＡＣ　Ｏ）４６，４７の内容を設定する場合は、図１７に示すように、ＬＨＥ又はＬＨＯをＥ／Ｏに同期（ＬＨＥの場合はＥ／Ｏが“Ｈ”のＥ／Ｏが“Ｌ”の時）して１ＣＫのみ“Ｈ”にすることでデータバスＤＡＴＡ［７：０］（下位バイトを“０”として１６ｂｉｔに拡張）の内容をレジスタ（ＤＡＣ　Ｅ，ＤＡＣ　Ｏ）４６，４７に書込む。
【００４３】
Ｅｃｈの場合は、まず、ＨＯＬＤを“Ｈ”としてＡＤＤ４８のキャリーアウトＣＯが“Ｌ”となるようにし、ＬＨＥをＥ／Ｏが“Ｈ”の１ＣＫの区間“Ｈ”とすると、マルチプレクサ（ＭＰＸ）５１のＳＥＬ　Ａは“Ｈ”となり、Ｄ［１５：０］はＤＡＴＡ［７：０］＊２５６となる。この時、レジスタ（ＤＡＣ　Ｅ）４６のＥＮ端子は“Ｈ”となるため、レジスタ（ＤＡＣ　Ｅ）４６の内容はＤＡＴＡ［７：０］＊２５６で更新される。次の、Ｅ／Ｏ＝“Ｈ”の区間でＥＮＯＥが“Ｈ”出力され、Ｅｃｈ用ＤＡＣ１３へＤＡＴＡ［７：０］＊３２が書込まれる。Ｏｃｈの場合も同様に、ＬＨＯをＥ／Ｏが“Ｌ”の１ＣＫの区間“Ｈ”とするとＯｃｈ用ＤＡＣ１４へＤＡＴＡ［７：０］＊３２が書込まれる。
【００４４】
なお、ＤＡＣ書き込みイネーブル信号ＥＮＯＥ，ＥＮＯＯは、ＯＲゲート４２の出力をＣＫの立上りエッジでＤ入力としてラッチするＤ型フリップフロップ（ＤＦＦ１）５５と、その出力ＱをＤ入力とするＤ型フリップフロップ（ＤＦＦ２）５６と、このＤ型フリップフロップ（ＤＦＦ２）５６のＱ出力とＥ／Ｏとを入力とするＡＮＤゲート５７，５８により生成される。
【００４５】
以上、説明したように、この提案例によれば、黒レベルを検出し、黒レベル目標値との差がゼロになるように黒レベルフィードバック制御回路１によりフィードバックを掛けるので、ＡＤＣ７の出力の黒レベルを規定することができる。
【００４６】
しかしながら、電源立上り時のような過渡状態では、ＡＤＣ７の出力の黒レベルが安定状態になるまで長い時間が掛かってしまうと言う問題がある。
【００４７】
本発明は、過渡状態でもＡＤＣ出力の黒レベルが安定状態になるまでの時間を短縮することができるようにすることを目的とする。
【００４８】
【課題を解決するための手段】
請求項１記載の発明は、画像対応の光信号を受光し光電変換してリニアイメージセンサから出力されるアナログ画像データを増幅器により増幅した後、Ａ／Ｄ変換器によりＡ／Ｄ変換して出力する画像データ処理装置において、前記Ａ／Ｄ変換器による変換後の黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求め、その差分がゼロとなるようにアナログ電圧に変換されたオフセット電圧を前記増幅器に対して重畳する黒レベルフィードバック制御回路を備え、この黒レベルフィードバック制御回路は、前記黒レベル目標値に対する前記黒レベルデータの差分が予め設定された範囲を超えるか否かを判定し、設定範囲以上の差分の場合にはその差分を拡大した拡大差分として前記増幅器に対してフィードバックさせる。
【００４９】
従って、Ａ／Ｄ変換器による変換後の黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求め、その差分がゼロとなるようにアナログ電圧に変換されたオフセット電圧を増幅器に対して重畳する黒レベルフィードバック制御において、黒レベルデータと黒レベル目標値の差分がある設定範囲を超えた場合、差分値としては拡大した拡大差分値として実際より大きな値として扱うことで、フィードバックのループゲインが高くなり、黒レベル目標値に近付く時間を短縮でき、差分が設定範囲内となって黒レベル目標値に近付くと本来のフィードバックのループゲインとなるので安定した応答特性を示す。これにより、過渡状態でもＡ／Ｄ変換器出力の黒レベルが安定状態になるまでの時間を短縮することができる。
【００５０】
請求項２記載の発明は、画像対応の光信号を受光し光電変換してリニアイメージセンサから出力されるアナログ画像データを増幅器により増幅した後、Ａ／Ｄ変換器によりＡ／Ｄ変換して出力する画像データ処理装置において、前記Ａ／Ｄ変換器による変換後のアナログ画像データ中で光学的黒レベル領域に関するアナログ画像データの平均値を算出して黒レベルデータとして出力する黒レベル平均算出部と、この黒レベル平均算出部から出力される黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求める目標差分算出部と、この目標差分算出部により求められた差分がゼロとなるようにアナログ電圧に変換したオフセット電圧を前記増幅器に対して重畳させるフィードバック用Ｄ／Ａ変換器と、を有する黒レベルフィードバック制御回路を備え、前記目標差分算出部は、前記黒レベル目標値に対する前記黒レベルデータの差分が予め設定された範囲を超えるか否かを判定する判定部と、この判定部により設定範囲以上の差分と判定された場合にはその差分を拡大した拡大差分として前記フィードバック用Ｄ／Ａ変換器に出力する差分拡大部と、を有する。
【００５１】
従って、Ａ／Ｄ変換器による変換後の黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求め、その差分がゼロとなるようにアナログ電圧に変換されたオフセット電圧を増幅器に対して重畳する黒レベルフィードバック制御において、黒レベルデータと黒レベル目標値の差分がある設定範囲を超えた場合、差分値としては拡大した拡大差分値として実際より大きな値として扱うことで、フィードバックのループゲインが高くなり、黒レベル目標値に近付く時間を短縮でき、差分が設定範囲内となって黒レベル目標値に近付くと本来のフィードバックのループゲインとなるので安定した応答特性を示す。これにより、過渡状態でもＡ／Ｄ変換器出力の黒レベルが安定状態になるまでの時間を短縮することができる。
【００５２】
請求項３記載の発明は、請求項２記載の画像データ処理装置において、前記判定部は、前記黒レベル目標値に対する前記黒レベルデータの差分が予め設定された差分上限値より大きいか否かを判定する上限判定部と、前記黒レベル目標値に対する前記黒レベルデータの差分が予め設定された差分下限値より小さいか否かを判定する下限判定部とを有し、前記差分拡大部は、前記上限判定部により差分上限値以上の差分と判定された場合にはその差分を前記差分上限値と比較して大きくなる側に拡大した拡大差分として出力する上限値側拡大部と、前記下限判定部により差分下限値以下の差分と判定された場合にはその差分を前記差分下限値と比較して小さくなる側に拡大した拡大差分として出力する下限側拡大部とを有する。
【００５３】
従って、設定範囲として差分上限値を超える場合と差分下限値を超える場合の拡大処理を適正に行わせることができる。
【００５４】
請求項４記載の発明は、画像対応の光信号を受光し光電変換してリニアイメージセンサから出力されるアナログ画像データを増幅器により増幅した後、Ａ／Ｄ変換器によりＡ／Ｄ変換して出力する画像データ処理装置において、前記Ａ／Ｄ変換器による変換後の黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分がゼロとなるようにアナログ電圧に変換されたオフセット電圧を前記増幅器に対して重畳する黒レベルフィードバック制御回路を備え、この黒レベルフィードバック制御回路は、前記黒レベルデータが予め設定された範囲を超えるか否かを判定し、設定範囲以上の黒レベルデータの場合には前記差分を拡大した拡大差分として前記増幅器に対してフィードバックさせる。
【００５５】
従って、Ａ／Ｄ変換器による変換後の黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求め、その差分がゼロとなるようにアナログ電圧に変換されたオフセット電圧を増幅器に対して重畳する黒レベルフィードバック制御において、黒レベルデータ自体がある設定範囲を超えた場合、差分値としては拡大した拡大差分値として実際より大きな値として扱うことで、フィードバックのループゲインが高くなり、黒レベル目標値に近付く時間を短縮でき、差分が設定範囲内となって黒レベル目標値に近付くと本来のフィードバックのループゲインとなるので安定した応答特性を示す。これにより、過渡状態でもＡ／Ｄ変換器出力の黒レベルが安定状態になるまでの時間を短縮することができる。この際、黒レベル目標値に応じて設定範囲を変えることなく、黒レベル目標値にあまり依存せずに黒レベル目標値に近付く時間を短縮できる。
【００５６】
請求項５記載の発明は、画像対応の光信号を受光し光電変換してリニアイメージセンサから出力されるアナログ画像データを増幅器により増幅した後、Ａ／Ｄ変換器によりＡ／Ｄ変換して出力する画像データ処理装置において、前記Ａ／Ｄ変換器による変換後のアナログ画像データ中で光学的黒レベル領域に関するアナログ画像データの平均値を算出して黒レベルデータとして出力する黒レベル平均算出部と、この黒レベル平均算出部から出力される黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求める目標差分算出部と、この目標差分算出部により求められた差分がゼロとなるようにアナログ電圧に変換したオフセット電圧を前記増幅器に対して重畳させるフィードバック用Ｄ／Ａ変換器と、を有する黒レベルフィードバック制御回路を備え、前記目標差分算出部は、前記黒レベルデータが予め設定された範囲を超えるか否かを判定する判定部と、この判定部により設定範囲以上の黒レベルデータと判定された場合には前記差分を拡大した拡大差分として前記フィードバック用Ｄ／Ａ変換器に出力する差分拡大部と、を有する。
【００５７】
従って、Ａ／Ｄ変換器による変換後の黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求め、その差分がゼロとなるようにアナログ電圧に変換されたオフセット電圧を増幅器に対して重畳する黒レベルフィードバック制御において、黒レベルデータ自体がある設定範囲を超えた場合、差分値としては拡大した拡大差分値として実際より大きな値として扱うことで、フィードバックのループゲインが高くなり、黒レベル目標値に近付く時間を短縮でき、差分が設定範囲内となって黒レベル目標値に近付くと本来のフィードバックのループゲインとなるので安定した応答特性を示す。これにより、過渡状態でもＡ／Ｄ変換器出力の黒レベルが安定状態になるまでの時間を短縮することができる。この際、黒レベル目標値に応じて設定範囲を変えることなく、黒レベル目標値にあまり依存せずに黒レベル目標値に近付く時間を短縮できる。
【００５８】
請求項６記載の発明は、請求項５記載の画像データ処理装置において、前記判定部は、前記黒レベルデータが予め設定された上限値より大きいか否かを判定する上限判定部と、前記黒レベルデータが予め設定された下限値より小さいか否かを判定する下限判定部とを有し、前記差分拡大部は、前記上限判定部により上限値以上の黒レベルデータと判定された場合には前記差分を前記上限値と比較して大きくなる側に拡大した拡大差分として出力する上限値側拡大部と、前記下限判定部により下限値以下の黒レベルデータと判定された場合には前記差分を前記下限値と比較して小さくなる側に拡大した拡大差分として出力する下限側拡大部とを有する。
【００５９】
従って、設定範囲として上限値を超える場合と下限値を超える場合の拡大処理を適正に行わせることができる。
【００６０】
請求項７記載の発明は、請求項２，３，５又は６記載の画像データ処理装置において、前記目標差分算出部は、前記判定部により設定範囲以上と判定される状態が連続するか否かを検出する連続状態判定部と、この連続状態判定部により連続すると判定された連続数に応じて前記拡大差分として拡大する拡大量を大きくする拡大量増加部と、を有する。
【００６１】
従って、差分又は黒レベルデータが設定範囲を連続して超える場合には、その連続数に応じて拡大差分の拡大量を大きくすることでさらに高いフィードバックのループゲインとなるので、より早く黒レベル目標値に近付けることができる。
【００６２】
請求項８記載の発明の画像読取装置は、原稿に対して相対的に副走査方向に移動して原稿を照明する光源を含む読取光学系と、この読取光学系により照明された原稿からの画像対応の光信号を受光し光電変換してアナログ画像データを出力するリニアイメージセンサと、前記リニアイメージセンサからアナログ画像データが入力されてデジタル画像データとして出力する請求項１ないし７の何れか一記載の画像データ処理装置と、を備える。
【００６３】
従って、請求項１ないし７の何れか一記載の画像データ処理装置を備えるので、過渡状態でも画像データ処理装置中のＡ／Ｄ変換器出力の黒レベルが安定状態になるまでの時間を短縮することができ、適正な黒レベル補正機能を有する画像読取装置となる。
【００６４】
【発明の実施の形態】
本発明の第一の実施の形態を図１ないし図５に基づいて説明する。図１０ないし図１７で示した部分と同一部分は同一符号を用いて示し、説明も省略する。
【００６５】
本実施の形態の画像読取装置は、例えば、フラットベッド型のイメージスキャナへの適用例を示す。図１はイメージスキャナ６１の概略構成例を示す縦断断面図である。このイメージスキャナ６１は、原稿６２を載置するコンタクトガラス６３と、原稿６２を露光するための光源であるハロゲンランプ６４及び第１ミラー６５とからなる第１キャリッジ６６と、第２ミラー６７及び第３ミラー６８からなる第２キャリッジ６９と、リニアイメージセンサであるＣＣＤ７０と、ＣＣＤ７０に結像するためのレンズユニット７１とを備えている。ＣＣＤ７０はセンサボード基板７２上に設けられ、このセンサボード基板７２は、ＣＣＤ７０側から出力される画像データに対して各種の信号処理を施す信号処理回路（後述）が形成された信号処理基板７３と接続ケーブル７４で接続されている。ハロゲンランプ６４、第１〜第３ミラー６５，６７，６８及びレンズユニット７１は、読取光学系７５を構成している。
【００６６】
ハロゲンランプ６４は、コンタクトガラス６３の読取面に対してある角度で光を照射し、原稿６２で反射した光は、第１〜第３ミラー６５，６７，６８及びレンズユニット７１を経由してＣＣＤ７０に入射する。ＣＣＤ７０は入射光量に対応した電圧をアナログ画像データとして出力する。第１、第２キャリッジ６６，６９は、図示しないステッピングモータの駆動により、原稿６２の読取面とＣＣＤ７０との間の距離を一定に保ちながら副走査方向（矢印Ａ方向）に移動し、原稿６２を露光走査する。
【００６７】
なお、本実施の形態では、読取光学系７５側が原稿６２に対して副走査方向に移動するタイプとしたが、読取光学系７５側が位置固定で原稿６２側が副走査方向に移動するタイプであってもよい。
【００６８】
図２はセンサボード基板７２や信号処理基板７３等に実装された回路等の概略構成例を示すブロック図である。センサボード基板７２上には、ＣＣＤ７０の他、その出力に対してサンプルホールド、利得調整等のアナログ処理を施すアナログ処理回路７６や、アナログ処理後のデータをデジタル画像データに変換して出力するＡ／Ｄ変換器（ＡＤＣ）７が搭載されている。また、信号処理基板７３上には、Ａ／Ｄ変換器７から出力されるデジタル画像データに対してシェーディング補正処理、フィルタ処理等の各種のデジタル処理を施すデジタル処理回路７７等が搭載され、制御部１１に相当するＣＰＵ７８により制御されるように構成されている。このＣＰＵ７８にはメモリ７９が接続されている他、ＣＰＵ７８は両基板７２，７３上の各部の制御を受け持つ。
【００６９】
ここで、基板７２又は７３上に搭載されて画像データ処理装置を構成する回路部分を図３に示す。図３は、黒レベルフィードバック制御回路１を備えた画像データ処理回路の構成例を示すもので、基本的には、図１０に示した構成と同様であるが、黒レベルフィードバック制御回路１に関して、目標差分算出部１０に代えて、目標差分算出部８１が設けられている。なお、図３に関して、プリアンプ部２はアナログ処理回路７６中に含まれ、ＡＤＣ７はＡ／Ｄ変換器に相当する。黒レベルフィードバック制御回路１部分は基板７２上に搭載されていても基板７３上に搭載されていてもよい。
【００７０】
本実施の形態の目標差分算出部８１の構成例を図４に示す。この目標差分算出部８１は、黒レベル目標値に対する黒レベルデータの差分が予め設定された範囲を超えるか否かを判定し、設定範囲以上の差分の場合にはその差分を拡大した拡大差分としてプリアンプ３，４側に対してフィードバックさせるもので、黒レベル目標値に対する黒レベルデータの差分が予め設定された範囲を超えるか否かを判定する判定部８２と、この判定部８２により設定範囲以上の差分と判定された場合にはその差分を拡大した拡大差分として差分積算処理部１２側に出力する差分拡大部８３とが付加されている。
【００７１】
まず、判定部８２としては、黒レベル目標値に対する黒レベルデータの差分（レジスタ（ＤＬＴ　Ｅ，ＤＬＴ　Ｏ）３５，３６の出力）ＤＯ［５：０］が予め設定された差分上限値“８”より大きいか否かを判定する上限判定部としての比較器（ＣＯＭＰ１）８４と、黒レベル目標値に対する黒レベルデータの差分（レジスタ（ＤＬＴ　Ｅ，ＤＬＴ　Ｏ）３５，３６の出力）ＤＯ［５：０］が予め設定された差分下限値“−７”より小さいか否かを判定する下限判定部としての比較器（ＣＯＭＰ２）８５を有する。これらの比較器（ＣＯＭＰ１，ＣＯＭＰ２）８４，８５の出力側には、比較器（ＣＯＭＰ１）８４の比較出力と差分ＤＯ［５：０］中の最上位のデータＤＯ５との論理和をとるＯＲゲート８６と、比較器（ＣＯＭＰ２）８５の比較出力をインバータ８７により反転させたデータとＯＲゲート８６の出力との論理積をとるＡＮＤゲート８８とが設けられ、ＡＮＤゲート８８からＤＬＴ［１５：０］中の６ビット目のデータＤＬＴ５が出力されるように設定されている。即ち、レジスタ（ＤＬＴ　Ｅ，ＤＬＴ　Ｏ）３５，３６からの出力ＤＯ［５：０］のうち、下位５ｂｉｔはそのまま、最上位ビットＤＯ５はバッファ４０によりＤＬＴ［１５：６］なる上位１０ｂｉｔに拡張され、全体としてＤＬＴ［１５：０］として出力される。また、比較器（ＣＯＭＰ１，ＣＯＭＰ２）８４，８５の出力に基づき６ビット目のデータＤＬＴ５の値を切り替えるものである。これらのＯＲゲート８６、インバータ８７、ＡＮＤゲート８８により差分拡大部８３が構成されている。特に、ＯＲゲート８６、ＡＮＤゲート８８の経路により、比較器（ＣＯＭＰ１）８４により差分上限値“８”以上の差分と判定された場合にはその差分を差分上限値“８”と比較して大きくなる側に拡大した拡大差分として出力する上限値側拡大部８９が構成され、インバータ８７、ＡＮＤゲート８８の経路により、比較器（ＣＯＭＰ２）８５により差分下限値“−７”以下の差分と判定された場合にはその差分を差分下限値“−７”と比較して小さくなる側に拡大した拡大差分として出力する下限側拡大部９０が構成されている。
【００７２】
このような構成において、比較器（ＣＯＭＰ１，ＣＯＭＰ２）８４，８５の出力と、６ビット目のデータＤＬＴ５との関係を示すと、表１のような論理結果となる。
【００７３】
【表１】

【００７４】
つまり、６ビット目のデータＤＬＴ５が“Ｈ”の場合には、差分データＤＯ［４：０］に対して６４を加算することで、差分データＤＯ［４：０］を（差分データＤＯ［４：０］＋６４）に拡大した拡大差分値を生成し、６ビット目のデータＤＬＴ５が“Ｌ”の場合には、差分データＤＯ［４：０］に対して−６３を加算することで、差分データＤＯ［４：０］を（差分データＤＯ［４：０］−６３）に拡大した拡大差分値を生成することになる。このような差分変換特性を図示すると、図５に示すようになる。
【００７５】
よって、差分データＤＯ［４：０］が設定範囲内（差分下限値“−７”〜差分上限値“８”）に収まる場合には差分データＤＯ［４：０］がそのまま出力されるが、差分上限値“８”以上の場合には差分データＤＯ［４：０］＋６４、即ち、“７２”以上の拡大差分データに拡大されて出力され、差分下限値“−７”以下の場合には差分データＤＯ［４：０］−６３、即ち、“−７１”以下の拡大差分データに拡大されて出力されることとなる。
【００７６】
このように、黒レベルデータと黒レベル目標値との差分がある設定範囲（“−７”〜“８”）を超えた場合、差分値としては拡大した拡大差分値として実際より大きな値として扱うことで、黒レベルフィードバック制御回路１のフィードバックループゲインが高くなり、黒レベル目標値に近付く時間を短縮させることができ、差分が設定範囲（“−７”〜“８”）内となって黒レベル目標値に近付くと本来のフィードバックのループゲインとなるので安定した応答特性を示すこととなる。これにより、過渡状態でもＡＤＣ７出力の黒レベルが安定状態になるまでの時間を短縮することができる。
【００７７】
本発明の第二の実施の形態を図６及び図７に基づいて説明する。第一の実施の形態で示した部分と同一部分は同一符号を用いて示し、説明も省略する（以降の実施の形態でも同様とする）。
【００７８】
本実施の形態も、図３に示したような黒レベルフィードバック制御回路１を備えた画像データ処理回路中で、目標差分算出部８１に代えて、目標差分算出部９１を用いるようにしたものである。
【００７９】
本実施の形態の目標差分算出部９１の構成例を図６に示す。この目標差分算出部９１は、黒レベルデータ自身が予め設定された範囲を超えるか否かを判定し、設定範囲以上のデータの場合には黒レベルデータと黒レベル目標値との差分を拡大した拡大差分としてプリアンプ３，４側に対してフィードバックさせるもので、黒レベルデータ自身が予め設定された範囲を超えるか否かを判定する判定部９２と、この判定部９２により設定範囲以上のデータと判定された場合には黒レベルデータと黒レベル目標値との差分を拡大した拡大差分として差分積算処理部１２側に出力する差分拡大部９３とが付加されている。
【００８０】
まず、判定部９２としては、黒レベルデータＢＫ［４：０］が予め設定された上限値“１６”より大きいか否かを判定する上限判定部としての比較器（ＣＯＭＰ１）９４と、黒レベルデータＢＫ［４：０］が予め設定された下限値“０”より小さいか否かを判定する下限判定部としての比較器（ＣＯＭＰ２）９５を有する。これらの比較器（ＣＯＭＰ１，ＣＯＭＰ２）９４，９５の出力側には、比較器（ＣＯＭＰ１）９４の比較出力とＡＤＤ３３のキャリーアウトＣＯから出力される７ビット目のデータＤ６との論理和をとるＯＲゲート９６と、比較器（ＣＯＭＰ２）９５の比較出力をインバータ９７により反転させたデータとＯＲゲート９６の出力との論理積をとるＡＮＤゲート９８とが設けられ、ＡＮＤゲート９８からはＤＬＴ［４：０］に加算される６ビット目のデータＤＬＴ５が出力されるように設定されている。即ち、比較器（ＣＯＭＰ１，ＣＯＭＰ２）９４，９５の出力に基づきＤＬＴ［４：０］に加算される６ビット目のデータＤＬＴ５の値を切り替えるものである。これらのＯＲゲート９６、インバータ９７、ＡＮＤゲート９８により差分拡大部９３が構成されている。特に、ＯＲゲート９６、ＡＮＤゲート９８の経路により、比較器（ＣＯＭＰ１）９４により上限値“１６”以上のデータと判定された場合には差分をデータの上限値“１６”と比較して大きくなる側に拡大した拡大差分として出力する上限値側拡大部９９が構成され、インバータ９７、ＡＮＤゲート９８の経路により、比較器（ＣＯＭＰ２）９５により下限値“０”以下のデータ（この例では、“０”のみ）と判定された場合には差分を下限値“０”と比較して小さくなる側に拡大した拡大差分として出力する下限側拡大部１００が構成されている。
【００８１】
このような構成において、比較器（ＣＯＭＰ１，ＣＯＭＰ２）９４，９５の出力と、６ビット目に加算されるデータＤＬＴ５との関係を示すと、表２のような論理結果となる。
【００８２】
【表２】

【００８３】
つまり、６ビット目に加算されるデータＤＬＴ５が“Ｈ”の場合には、データＤ［４：０］に対して６４を加算することで、差分データＤ［４：０］を（差分データＤ［４：０］＋６４）に拡大した拡大差分値を生成し、６ビット目のデータＤＬＴ５が“Ｌ”の場合には、データＤ［４：０］に対して−６３を加算することで、差分データＤ［４：０］を（差分データＤ［４：０］−６３）に拡大した拡大差分値を生成することになる。このような差分変換特性を図示すると、図７に示すようになる。
【００８４】
よって、データＤＯ［４：０］が設定範囲内（下限値“０”〜差分上限値“１６”）に収まる場合には差分データＤ［４：０］がそのまま出力されるが、上限値“１６”以上の場合には差分データＤ［４：０］＋６４、即ち、“７２”以上の拡大差分データに拡大されて出力され、下限値“０”以下の場合（この例では、“０”のみ）には差分データＤ［４：０］−６３、即ち、“−６３”以下の拡大差分データに拡大されて出力されることとなる。
【００８５】
このように、黒レベルデータ自身がある設定範囲（“０”〜“１６”）を超えた場合、差分値としては拡大した拡大差分値として実際より大きな値として扱うことで、黒レベルフィードバック制御回路１のフィードバックループゲインが高くなり、黒レベル目標値に近付く時間を短縮させることができ、黒レベルデータ自身が設定範囲（“０”〜“１６”）内となって黒レベル目標値に近付くと本来のフィードバックのループゲインとなるので安定した応答特性を示すこととなる。これにより、過渡状態でもＡＤＣ７出力の黒レベルが安定状態になるまでの時間を短縮することができる。特に、本実施の形態によれば、黒レベル目標値に応じて設定範囲を変えることなく、黒レベル目標値にあまり依存せずに黒レベル目標値に近付く時間を短縮することができる。
【００８６】
本発明の第三の実施の形態を図８及び図９に基づいて説明する。本実施の形態も、図３に示したような黒レベルフィードバック制御回路１を備えた画像データ処理回路中で、目標差分算出部８１，９１に代えて、目標差分算出部１０１を用いるようにしたものである。
【００８７】
本実施の形態の目標差分算出部１０１の構成例を図８に示す。この目標差分算出部１０１は、例えば、目標差分算出部８１の構成例をベースとするもので、差分上限値“８”や差分下限値“−７”と差分値とを比較する比較器（ＣＯＭＰ１，ＣＯＭＰ２）８４，８５がＡＤＤ３の出力ラインに対して設けられている。これらの比較器（ＣＯＭＰ１，ＣＯＭＰ２）８４，８５の出力側には、差分値が差分上限値“８”や差分下限値“−７”を連続して超える回数ｎ（ｎ：７以下）をカウントすることによりその連続状態を検出する連続状態判定部１０２を構成するカウンタ（ＣＮＴ　Ｕ，ＣＮＴ　Ｌ）１０３，１０４及び４入力のＮＡＮＤゲート（４ＮＡＮＤ１，４ＮＡＮＤ２）１０５，１０６が設けられている。即ち、カウンタ（ＣＮＴ　Ｕ）１０３のカウント出力Ｑ［３：０］はＮＡＮＤゲート（４ＮＡＮＤ１）１０５に入力され、このＮＡＮＤゲート（４ＮＡＮＤ１）１０５の出力ＹがＯＲゲート１０７に入力され、このＯＲゲート１０７の出力とＥＮ信号とＥ／Ｏ信号とを入力とするＡＮＤゲート１０８の出力がカウンタ（ＣＮＴ　Ｕ）１０３に入力されることにより、差分値が差分上限値“８”を連続して超える回数をカウンタ（ＣＮＴ　Ｕ）１０３がカウントする。超えなくなった時点（比較器（ＣＯＭＰ１）８４が“Ｌ”となった時点）でインバータ１０９を介してカウンタ（ＣＮＴ　Ｕ）１０３はクリアされる。同様に、カウンタ（ＣＮＴ　Ｌ）１０４のカウント出力Ｑ［３：０］はＮＡＮＤゲート（４ＮＡＮＤ２）１０６に入力され、このＮＡＮＤゲート（４ＮＡＮＤ２）１０６の出力ＹがＯＲゲート１１０に入力され、このＯＲゲート１１０の出力とＥＮ信号とＥ／Ｏ信号とを入力とするＡＮＤゲート１１１の出力がカウンタ（ＣＮＴ　Ｌ）１０４に入力されることにより、差分値が差分下限値“−７”を連続して超える回数をカウンタ（ＣＮＴ　Ｌ）１０４がカウントする。超えなくなった時点（比較器（ＣＯＭＰ２）８５が“Ｌ”となった時点）でインバータ１１２を介してカウンタ（ＣＮＴ　Ｌ）１０４はクリアされる。また、カウンタ（ＣＮＴ　Ｌ）１０４にはＣＫをインバータ１１３で反転させた形で入力されている。
【００８８】
さらに、これらのカウンタ（ＣＮＴ　Ｕ，ＣＮＴ　Ｌ）１０３，１０４の出力側には、差分値が差分上限値“８”や差分下限値“−７”を連続して超える回数ｎに応じて、ＡＤＤ３３の差分出力Ｄ［４：０］の上位にＤＥ［７：５］を追加することで拡大差分として拡大する拡大量を大きくする拡大量増加部１１４が設けられている。この拡大量増加部１１４は、カウンタ（ＣＮＴ　Ｕ，ＣＮＴ　Ｌ）１０３，１０４の出力側に設けられたＯＲゲート１１５と、このＯＲゲート１１５の出力とＡＤＤ３３の出力中のＤ［７：５］との排他的論理和をとる排他的ＯＲゲート１１６とにより構成されており、この排他的ＯＲゲート１１６の出力がＤＥ［７：５］としてＡＤＤ３３の差分出力Ｄ［４：０］の上位に追加される。ＤＥ［７：５］の値は連続して差分上限値“８”を超える場合はｎ＊６４、連続して差分下限値“−７”を超える場合は−ｎ＊６４となる。例えば、差分上限値“８”を超える連続回数ｎがｎ＝１であれば６４、ｎ＝２であれば１２８、ｎ＝３であれば１９２、の如くである。また、最上位ビットＤＥ８にはＡＤＤ３３のキャリーアウトが割当てられている。これにより、ＤＥ［８：０］をレジスタ（ＤＬＴ　Ｅ，ＤＬＴ　Ｏ）３５，３６でラッチし、レジスタ（ＤＬＴ　Ｅ，ＤＬＴ　Ｏ）３５，３６の出力最上位ｂｉｔをバッファ４０によりＤＬＴ［１５：８］に拡張して出力している。
【００８９】
従って、本実施の形態によれば、基本的には第一の実施の形態の場合と同様であるが、差分が設定範囲を連続して超える場合には、その連続数ｎに応じて拡大差分の拡大量を大きくすることでさらに高いフィードバックのループゲインとなるので、より早く黒レベル目標値に近付けることができる。
【００９０】
なお、本実施の形態は、第一の実施の形態をベースとした適用例で説明したが、第二の実施の形態についても同様に適用することができる。
【００９１】
【発明の効果】
請求項１及び２記載の発明によれば、Ａ／Ｄ変換器による変換後の黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求め、その差分がゼロとなるようにアナログ電圧に変換されたオフセット電圧を増幅器に対して重畳する黒レベルフィードバック制御において、黒レベルデータと黒レベル目標値の差分がある設定範囲を超えた場合、差分値としては拡大した拡大差分値として実際より大きな値として扱うようにしたので、フィードバックのループゲインを高くして、黒レベル目標値に近付く時間を短縮させることができ、差分が設定範囲内となって黒レベル目標値に近付くと本来のフィードバックのループゲインとなるので安定した応答特性を示すこととなり、これにより、過渡状態でもＡ／Ｄ変換器出力の黒レベルが安定状態になるまでの時間を短縮させることができる。
【００９２】
請求項３記載の発明によれば、請求項２記載の画像データ処理装置において、設定範囲として差分上限値を超える場合と差分下限値を超える場合の拡大処理を適正に行わせることができる。
【００９３】
請求項４及び５記載の発明によれば、Ａ／Ｄ変換器による変換後の黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求め、その差分がゼロとなるようにアナログ電圧に変換されたオフセット電圧を増幅器に対して重畳する黒レベルフィードバック制御において、黒レベルデータ自体がある設定範囲を超えた場合、差分値としては拡大した拡大差分値として実際より大きな値として扱うようにしたので、フィードバックのループゲインを高くして、黒レベル目標値に近付く時間を短縮させることができ、差分が設定範囲内となって黒レベル目標値に近付くと本来のフィードバックのループゲインとなるので安定した応答特性を示すことから、過渡状態でもＡ／Ｄ変換器出力の黒レベルが安定状態になるまでの時間を短縮させることができる上に、黒レベル目標値に応じて設定範囲を変えることなく、黒レベル目標値にあまり依存せずに黒レベル目標値に近付く時間を短縮させることができる。
【００９４】
請求項６記載の発明によれば、請求項５記載の画像データ処理装置において、設定範囲として上限値を超える場合と下限値を超える場合の拡大処理を適正に行わせることができる。
【００９５】
請求項７記載の発明によれば、請求項２，３，５又は６記載の画像データ処理装置において、差分又は黒レベルデータが設定範囲を連続して超える場合には、その連続数に応じて拡大差分の拡大量を大きくすることでさらに高いフィードバックのループゲインとなるので、より早く黒レベル目標値に近付けることができる。
【００９６】
請求項８記載の発明の画像読取装置によれば、請求項１ないし７の何れか一記載の画像データ処理装置を備えるので、過渡状態でも画像データ処理装置中のＡ／Ｄ変換器出力の黒レベルが安定状態になるまでの時間を短縮させることができ、適正な黒レベル補正機能を有する画像読取装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態のイメージスキャナ概略構成例を示す縦断断面図である。
【図２】基板実装の回路等の概略構成例を示すブロック図である。
【図３】黒レベルフィードバック制御回路を備えた画像データ処理回路の構成例を示すブロック図である。
【図４】目標差分算出部の構成例を示すブロック図である。
【図５】その差分変換特性を示す特性図である。
【図６】本発明の第二の実施の形態の目標差分算出部の構成例を示すブロック図である。
【図７】その差分変換特性を示す特性図である。
【図８】本発明の第三の実施の形態の目標差分算出部の構成例を示すブロック図である。
【図９】その動作タイミング例を示すタイミングチャートである。
【図１０】既提案例による黒レベルフィードバック制御回路を備えた画像データ処理回路の構成例を示すブロック図である。
【図１１】黒レベル平均算出部の構成例を示すブロック図である。
【図１２】その黒レベル平均処理例を示すタイミングチャートである。
【図１３】目標差分算出部の構成例を示すブロック図である。
【図１４】その目標差分算出処理例を示すタイミングチャートである。
【図１５】差分積算処理部の構成例を示すブロック図である。
【図１６】その差分積算処理例を示すタイミングチャートである。
【図１７】その差分積算データ設定例を示すタイミングチャートである。
【符号の説明】
１　　　黒レベルフィードバック制御回路
３，４　　　増幅器
７　　　Ａ／Ｄ変換器
８　　　黒レベル平均算出部
１３，１４　　　フィードバック用Ｄ／Ａ変換器
６１　　　原稿
６４　　　光源
７０　　　リニアイメージセンサ
７５　　　読取光学系
８１　　　目標差分算出部
８２　　　判定部
８３　　　差分拡大部
８４　　　上限判定部
８５　　　下限判定部
８９　　　上限側拡大部
９０　　　下限側拡大部
９１　　　目標差分算出部
９２　　　判定部
９３　　　差分拡大部
９４　　　上限判定部
９５　　　下限判定部
９９　　　上限側拡大部
１００　　　下限側拡大部
１０１　　　目標差分算出部
１０２　　　連続状態判定部
１１４　　　拡大量増加部

Claims (8)

1. 画像対応の光信号を受光し光電変換してリニアイメージセンサから出力されるアナログ画像データを増幅器により増幅した後、Ａ／Ｄ変換器によりＡ／Ｄ変換して出力する画像データ処理装置において、
   前記Ａ／Ｄ変換器による変換後の黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求め、その差分がゼロとなるようにアナログ電圧に変換されたオフセット電圧を前記増幅器に対して重畳する黒レベルフィードバック制御回路を備え、
   この黒レベルフィードバック制御回路は、前記黒レベル目標値に対する前記黒レベルデータの差分が予め設定された範囲を超えるか否かを判定し、設定範囲以上の差分の場合にはその差分を拡大した拡大差分として前記増幅器に対してフィードバックさせることを特徴とする画像データ処理装置。
2. 画像対応の光信号を受光し光電変換してリニアイメージセンサから出力されるアナログ画像データを増幅器により増幅した後、Ａ／Ｄ変換器によりＡ／Ｄ変換して出力する画像データ処理装置において、
   前記Ａ／Ｄ変換器による変換後のアナログ画像データ中で光学的黒レベル領域に関するアナログ画像データの平均値を算出して黒レベルデータとして出力する黒レベル平均算出部と、
   この黒レベル平均算出部から出力される黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求める目標差分算出部と、
   この目標差分算出部により求められた差分がゼロとなるようにアナログ電圧に変換したオフセット電圧を前記増幅器に対して重畳させるフィードバック用Ｄ／Ａ変換器と、
   を有する黒レベルフィードバック制御回路を備え、
   前記目標差分算出部は、前記黒レベル目標値に対する前記黒レベルデータの差分が予め設定された範囲を超えるか否かを判定する判定部と、この判定部により設定範囲以上の差分と判定された場合にはその差分を拡大した拡大差分として前記フィードバック用Ｄ／Ａ変換器に出力する差分拡大部と、を有することを特徴とする画像データ処理装置。
3. 前記判定部は、前記黒レベル目標値に対する前記黒レベルデータの差分が予め設定された差分上限値より大きいか否かを判定する上限判定部と、前記黒レベル目標値に対する前記黒レベルデータの差分が予め設定された差分下限値より小さいか否かを判定する下限判定部とを有し、
   前記差分拡大部は、前記上限判定部により差分上限値以上の差分と判定された場合にはその差分を前記差分上限値と比較して大きくなる側に拡大した拡大差分として出力する上限値側拡大部と、前記下限判定部により差分下限値以下の差分と判定された場合にはその差分を前記差分下限値と比較して小さくなる側に拡大した拡大差分として出力する下限側拡大部とを有することを特徴とする請求項２記載の画像データ処理装置。
4. 画像対応の光信号を受光し光電変換してリニアイメージセンサから出力されるアナログ画像データを増幅器により増幅した後、Ａ／Ｄ変換器によりＡ／Ｄ変換して出力する画像データ処理装置において、
   前記Ａ／Ｄ変換器による変換後の黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分がゼロとなるようにアナログ電圧に変換されたオフセット電圧を前記増幅器に対して重畳する黒レベルフィードバック制御回路を備え、
   この黒レベルフィードバック制御回路は、前記黒レベルデータが予め設定された範囲を超えるか否かを判定し、設定範囲以上の黒レベルデータの場合には前記差分を拡大した拡大差分として前記増幅器に対してフィードバックさせることを特徴とする画像データ処理装置。
5. 画像対応の光信号を受光し光電変換してリニアイメージセンサから出力されるアナログ画像データを増幅器により増幅した後、Ａ／Ｄ変換器によりＡ／Ｄ変換して出力する画像データ処理装置において、
   前記Ａ／Ｄ変換器による変換後のアナログ画像データ中で光学的黒レベル領域に関するアナログ画像データの平均値を算出して黒レベルデータとして出力する黒レベル平均算出部と、
   この黒レベル平均算出部から出力される黒レベルデータを予め設定された黒レベル目標値と比較しこの黒レベル目標値に対する差分を求める目標差分算出部と、
   この目標差分算出部により求められた差分がゼロとなるようにアナログ電圧に変換したオフセット電圧を前記増幅器に対して重畳させるフィードバック用Ｄ／Ａ変換器と、
   を有する黒レベルフィードバック制御回路を備え、
   前記目標差分算出部は、前記黒レベルデータが予め設定された範囲を超えるか否かを判定する判定部と、この判定部により設定範囲以上の黒レベルデータと判定された場合には前記差分を拡大した拡大差分として前記フィードバック用Ｄ／Ａ変換器に出力する差分拡大部と、を有することを特徴とする画像データ処理装置。
6. 前記判定部は、前記黒レベルデータが予め設定された上限値より大きいか否かを判定する上限判定部と、前記黒レベルデータが予め設定された下限値より小さいか否かを判定する下限判定部とを有し、
   前記差分拡大部は、前記上限判定部により上限値以上の黒レベルデータと判定された場合には前記差分を前記上限値と比較して大きくなる側に拡大した拡大差分として出力する上限値側拡大部と、前記下限判定部により下限値以下の黒レベルデータと判定された場合には前記差分を前記下限値と比較して小さくなる側に拡大した拡大差分として出力する下限側拡大部とを有することを特徴とする請求項５記載の画像データ処理装置。
7. 前記目標差分算出部は、前記判定部により設定範囲以上と判定される状態が連続するか否かを検出する連続状態判定部と、この連続状態判定部により連続すると判定された連続数に応じて前記拡大差分として拡大する拡大量を大きくする拡大量増加部と、を有することを特徴とする請求項２，３，５又は６記載の画像データ処理装置。
8. 原稿に対して相対的に副走査方向に移動して原稿を照明する光源を含む読取光学系と、
   この読取光学系により照明された原稿からの画像対応の光信号を受光し光電変換してアナログ画像データを出力するリニアイメージセンサと、
   前記リニアイメージセンサからアナログ画像データが入力されてデジタル画像データとして出力する請求項１ないし７の何れか一記載の画像データ処理装置と、
   を備える画像読取装置。

Images