JP2004014640A - 半導体装置およびその使用方法 - Google Patents
半導体装置およびその使用方法 Download PDFInfo
- Publication number
- JP2004014640A JP2004014640A JP2002163355A JP2002163355A JP2004014640A JP 2004014640 A JP2004014640 A JP 2004014640A JP 2002163355 A JP2002163355 A JP 2002163355A JP 2002163355 A JP2002163355 A JP 2002163355A JP 2004014640 A JP2004014640 A JP 2004014640A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- concentration
- low
- injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】MOSFET等の電圧駆動型素子において、pn接合の堰層電圧(0.6V)以下の電圧領域で伝導度変調を可能にし、低損失の半導体装置を実現する。
【解決手段】MOSFETのn+ ドレイン領域8近傍にp+ 注入領域9を設けその表面からn− ドリフト層2表面まで注入ゲート絶縁膜15を介して注入ゲート電極16を設ける。その注入ゲート電極16に交流電圧を印加し、n− ドリフト層2に断続的に少数キャリアを注入する。
【選択図】 図1
【解決手段】MOSFETのn+ ドレイン領域8近傍にp+ 注入領域9を設けその表面からn− ドリフト層2表面まで注入ゲート絶縁膜15を介して注入ゲート電極16を設ける。その注入ゲート電極16に交流電圧を印加し、n− ドリフト層2に断続的に少数キャリアを注入する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明はモーターの駆動等に使用される半導体スイッチングデバイスに関 する。
【0002】
【従来の技術】
図9は従来のスイッチングデバイスの一つである横型電界効果トランジスタ(以下MOSFETと記す)の主要部の断面構造図である。
以下でnまたはpを冠した層や領域はそれぞれ、電子、正孔を多数キャリアとする層や領域を意味している。また+ は比較的高不純物濃度の、− は比較的低不純物濃度の層や領域を意味している。
【0003】
図9のMOSFETは、p型半導体基板1の表面層にn− ドリフト層2が形成され、さらにそのn− ドリフト層2の表面層にpボディ領域3が形成されている。
pボディ領域3の表面層にはn+ ソース領域4とp+ コンタクト領域5とが形成され、n+ ソース領域4とp+ コンタクト領域5との表面に共通に接触するソース電極12が設けられている。n+ ソース領域4とn− ドリフト層2とに挟まれたpボディ領域3の表面にはゲート絶縁膜6を介してゲート電極7が設けられている。また、n− ドリフト層2の表面のpボディ領域3とはなれた場所にn+ ドレイン領域8が形成され、その表面にドレイン電極11が設けられている。
【0004】
ゲート酸化膜6のn+ ドレイン領域8側端からn+ ドレイン領域8までの間には、ドレイン側ゲート電極7直下の電界を緩和する等の目的で厚いLOCOS酸化膜13が形成されている。p型半導体基板1の裏面には裏面電極14が形成されている。
通常、裏面電極14はソース電極12と同電位に接続され、n+ ドレイン領域8に高電圧が印加された場合にp型半導体基板1とn− ドリフト層2の間のpn接合が逆バイアスされることによりn− ドリフト層2が空乏化されて、いわゆるRESURF効果により低いオン抵抗と高耐圧化を図っている。
【0005】
なお、裏面電極14は必ずしも必要ではなく、p型半導体基板1表面でコンタクトを取りソース電極12と接続しても同様の効果が得られる。
図9のMOSFETにおいて、ソース電極12に対しドレイン電極11に正の電圧が印加された状態で、ゲート電極7にゲート閾値以下の電圧が印加されている場合には、pボディ領域3とn− ドリフト層2間のpn接合が逆バイアスされた状態であるため、電流は流れない。一方、ゲート電極7にゲート閾値以上の電圧を印加するとゲート電極7直下のpボディ領域3表面には反転層が形成され、n+ ドレイン領域8、n− ドリフト層2、pボディ領域3の表面反転層、n+ ソース領域4の経路で電流が流れ、よく知られたMOSFETのスイッチング動作を行うことができる。
【0006】
図10は、別の従来のスイッチングデバイスの一つである横型絶縁ゲートバイポーラトランジスタ(以下IGBTと記す)の主要部の断面構造図である。
図10において図9の横型MOSFETと異なる点は、図9におけるn+ ドレイン領域8の代わりに、p+ コレクタ領域29が形成され、そのp+ コレクタ領域29を包含するようにnバッファ領域10が形成されている点である。
【0007】
図10の横型IGBTにおいても図9の横型MOSFETと同様に、ゲート電極7の電位により素子のスイッチング動作を行うことができる。しかも、p+ コレクタ領域29の存在により、n− ドリフト層2に少数キャリアである正孔が注入されるので、いわゆる伝導度変調により大電流を低いオン電圧で流すことが可能になる。
【0008】
図9に示す横型MOSFETで高電圧をスイッチングしようとする場合、オフ時の耐圧を維持するためには、いわゆるRESURF技術を使用して高耐圧化を図る場合において、n− ドリフト層2の比抵抗を高く、あるいは深さを浅くする必要があるとともにpボディ領域3、n+ ドレイン8間の距離を大きくする必要がある。このため高耐圧素子ではオン時の抵抗が高くなり導通時の損失が増大する。このオン抵抗の耐圧依存性は縦型MOSFETについてはさらに顕著である。
【0009】
一方、図10に示す横型IGBTでは先に述べた様に少数キャリアの注入により大電流を流してもオン電圧の増加を抑えることが可能である。しかし、少数キャリアの注入を起こすためにはp+ コレクタ領域9とnバッファ領域10との間のpn接合を順バイアスする必要があり、電流はpn接合のビルトインポテンシャルである0.6V〜0.7Vから立ち上がる。これは縦型IGBTについても共通している。
【0010】
図11は上記を模式的に説明するための電流(I)−電圧(V)特性図である。30は高耐圧MOSFETの、31はIGBTのI−V特性である。
大電流領域ではIGBTの方がオン電圧が低い。しかし、低電流領域ではMOSFETの電流が0Vから立ち上がるため、逆にMOSFETの方がオン電圧が低いことがわかる。
【0011】
また、IGBTでは少数キャリアの消滅に時間がかかるため高速スイッチングには不向きではあるが、中低速スイッチングの用途であれば使用できる。このため、高耐圧素子では多くの場合IGBTの方が有利であり、広汎に使用されている。
なお、特開平8−78670号公報に、電荷注入形絶縁ゲート半導体装置なる半導体装置が開示されている。それはトレンチ形ゲートをもつ縦型MOSFETの二つのトレンチ形ゲートの間にもう一つのトレンチを掘り下げ、その底部に電荷注入層が設けられている。しかしその場合はpn接合を通しての電荷注入なので、pn接合の堰層電圧以下では注入が起こらない。
【0012】
従って後記の説明から分かるように本発明の半導体装置とは構造および動作機構が全く異なるもものである。
【0013】
【発明が解決しようとする課題】
上記の様に高耐圧素子では高速スイッチング分野をのぞきIGBTの方がMOSFETより有利な場合が多く広く使われている。更に近年、微細化等によりIGBTの特性が大幅に改善されてきている。
図12はこの改善の様子を模式的に示す電流(I)−電圧(V)特性図である。32は従来のIGBTの、33は改善されたIGBTのI−V特性である。
【0014】
33は同じオン電圧で約2倍の電流が流せるように特性に改善されている。しかし、この様な特性改善をおこなっても、同じチップサイズで2倍の電流が流せ、あるいは半分のチップサイズで同じ電流が流せるわけではない。IGBTのような大電流密度素子ではチップサイズは多くの場合許容損失で制限されており、許容損失は放熱の条件等が同じであれば、ほぼチップサイズに比例する。
【0015】
図12における32の特性の素子では導通時の損失は、電圧×電流=V1×I1であったものが33の特性の素子では導通時の損失は電圧×電流=V1×I2となり、I2がI1の2倍であるとすると損失は2倍となり、同じチップサイズではこの発熱量は処理しきれない。
逆に同じ電流I1を流した場合を考えると、32の特性の素子では導通時の損失は電圧×電流=V1×I1、33の特性の素子では電圧×電流=V2×I1となり損失の低減率はV2/V1となりわずかしか低減されない。この損失低減によりチップサイズを縮小しコスト低減を図る場合、可能なチップ縮小率はV2/V1以下となる。これはチップ縮小により許容損失が低下するためである。
【0016】
上記は導通時の損失だけを考慮したものであるが、32の特性の素子と33の特性の素子のスイッチング特性が同一であると仮定し、スイッチング損失を考慮するとさらに可能なチップ縮小率は小さくなる。これはスイッチング損失がほぼ電流×電圧に比例するためで総合損失の低減率がV2/V1以下となるためである。
この傾向は特性が改善されるにしたがって益々顕著になり、実使用電流におけるオン電圧がI−V特性の立ち上がり電圧に近づくにつれ損失低減率が低下する。一方、上記のような特性改善を行うと、一般に図12の33に示すように高電圧領域の飽和電流も増加し負荷短絡等の異常時に流れる電流が増加する。これは微細化等によりソース側からの電子電流が多くなるとドレイン側からの正孔の注入も増加するためである。
【0017】
このため短絡時の素子温度は急速に上昇し、保護が非常に困難になるという問題が発生する。実際のIGBTにおけるI−V特性の立ち上がり電圧は非常に低電流の領域を除き実質的には1V程度あり、実使用電流におけるオン電圧は現状では1.5V付近になってきており、これ以上の特性改善はメリットが少なく、デメリットが多くなりつつある。
【0018】
この様な問題に鑑み本発明の目的は、伝導度変調を可能とし、しかもI−V特性の立ち上がり電圧を0Vとすることを可能とする半導体素子およびその使用方法を提供することにある。
【0019】
【課題を解決するための手段】
上記の課題解決のため本発明の手段と作用をnチャネルMOSFETを例に説明する。
例えば低濃度n型ドリフト層の表面層に形成されたp型ボディ領域と、そのp型ボディ領域内に形成されたn型ソース領域と、そのn型ソース領域と前記低濃度n型ドリフト層に挟まれた前記p型ボディ領域の表面にゲート絶縁膜を介して形成されたゲート電極と、n型ソース領域の表面に接して設けられたソース電極とを備える横型MOSFETの低濃度n型ドリフト層の表面層にp型ボディ領域と離れたn型ドレイン領域を形成し、その近傍にp注入領域を形成し、p型注入領域表面から低濃度n型ドリフト層表面に延在する注入ゲート絶縁膜を介して注入ゲート電極を設けることにより、その注入ゲート電極の電位を上下させることによって低濃度n型ドリフト層に少数キャリアを注入する機構を形成することができる。
【0020】
半導体装置の構造としては、n型ドレイン領域に近接または接して形成されたp型注入領域の表面から前記低濃度n型ドリフト層までトレンチを掘り下げ、そのトレンチ内に注入ゲート絶縁膜を介して形成された注入ゲート電極を設けてもよい。
p型注入領域のn型ドレイン領域またはトレンチに接しない部分がn型ドレイン領域より低濃度で、低濃度n型ドリフト層より高濃度のn型バッファ領域に包含されるようにすると、少数キャリアの注入に有効である。
【0021】
注入ゲート絶縁膜を高比誘電率の強誘電体材料により形成されているものとすれば、注入ゲートの面積を低減でき、また少数キャリアの注入に有効である。
低濃度n型ドリフト層は、p型半導体基板上に形成されていてもよいし、また誘電体を介して半導体基板上に形成されていてもよい。
p型ボディ領域とn型ドレイン領域とに挟まれた低濃度n型ドリフト層の表面層にp型表面領域を形成すれば、空乏層の広がりを促すので高耐圧化に有効である。
【0022】
またn型ドレイン半導体領域を低濃度n型ドリフト層の第1の主面側の表面層に形成し、n型ドリフト層の第2の主面側の表面層にp型ボディ領域、n型ソース領域と、ゲート絶縁膜を介して形成されたゲート電極を設け、いわゆる縦型半導体装置とすることもできる。
上記のような半導体装置の使用方法としては、p型注入領域表面からn型ドリフト層表面に延在する注入ゲート絶縁膜を介して形成された注入ゲート電極を設け、その注入ゲート電極と、n型ドレイン領域とp型注入領域とに接する共通電極との間に注入ゲート電極直下のn型ドリフト層表面に反転層を形成する電圧と、前記反転層が消滅するような電圧を交互に印加する。
【0023】
注入ゲート電極にドレイン電位に対して交互に電圧印加をすることによりn型ドリフト層に少数キャリアを注入することができる。
従って従来のIGBTのようにpn接合を順方向バイアスするための電圧が不要となり、I−V特性の立ち上がり電圧を0とすることが可能で、しかもpn接合を順方向バイアスするための電圧以下の電圧領域でも少数キャリアを注入し伝導度変調を行うことが可能となり、導通損失を大幅に低減することができる。
【0024】
また、少数キャリアの注入量を素子に印加される電圧に関わらずほぼ一定に保つことが可能なため、正常オン時のオン電圧を低減することと短絡等の異常時に流れる電流を低く抑えることの両立が可能であり、図12におけるI−V特性34に示すような特性を実現することができる。
特に前記注入ゲート電極が複数に分割され、少なくとも2種類以上の位相の違う信号を複数の注入ゲートに印加することによって、n型ドリフト層に注入される少数キャリアが時間的に平均化され、より連続的なキャリア注入が可能となる。
【0025】
【発明の実施の形態】
[実施例1]
図1は本発明にかかる実施例1の横型MOSFETの断面構造図であり、図9の従来のMOSFETと同じ部分には同じ符号を付している。
図9の従来のMOSFETと異なるのはn+ドレイン領域8に接してp+ 注入領域9が形成され、そのp+ 注入領域9を包含する様にnバッファ領域10が形成されている点とp+ 注入領域9の表面からn− ドリフト層2表面上に延在する注入ゲート絶縁膜15を介して注入ゲート電極16が形成されている点である。600V級のMOSFETであれば、n− ドリフト層2の厚さ10μm、平均不純物濃度1×1015/cm3、LOCOS酸化膜13の長さ60μmである。
【0026】
この注入ゲート電極16の動作を図2により以下に説明する。
図2(a)は、注入ゲート電極16とドレイン電極11間に電圧を印加していない場合の半導体表面のエネルギバンドと電子及び正孔の分布を模式的に示したバンド図であり、左からp+ 注入領域9、nバッフア領域10、n− ドリフト層2を示している。EC は伝導バンド、EV はバレンスバンド、EF はフェルミレベルである。
【0027】
注入ゲート電極16にドレイン電極11に対し負電圧を印加すると、注入ゲート電極16直下の(電子に対する)ポテンシャルが上昇しp+ 領域9にあった正孔はnバッフア領域10の表面を通りn− ドリフト層2表面の反転層に注入される〔図2(b)〕。
次に、注入ゲート電極16の負電圧を減少させるとn− ドリフト層2表面の反転層に溜まった正孔の一部はnバッフア領域10表面を通り p+ 注入領域9に戻るが、一部はn− ドリフト層2内部に注入される〔図2(c)〕。
【0028】
さらに、注入ゲート電極16の負電圧を減少させると、nバッフア領域10のポテンシャルがn− ドリフト層2のポテンシャルより低下し、殆どの正孔がn− ドリフト層2内部に注入される〔図2(d)〕。
さらに(a)→(b)→(c)→(d)と繰り返し行うことで少数キャリアである正孔が断続的にn− ドリフト層2に注入される。ソース電極12に対しドレイン電極11の電位が正の場合、この正孔は電界によりソース電極12へと流れる。
【0029】
ゲート電極7にゲート閾値以上の電圧が印加されている場合はn+ ソース領 域4からpボディ領域3表面の反転層を通りn− ドリフト層2に流入する電子とともにn− ドリフト層2をいわゆる伝導度変調し、n− ドリフト層2の導伝率を上昇させ素子のオン電圧を低下させることができる。
図3(a)はゲート電極7、ソース電極12、ドレイン電極11、注入ゲート電極16の電位を制御するためのブロック図、(b)は注入ゲート電極16の電位波形図、(c)はゲート電極7の電位波形図である。
【0030】
このようにソース電極12の電位21と同期させつつ、ゲート電極7の電位がゲート閾値以上の期間にパルス源22から注入ゲート電極16にドレイン電極11の電位に対してパルスを与えその電位20を0V及び負の電位の間で交互に印加することで伝導度変調を行った状態で素子を導通させることができる。
すなわち、I−V特性としては、図12におけるI−V特性34に示すような特性を実現することができる。立ち上がり電圧はほぼ0で、電流I1でのオン電圧がV3と従来のV2、V1よりずっと低い。
【0031】
注入ゲート電極16の電位20の周波数はLC共振回路を利用するなどして数MHz以上とするのが望ましい。また、注入ゲート絶縁膜15には、高誘電率の強誘電体材料を使用することが望ましい。SrTiO3 系の強誘電体材料で近年薄膜でも比誘電率が1000程度が得られているので、そのような材料を用いれば、少ない面積で大きな少数キャリア注入量が得られるため有利であることは言うまでもない。
【0032】
なお、nバッファ領域10は図2の説明でのべた様にn− ドリフト層2表面に注入された正孔がp+ 注入領域9に戻ることを防止する働きと、p型半導体基板1とn− ドリフト層2の間のpn接合が逆バイアスされた場合にn− ドリフト層2から空乏層がp+ 注入領域9に到達しパンチスルー電流が流れることを防止するもので、RESURF構造を適用しない場合は必ずしも必要ではない。また、nバッファ領域10はn+ ドレイン領域8全体を包含するように形成しても良い。
【0033】
本実施例では注入ゲート電極16は、n+ ドレイン領域8に対しソース電極12と反対側に設けているが、逆にソース電極12側に設けても良い。また、注入ゲート電位20はドレイン電極7の電位に対し正および負の電位の間で交互に印加しても良い。また、注入ゲート電極16直下のn− ドリフト層2表面及びnバッファ領域10表面に非常に浅いp領域を形成し注入ゲート電位20を正電位側にずらすことも可能である。
【0034】
[実施例2]
図4は本発明の第2の実施例における横型MOSFETの断面構造図である。図1の実施例1のMOSFETと同じ部分には同じ符号を付している。
図4においてトレンチ20はp+ 注入領域9からnバッファ領域10を通りn− ドリフト層2内に達するようにトレンチ20内に形成されている。このときトレンチ20はp+ 注入領域9を分断しないように配置されている。トレンチ20内に注入ゲート絶縁膜15を介して注入ゲート電極16を形成している。
【0035】
この様にすることで小さな表面積で大きな少数キャリア注入量を得ることができる。図4ではトレンチ20を2本設け、それぞれに注入ゲート電極16を形成しているので、少数キャリアの注入量が2倍になる。
なお、本実施例では紙面に垂直な方向のトレンチを形成した例を示しているが紙面に並行なトレンチを垂直方向に多数並べて形成しても良い。
【0036】
[実施例3]
図5は本発明の第3の実施例における横型MOSFET断面構造図である。図1の実施例1のMOSFETと同じ部分には同じ符号を付している。
図1と異なるのはp型半導体基板1がなくRESURF効果を得ることは出来ないが、伝導度変調を行うデバイスではn− ドリフト層2を比較的高抵抗にしても低いオン電圧が得られるためn− ドリフト層2の高抵抗化により高耐圧を得ることができる。
【0037】
この場合は、実施例1、2の場合のように注入された正孔がp型半導体基板1からはきだされる効果がないため、比較的少ない小数キャリア注入量でも高い伝導度変調が得られる利点がある。ただし、本実施例の場合、裏面電極14は接続しないか、またはドレイン電極と同電位にする必要がある。ソース電位と同電位にすると、電流をオフ出来なくなることがあるからである。
【0038】
[実施例4]
図6は本発明の第4の実施例における横型MOSFET断面構造図である。
図1と異なるのはp型半導体基板1がなく、n− ドリフト層2が半導体基板18上に誘電体分離層17を介して形成されている点である。
本実施例の場合にも第3の実施例と同様注入された正孔がp型半導体基板1からはきだされる効果がないため、比較的少ない小数キャリア注入量でも高い伝導度変調が得られる利点がある。さらに半導体基板18を適当な電位にすることでn− ドリフト層2が半導体基板18と誘電体分離層17界面から空乏層を広げRESURF効果を得ることが可能であり高耐圧が容易である利点がある。
【0039】
[実施例5]
図7は本発明の第5の実施例における横型MOSFET断面構造図である。
図1と異なるのはn− ドリフト層2表面にpオフセット領域19が設けられている点である。
本構造は所謂ダブルRESURF構造でn− ドリフト層2のチャージ量を多くすることが出来るので少数キャリアの注入が少ない場合でもオン電圧を低減することができる利点がある。通常のダブルRESURF構造ではpオフセット領域19のソース側はソース電位に接続されるが、本素子の場合はpオフセット領域19の正孔はきだしの効果をなくすため、ソース電位に接続しない方が望ましい。この場合、pボディ領域3とpオフセット領域19のソース側の距離を短くすることでオフ時にパンチスルーによりpオフセット領域19の電位をソース電位に近づけることで通常のダブルRESURF構造に近い効果を得ることができる。
【0040】
[実施例6]
図8は本発明の第5の実施例における縦型MOSFET断面構造図である。
図1と異なるのはソース電極12等のソース側構造が半導体基板の一方の表面に形成されドレイン電極等のドレイン側構造が半導体基板の他の表面に形成されているいわゆる縦型構造である点である。
【0041】
また、本実施例では注入ゲート電極16は異なる電位の16−1及び16−2の2種類に分割されている。この様な複数の電位の注入ゲート電極に異なる位相で図3のような駆動信号を与えることにより、間歇的な少数キャリアの注入を平均化させることができる。
この効果は他の実施例にも適用できることは言うまでもない。また、ソース側の構造は静電誘導トランジスタ等の他の構造も適用できることも言うまでもない。
【0042】
【発明の効果】
以上説明したように本発明によれば、低濃度第1導電型半導体層の表面層に形成された第1導電型ドレイン領域と、該第1導電型ドレイン領域に近接または接して形成された第2導電型注入領域と、該第2導電型注入領域表面から前記低濃度第1導電型半導体層表面上に延在する注入ゲート絶縁膜を介して形成された注入ゲート電極とを備え、前記第1導電型ドレイン領域と前記第2導電型注入領域とが共通電極により電気的に接続した構造を設けることにより、低濃度第1導電型半導体層に少数キャリアを注入することができる。
【0043】
これにより、低電圧領域においても伝導度変調による低オン電圧化が可能な半導体装置とすることができる。ドレイン側の主電流が流れる経路にpn接合が無いため、従来のIGBT等の伝導度変調を利用した電圧駆動型半導体スイッチング素子と異なりI−V特性の立ち上がり電圧(堰層電圧)がなく、低オン電圧化が可能である。
【0044】
さらに、少数キャリアを定電流に近い条件で注入できるため、負荷短絡時等の異常時の短絡電流を低く抑えることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における半導体装置断面構造図
【図2】本発明の動作を説明するためのエネルギバンド図
【図3】(a)は駆動回路のブロック図、(b)は注入ゲート電極への電位波形図、(c)はゲート電極への電位波形図
【図4】本発明の第2の実施例における半導体装置断面構造図
【図5】本発明の第3の実施例における半導体装置断面構造図
【図6】本発明の第4の実施例における半導体装置断面構造図
【図7】本発明の第5の実施例における半導体装置断面構造図
【図8】本発明の第6の実施例における半導体装置断面構造図
【図9】本発明の第6の実施例における半導体装置断面構造図
【図10】従来の横型IGBTの断面構造図
【図11】従来のMOSFET及びIGBTのI−V特性を示す模式図
【図12】従来IGBTの特性改善における問題点と本発明における特性改善を説明するためのI−V特性模式図
【符号の説明】
1:p型半導体基板
2:n− ドリフト層
3:pボディ領域
4:n+ソース領域
5:p+ コンタクト領域
6:ゲート絶縁膜
7:ゲート電極
8:n+ドレイン領域
9:p+ 注入領域
10:nバッファ領域
11:ドレイン電極
12:ソース電極
13:LOCOS酸化膜
14:裏面電極
15:注入ゲート絶縁膜
16:注入ゲート電極
17:誘電体分離層
18:半導体基板
19:pオフセット領域
20:注入ゲート信号
21:ゲート信号
22:パルス源
23:本発明にかかるMOSFET
29:p+ コレクタ領域
30:MOSFETのI−V特性
31:IGBTのI−V特性
32:オン電圧の高いIGBTのI−V特性
33:オン電圧の低いIGBTのI−V特性
34:本発明の半導体装置のI−V特性
【発明の属する技術分野】
この発明はモーターの駆動等に使用される半導体スイッチングデバイスに関 する。
【0002】
【従来の技術】
図9は従来のスイッチングデバイスの一つである横型電界効果トランジスタ(以下MOSFETと記す)の主要部の断面構造図である。
以下でnまたはpを冠した層や領域はそれぞれ、電子、正孔を多数キャリアとする層や領域を意味している。また+ は比較的高不純物濃度の、− は比較的低不純物濃度の層や領域を意味している。
【0003】
図9のMOSFETは、p型半導体基板1の表面層にn− ドリフト層2が形成され、さらにそのn− ドリフト層2の表面層にpボディ領域3が形成されている。
pボディ領域3の表面層にはn+ ソース領域4とp+ コンタクト領域5とが形成され、n+ ソース領域4とp+ コンタクト領域5との表面に共通に接触するソース電極12が設けられている。n+ ソース領域4とn− ドリフト層2とに挟まれたpボディ領域3の表面にはゲート絶縁膜6を介してゲート電極7が設けられている。また、n− ドリフト層2の表面のpボディ領域3とはなれた場所にn+ ドレイン領域8が形成され、その表面にドレイン電極11が設けられている。
【0004】
ゲート酸化膜6のn+ ドレイン領域8側端からn+ ドレイン領域8までの間には、ドレイン側ゲート電極7直下の電界を緩和する等の目的で厚いLOCOS酸化膜13が形成されている。p型半導体基板1の裏面には裏面電極14が形成されている。
通常、裏面電極14はソース電極12と同電位に接続され、n+ ドレイン領域8に高電圧が印加された場合にp型半導体基板1とn− ドリフト層2の間のpn接合が逆バイアスされることによりn− ドリフト層2が空乏化されて、いわゆるRESURF効果により低いオン抵抗と高耐圧化を図っている。
【0005】
なお、裏面電極14は必ずしも必要ではなく、p型半導体基板1表面でコンタクトを取りソース電極12と接続しても同様の効果が得られる。
図9のMOSFETにおいて、ソース電極12に対しドレイン電極11に正の電圧が印加された状態で、ゲート電極7にゲート閾値以下の電圧が印加されている場合には、pボディ領域3とn− ドリフト層2間のpn接合が逆バイアスされた状態であるため、電流は流れない。一方、ゲート電極7にゲート閾値以上の電圧を印加するとゲート電極7直下のpボディ領域3表面には反転層が形成され、n+ ドレイン領域8、n− ドリフト層2、pボディ領域3の表面反転層、n+ ソース領域4の経路で電流が流れ、よく知られたMOSFETのスイッチング動作を行うことができる。
【0006】
図10は、別の従来のスイッチングデバイスの一つである横型絶縁ゲートバイポーラトランジスタ(以下IGBTと記す)の主要部の断面構造図である。
図10において図9の横型MOSFETと異なる点は、図9におけるn+ ドレイン領域8の代わりに、p+ コレクタ領域29が形成され、そのp+ コレクタ領域29を包含するようにnバッファ領域10が形成されている点である。
【0007】
図10の横型IGBTにおいても図9の横型MOSFETと同様に、ゲート電極7の電位により素子のスイッチング動作を行うことができる。しかも、p+ コレクタ領域29の存在により、n− ドリフト層2に少数キャリアである正孔が注入されるので、いわゆる伝導度変調により大電流を低いオン電圧で流すことが可能になる。
【0008】
図9に示す横型MOSFETで高電圧をスイッチングしようとする場合、オフ時の耐圧を維持するためには、いわゆるRESURF技術を使用して高耐圧化を図る場合において、n− ドリフト層2の比抵抗を高く、あるいは深さを浅くする必要があるとともにpボディ領域3、n+ ドレイン8間の距離を大きくする必要がある。このため高耐圧素子ではオン時の抵抗が高くなり導通時の損失が増大する。このオン抵抗の耐圧依存性は縦型MOSFETについてはさらに顕著である。
【0009】
一方、図10に示す横型IGBTでは先に述べた様に少数キャリアの注入により大電流を流してもオン電圧の増加を抑えることが可能である。しかし、少数キャリアの注入を起こすためにはp+ コレクタ領域9とnバッファ領域10との間のpn接合を順バイアスする必要があり、電流はpn接合のビルトインポテンシャルである0.6V〜0.7Vから立ち上がる。これは縦型IGBTについても共通している。
【0010】
図11は上記を模式的に説明するための電流(I)−電圧(V)特性図である。30は高耐圧MOSFETの、31はIGBTのI−V特性である。
大電流領域ではIGBTの方がオン電圧が低い。しかし、低電流領域ではMOSFETの電流が0Vから立ち上がるため、逆にMOSFETの方がオン電圧が低いことがわかる。
【0011】
また、IGBTでは少数キャリアの消滅に時間がかかるため高速スイッチングには不向きではあるが、中低速スイッチングの用途であれば使用できる。このため、高耐圧素子では多くの場合IGBTの方が有利であり、広汎に使用されている。
なお、特開平8−78670号公報に、電荷注入形絶縁ゲート半導体装置なる半導体装置が開示されている。それはトレンチ形ゲートをもつ縦型MOSFETの二つのトレンチ形ゲートの間にもう一つのトレンチを掘り下げ、その底部に電荷注入層が設けられている。しかしその場合はpn接合を通しての電荷注入なので、pn接合の堰層電圧以下では注入が起こらない。
【0012】
従って後記の説明から分かるように本発明の半導体装置とは構造および動作機構が全く異なるもものである。
【0013】
【発明が解決しようとする課題】
上記の様に高耐圧素子では高速スイッチング分野をのぞきIGBTの方がMOSFETより有利な場合が多く広く使われている。更に近年、微細化等によりIGBTの特性が大幅に改善されてきている。
図12はこの改善の様子を模式的に示す電流(I)−電圧(V)特性図である。32は従来のIGBTの、33は改善されたIGBTのI−V特性である。
【0014】
33は同じオン電圧で約2倍の電流が流せるように特性に改善されている。しかし、この様な特性改善をおこなっても、同じチップサイズで2倍の電流が流せ、あるいは半分のチップサイズで同じ電流が流せるわけではない。IGBTのような大電流密度素子ではチップサイズは多くの場合許容損失で制限されており、許容損失は放熱の条件等が同じであれば、ほぼチップサイズに比例する。
【0015】
図12における32の特性の素子では導通時の損失は、電圧×電流=V1×I1であったものが33の特性の素子では導通時の損失は電圧×電流=V1×I2となり、I2がI1の2倍であるとすると損失は2倍となり、同じチップサイズではこの発熱量は処理しきれない。
逆に同じ電流I1を流した場合を考えると、32の特性の素子では導通時の損失は電圧×電流=V1×I1、33の特性の素子では電圧×電流=V2×I1となり損失の低減率はV2/V1となりわずかしか低減されない。この損失低減によりチップサイズを縮小しコスト低減を図る場合、可能なチップ縮小率はV2/V1以下となる。これはチップ縮小により許容損失が低下するためである。
【0016】
上記は導通時の損失だけを考慮したものであるが、32の特性の素子と33の特性の素子のスイッチング特性が同一であると仮定し、スイッチング損失を考慮するとさらに可能なチップ縮小率は小さくなる。これはスイッチング損失がほぼ電流×電圧に比例するためで総合損失の低減率がV2/V1以下となるためである。
この傾向は特性が改善されるにしたがって益々顕著になり、実使用電流におけるオン電圧がI−V特性の立ち上がり電圧に近づくにつれ損失低減率が低下する。一方、上記のような特性改善を行うと、一般に図12の33に示すように高電圧領域の飽和電流も増加し負荷短絡等の異常時に流れる電流が増加する。これは微細化等によりソース側からの電子電流が多くなるとドレイン側からの正孔の注入も増加するためである。
【0017】
このため短絡時の素子温度は急速に上昇し、保護が非常に困難になるという問題が発生する。実際のIGBTにおけるI−V特性の立ち上がり電圧は非常に低電流の領域を除き実質的には1V程度あり、実使用電流におけるオン電圧は現状では1.5V付近になってきており、これ以上の特性改善はメリットが少なく、デメリットが多くなりつつある。
【0018】
この様な問題に鑑み本発明の目的は、伝導度変調を可能とし、しかもI−V特性の立ち上がり電圧を0Vとすることを可能とする半導体素子およびその使用方法を提供することにある。
【0019】
【課題を解決するための手段】
上記の課題解決のため本発明の手段と作用をnチャネルMOSFETを例に説明する。
例えば低濃度n型ドリフト層の表面層に形成されたp型ボディ領域と、そのp型ボディ領域内に形成されたn型ソース領域と、そのn型ソース領域と前記低濃度n型ドリフト層に挟まれた前記p型ボディ領域の表面にゲート絶縁膜を介して形成されたゲート電極と、n型ソース領域の表面に接して設けられたソース電極とを備える横型MOSFETの低濃度n型ドリフト層の表面層にp型ボディ領域と離れたn型ドレイン領域を形成し、その近傍にp注入領域を形成し、p型注入領域表面から低濃度n型ドリフト層表面に延在する注入ゲート絶縁膜を介して注入ゲート電極を設けることにより、その注入ゲート電極の電位を上下させることによって低濃度n型ドリフト層に少数キャリアを注入する機構を形成することができる。
【0020】
半導体装置の構造としては、n型ドレイン領域に近接または接して形成されたp型注入領域の表面から前記低濃度n型ドリフト層までトレンチを掘り下げ、そのトレンチ内に注入ゲート絶縁膜を介して形成された注入ゲート電極を設けてもよい。
p型注入領域のn型ドレイン領域またはトレンチに接しない部分がn型ドレイン領域より低濃度で、低濃度n型ドリフト層より高濃度のn型バッファ領域に包含されるようにすると、少数キャリアの注入に有効である。
【0021】
注入ゲート絶縁膜を高比誘電率の強誘電体材料により形成されているものとすれば、注入ゲートの面積を低減でき、また少数キャリアの注入に有効である。
低濃度n型ドリフト層は、p型半導体基板上に形成されていてもよいし、また誘電体を介して半導体基板上に形成されていてもよい。
p型ボディ領域とn型ドレイン領域とに挟まれた低濃度n型ドリフト層の表面層にp型表面領域を形成すれば、空乏層の広がりを促すので高耐圧化に有効である。
【0022】
またn型ドレイン半導体領域を低濃度n型ドリフト層の第1の主面側の表面層に形成し、n型ドリフト層の第2の主面側の表面層にp型ボディ領域、n型ソース領域と、ゲート絶縁膜を介して形成されたゲート電極を設け、いわゆる縦型半導体装置とすることもできる。
上記のような半導体装置の使用方法としては、p型注入領域表面からn型ドリフト層表面に延在する注入ゲート絶縁膜を介して形成された注入ゲート電極を設け、その注入ゲート電極と、n型ドレイン領域とp型注入領域とに接する共通電極との間に注入ゲート電極直下のn型ドリフト層表面に反転層を形成する電圧と、前記反転層が消滅するような電圧を交互に印加する。
【0023】
注入ゲート電極にドレイン電位に対して交互に電圧印加をすることによりn型ドリフト層に少数キャリアを注入することができる。
従って従来のIGBTのようにpn接合を順方向バイアスするための電圧が不要となり、I−V特性の立ち上がり電圧を0とすることが可能で、しかもpn接合を順方向バイアスするための電圧以下の電圧領域でも少数キャリアを注入し伝導度変調を行うことが可能となり、導通損失を大幅に低減することができる。
【0024】
また、少数キャリアの注入量を素子に印加される電圧に関わらずほぼ一定に保つことが可能なため、正常オン時のオン電圧を低減することと短絡等の異常時に流れる電流を低く抑えることの両立が可能であり、図12におけるI−V特性34に示すような特性を実現することができる。
特に前記注入ゲート電極が複数に分割され、少なくとも2種類以上の位相の違う信号を複数の注入ゲートに印加することによって、n型ドリフト層に注入される少数キャリアが時間的に平均化され、より連続的なキャリア注入が可能となる。
【0025】
【発明の実施の形態】
[実施例1]
図1は本発明にかかる実施例1の横型MOSFETの断面構造図であり、図9の従来のMOSFETと同じ部分には同じ符号を付している。
図9の従来のMOSFETと異なるのはn+ドレイン領域8に接してp+ 注入領域9が形成され、そのp+ 注入領域9を包含する様にnバッファ領域10が形成されている点とp+ 注入領域9の表面からn− ドリフト層2表面上に延在する注入ゲート絶縁膜15を介して注入ゲート電極16が形成されている点である。600V級のMOSFETであれば、n− ドリフト層2の厚さ10μm、平均不純物濃度1×1015/cm3、LOCOS酸化膜13の長さ60μmである。
【0026】
この注入ゲート電極16の動作を図2により以下に説明する。
図2(a)は、注入ゲート電極16とドレイン電極11間に電圧を印加していない場合の半導体表面のエネルギバンドと電子及び正孔の分布を模式的に示したバンド図であり、左からp+ 注入領域9、nバッフア領域10、n− ドリフト層2を示している。EC は伝導バンド、EV はバレンスバンド、EF はフェルミレベルである。
【0027】
注入ゲート電極16にドレイン電極11に対し負電圧を印加すると、注入ゲート電極16直下の(電子に対する)ポテンシャルが上昇しp+ 領域9にあった正孔はnバッフア領域10の表面を通りn− ドリフト層2表面の反転層に注入される〔図2(b)〕。
次に、注入ゲート電極16の負電圧を減少させるとn− ドリフト層2表面の反転層に溜まった正孔の一部はnバッフア領域10表面を通り p+ 注入領域9に戻るが、一部はn− ドリフト層2内部に注入される〔図2(c)〕。
【0028】
さらに、注入ゲート電極16の負電圧を減少させると、nバッフア領域10のポテンシャルがn− ドリフト層2のポテンシャルより低下し、殆どの正孔がn− ドリフト層2内部に注入される〔図2(d)〕。
さらに(a)→(b)→(c)→(d)と繰り返し行うことで少数キャリアである正孔が断続的にn− ドリフト層2に注入される。ソース電極12に対しドレイン電極11の電位が正の場合、この正孔は電界によりソース電極12へと流れる。
【0029】
ゲート電極7にゲート閾値以上の電圧が印加されている場合はn+ ソース領 域4からpボディ領域3表面の反転層を通りn− ドリフト層2に流入する電子とともにn− ドリフト層2をいわゆる伝導度変調し、n− ドリフト層2の導伝率を上昇させ素子のオン電圧を低下させることができる。
図3(a)はゲート電極7、ソース電極12、ドレイン電極11、注入ゲート電極16の電位を制御するためのブロック図、(b)は注入ゲート電極16の電位波形図、(c)はゲート電極7の電位波形図である。
【0030】
このようにソース電極12の電位21と同期させつつ、ゲート電極7の電位がゲート閾値以上の期間にパルス源22から注入ゲート電極16にドレイン電極11の電位に対してパルスを与えその電位20を0V及び負の電位の間で交互に印加することで伝導度変調を行った状態で素子を導通させることができる。
すなわち、I−V特性としては、図12におけるI−V特性34に示すような特性を実現することができる。立ち上がり電圧はほぼ0で、電流I1でのオン電圧がV3と従来のV2、V1よりずっと低い。
【0031】
注入ゲート電極16の電位20の周波数はLC共振回路を利用するなどして数MHz以上とするのが望ましい。また、注入ゲート絶縁膜15には、高誘電率の強誘電体材料を使用することが望ましい。SrTiO3 系の強誘電体材料で近年薄膜でも比誘電率が1000程度が得られているので、そのような材料を用いれば、少ない面積で大きな少数キャリア注入量が得られるため有利であることは言うまでもない。
【0032】
なお、nバッファ領域10は図2の説明でのべた様にn− ドリフト層2表面に注入された正孔がp+ 注入領域9に戻ることを防止する働きと、p型半導体基板1とn− ドリフト層2の間のpn接合が逆バイアスされた場合にn− ドリフト層2から空乏層がp+ 注入領域9に到達しパンチスルー電流が流れることを防止するもので、RESURF構造を適用しない場合は必ずしも必要ではない。また、nバッファ領域10はn+ ドレイン領域8全体を包含するように形成しても良い。
【0033】
本実施例では注入ゲート電極16は、n+ ドレイン領域8に対しソース電極12と反対側に設けているが、逆にソース電極12側に設けても良い。また、注入ゲート電位20はドレイン電極7の電位に対し正および負の電位の間で交互に印加しても良い。また、注入ゲート電極16直下のn− ドリフト層2表面及びnバッファ領域10表面に非常に浅いp領域を形成し注入ゲート電位20を正電位側にずらすことも可能である。
【0034】
[実施例2]
図4は本発明の第2の実施例における横型MOSFETの断面構造図である。図1の実施例1のMOSFETと同じ部分には同じ符号を付している。
図4においてトレンチ20はp+ 注入領域9からnバッファ領域10を通りn− ドリフト層2内に達するようにトレンチ20内に形成されている。このときトレンチ20はp+ 注入領域9を分断しないように配置されている。トレンチ20内に注入ゲート絶縁膜15を介して注入ゲート電極16を形成している。
【0035】
この様にすることで小さな表面積で大きな少数キャリア注入量を得ることができる。図4ではトレンチ20を2本設け、それぞれに注入ゲート電極16を形成しているので、少数キャリアの注入量が2倍になる。
なお、本実施例では紙面に垂直な方向のトレンチを形成した例を示しているが紙面に並行なトレンチを垂直方向に多数並べて形成しても良い。
【0036】
[実施例3]
図5は本発明の第3の実施例における横型MOSFET断面構造図である。図1の実施例1のMOSFETと同じ部分には同じ符号を付している。
図1と異なるのはp型半導体基板1がなくRESURF効果を得ることは出来ないが、伝導度変調を行うデバイスではn− ドリフト層2を比較的高抵抗にしても低いオン電圧が得られるためn− ドリフト層2の高抵抗化により高耐圧を得ることができる。
【0037】
この場合は、実施例1、2の場合のように注入された正孔がp型半導体基板1からはきだされる効果がないため、比較的少ない小数キャリア注入量でも高い伝導度変調が得られる利点がある。ただし、本実施例の場合、裏面電極14は接続しないか、またはドレイン電極と同電位にする必要がある。ソース電位と同電位にすると、電流をオフ出来なくなることがあるからである。
【0038】
[実施例4]
図6は本発明の第4の実施例における横型MOSFET断面構造図である。
図1と異なるのはp型半導体基板1がなく、n− ドリフト層2が半導体基板18上に誘電体分離層17を介して形成されている点である。
本実施例の場合にも第3の実施例と同様注入された正孔がp型半導体基板1からはきだされる効果がないため、比較的少ない小数キャリア注入量でも高い伝導度変調が得られる利点がある。さらに半導体基板18を適当な電位にすることでn− ドリフト層2が半導体基板18と誘電体分離層17界面から空乏層を広げRESURF効果を得ることが可能であり高耐圧が容易である利点がある。
【0039】
[実施例5]
図7は本発明の第5の実施例における横型MOSFET断面構造図である。
図1と異なるのはn− ドリフト層2表面にpオフセット領域19が設けられている点である。
本構造は所謂ダブルRESURF構造でn− ドリフト層2のチャージ量を多くすることが出来るので少数キャリアの注入が少ない場合でもオン電圧を低減することができる利点がある。通常のダブルRESURF構造ではpオフセット領域19のソース側はソース電位に接続されるが、本素子の場合はpオフセット領域19の正孔はきだしの効果をなくすため、ソース電位に接続しない方が望ましい。この場合、pボディ領域3とpオフセット領域19のソース側の距離を短くすることでオフ時にパンチスルーによりpオフセット領域19の電位をソース電位に近づけることで通常のダブルRESURF構造に近い効果を得ることができる。
【0040】
[実施例6]
図8は本発明の第5の実施例における縦型MOSFET断面構造図である。
図1と異なるのはソース電極12等のソース側構造が半導体基板の一方の表面に形成されドレイン電極等のドレイン側構造が半導体基板の他の表面に形成されているいわゆる縦型構造である点である。
【0041】
また、本実施例では注入ゲート電極16は異なる電位の16−1及び16−2の2種類に分割されている。この様な複数の電位の注入ゲート電極に異なる位相で図3のような駆動信号を与えることにより、間歇的な少数キャリアの注入を平均化させることができる。
この効果は他の実施例にも適用できることは言うまでもない。また、ソース側の構造は静電誘導トランジスタ等の他の構造も適用できることも言うまでもない。
【0042】
【発明の効果】
以上説明したように本発明によれば、低濃度第1導電型半導体層の表面層に形成された第1導電型ドレイン領域と、該第1導電型ドレイン領域に近接または接して形成された第2導電型注入領域と、該第2導電型注入領域表面から前記低濃度第1導電型半導体層表面上に延在する注入ゲート絶縁膜を介して形成された注入ゲート電極とを備え、前記第1導電型ドレイン領域と前記第2導電型注入領域とが共通電極により電気的に接続した構造を設けることにより、低濃度第1導電型半導体層に少数キャリアを注入することができる。
【0043】
これにより、低電圧領域においても伝導度変調による低オン電圧化が可能な半導体装置とすることができる。ドレイン側の主電流が流れる経路にpn接合が無いため、従来のIGBT等の伝導度変調を利用した電圧駆動型半導体スイッチング素子と異なりI−V特性の立ち上がり電圧(堰層電圧)がなく、低オン電圧化が可能である。
【0044】
さらに、少数キャリアを定電流に近い条件で注入できるため、負荷短絡時等の異常時の短絡電流を低く抑えることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における半導体装置断面構造図
【図2】本発明の動作を説明するためのエネルギバンド図
【図3】(a)は駆動回路のブロック図、(b)は注入ゲート電極への電位波形図、(c)はゲート電極への電位波形図
【図4】本発明の第2の実施例における半導体装置断面構造図
【図5】本発明の第3の実施例における半導体装置断面構造図
【図6】本発明の第4の実施例における半導体装置断面構造図
【図7】本発明の第5の実施例における半導体装置断面構造図
【図8】本発明の第6の実施例における半導体装置断面構造図
【図9】本発明の第6の実施例における半導体装置断面構造図
【図10】従来の横型IGBTの断面構造図
【図11】従来のMOSFET及びIGBTのI−V特性を示す模式図
【図12】従来IGBTの特性改善における問題点と本発明における特性改善を説明するためのI−V特性模式図
【符号の説明】
1:p型半導体基板
2:n− ドリフト層
3:pボディ領域
4:n+ソース領域
5:p+ コンタクト領域
6:ゲート絶縁膜
7:ゲート電極
8:n+ドレイン領域
9:p+ 注入領域
10:nバッファ領域
11:ドレイン電極
12:ソース電極
13:LOCOS酸化膜
14:裏面電極
15:注入ゲート絶縁膜
16:注入ゲート電極
17:誘電体分離層
18:半導体基板
19:pオフセット領域
20:注入ゲート信号
21:ゲート信号
22:パルス源
23:本発明にかかるMOSFET
29:p+ コレクタ領域
30:MOSFETのI−V特性
31:IGBTのI−V特性
32:オン電圧の高いIGBTのI−V特性
33:オン電圧の低いIGBTのI−V特性
34:本発明の半導体装置のI−V特性
Claims (14)
- 低濃度第1導電型半導体層の表面層に形成された第1導電型ドレイン領域と、該第1導電型ドレイン領域に近接または接して形成された第2導電型注入領域と、該第2導電型注入領域表面から前記低濃度第1導電型半導体層表面上に延在する注入ゲート絶縁膜を介して形成された注入ゲート電極とを備え、前記第1導電型ドレイン領域と前記第2導電型注入領域とが共通電極により電気的に接続されていることを特徴とする半導体装置。
- 低濃度第1導電型半導体層の表面層に形成された第1導電型ドレイン領域と、該第1導電型ドレイン領域に近接または接して形成された第2導電型注入領域と、該第2導電型注入領域表面から前記低濃度第1導電型半導体層まで掘り下げたトレンチと、そのトレンチ内に注入ゲート絶縁膜を介して形成された注入ゲート電極とを備え、前記第1導電型ドレイン領域と前記第2導電型注入領域とが共通電極により電気的に接続されていることを特徴とする半導体装置。
- 前記第2導電型注入体領域は第1導電型バッファ領域内に形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記第1導電型バッファ領域が、第1導電型ドレイン領域より低濃度で、低濃度第1導電型半導体層より高濃度であることを特徴とする請求項3に記載の半導体装置。
- 前記注入ゲート絶縁膜が高比誘電率の強誘電体材料により形成されていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置
。 - 前記第1導電型ドレイン領域と離れた低濃度第1導電型半導体層の表面層に形成された第2導電型ボディ領域と、該第2導電型ボディ領域内に形成された第1導電型ソース領域と、該第1導電型ソース領域と前記低濃度第1導電型半導体層に挟まれた前記第2導電型ボディ領域の表面にゲート絶縁膜を介して形成されたゲート電極と、第1導電型ソース領域の表面に接して設けられたソース電極とを備えることを特徴とする請求項1ないし5のいずれかに記載の半導体装置。
- 前記低濃度第1導電型半導体層が第2導電型半導体基板上に形成されてなることを特徴とする請求項6に記載の半導体装置。
- 前記低濃度第1導電型半導体層が誘電体を介して半導体基板上に形成されてなることを特徴とする請求項6に記載の半導体装置。
- 前記第2導電型ボディ領域と前記第1導電型ドレイン領域とに挟まれた前記低濃度第1導電型半導体層の表面層に第2導電型表面領域が形成されてなることを特徴とする請求項6ないし8のいずれかに記載の半導体装置。
- 前記第1導電型ドレイン領域が低濃度第1導電型半導体層の第1の主面側の表面層に形成されるとともに、第1導電型半導体層の第2の主面側の表面層に第2導電型ボディ領域が形成され、該第2導電型ボディ領域内に形成された第1導電型ソース領域と、その第1導電型ソース領域と前記低濃度第1導電型半導体層に挟まれた前記第2導電型ボディ領域の表面にゲート絶縁膜を介して形成されたゲート電極を備えることを特徴とする請求項1ないし5のいずれかに記載の半導体装置。
- 前記注入ゲート電極が複数に分割されていることを特徴とする請求項1ないし10のいずれかに記載の半導体装置。
- 低濃度第1導電型半導体層の表面層に形成された第1導電型ドレイン領域と、該第1導電型ドレイン領域に近接または接して形成された第2導電型注入領域と、該第2導電型注入領域表面から前記低濃度第1導電型半導体層表面上に延在する注入ゲート絶縁膜を介して形成された注入ゲート電極とを備え、前記第1導電型ドレイン領域と前記第2導電型注入領域とが共通電極により電気的に接続されている半導体装置において、該共通電極と前記注入ゲート電極との間に、前記注入ゲート電極直下の低濃度第1導電型半導体基板表面に反転層を形成する電圧と、前記反転層が消滅するような電圧を交互に印加することにより、前記低濃度第1導電型半導体基板内に断続的に少数キャリアを注入することを特徴とする半導体装置の使用方法。
- 低濃度第1導電型半導体層の表面層に形成された第1導電型ドレイン領域と、該第1導電型ドレイン領域に近接または接して形成された第2導電型注入領域と、該第2導電型注入領域表面から前記低濃度第1導電型半導体層まで掘り下げたトレンチと、そのトレンチ内に注入ゲート絶縁膜を介して形成された注入ゲート電極とを備え、前記第1導電型ドレイン領域と前記第2導電型注入領域とが共通電極により電気的に接続されている半導体装置において、該共通電極と前記注入ゲート電極との間に、前記注入ゲート電極直下の低濃度第1導電型半導体基板表面に反転層を形成する電圧と、前記反転層が消滅するような電圧を交互に印加することにより、前記低濃度第1導電型半導体基板内に断続的に少数キャリアを注入することを特徴とする半導体装置の使用方法。
- 前記注入ゲート電極が複数に分割され、少なくとも2種類 以上の位相の違う信号を複数の注入ゲートに印加することを特徴とする請求項 12または13に記載の半導体装置の使用方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163355A JP2004014640A (ja) | 2002-06-04 | 2002-06-04 | 半導体装置およびその使用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163355A JP2004014640A (ja) | 2002-06-04 | 2002-06-04 | 半導体装置およびその使用方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004014640A true JP2004014640A (ja) | 2004-01-15 |
Family
ID=30431860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163355A Pending JP2004014640A (ja) | 2002-06-04 | 2002-06-04 | 半導体装置およびその使用方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004014640A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009078274A1 (ja) * | 2007-12-14 | 2009-06-25 | Fuji Electric Device Technology Co., Ltd. | 集積回路および半導体装置 |
JP2009290095A (ja) * | 2008-05-30 | 2009-12-10 | Hitachi Ltd | 半導体装置およびその製造方法、ならびにその半導体装置を用いた集積半導体装置および不揮発性半導体記憶装置 |
-
2002
- 2002-06-04 JP JP2002163355A patent/JP2004014640A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009078274A1 (ja) * | 2007-12-14 | 2009-06-25 | Fuji Electric Device Technology Co., Ltd. | 集積回路および半導体装置 |
US8638160B2 (en) | 2007-12-14 | 2014-01-28 | Fuji Electric Co., Ltd. | Integrated circuit and semiconductor device |
US9411346B2 (en) | 2007-12-14 | 2016-08-09 | Fuji Electric Co., Ltd. | Integrated circuit and semiconductor device |
JP2009290095A (ja) * | 2008-05-30 | 2009-12-10 | Hitachi Ltd | 半導体装置およびその製造方法、ならびにその半導体装置を用いた集積半導体装置および不揮発性半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI336131B (en) | Semiconductor device | |
US9299695B2 (en) | Semiconductor device | |
JP3927111B2 (ja) | 電力用半導体装置 | |
KR101309674B1 (ko) | 절연 게이트형 바이폴라 트랜지스터와 그 제조방법 | |
EP3017478B1 (en) | Lateral power semiconductor transistors | |
JP2011181583A (ja) | 半導体装置 | |
US20150187877A1 (en) | Power semiconductor device | |
JP2000228519A (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
JPH10209432A (ja) | 半導体デバイスの改良 | |
KR100317458B1 (ko) | 선형 전류-전압특성을 가진 반도체 소자 | |
CN108899370A (zh) | 集成电阻区的vdmos器件 | |
JP2005011846A (ja) | 半導体装置 | |
JP2009295684A (ja) | 半導体双方向スイッチング装置 | |
JP3284120B2 (ja) | 静電誘導トランジスタ | |
US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
JP2750986B2 (ja) | 分割ゲート型カソード短絡構造を有する絶縁ゲート静電誘導サイリスタ | |
JP3201213B2 (ja) | 半導体装置およびその制御方法 | |
KR20150061202A (ko) | 전력 반도체 소자 | |
JP2009512207A (ja) | パワー半導体デバイス | |
CN102194864A (zh) | 一种具有体电极的沟槽栅型绝缘栅双极型晶体管 | |
JP4864637B2 (ja) | 電力用半導体装置 | |
JPH08116056A (ja) | 電圧駆動型半導体装置及びそれを用いた電力変換装置 | |
JP2004014640A (ja) | 半導体装置およびその使用方法 | |
JP4920367B2 (ja) | 電力用半導体装置 | |
KR20150076716A (ko) | 전력 반도체 소자 |