JP2003536343A - データネットワークに使用するためのプログラマブル利得増幅器 - Google Patents

データネットワークに使用するためのプログラマブル利得増幅器

Info

Publication number
JP2003536343A
JP2003536343A JP2002504027A JP2002504027A JP2003536343A JP 2003536343 A JP2003536343 A JP 2003536343A JP 2002504027 A JP2002504027 A JP 2002504027A JP 2002504027 A JP2002504027 A JP 2002504027A JP 2003536343 A JP2003536343 A JP 2003536343A
Authority
JP
Japan
Prior art keywords
signal
variable gain
amplifier
gain amplifier
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002504027A
Other languages
English (en)
Other versions
JP2003536343A5 (ja
Inventor
コーン，トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2003536343A publication Critical patent/JP2003536343A/ja
Publication of JP2003536343A5 publication Critical patent/JP2003536343A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 データネットワーキング装置は可変利得増幅器を含み、可変利得増幅器は可変利得増幅器の利得を調節するための第１の選択可能なインピーダンスと第２の選択可能なインピーダンスとを有する。データネットワーキング装置は、可変利得増幅器のアナログ出力信号をデジタル信号に変換するためのアナログデジタル変換器を有する。データネットワーキング装置は、デジタル信号をモニタし、第１および第２の選択可能なインピーダンスを作動させる帰還信号をデジタル信号の関数として供給し、それにより可変利得増幅器の利得を調節するためのデジタル信号モニタリング回路を有する。可変利得増幅器を制御する方法も開示されている。可変利得増幅器のアナログ出力信号は、アナログデジタル変換器によってデジタル信号に変換される。この方法は、可変利得増幅器のアナログ出力信号を変換するために用いられているアナログデジタル変換器のダイナミックレンジの一部を判定するステップを含む。この方法は、第１の帰還信号を第１の選択可能なインピーダンスに提供し、第２の帰還信号を第２の選択可能なインピーダンスに提供するステップを含み、第１および第２の帰還信号は可変利得増幅器の利得を調節して、アナログデジタル変換器によって用いられるダイナミックレンジを増加させる。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
この発明は一般にネットワークインターフェイシングに関し、より特定的には
、ネットワーク媒体に接続されたネットワークステーション間のデータの送信を
制御するためのシステムと、入力利得を調節するための装置および方法とに関す
る。
【０００２】
【背景技術】
さまざまな種類のデータをコンピュータ間で送信することに対する要求は、常
に存在する。そのようなデータを送信する最も有力な方法は、データを低周波数
のベースデータ信号に符号化し、ベースデータ信号を高周波数の搬送波信号上へ
変調することを含む。高周波数の搬送波信号は次に、ネットワークケーブル媒体
を横断し、ＲＦ信号、変調された光放射、または他のネットワーク媒体を介して
、遠隔計算処理局へ送信される。
【０００３】 遠隔計算処理局では、高周波数の搬送波信号を受信し復調して、元のデータベ
ース信号を復元しなければならない。ネットワーク媒体全体にわたって搬送波信
号の歪みが全くない状態では、受信された搬送波は送信された搬送波と位相、振
幅、および周波数が同一で、公知のミキシング手法を用いて復調されてベースデ
ータ信号を復元し得る。ベースデータ信号は次に、公知のサンプリングアルゴリ
ズムを用いてデジタルデータに復元され得る。
【０００４】 しかし、多数の分岐接続およびそのような分岐の長さが異なることにより、送
信された搬送波の多数の反射が生じるため、ネットワーク接続形態は高周波数の
搬送波信号を歪ませる傾向にある。高周波数の搬送波は、ケーブル媒体の近傍で
動作する電気機器によって生じるスプリアスノイズによって、さらに歪められる
。そのような問題は、家庭電話配線ケーブルをネットワークケーブル媒体として
用いるネットワークにおいてより一層明らかである。なぜなら、多数の分岐およ
び接続は通常、周波数が０．３〜３．４キロヘルツの簡易旧式電話システム（Ｐ
ＯＴＳ）信号の送信用に設計されており、約１メガヘルツまたはそれ以上の高周
波数の搬送波信号の送信用には設計されていないためである。高周波の搬送波信
号は、ネットワークケーブルを利用するＰＯＴＳのオンフックおよびオフフック
ノイズパルスによるターンオン過渡現象によってさらに歪められる。
【０００５】 高周波数の搬送波信号の周波数、振幅、および位相のこのような歪みは、ネッ
トワーク性能を劣化させ、より速い速度のネットワークの設計を妨害する傾向に
あり、変調手法とデータ復元手法とを絶えず向上させてデータ速度を向上させる
よう、設計者たちに挑んでいる。たとえば、ホームＰＮＡ（home phoneline net
working alliance：ＨＰＮＡ）１．０規格の下では、搬送波のパルス位置変調（
ＰＰＭ）を用いて１Ｍビットのデータ速度が達成される一方、より最近のＨＰＮ
Ａ２．０規格は、周波数分散型直交振幅変調（ＱＡＭ）を用いた複合変調方式を
用いて、１０Ｍビットのデータ速度を達成している。ＰＰＭ変調搬送波信号とＱ
ＡＭ変調搬送波信号は著しく異なる電力包絡線を有するという点で、問題が存在
する。
【０００６】 規格の進歩およびデータ速度の増加に関連する別の問題は、ＨＰＮＡの例にあ
るように、元のベースデータ信号の振幅の変動および歪みにより、入来アナログ
信号が、入来アナログ信号を入来アナログ信号のデジタル表示に変換するアナロ
グデジタル変換器のダイナミックレンジよりも大きい振幅を有するようになり得
る、ということである。入来アナログ信号はまた、アナログデジタル変換器のフ
ルダイナミックレンジよりも小さい振幅も有し得るため、アナログデジタル変換
器のフルダイナミックレンジ、つまり分解能を利用し損なうという結果になる。
【０００７】 したがって、大きさおよびコスト削減に対する認識された業界目標に基づくと
、必要とされるのは、潜在的に多数の変調方式を用いて、歪んだ変調搬送波信号
を受信しかねない受信機内部の増幅器の入力利得を調節するための装置および方
法である。
【０００８】
【発明の概要】
この発明は、データネットワーキング装置を提供する。データネットワーキン
グ装置は可変利得増幅器を含み、可変利得増幅器は可変利得増幅器の利得を調節
するための第１の選択可能なインピーダンスと第２の選択可能なインピーダンス
とを有する。データネットワーキング装置は、可変利得増幅器のアナログ出力信
号をデジタル信号に変換するためのアナログデジタル変換器を有する。データネ
ットワーキング装置は、デジタル信号をモニタし、第１および第２の選択可能な
インピーダンスを作動させる帰還信号をデジタル信号の関数として供給し、それ
により可変利得増幅器の利得を調節するためのデジタル信号モニタリング回路を
有する。
【０００９】 この発明の別の局面によれば、可変利得増幅器を制御する方法が開示されてい
る。可変利得増幅器のアナログ出力信号は、アナログデジタル変換器によってデ
ジタル信号に変換される。この方法は、可変利得増幅器のアナログ出力信号を変
換するために用いられているアナログデジタル変換器のダイナミックレンジの一
部を判定するステップを含む。この方法は、第１の帰還信号を第１の選択可能な
インピーダンスに提供し、第２の帰還信号を第２の選択可能なインピーダンスに
提供するステップを含み、第１および第２の帰還信号は可変利得増幅器の利得を
調節して、アナログデジタル変換器によって用いられるダイナミックレンジを増
加させる。
【００１０】 この発明のこれらおよびさらなる特徴は、以下の説明および図面を参照すれば
明らかとなる。
【００１１】
【発明の開示】
以下の詳細な説明では、この発明の異なる実施例に示されていても、同一の構
成要素は同じ参照符号を与えられている。この発明をはっきりとかつ簡潔に例示
するため、図面は必ずしも尺度変更されなくてもよく、ある特徴は幾分概略的な
形状で示されてもよい。
【００１２】 この発明は、データネットワーキング装置内のアナログデジタル（Ａ／Ｄ）変
換器のフルダイナミックレンジ（つまり分解能）を利用するよう、入来アナログ
電圧信号を調整する可変利得増幅器に関する。
【００１３】 図１は、従来のＰＯＴＳ ＲＪ１１電話回線１２上を動作する１Ｍｂｐｓ、１
０Ｍｂｐｓ、１００Ｍｂｐｓ、または他の帯域幅のホームＰＮＡ（ＨＰＮＡ）、
または他の標準的なデータネットワークなどのネットワーキング装置のアナログ
フロントエンド回路１０を示す。アナログフロントエンド回路１０はデータ信号
を電話回線１２から、フィルタ、トランスおよびサージ保護などデータ信号を調
整する構成要素を有する回路１４を介して受信する。受信された信号、つまり入
来アナログ電圧信号１６は、衝突検出などの機能を実行する電子ハイブリッド回
路１８によって処理される。次に、入来信号１６は、入来信号１６を調整する可
変利得増幅器（ＶＧＡ）２０とフィルタ２２とを通される。調整された入来信号
は別のＶＧＡ２４に入力され、それは、調整され受信された信号をアナログデジ
タル（Ａ／Ｄ）変換器２６用に増幅する。ＶＧＡ２４への入力信号をここにＶI
と呼び、ＶＧＡ２４の出力をここにＶOと呼ぶことにする。ＶＧＡ２４の動作を
、以下により詳細に記載する。Ａ／Ｄ変換器２６はＶＧＡ２４の出力、つまりＶO をデジタル出力ＤOUTに変換する。ＤOUTは次に、Ａ／Ｄ変換器２６からデジタ
ル入力／出力（Ｉ／Ｏ）回路２８へ送信される。デジタルＩ／Ｏ回路２８は、ア
ナログフロントエンド回路１０と次のネットワーク装置回路とのインターフェイ
スとしての役割を果たす。
【００１４】 次のネットワーク装置回路からアナログフロントエンド回路１０によって受信
されたデジタルデータ出力信号は、デジタルＩ／Ｏ回路２８によって受信される
。デジタルデータ出力信号は、デジタルアナログ（Ｄ／Ａ）変換器３０によって
送信アナログ信号に変換される。送信アナログ信号は別のＶＧＡ３２によって調
整される。ＶＧＡ３２は、アナログフロントエンド回路１０の送信電力を設定す
る上で柔軟性を与える可変利得送信減衰器としての役割を果たす。減衰された信
号は、フィルタ３４によってさらに調整される。フィルタリングされた減衰送信
信号は、電子ハイブリッド回路１８および回路１４を通って電話回線１２へ送ら
れる前に、送信スイッチ３６を任意に通される。
【００１５】 Ｉ／Ｏ回路２８の１つの機能は、ＶＧＡ２０、ＶＧＡ２４、およびＶＧＡ３２
に帰還信号を提供することである。帰還信号はＶＧＡ２０、２４、および３２に
より、それらの増幅器の利得を変更するために用いられる。
【００１６】 さらに図２を参照すると、ＶＧＡ２４の概略図が示されている。ＶＧＡ２４は
、標準ＣＭＯＳに実現されたプログラマブル増幅器である。ＶＧＡ２４の利得は
、入力減衰器、つまり第１の選択可能なインピーダンス４４、および帰還インピ
ーダンス４８に接続された第２の選択可能なインピーダンス４６を変更すること
によって調節される。図２に示されるように、第１の選択可能なインピーダンス
４４と第２の選択可能なインピーダンス４６とは、総抵抗値Ｒ1およびＲ2をそれ
ぞれ有する連続電位差計である。電位差計はこの発明の１つの例示的な実施例で
あり、当業者であれば、図３および４に図示されるような、および以下により詳
細に説明されるようなＣＭＯＳ構造で作動される別個の均一または不均一な抵抗
からなるタップ付きのはしご形抵抗回路を用いて、選択可能なインピーダンス４
４、４６が実現可能であることがわかるであろう。またこれに代えて、インピー
ダンス４４、４６は、均等な結果をもたらす他の抵抗性の構成要素またはスイッ
チング構成要素を用いて実現可能であり、この発明の範囲内にあると考えられる
。帰還インピーダンス４８は、固定値、つまりＲFを有する。
【００１７】 第１の選択可能なインピーダンス４４と第２の選択可能なインピーダンス４６
とは、デジタルＩ／Ｏ回路２８からの帰還によって制御される。より詳細には、
デジタルＩ／Ｏ回路２８は、ＶＧＡ２４に帰還を提供するデジタルモニタリング
回路５０を有する。デジタルモニタリング回路５０は、Ａ／Ｄ変換器２６のデジ
タル出力、つまりＤOUTをモニタする。デジタルモニタリング回路５０は、ＶＧ
Ａ２４に提供される帰還を調節するために用いられるＤOUTの値に関する情報お
よび統計を収集する。統計および情報は、Ａ／Ｄ変換器２６の信号出力レベルを
含む。Ａ／Ｄ変換器２６の出力が一貫してＡ／Ｄ変換器２６のダイナミックレン
ジの上端またはその近くにある場合、ＶOはＡ／Ｄ変換器２６を飽和させている
かも知れず、デジタルモニタリング回路５０は、ＶIを減衰するよう、またはＶ
ＧＡ２４の電流利得設定を減少させるよう、ＶＧＡ２４へ帰還を提供する。他方
、ＤOUTが一貫してＡ／Ｄ変換器２６のフルダイナミックレンジ未満である場合
、デジタルモニタリング回路は、ＶIを増幅してＡ／Ｄ変換器２６のフルダイナ
ミックレンジを利用するよう、ＶＧＡ２４へ帰還を提供する。たとえば、Ａ／Ｄ
変換器２６のデジタル出力が一貫してＡ／Ｄ変換器のダイナミックレンジの初め
の６０％内にある場合、デジタルモニタリング回路５０は、ＶＧＡ２４の利得が
増加されてＡ／Ｄ変換器２６へ提供される信号を増幅するよう、ＶＧＡ２４へ帰
還を提供する。ＤOUTについての前述の統計および情報は、ＤOUTの平均信号値を
モニタし、平均信号が、１．０ｍｓｅｃ〜１．０μｓｅｃなどのある期間の間、
あるダイナミックレンジ内にあるかどうかを判定することによって収集される。
当業者であれば、他の統計学的方法および／または信号レベルサンプリング方法
も使用可能であり、この発明の範囲内にあると考えられるということを理解する
であろう。より詳細な例として、以下の表は利得判定ルックアップ表の見本を示
す。利得を増加させる係数は、短時間の間にＶＧＡ２４の利得を過度に増加させ
てＡ／Ｄ変換器２６を飽和させないよう、控えめに選択される。
【００１８】
【表１】
【００１９】 デジタルモニタリング回路５０によって生成された帰還信号は、パルス位置変
調（ＰＰＭ）および周波数分散型直交振幅変調（ＱＡＭ）などの異なる規格を用
いて変調された信号をアナログフロントエンド回路１０が復元するのを助けるた
めにも使用可能である。したがって、デジタルＩ／Ｏ回路２８には、変調検出お
よび帰還回路、つまりＱＡＭ／ＰＰＭ ＲX利得選択回路５２が設けられる（図
１）。信号変調型式がＱＡＭ／ＰＰＭ ＲX利得選択回路５２によって検出され
、変調型式に適した対応する利得帰還信号（ＲX利得）が生成され、ＶＧＡ２４
の利得を調節して変調型式の電力包絡線と釣合うようにする。変調型式に適した
利得帰還信号であるＲX利得は、Ａ／Ｄ変換器２６のフルレンジが利用されてい
るかどうかを判定するために用いられるデジタルモニタリング回路５０によって
生成される帰還信号に、要因として含まれる。
【００２０】 ＱＡＭ／ＰＰＭ ＲX利得選択回路５２は、Ａ／Ｄ変換器２６からデジタルサ
ンプル、つまりＤOUTをとり、デジタルサンプルをヒルベルト変換で処理する。
公知の手法を用いて、ヒルベルト変換はデジタルサンプルからＩチャネル信号、
つまりＩと、Ｑチャネル信号、つまりＱとを分ける。Ｉチャネル信号とＱチャネ
ル信号とは、公知の手法を用いてＩ2＋Ｑ2の合計の平方根を計算し、その包絡線
信号の見本を生成する包絡線検波器に入力される。Ｉチャネル信号とＱチャネル
信号とは、ＱＡＭ変調データを復元するためのイコライザおよびスライサにも結
合され、一方、包絡線信号は、ＰＰＭ変調データを復元するためのデコーダ回路
に結合される。包絡線信号はまた、ＱＡＭ自動利得制御（ＡＧＣ）回路およびＰ
ＰＭ ＡＧＣ回路の各々にも結合される。ＱＡＭ ＡＧＣ回路はＱＡＭ利得値（
ＱＡＭ Ｒｘ利得）を生成するよう機能し、一方、ＰＰＭ ＡＧＣ回路は、ＰＰ
Ｍ利得値（ＰＰＭ Ｒｘ利得）を生成するよう機能する。利得選択信号によって
制御されるマルチプレクサは、ＱＡＭ Ｒｘ利得信号とＰＰＭ Ｒｘ利得信号の
うちの１つを選択するよう動作する。マルチプレクサからのＱＡＭ Ｒｘ利得ま
たはＰＰＭ Ｒｘ利得のいずれかである選択された利得信号は、デジタルまたは
アナログ形式のいずれかでデジタルモニタリング回路５０へ入力される。包絡線
信号はローパスフィルタにも入力されて、フィルタリングされた包絡線信号が生
成され、それは次に搬送波検知回路に結合されて、連続搬送波（たとえばＱＡＭ
搬送波）の存在が検出され、上述の利得選択信号が生成されてマルチプレクサを
制御する。
【００２１】 引続き図２を参照すると、ＶＧＡ２４は、増幅構成要素、つまり演算増幅器６
０を有する電流帰還増幅器である。演算増幅器は第１の入力、つまり非反転入力
６２を有し、それにＶIが第１の選択可能なインピーダンス４４を介して印加さ
れる。演算増幅器６０は、演算増幅器６０の出力６６に帰還インピーダンス４８
を介して接続される第２の入力、つまり反転入力６４を有する。非反転入力は、
第２の選択可能なインピーダンス４６の第１の端子６８にも接続される。第２の
選択可能なインピーダンス４６の第２の端子７０は、接地されるかまたは他の基
準電圧に接続される。ＶＧＡ２４への入力電圧、つまりＶIは、第１の選択可能
なインピーダンス４４の第１の端子７２へ接続される。第１の選択可能なインピ
ーダンス４４の第２の端子７４は、接地されるかまたは他の基準電圧に接続され
る。第１の選択可能なインピーダンス４４の出力７６は、演算増幅器６０の非反
転入力６２へ接続される。演算増幅器６０の出力６６は、Ａ／Ｄ変換器２６の入
力へ接続される。
【００２２】 述べたように、第１の選択可能なインピーダンス４４は、総抵抗値Ｒ1を有す
る。第１の帰還信号は第１の選択可能なインピーダンス４４を、第１の選択可能
なインピーダンス４４の第２の端子７４と出力７６との間にＲ1の一部が存在す
るように制御する。このＲ1の一部、つまりαＲ1は、第２の端子７４と出力７６
との間に接続されたインピーダンスの百分率を表わす。Ｒ1の残り、つまり（１
−α）Ｒ1は、第１の端子７２と出力７６との間に接続されたＲ1の百分率を表わ
す。第２の帰還信号は第２の選択可能なインピーダンス４６を、反転入力６４ま
たは第１の端子６８と第２の端子７０との間にＲ2の一部が存在するように制御
する。このＲ2の一部、つまりβＲ2は、第１の端子６８と第２の端子７０との間
のインピーダンスの量である。当業者であればわかるように、ＶＧＡ２４の利得
は、以下の式によって表わすことができる。
【００２３】
【数１】
【００２４】 図３を参照すると、第１の選択可能なインピーダンス４４の実施例がより詳細
に示されている。第１の選択可能なインピーダンス４４は、はしご形抵抗回路８
０または他の種類の分圧器と、マルチプレクサ８２とを有する。はしご形抵抗回
路８０は総インピーダンス値Ｒ1を有し、一連の個々の抵抗８４から構成される
。マルチプレクサ８２は、はしご形抵抗回路８０のどの部分が第１の端子７２と
出力７６との間に接続されているか、つまり（１−α）Ｒ1を選択し、したがっ
て、第２の端子７４と出力７６との間に接続されたはしご形抵抗回路８０の部分
、つまりαＲ1も判定する。選択は、一連のタップ８５のうちの１つを出力７６
へ結合させることによって行なわれる。当業者であれば、はしご形抵抗回路８０
を構成する一連の個々の抵抗８４が同じインピーダンス値を有する必要がないこ
とを理解するであろう。抵抗８４のインピーダンス値は、同じであっても、線状
に関連していても、または対数的に関連するなど非線状に関連していてもよい。
個々の抵抗８４の数およびこれらのインピーダンス値は、所望される任意の伝達
曲線をほぼもたらすよう調節可能である。実際、個々の抵抗８４の実際の値は、
第１の選択可能なインピーダンス４４の選択されたタップ８５を上回る、および
下回るインピーダンスの百分率ほど重要ではない。
【００２５】 マルチプレクサ８２は、デジタルモニタリング回路５０からの１つまたはそれ
以上の帰還回線によって制御される。帰還回線は、マルチプレクサ８２を制御ま
たは作動するために用いられるマルチプレクサ選択回線、つまりα選択の形をと
る。マルチプレクサ８２は、ＶＧＡ２４に対するエラーの潜在的な源である。し
たがって、マルチプレクサ８２のスイッチング機構全体にわたって電圧降下の発
生を避けることが望ましい。したがって、マルチプレクサ８２のスイッチング機
構は、デジタルモニタリング回路５０からのα選択帰還回線によって制御される
一連のＭＯＳトランジスタである。帰還信号、つまりα選択は、ＶＧＡ２４のデ
ジタル制御を提供するデジタル信号である。デジタル選択信号を受信し、複数の
タップ、つまり入力のうちの１つを単一の出力へ多重化する、または結合させる
ように適合されたマルチプレクサのＮＭＯＳおよびＣＭＯＳ実現は、公知である
。このようなマルチプレクサの例は、ドナルド Ｇ．フィンク（Donald G. Fink
）およびドナルド クリスチャンセン（Donald Christiansen）、電子技術者ハ
ンドブック（Electronics Engineers Handbook）第３版、１９８９年、ページ１
６：４９−５３に記載されており、ここに引用により援用する。
【００２６】 図４を参照すると、第２の選択可能なインピーダンスにも、一連の個々の抵抗
８８または他の種類の分圧器から構成されるはしご形抵抗回路８６と、一連のタ
ップ９２のうちの１つを第１の端子６８へ結合させるためのマルチプレクサ９０
とが設けられている。第１の選択可能なインピーダンス４４と同様、第２の選択
可能なインピーダンス４６は、デジタルモニタリング回路５０からβ選択回線の
形で帰還を受取り、はしご形抵抗回路８６のどの部分が第２の選択可能なインピ
ーダンス４６の第１の端子６８と第２の端子７０との間に接続されているか、つ
まりβＲ2を判定する。個々の抵抗８８のインピーダンス値は、同じであっても
、線状に関連していても、または非線状に関連していてもよい。デジタルモニタ
リング回路５０は、第１の選択可能なインピーダンス４４と第２の選択可能なイ
ンピーダンス４６とが個々にまたは並行して調節され、所望の利得、減衰、また
は単位利得をＶＧＡ２４に提供するように、α選択およびβ選択帰還信号を調整
することが理解されるべきである。第１の選択可能なインピーダンス４４に用い
られたものと同じ種類のＭＯＳマルチプレクサが、第２の選択可能なインピーダ
ンス４６に使用可能である。
【００２７】 なお、デジタルモニタリング回路５０により制御可能な１対の選択可能なイン
ピーダンス４４、４６を用いて増幅器の利得を調節することによって、はしご形
抵抗回路８０、８６内の少数の個々の抵抗を用いた高程度の利得制御が可能であ
る。デジタルモニタリング回路は、マイクロプロセッサ、コンパレータ回路など
で実現可能である。デジタルモニタリング回路は、選択可能なインピーダンス４
４、４６のうちの１つまたは両方を調節してＶＧＡ２４の所望の利得を得るよう
、予め定められたαおよびβ選択帰還値を用いて構成またはプログラムされる。
たとえば、デジタルモニタリング回路５０には、αおよびβ選択帰還値を有する
ルックアップ表を記憶するためのメモリが設けられ得る。
【００２８】 一定の帯域幅で電圧信号ＶIの安定した増幅を提供するため、ＶＧＡ２４の演
算増幅器６０は、閉ループ利得で一定の帯域幅の恩恵を得る電流帰還増幅器とし
て実現される。アナログフロントエンド回路を用いて１つ以上の帯域幅を有する
他の装置と通信することが可能である。これを念頭におくと、ＶＧＡ２４は、増
幅器６０に結合された選択可能な補償キャパシタネットワーク９４（図５）を用
いて調節可能である。演算増幅器６０には、マルチプレクサ１００を介して複数
のキャパシタ９８のうちの１つに接続される補償ノード９６（図２）が設けられ
る。キャパシタ９８の各々は、増幅器６０に対する適切な補償に対応する異なる
容量値を有し、選択可能な一定の帯域幅で閉ループ利得を提供する。マルチプレ
クサ１００は、第１の選択可能なインピーダンス４４および第２の選択可能なイ
ンピーダンス４６に用いられるマルチプレクサ８２、９０と同じ種類である。マ
ルチプレクサ１００は、デジタルモニタリング回路５０内の帯域幅モニタ、電子
ハイブリッド回路１８、または、アナログフロントエンド回路１０の受信側に接
続された別個の帯域幅モニタリング回路のいずれかによって制御される補償選択
帰還回線、つまり補償選択によって制御される。選択可能な補償キャパシタネッ
トワーク９４とＶＧＡ２４の可変利得能力とにより、ＶＧＡ２４は、アナログ信
号ＶIの振幅が変わるにつれて、および受信された信号の帯域幅が変わるにつれ
てＡ／Ｄ変換器２６のダイナミックレンジを最大化するアナログ電圧信号を、Ａ
／Ｄ変換器２６に提供できるようになる。
【００２９】 この発明の特定の実施例を詳細に説明したが、この発明は範囲が対応して制限
されず、ここに添付された特許請求の範囲の精神および用語内に入るすべての変
更、修正、および均等物を含むことを理解されたい。
【図面の簡単な説明】
【図１】 この発明に従った可変利得増幅器を有するアナログフロントエン
ド回路のブロック図である。
【図２】 この発明に従った可変利得増幅器の代表的な回路図である。
【図３】 この発明に従った可変利得増幅器で用いられる第１の選択可能な
インピーダンスの概略図である。
【図４】 この発明に従った可変利得増幅器で用いられる第２の選択可能な
インピーダンスの概略図である。
【図５】 この発明に従った可変利得増幅器で用いられる選択可能な容量性
補償回路の概略図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１４年７月１日（２００２．７．１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】 ＵＳ−Ａ−５，１４６，１５５は、アナログ信号のデジタル値を提供する測定
回路を開示しており、回路は、アナログ信号を受信する増幅器と、増幅された信
号を受信するアナログデジタル変換器とを含む。増幅器の利得は、アナログデジ
タル変換器のデジタル出力を受信する制御ユニットから帰還された制御信号によ
って、離散的に制御される。 この発明の１つの局面によれば、データネットワーキング装置が提供され、デ
ータネットワーキング装置は、可変利得増幅器と、増幅器のアナログ出力信号を
デジタル信号に変換するためのアナログデジタル変換器と、デジタル信号をモニ
タし、増幅器の利得を制御する帰還信号をデジタル信号の関数として供給するた
めのデジタル信号モニタリング回路とを含み、データネットワーキング装置は、
増幅器が第１の選択可能なインピーダンスと第２の選択可能なインピーダンスと
を有し、インピーダンスは増幅器の利得を調節する帰還信号によって作動され、
デジタルモニタリング回路はデジタル信号をモニタし、増幅器のアナログ出力信
号を変換するために用いられているアナログデジタル変換器のダイナミックレン
ジの百分率を判定することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】 この発明のさらなる局面によれば、可変利得増幅器を制御する方法が提供され
ており、可変利得増幅器のアナログ出力信号は、アナログデジタル変換器によっ
てデジタル信号に変換され、この方法は、可変利得増幅器のアナログ出力信号を
変換するために用いられているアナログデジタル変換器のダイナミックレンジの
一部を判定するステップと、第１の帰還信号を第１の選択可能なインピーダンス
に提供し、第２の帰還信号を第２の選択可能なインピーダンスに提供するステッ
プとを含み、第１および第２の帰還信号は増幅器の利得を調節して、アナログデ
ジタル変換器によって用いられるダイナミックレンジを増加させることを特徴と
する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】 この発明の好ましい実施例では、デジタルモニタリング回路は、デジタル出力
信号が一貫してＡ／Ｄ変換器のダイナミックレンジの上端または下端近くにある
かどうかを判定し、Ａ／Ｄ変換器のフルダイナミックレンジが利用されるように
増幅器の利得を減少または増加させるよう、帰還信号が対応して調節される。 この発明のこれらおよびさらなる好ましい特徴は、例示のためのみである添付
図面を参照して、以下の説明から明らかとなる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】 可変利得増幅器を有し、この発明を具現化するアナログフロント
エンド回路のブロック図である。
【図２】 図１に示された可変利得増幅器の代表的な回路図である。
【図３】 図２の可変利得増幅器で用いられる第１の選択可能なインピーダ
ンスの概略図である。
【図４】 図２の可変利得増幅器で用いられる第２の選択可能なインピーダ
ンスの概略図である。
【図５】 図２の可変利得増幅器で用いられる選択可能な容量性補償回路の
概略図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＣＮ，Ｊ Ｐ，ＫＲ，ＳＧ (72)発明者 コーン，トーマス アメリカ合衆国、95125 カリフォルニア 州、サン・ノゼ、ブリトン・アベニュ、 1199 Ｆターム(参考） 5J022 AA01 AC02 BA08 CB04 CF02 CF08 5J100 JA01 KA05 LA00 QA01 SA01 【要約の続き】 を含み、第１および第２の帰還信号は可変利得増幅器の 利得を調節して、アナログデジタル変換器によって用い られるダイナミックレンジを増加させる。

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 データネットワーキング装置であって、 可変利得増幅器を含み、可変利得増幅器は可変利得増幅器の利得を調節するた
    めの第１の選択可能なインピーダンスと第２の選択可能なインピーダンスとを有
    し、前記データネットワーキング装置はさらに、 可変利得増幅器のアナログ出力信号をデジタル信号に変換するためのアナログ
    デジタル変換器と、 デジタル信号をモニタし、第１および第２の選択可能なインピーダンスを作動
    させる帰還信号をデジタル信号の関数として供給し、それにより可変利得増幅器
    の利得を調節するためのデジタル信号モニタリング回路とを含む、データネット
    ワーキング装置。
  2. 【請求項２】 第１および第２の選択可能なインピーダンスは各々、はしご
    形抵抗回路とマルチプレクサとを有し、マルチプレクサは帰還信号に基づいては
    しご形抵抗回路にタップを付ける、請求項１に記載のデータネットワーキング装
    置。
  3. 【請求項３】 マルチプレクサはＭＯＳトランジスタを用いて実現され、帰
    還信号はマルチプレクサを作動させるためのデジタル選択回線である、請求項２
    に記載のデータネットワーキング装置。
  4. 【請求項４】 可変利得増幅器には、可変利得増幅器の帯域幅を調節するた
    めの容量性補償回路が設けられている、請求項１に記載のデータネットワーキン
    グ装置。
  5. 【請求項５】 容量性補償回路は複数のキャパシタを有し、そのうちの１つ
    がマルチプレクサを用いて可変利得増幅器の補償ノードに結合される、請求項４
    に記載のデータネットワーキング装置。
  6. 【請求項６】 デジタルモニタリング回路はデジタル信号をモニタし、可変
    利得増幅器のアナログ出力信号を変換するために用いられているアナログデジタ
    ル変換器のダイナミックレンジの百分率を判定する、請求項１に記載のデータネ
    ットワーキング装置。
  7. 【請求項７】 ダイナミックレンジの百分率は、予め定められた期間におけ
    るデジタル信号の平均信号値の関数である、請求項６に記載のデータネットワー
    キング装置。
  8. 【請求項８】 信号の変調型式は変調検出および帰還回路によって判定され
    、変調検出および帰還回路は、第１および第２の選択可能なインピーダンスを作
    動させる帰還信号に要因として含まれる変調型式利得帰還信号を生成する、請求
    項６に記載のデータネットワーキング装置。
  9. 【請求項９】 可変利得増幅器は、電流帰還演算増幅器である、請求項１に
    記載のデータネットワーキング装置。
  10. 【請求項１０】 第１の選択可能なインピーダンスは、アナログ電圧信号を
    受信するよう接続された第１の端子と基準電圧に接続された第２の端子とを有す
    るはしご形抵抗回路と、第１の選択可能なインピーダンスの出力をはしご形抵抗
    回路上の選択された点に結合させるためのマルチプレクサとを有し、出力は増幅
    器構成要素の第１の入力に接続されており、帰還信号は、第１の端子と第１の増
    幅器入力との間に接続されるべきはしご形抵抗回路の一部を選択するよう、マル
    チプレクサを作動させる、請求項１に記載のデータネットワーキング装置。
  11. 【請求項１１】 第２の選択可能なインピーダンスは、増幅器構成要素の入
    力に接続された第１の端子と基準電圧に接続された第２の端子とを有するはしご
    形抵抗回路と、第１の端子をはしご形抵抗回路上の選択された点に結合させるた
    めのマルチプレクサとを有し、帰還信号は、増幅器構成要素の入力と基準電圧と
    の間に接続されるべきはしご形抵抗回路の一部を選択するよう、マルチプレクサ
    を作動させる、請求項１に記載のデータネットワーキング装置。
  12. 【請求項１２】 増幅器構成要素は、増幅器構成要素の出力と増幅器構成要
    素の入力との間に接続された帰還インピーダンスを有する、請求項１１に記載の
    データネットワーキング装置。
  13. 【請求項１３】 第２の選択可能なインピーダンスは、増幅器構成要素の第
    ２の入力に接続された第１の端子と基準電圧に接続された第２の端子とを有する
    はしご形抵抗回路と、第１の端子をはしご形抵抗回路上の選択された点に結合さ
    せるためのマルチプレクサとを有し、帰還信号は、増幅器構成要素の第２の入力
    と基準電圧との間に接続されるべきはしご形抵抗回路の一部を選択するよう、マ
    ルチプレクサを作動させる、請求項１０に記載のデータネットワーキング装置。
  14. 【請求項１４】 増幅器構成要素は、増幅器構成要素の出力と増幅器構成要
    素の第２の入力との間に接続された帰還インピーダンスを有する、請求項１３に
    記載のデータネットワーキング装置。
  15. 【請求項１５】 可変利得増幅器を制御する方法であって、可変利得増幅器
    のアナログ出力信号はアナログデジタル変換器によってデジタル信号に変換され
    、 可変利得増幅器のアナログ出力信号を変換するために用いられているアナログ
    デジタル変換器のダイナミックレンジの一部を判定するステップと、 第１の帰還信号を第１の選択可能なインピーダンスに提供し、第２の帰還信号
    を第２の選択可能なインピーダンスに提供するステップとを含み、第１および第
    ２の帰還信号は可変利得増幅器の利得を調節して、アナログデジタル変換器によ
    って用いられるダイナミックレンジを増加させる、方法。
  16. 【請求項１６】 アナログデジタル変換器によって用いられるダイナミック
    レンジの一部は、予め定められた期間におけるデジタル信号の平均信号値の関数
    である、請求項１５に記載の方法。
  17. 【請求項１７】 可変利得増幅器の増幅器構成要素の第１の入力を、第１の
    帰還信号に従ってはしご形抵抗回路の一部を介して入力電圧信号に選択的に結合
    させるステップをさらに含む、請求項１５に記載の方法。
  18. 【請求項１８】 可変利得増幅器の増幅器構成要素の第２の入力を、第２の
    帰還信号に従ってはしご形抵抗回路の一部を介して基準電圧に選択的に結合させ
    るステップをさらに含む、請求項１５に記載の方法。
  19. 【請求項１９】 可変利得増幅器の増幅器構成要素の第２の入力を、第２の
    帰還信号に従ってはしご形抵抗回路の一部を介して基準電圧に選択的に結合させ
    るステップをさらに含む、請求項１７に記載の方法。
  20. 【請求項２０】 受信信号の変調型式を判定するステップと、変調型式利得
    帰還信号を生成するステップと、変調型式利得帰還信号を第１および第２の帰還
    信号へ要因として含めるステップとをさらに含む、請求項１５に記載の方法。
  21. 【請求項２１】 第１および第２の帰還信号は、第１および第２の選択可能
    なインピーダンス内のマルチプレクサを制御するためのデジタル選択信号である
    、請求項１５に記載の方法。
  22. 【請求項２２】 受信信号の帯域幅を判定するステップと、一連の補償キャ
    パシタのうちの１つを可変利得増幅器の補償ノードに結合させる帰還信号を提供
    するステップとをさらに含む、請求項１５に記載の方法。
JP2002504027A 2000-06-19 2001-02-27 データネットワークに使用するためのプログラマブル利得増幅器 Pending JP2003536343A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US21246300P 2000-06-19 2000-06-19
US60/212,463 2000-06-19
US09/770,065 US6424221B1 (en) 2000-06-19 2001-01-25 Programmable gain amplifier for use in data network
US09/770,065 2001-01-25
PCT/US2001/006393 WO2001099285A1 (en) 2000-06-19 2001-02-27 Programmable gain amplifier for use in a data network

Publications (2)

Publication Number Publication Date
JP2003536343A true JP2003536343A (ja) 2003-12-02
JP2003536343A5 JP2003536343A5 (ja) 2008-03-21

Family

ID=26907171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002504027A Pending JP2003536343A (ja) 2000-06-19 2001-02-27 データネットワークに使用するためのプログラマブル利得増幅器

Country Status (7)

Country Link
US (1) US6424221B1 (ja)
EP (1) EP1305882B1 (ja)
JP (1) JP2003536343A (ja)
KR (1) KR100734535B1 (ja)
CN (1) CN100380812C (ja)
DE (1) DE60115050T2 (ja)
WO (1) WO2001099285A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795548B2 (en) * 2000-01-05 2004-09-21 Texas Instruments Incorporated Method and system for data communication
US7120208B1 (en) * 2000-03-23 2006-10-10 Advanced Micro Devices, Inc. Device and method for adjusting input gain for multiple signal formats in a data network
US7305006B1 (en) 2001-08-24 2007-12-04 Westell Technologies, Inc. System for allowing a single device to share multiple transmission lines
DE10300705B4 (de) * 2002-01-15 2006-03-16 Mediatek Inc. Verfahren und Steuervorrichtung zur Steuerung einer automatischen Verstärkungsregelungs-Einheit
US20030142741A1 (en) * 2002-01-30 2003-07-31 Rf Saw Components, Incorporated Modulation by phase and time shift keying and method of using the same
US7356314B2 (en) * 2003-04-17 2008-04-08 Kyocera Wireless Corp. Systems and methods for reusing a low noise amplifier in a wireless communications device
US7257383B2 (en) * 2004-03-08 2007-08-14 Broadcom Corporation Method and system for improving dynamic range for communication systems using upstream analog information
EP1859545A2 (en) * 2005-03-11 2007-11-28 Andrew Corporation Dual polarization wireless repeater including antenna elements with balanced and quasi-balanced feeds
US7268714B2 (en) * 2005-06-17 2007-09-11 Analog Devices, Inc. Rapid response current measurement system and method
CN1808285B (zh) * 2006-01-26 2010-07-28 上海微电子装备有限公司 一种用于光刻机同轴对准的基于pga的高精度模数转换装置及其控制方法
US7855576B1 (en) * 2006-04-19 2010-12-21 Altera Corporation Versatile common-mode driver methods and apparatus
US7881411B2 (en) * 2006-05-05 2011-02-01 Wi-Lan, Inc. Modulation dependent automatic gain control
DE102006025116B4 (de) * 2006-05-30 2020-06-04 Austriamicrosystems Ag Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung
US9654128B2 (en) 2010-01-05 2017-05-16 Syntropy Systems, Llc Multi-mode sampling/quantization converters
US20110285451A1 (en) * 2010-05-20 2011-11-24 Texas Instruments Incorporated Precision voltage divider
EP2498400A1 (en) 2011-03-11 2012-09-12 Dialog Semiconductor GmbH A delta-sigma modulator approach to increased amplifier gain resolution
EP2592751B1 (en) 2011-11-14 2017-05-31 Dialog Semiconductor GmbH A sigma-delta modulator for increased volume resolution in audio output stages
CN103152230B (zh) * 2011-12-06 2016-04-06 扬智电子科技(上海)有限公司 以太网络物理层收发器及其增益选择方法与时脉选择方法
WO2014011862A2 (en) * 2012-07-11 2014-01-16 Maxlinear, Inc. Method and system for gain control for time-interleaved analog-to-digital convertor (adc)
US9634700B2 (en) * 2014-08-11 2017-04-25 Syntropy Systems, Llc Distributed noise shaping apparatus
US9391656B2 (en) * 2014-08-11 2016-07-12 Syntropy Systems, Llc Distributed noise shaping apparatus
CN105738848B (zh) * 2014-12-08 2019-10-18 华润矽威科技（上海）有限公司 一种自校准电路和自校准方法
US10139438B2 (en) * 2016-08-25 2018-11-27 Intel Corporation Apparatus and method for calibrating high speed serial receiver analog front end and phase detector
EP3605846B1 (de) * 2018-08-02 2021-07-21 Helmut-Schmidt-Universität, Universität der Bundeswehr Hamburg Verfahren und schaltungsanordnung zur analog/digitalwandlung elektrischer signale
CN111223621B (zh) * 2018-11-26 2022-07-19 致茂电子(苏州)有限公司 电阻器
CN112187203B (zh) * 2020-09-14 2022-06-21 北京航空航天大学 一种自动增益控制电路及其增益调节方法
US20230238977A1 (en) * 2022-01-23 2023-07-27 Samsung Display Co., Ltd. Multi-purpose compensation circuits for high-speed receivers

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274432A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 自動利得制御回路
JPS6211170A (ja) * 1986-07-25 1987-01-20 Hitachi Ltd 自動利得制御回路
JPH0158687B2 (ja) * 1981-02-20 1989-12-13 Hitachi Seisakusho Kk
JPH0666612B2 (ja) * 1987-05-26 1994-08-24 ザイコール・インコーポレーテッド 再プログラム可能な不揮発性非線形電子ポテンショメータ
JPH0730824A (ja) * 1993-07-07 1995-01-31 Matsushita Electric Ind Co Ltd ディジタル放送受信機
JPH08130470A (ja) * 1994-07-18 1996-05-21 Quantum Corp アナログ信号を受信しながらｄｃオフセットをキャンセルする方法およびｄｃオフセット制御ループ
JPH08330868A (ja) * 1995-05-31 1996-12-13 Canon Inc 可変利得回路
JPH09307380A (ja) * 1996-05-13 1997-11-28 Toshiba Corp Ａｇｃ機能を備えた無線通信装置
JPH11225028A (ja) * 1998-02-05 1999-08-17 Toyota Motor Corp 可変利得増幅器
JP2000013358A (ja) * 1998-06-24 2000-01-14 Nec Corp Ａｇｃ回路及びその制御方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462003A (en) 1983-01-10 1984-07-24 Sony/Tektronix Variable gain amplifier
US4929909A (en) 1989-03-27 1990-05-29 Analog Devices, Inc. Differential amplifier with gain compensation
US5220219A (en) 1989-05-09 1993-06-15 Telerate Systems Incorporated Electronically controlled variable gain amplifier
FR2656930B1 (fr) 1990-01-05 1992-10-02 Alcatel Radiotelephone Circuit de mesure numerique d'un signal electrique.
US5077541A (en) 1990-08-14 1991-12-31 Analog Devices, Inc. Variable-gain amplifier controlled by an analog signal and having a large dynamic range
FR2665988B1 (fr) * 1990-08-14 1996-11-22 Cit Alcatel Procede et dispositif de commande automatique de gain d'un amplificateur a gain variable, et leur application a la commande de gain d'un syntoniseur, notamment pour reseau de videocommunication.
US5250913A (en) 1992-02-21 1993-10-05 Advanced Micro Devices, Inc. Variable pulse width phase detector
US5245229A (en) * 1992-02-28 1993-09-14 Media Vision Digitally controlled integrated circuit anti-clipping mixer
US5345185A (en) 1992-04-14 1994-09-06 Analog Devices, Inc. Logarithmic amplifier gain stage
US5298811A (en) 1992-08-03 1994-03-29 Analog Devices, Inc. Synchronous logarithmic amplifier
FI96077C (fi) 1992-11-23 1996-04-25 Salon Televisiotehdas Oy Kytkentäjärjestely digitaalisen audiosignaaliprosessorin virtuaalisen dynamiikka-alueen laajentamiseksi
US5432478A (en) 1994-01-21 1995-07-11 Analog Devices, Inc. Linear interpolation circuit
US5489868A (en) 1994-10-04 1996-02-06 Analog Devices, Inc. Detector cell for logarithmic amplifiers
US5581213A (en) * 1995-06-07 1996-12-03 Hughes Aircraft Company Variable gain amplifier circuit
US5684431A (en) 1995-12-13 1997-11-04 Analog Devices Differential-input single-supply variable gain amplifier having linear-in-dB gain control
JP3130794B2 (ja) 1996-05-27 2001-01-31 日本電気株式会社 復調器
JPH09331222A (ja) 1996-06-11 1997-12-22 Nec Corp 利得制御信号補正装置
US6069899A (en) 1997-08-28 2000-05-30 Broadcam Homenetworking, Inc. Home area network system and method
US6226322B1 (en) * 1998-03-30 2001-05-01 Texas Instruments Incorporated Analog receive equalizer for digital-subscriber-line communications system
US6034569A (en) * 1998-06-11 2000-03-07 Capella Microsystems, Inc. Amplifier offset cancellation system
US5999056A (en) 1998-06-30 1999-12-07 Philips Electronics North Amercia Corporation Variable gain amplifier using impedance network
JP2000091864A (ja) * 1998-09-16 2000-03-31 Matsushita Electric Ind Co Ltd 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体
US6127893A (en) 1998-09-18 2000-10-03 Tripath Technology, Inc. Method and apparatus for controlling an audio signal level
US6144244A (en) 1999-01-29 2000-11-07 Analog Devices, Inc. Logarithmic amplifier with self-compensating gain for frequency range extension

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0158687B2 (ja) * 1981-02-20 1989-12-13 Hitachi Seisakusho Kk
JPS61274432A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 自動利得制御回路
JPS6211170A (ja) * 1986-07-25 1987-01-20 Hitachi Ltd 自動利得制御回路
JPH0666612B2 (ja) * 1987-05-26 1994-08-24 ザイコール・インコーポレーテッド 再プログラム可能な不揮発性非線形電子ポテンショメータ
JPH0730824A (ja) * 1993-07-07 1995-01-31 Matsushita Electric Ind Co Ltd ディジタル放送受信機
JPH08130470A (ja) * 1994-07-18 1996-05-21 Quantum Corp アナログ信号を受信しながらｄｃオフセットをキャンセルする方法およびｄｃオフセット制御ループ
JPH08330868A (ja) * 1995-05-31 1996-12-13 Canon Inc 可変利得回路
JPH09307380A (ja) * 1996-05-13 1997-11-28 Toshiba Corp Ａｇｃ機能を備えた無線通信装置
JPH11225028A (ja) * 1998-02-05 1999-08-17 Toyota Motor Corp 可変利得増幅器
JP2000013358A (ja) * 1998-06-24 2000-01-14 Nec Corp Ａｇｃ回路及びその制御方法

Also Published As

Publication number Publication date
DE60115050D1 (de) 2005-12-22
DE60115050T2 (de) 2006-07-20
KR100734535B1 (ko) 2007-07-04
CN100380812C (zh) 2008-04-09
KR20030047902A (ko) 2003-06-18
WO2001099285A1 (en) 2001-12-27
EP1305882B1 (en) 2005-11-16
US20020024385A1 (en) 2002-02-28
CN1436403A (zh) 2003-08-13
EP1305882A1 (en) 2003-05-02
US6424221B1 (en) 2002-07-23

Similar Documents

Publication Publication Date Title
JP2003536343A (ja) データネットワークに使用するためのプログラマブル利得増幅器
US7336131B2 (en) Gigabit ethernet transceiver with analog front end
US6141377A (en) Method and apparatus for voice frequency noise reduction in splitterless ADSL
US7081790B2 (en) Adjustable bandwidth high pass filter for large input signal, low supply voltage applications
US7106122B2 (en) High linearity large bandwidth, switch insensitive, programmable gain attenuator
EP0020044B1 (en) Equalizer arrangements
US7102428B2 (en) Large dynamic range programmable gain attenuator
WO2002063833A2 (en) Loop extender with selectable line termination and equalization
US6741644B1 (en) Pre-emphasis filter and method for ISI cancellation in low-pass channel applications
US6993099B2 (en) Communications receiver architectures and algorithms permitting hardware adjustments for optimizing performance
US5717716A (en) Quasi-adaptive analog equalization method and apparatus
JPH08331108A (ja) 線路終端回路
KR20010028291A (ko) 통신 시스템의 디지털 자동이득제어 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712