KR20030047902A - 데이터망에서 사용하기 위한 프로그램가능 이득 증폭기 - Google Patents

데이터망에서 사용하기 위한 프로그램가능 이득 증폭기 Download PDF

Info

Publication number
KR20030047902A
KR20030047902A KR1020027017335A KR20027017335A KR20030047902A KR 20030047902 A KR20030047902 A KR 20030047902A KR 1020027017335 A KR1020027017335 A KR 1020027017335A KR 20027017335 A KR20027017335 A KR 20027017335A KR 20030047902 A KR20030047902 A KR 20030047902A
Authority
KR
South Korea
Prior art keywords
signal
variable gain
amplifier
feedback
gain amplifier
Prior art date
Application number
KR1020027017335A
Other languages
English (en)
Other versions
KR100734535B1 (ko
Inventor
콘토마스
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20030047902A publication Critical patent/KR20030047902A/ko
Application granted granted Critical
Publication of KR100734535B1 publication Critical patent/KR100734535B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

가변 이득 증폭기의 이득을 조정하는 제 1 선택가능 임피던스와 제 2 선택가능 임피던스를 갖는 가변 이득 증폭기를 갖는 데이터 네트워킹 장치가 개시된다. 상기 데이터 네트워킹 장치는 상기 가변 이득 증폭기의 아날로그 출력 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기를 갖는다. 상기 데이터 네트워킹 장치는 상기 디지털 신호를 모니터링하고, 상기 제 1 및 제 2 선택가능 임피던스를 상기 디지털 신호의 기능으로서 동작시키기 위해 피드백 신호들을 공급하는 디지털 신호 모니터링 회로를 가지며, 이로써 상기 가변 이득 증폭기의 이득을 조정한다. 가변 이득 증폭기를 제어하는 방법이 또한 개시된다. 상기 가변 이득 증폭기의 아날로그 출력 신호는 아날로그 디지털 변환기에 의해 디지털 신호로 변환된다. 상기 방법은 상기 가변 이득 증폭기의 상기 아날로그 출력 신호를 변환하는데 이용되는 상기 아날로그 디지털 변환기의 동적 범위의 일부분을 결정하는 단계를 포함한다. 상기 방법은 제 1 피드백 신호를 제 1 선택가능 임피던스로 제공하는 단계와, 제 2 피드백 신호를 제 2 선택가능 임피던스로 제공하는 단계를 포함하며, 상기 제 1 및 제 2 피드백 신호들은 상기 아날로그 디지털 변환기에 의해 이용된 상기 동적 범위를 증가시키기 위해 상기 가변 이득 증폭기의 이득을 조정한다.

Description

데이터망에서 사용하기 위한 프로그램가능 이득 증폭기{PROGRAMMABLE GAIN AMPLIFIER FOR USE IN A DATA NETWORK}
컴퓨터들 사이에 다양한 타입의 데이터 전송을 위한 요구가 더욱 커지고 있다. 이러한 데이터를 전송하는 주요한 방법은 상기 데이터를 저주파수 기본 데이터 신호로 코딩하는 단계와, 기본 데이터 신호를 고주파수 캐리어 신호로 변조하는 단계를 포함한다. 이후 상기 고주파수 캐리어 신호는 RF 신호나 변조된 신호 형태로 망 케이블 매체 또는 또는 다른 망 매체를 거쳐서 원격 계산국(remote computing station)으로 전송된다.
상기 원격 계산국에서, 상기 고주파수 캐리어 신호는 수신되어 상기 원래 기본 데이터 신호를 복구하도록 복조되어야 한다. 망 매체를 거친 상기 캐리어 신호의 어떤 왜곡도 없을 경우, 수신 캐리어는 상기 전송된 캐리어에 대해 위상, 진폭 및 주파수에 있어 동일하며, 상기 기본 데이터 신호를 복구하기 위해 공지된 혼합 기술을 이용하여 복조될 수 있다. 이후, 상기 기본 데이터 신호는 공지된 샘플링알고리즘(sampling algorithms)을 이용하여 디지털 데이터로 복구될 수 있다.
그러나, 망 토폴로지(network topology)는 수많은 분기(branch) 연결들로 인해 상기 고주파수 캐리어 신호를 왜곡시키기 쉽고, 이러한 분기들의 서로 다른 길이는 상기 전송 캐리어의 수많은 반사를 야기시킨다. 또한, 상기 고주파수 캐리어는 케이블 매체에 근접하여 동작하는 전자 장치에 의해 발생되는 스퓨리어스 잡음(spurious noise)에 의해 왜곡된다. 상기 수많은 분기들 및 연결들은 전형적으로 0.3 내지 3.4 KHz 주파수에서 기존 전화 시스템(POTS)의 전송을 위해 설계되며, 1MHz 정도 또는 그 이상의 고주파수 캐리어 신호들의 전송을 위해서는 설계되지 않기 때문에, 이러한 문제점들은 상기 망 케이블 매체로서 가정의 전화선 케이블을 이용하는 망에서 훨씬더 명백하다. 상기 고주파수 캐리어 신호들은 상기 망 케이블을 이용하는 POTS의 온-후크(on-hook) 및 오프-후크(off-hook) 잡음 펄스로 인한 턴-온(turn-on) 과도현상(transient)에 의해서도 또한 왜곡된다.
상기 고주파수 캐리어 신호의 주파수, 진폭 및 위상의 이러한 왜곡은 망의 성능을 저하시키며, 더 높은 비율의 망의 설계를 방해하기 쉽고, 설계자들로 하여금 데이터율(data rates)을 개선하기 위해 변조 기술들 및 데이터 복구 기술들을 계속적으로 개선시키도록 한다. 예를 들어, 홈 PNA(HPNA; home phoneline networking alliance) 1.0 표준하에서, 1Mbit의 데이터율은 캐리어의 펄스 위치 변조(PPM)를 이용하여 달성되고, 더 최근의 HPNA 2.0 표준은 주파수 다이버스(frequency diverse) 직교 진폭 변조(QAM)를 이용하는 복잡한 변조 방식을 이용하여 10Mbit의 데이터율을 달성한다. PPM 변조 캐리어 신호와 QAM 변조 캐리어신호는 현저하게 서로 다른 전력 엔벨로프(power envelopes)를 갖는다는 점에서 문제가 있다.
표준들을 진보시키는 것 및 데이터율을 증가시키는 것과 관련된 또다른 문제점은, 상기 HPNA의 예에서 처럼, 원래 기본 데이터 신호 진폭 변화 및 왜곡은 유입 아날로그 신호가 아날로그 디지털 변환기의 동적 범위(dynamic range)보다 큰 진폭을 가지도록 할 수 있으며, 상기 아날로그 디지털 변환기는 상기 유입 아날로그 신호를 그 유입 아날로그 신호를 나타내는 디지털 신호로 변환시킨다. 상기 유입 아날로그 신호는 또한 아날로그 디지털 변환기의 전체 동적 범위보다 작은 진폭을 가질 수 있어, 아날로그 디지털 변환기의 전체 동적 범위 즉, 해상도(resolution)의 이점을 얻지 못하게 된다.
따라서, 크기 및 비용 감소를 위한 인지된 산업 목표에 기초하여, 필요한 것은 다중 변조 기술들을 잠재적으로 이용하여 왜곡된 변조 캐리어 신호들을 수신할 수 있는 수신기에서 증폭기에 대한 입력 이득을 조정하는 장치 및 방법이다.
본 발명은 일반적으로 망 인터페이싱(network interfacing)에 관한 것으로 특히, 망 매체에 연결된 망 국들(network stations) 사이의 데이터의 전송을 제어하는 시스템과, 입력 이득을 조정하는 장치 및 방법에 관한 것이다.
본 발명의 이들 및 추가 특징들은 하기의 상세한 설명과 도면을 참조하여 명백해질 것이다.
도 1은 본 발명에 따른 가변 이득 증폭기를 갖는 아날로그 프론트 엔드(analog front end) 회로의 블럭도이고;
도 2는 본 발명에 따른 상기 가변 이득 증폭기의 대표적인 회로도이고;
도 3은 본 발명에 따른 상기 가변 이득 증폭기와 함께 사용하기 위한 제 1 선택가능 임피던스의 개략도이고;
도 4는 본 발명에 따른 상기 가변 이득 증폭기와 함께 사용하기 위한 제 2 선택가능 임피던스의 개략도이고;
도 5는 본 발명에 따른 상기 가변 이득 증폭기와 함께 사용하기 위한 선택가능 용량성 보상 회로의 개략도이다.
본 발명은 데이터 네트워킹 장치를 제공한다. 상기 데이터 네트워킹 장치는 가변 이득 증폭기의 이득을 조정하는 제 1 선택가능 임피던스 및 제 2 선택가능 임피던스를 갖는 가변 이득 증폭기를 갖는다. 상기 데이터 네트워킹 장치는 상기 가변 이득 증폭기의 아날로그 출력 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기를 갖는다. 상기 데이터 네트워킹 장치는 디지털 신호를 모니터링하고 피드백 신호를 공급하여 제 1 및 2 선택가능 임피던스를 디지털 신호의 기능으로서 구동시키며, 이에 의해, 가변 이득 증폭기의 이득을 조정하는 디지털 신호 모니터링 회로를 갖는다.
본 발명의 다른 양상에 따르면, 가변 이득 증폭기를 제어하는 방법이 개시된다. 상기 가변 이득 증폭기의 아날로그 출력 신호는 아날로그 디지털 변환기에 의해 디지털 신호로 변환된다. 상기 방법은 상기 가변 이득 증폭기의 아날로그 출력 신호를 변환하는데 이용되는 아날로그 디지털 변환기의 동적 범위의 부분을 결정하는 단계를 포함한다. 상기 방법은 제 1 선택가능 임피던스에 제 1 피드백 신호를 제공하는 단계와, 제 2 선택가능 임피던스에 제 2 피드백 신호를 제공하는 단계를 포함하며, 상기 제 1 및 제 2 피드백 신호들은 상기 아날로그 디지털 변환기에 의해 이용된 동적 범위를 증가시키기 위해 가변 이득 증폭기의 이득을 조정한다.
하기의 상세한 설명에서, 동일한 요소들은 그것들이 본 발명의 서로 다른 실시예들에 도시되어 있는지에 상관없이, 동일한 참조 부호들이 부여되었다. 본 발명을 명료하게 예시하기 위해서, 도면들은 반드시 축척대로 도시될 필요가 없으며, 어떤 특징들은 어느 정도 개략적인 형태로 도시될 수 있다.
본 발명은 데이터 네트워킹 장치에서 아날로그 디지털(A/D) 변환기의 전체 동적 범위(즉, 해상도)를 이용하기 위해 유입 아날로그 전압 신호를 조절하는 가변 이득 증폭기에 관한 것이다.
도 1은 1Mbps, 10Mbps, 100Mbps 또는 다른 대역의 홈 폰라인 네트워킹 얼라이언스(Home Phoneline Networking Alliance)(HPNA), 또는 다른 표준과 같은 네트워킹 장치, 또는 통상적인 POTS RJ11 전화선(12)을 통해 동작하는 데이터망의 아날로그 프론트 엔드 회로(10)를 예시한다. 상기 아날로그 프론트 엔드 회로(10)는 필터, 변압기 및 서지 방지(surge protection)와 같은 상기 데이터 신호들을 조절하는 요소를 갖는 회로(14)를 통해 상기 전화선(12)으로부터 데이터 신호들을 수신한다. 상기 수신 신호들 즉, 유입 아날로그 전압 신호들(16)은 충돌 감지와 같은 기능을 수행하도록 전기적 하이브리드 회로(18)에 의해 처리된다. 이후, 상기 유입 신호들(16)은 가변 이득 증폭기(VGA)(20) 및 필터(22)를 통과하여, 상기 유입 신호들(16)을 조절한다. 상기 조절된 유입 신호들은 아날로그 디지털(A/D) 변환기(26)를 위해 상기 조절된 수신 신호들을 증폭하는 다른 VGA(24)로 입력된다. 본 문헌에서는, 상기 VGA(24)로의 입력 신호는 VI로 나타낼 것이고, 상기 VGA(24)의 출력 신호는 VO로 나타낼 것이다. 상기 VGA(24)의 동작은 이하 더 상세하게 설명될 것이다. 상기 A/D 변환기(26)는 상기 VGA(24)의 출력 즉, VO를 디지털 출력(DOUT)으로 변환한다. 이후, DOUT은 상기 A/D 변환기(26)로부터 디지털 입/출력(I/O) 회로(28)로 전송된다. 상기 디지털 I/O 회로(28)는 아날로그 프론트 엔드 회로(10)와 후속하는 망 장치 회로 사이의 인터페이스로서 작용한다.
상기 아날로그 프론트 엔드 회로(10)에 의해 상기 후속하는 망 장치 회로로부터 수신된 디지털 데이터 출력 신호들은 상기 디지털 I/O 회로(28)에 의해 수신된다. 상기 디지털 데이터 출력 신호들은 디지털 아날로그(D/A) 변환기(30)에 의해 전송 아날로그 신호로 변환된다. 상기 전송 아날로그 신호는 다른 VGA(32)에 의해 조절된다. 상기 VGA(32)는 상기 아날로그 프론트 엔드 회로(10)의 전송 전력을 설정할 때 유연성을 허용하기 위해 조정가능 이득 전송 감쇠기로서 작용한다. 상기 감쇠 신호는 필터(34)에 의해 더 조절된다. 상기 필터링된 감쇠 전송 신호는 선택적으로 전기적 하이브리드 회로(18)와 상기 회로(14)를 거쳐 전화선(12)으로 전송되기 전에 전송 스위치(36)를 통과한다.
상기 I/O 회로(28)의 하나의 기능은 상기 VGA(20), VGA(24) 및 VGA(32)로 피드백 신호를 제공하는 것이다. 상기 피드백 신호는 VGA들(20, 24 및 32)에 의해 그들의 증폭기 이득을 변화시키는데 이용된다.
추가적으로 도 2를 참조해 보면, 상기 VGA(24)의 개략도가 예시된다. 상기 VGA(24)는 표준 CMOS로 구현된 프로그램가능 증폭기이다. 상기 VGA(24)의 이득은 입력 감쇠기 즉, 제 1 선택가능 임피던스(44) 및 피드백 임피던스(48)와 연결된 제 2 선택가능 임피던스(46)를 변화시킴으로써 조정된다. 도 2에 예시된 바와 같이, 상기 제 1 선택가능 임피던스(44)와 상기 제 2 선택가능 임피던스(46)는 각각 R1및 R2의 전체 저항기치를 갖는 연속 전위차계들이다. 상기 전위차계들은 본 발명의 하나의 예시적인 실시예이며, 이 기술 분야의 당업자는 상기 선택가능 임피던스들(44, 46)이 도 3 및 4에 예시되고 이하 더 상세하게 논의되는 CMOS 구조로 작동되는 이산 균일 또는 불균일 탭핑된 저항기 래더들(discrete uniform or non-uniform resistor ladders)로 구현될 수 있음을 알 수 있을 것이다. 대안적으로, 상기 임피던스들(44, 46)은 동일한 결과를 주는 다른 저항기성 또는 스위칭 요소들로 구현될 수 있으며, 본 발명의 범위내에서 고려된다. 상기 피드백 임피던스(48)는 고정치 즉, RF를 갖는다.
상기 제 1 선택가능 임피던스(44)와 상기 제 2 선택가능 임피던스(46)는 상기 디지털 I/O 회로(28)로부터의 피드백에 의해 제어된다. 특히, 상기 디지털 I/O 회로(28)는 상기 VGA(24)로 피드백을 제공하는 디지털 모니터링 회로(50)를 갖는다. 상기 디지털 모니터링 회로(50)는 상기 A/D 변환기(26)의 디지털 출력 즉, DOUT을 모니터한다. 상기 디지털 모니터링 회로(50)는 상기 VGA(24)로 제공되는 피드백을 조정하는데 이용되는 DOUT의 값에 관한 정보 및 통계 자료(statistics)를 수집한다. 상기 통계 자료와 정보는 상기 A/D 변환기(26)의 신호 출력 레벨을 포함한다. 상기 A/D 변환기(26)의 출력이 일관되게 상기 A/D 변환기(26)의 동적 범위의 상부에 또는 근처에 있다면, VO는 상기 A/D 변환기(26)를 포화시킬 수 있으며, 디지털 모니터링 회로(50)는 VI를 감쇠시키거나 또는 상기 VGA(24)의 전류 이득 설정을 감소시키기 위해 상기 VGA(24)로 피드백을 제공할 것이다. 반면에, DOUT이 일관되게 상기 A/D 변환기(26)의 전체 동적 범위보다 작다면, 상기 디지털 모니터링 회로는 상기 A/D 변환기(26)의 전체 동적 범위를 이용하기 위해 VI를 증폭하도록 상기 VGA(24)로 피드백을 제공할 것이다. 예를 들어, 상기 A/D 변환기(26)의 디지털 출력이 일관되게 상기 A/D 변환기(26)의 동적 범위의 처음 60% 내에 있다면, 상기 디지털 모니터링 회로(50)는 상기 VGA(24)로 피드백을 제공할 것이며, 이로써 상기 VGA(24)의 이득은 상기 A/D 변환기(26)로 제공된 신호를 증폭하기 위해 증가된다. DOUT에 관한 상기 전술한 통계 자료와 정보는 DOUT의 평균 신호치를 모니터하고 상기 평균 신호가 1.0ms 내지 1.0 ㎲ 와 같은 어떤 시간 주기 동안 어떤 동적 범위내에 있는지 여부를 결정함으로써 수집된다. 이 기술 분야의 당업자는 다른 통계적인 및/또는 신호 레벨 샘플링 방법들이 이용될 수 있고 본 발명의 범위내에서 고려된다는 것을 알 수 있을 것이다. 더 상세한 예로서, 하기의 테이블은 샘플 이득 결정 룩-업 데이블(sample gain determination look-up table)을 예시한다. 이득을 증가시키기 위한 인자는 짧은 시간 주기에서 상기 VGA(24)의 이득을 지나치게 증가시키지 않도록 신중하게 선택되며, 이로써 상기 A/D 변환기(26)를 포화시킨다.
모니터링된 DOUT의 동작 범위 인자에 의한 증가
0 - 40% 2 내지 2.5
40 - 50% 1.75 내지 2
50 - 60% 1.5 내지 1.66
60 - 70% 1.3 내지 1.43
75 - 80% 1.2 내지 1.25
80 - 85% 1.15 내지 1.18
85 - 90% 1.08 내지 1.11
90 - 95% 1 내지 1.05
상기 디지털 모니터링 회로(50)에 의해 생성된 피드백 신호들은 또한 아날로그 프론트 엔드 회로(10)가, 펄스 위치 변조(PPM) 및 주파수 다이버스 직교 진폭 변조(QAM)와 같은 서로 다른 표준들을 이용하여 변조되었던 신호들을 복구하는 것을 돕는데 이용될 수 있다. 따라서, 상기 디지털 I/O 회로(28)는 변조 검출 및 피드백 회로 즉, QAM/PPM RXGAIN 선택 회로(52)(도 1)와 함께 제공된다. 상기 신호 변조 타입은 상기 QAM/PPM RXGAIN 선택 회로(52)에 의해 검출되며, 상기 변조 타입의 전력 엔벨로프와 대등하게 하기 위해 상기 VGA(24)의 이득을 조정하도록 상기 변조 타입(RXGAIN)에 대한 대응하는 이득 피드백 신호가 생성된다. 상기 변조 타입(RXGAIN)에 대한 이득 피드백 신호는 상기 A/D 변환기(26)의 전체 범위가 이용되고 있는지 여부를 결정하는데 이용된 상기 디지털 모니터링 회로(50)에 의해 생성된 피드백 신호에 포함된다.
상기 QAM/PPM RXGAIN 선택 회로(52)는 상기 A/D 변환기(26)로부터의 디지털 샘플들 즉, DOUT을 취하고, 힐버트 변압기(Hilbert transformer)에 의해 디지털 샘플들을 처리한다. 공지 기술들을 이용할 때, 상기 힐버트 변압기는 상기 디지털 샘플들로부터, I채널 신호 즉, I와 Q채널 신호 즉, G를 분리한다. 상기 I채널 신호와 상기 Q채널 신호는 공지 기술들을 이용하여, I2+ Q2의 합의 제곱근을 계산하고, 그것을 나타내는 엔벨로프 신호를 발생하는 엔벨로프 검출기로 입력된다. 또한, 상기 I채널 신호와 상기 Q채널 신호는 QAM 변조 데이터를 수신하는 이퀄라이저(equalizer) 및 슬라이서(slicer)와 연결되고, 상기 엔벨로프 신호는 PPM 변조 데이터를 수신하는 디코더 회로와 연결된다. 또한, 상기 엔벨로프 신호는 QAM 자동 이득 제어(AGC) 회로와 PPM AGC 회로의 각각에 연결된다. 상기 QAM AGC 회로는 QAM 이득값(QAM RxGain)을 발생시키는 기능을 하고, 상기 PPM AGC 회로는 PPM 이득값(PPM RxGain)을 발생시키는 기능을 한다. 이득 선택 신호에 의해 제어되는 다중화기는 상기 QAM RxGain과 상기 PPM RxGain 신호 중 하나를 선택하도록 동작한다. 다중화기로부터 선택된 이득 신호(QAM RxGain 또는 PPM RxGain)는 디지털 또는 아날로그 형태로 상기 디지털 모니터링 회로(50)로 입력된다. 또한, 상기 엔벨로프 신호는 필터링된 엔벨로프 신호를 발생시키는 저역 필터(low pass filter)로 입력되며, 상기 저역 필터는 연속 캐리어(예를 들어, QAM 캐리어)가 존재하는지를 검출하는 캐리어 감지 회로와 연결되어, 상기 다중화기를 제어하기 위해 상기 언급된 이득 선택 신호를 발생시킨다.
계속하여 도 2를 참조해 보면, 상기 VGA(24)는 증폭 요소 즉, 연산 증폭기(operational amplifier)(60)를 갖는 전류 피드백 증폭기이다. 상기 연산 증폭기는 제 1 입력 즉, 비반전 입력(62)을 가지며, VI는 상기 제 1 선택가능 임피던스(44)를 거쳐 비반전 입력(62)에 인가된다. 상기 연산 증폭기(60)는 상기 피드백 임피던스(48)를 거쳐 상기 연산 증폭기(60)의 출력(66)에 연결된 제 2 입력 즉, 반전 입력(64)을 갖는다. 상기 비반전 입력은 또한 상기 제 2 선택가능 임피던스(46)의 제 1 단자(68)에 연결된다. 상기 제 2 선택가능 임피던스(46)의 제 2 단자(70)는 접지 또는 다른 전압 기준에 연결된다. 상기 VGA(24)로의 상기 입력 전압 즉, VI는 상기 제 1 선택가능 임피던스(44)의 제 1 단자(72)에 연결된다. 상기 제 1 선택가능 임피던스(44)의 제 2 단자(74)는 접지 또는 다른 전압 기준에 연결된다. 상기 제 1 선택가능 임피던스(44)의 출력(76)은 상기 연산 증폭기(60)의 비반전 입력(62)에 연결된다. 상기 연산 증폭기(60)의 출력(66)은 상기 A/D 변환기(26)의 입력에 연결된다.
언급된 바와 같이, 상기 제 1 선택가능 임피던스(44)는 R1의 전체 저항기치를 갖는다. 제 1 피드백 신호 또는 신호들은 상기 제 1 선택가능 임피던스(44)를 제어하며, R1의 일부분은 상기 제 2 단자(74)과 상기 제 1 선택가능 임피던스(44)의 출력(76) 사이에 있다. R1의 이 부분 즉,R1은 상기 제 2 단자(74)와 상기 출력(78) 사이에 연결된 임피던스의 퍼센트를 표시한다. 상기 R1의 나머지(balance)즉, (1-)R1은 상기 제 1 단자(72)와 상기 출력(76) 사이에 연결된 R1의 퍼센트를 표시한다. 제 2 피드백 신호 또는 신호들은 상기 제 2 선택가능 임피던스(46)를 제어하며, R2의 일부분은 상기 반전 입력(64) 즉, 제 1 단자(68)과 상기 제 2 단자(70) 사이에 있다. R2의 이 부분 즉,R2는 상기 제 1 단자(68)와 상기 제 2 단자(70) 사이의 임피던스의 양이다. 이 기술 분야의 당업자가 알 수 있을 바와 같이, 상기 VGA(24)의 이득은 하기의 등식에 의해 표현될 수 있다.
도 3을 참조해 보면, 상기 제 1 선택가능 임피던스(44)의 실시예가 더 상세하게 예시된다. 상기 제 1 선택가능 임피던스(44)는 저항기 래더(80) 즉, 다른 타입의 전압 분배기 및 다중화기(82)를 갖는다. 상기 저항기 래더(80)는 R1의 전체 임피던스 값을 가지며, 일련의 개별적인 저항기들(84)로 이루어진다. 상기 다중화기(82)는 상기 저항기 래더(80)의 어느 부분이 상기 제 1 단자(72)와 상기 출력(76) 즉, (1-)R1사이에 연결되는지를 선택하고, 이로써 상기 제 2 단자(74)와 상기 출력(76) 즉,R1사이에 연결된 상기 저항기 래더(80)의 부분을 결정한다. 상기 선택은 일련의 탭들(85) 중 하나를 출력(76)에 연결시킴으로써 이루어진다. 이 기술 분야의 당업자는 상기 저항기 래더(80)를 만드는 일련의 개별적인 저항기들(84)이 동일한 임피던스 값을 가질 필요가 없음을 알 수 있을 것이다. 상기 저항기들(84)의 임피던스 값은 동일할 수 있거나, 선형 관련일 수 있거나, 또는 로그형(logarithmically) 관련과 같은 비선형 관련일 수 있다. 개별적인 저항기들(84)의 수와 그들의 임피던스 값은 대체로 원하는 어떤 이동 곡선이 되도록 조정될 수 있다. 사실상, 상기 개별적인 저항기들(84)의 실제값은 상기 제 1 선택가능 임피던스(44)의 선택된 탭(85) 이상 및 이하의 임피던스 퍼센트보다 덜 중요하다.
상기 다중화기(82)는 상기 디지털 모니터링 회로(50)로부터의 하나 또는 그 이상의 피드백 라인들에 의해 제어된다. 상기 피드백 라인들은 다중화기 선택 라인들 즉,선택의 형태로 상기 다중화기(82)를 제어 또는 동작시키는데 이용된다. 상기 다중화기(82)는 상기 VGA(24)에 대한 에러의 전위 소오스(potential source)이다. 따라서, 상기 다중화기(82)의 스위칭 메커니즘을 거쳐 전압 강하(drop)의 발생을 피하는 것은 바람직하다. 따라서, 상기 다중화기(82)의 스위칭 메커니즘은 상기 디지털 모니터링 회로(50)로부터 상기선택 피드백 라인들에 의해 제어된 일련의 MOS 트랜지스터이다. 상기 피드백 신호들 즉,선택 는 상기 VGA(24)의 디지털 제어를 제공하기 위한 디지털 신호들이다. 디지털 선택 신호들을 수신하고, 다수의 탭들 즉, 입력들 중 하나를 단일 출력에 다중화 즉 연결하기에 적합한 다중화기들의 NMOS 및 CMOS 구현은 이 기술 분야에서 알려져 있다. 이러한 다중화기들의 예는 도널드 지. 핑크 및 도널드 크리스티안센의, 전자 공학 핸드북, 3판, 1989년, 16:49-53(Donald G. Fink and Donald Christiansen, Electronics Engineers Handbook 3d.Ed., 1989, pgs. 16:49-53)에 기재되어 있으며, 참조로서 본원에서 인용된다.
도 4를 참조해보면, 상기 제 2 선택가능 임피던스는 또한 일련의 개별 저항기들(88)로 이루어진 저항기 래더(86) 또는 다른 타입의 전압 분배기 및 일련의 탭들(92) 중 하나를 상기 제 1 단자(68)에 연결하는 다중화기(90)와 함께 제공된다. 상기 제 1 선택가능 임피던스(44)와 유사하게, 상기 제 2 선택가능 임피던스(46)는 상기 저항기 래더(86)의 어느 부분이 상기 제 2 선택가능 임피던스(46), 즉R2의 상기 제 1 단자(68)와 상기 제 2 단자(70) 사이에 연결되는지를 결정하기 위해선택 라인들의 형태로 상기 디지털 모니터링 회로(50)로부터 피드백을 수신한다. 상기 개별적인 저항기들(88)의 임피던스 값은 동일하거나, 선형 관련 또는 비선형 관련일 수 있다. 상기 디지털 모니터링 회로(50)는 상기선택 및선택 피드백 신호들을 대등하게 하여, 상기 제 1 선택가능 임피던스(44)와 상기 제 2 선택가능 임피던스(46)는 상기 VGA(24)에 원하는 이득, 감쇠 또는 단일 이득을 제공하기 위해서 개별적으로 또는 동시에 조정될 수 있음을 이해하여야 한다. 상기 제 1 선택가능 임피던스(44)에 이용되는 동일한 타입의 MOS 다중화기는 상기 제 2 선택가능 임피던스(46)에서 이용될 수 있다.
상기 디지털 모니터링 회로(50)에 의해 제어되는 한 쌍의 선택가능 임피던스들(44, 46)을 이용하여 증폭기 이득을 조정함으로써, 상기 저항기 래더들(80, 86)에서 적은 수의 개별적인 저항기들에 의해 높은 수준의 이득 제어가 가능함에 주목할 필요가 있다. 상기 디지털 모니터링 회로는 마이크로프로세서, 비교기 회로 등과 함께 구현될 수 있다. 상기 디지털 모니터링 회로는 상기 VGA(24)의 원하는 이득을 달성하기 위해서 상기 선택가능 임피던스(44, 46)의 하나 또는 두개를 조정하도록 소정의및선택 피드백 값으로 구성되거나 프로그램된다. 예를 들어, 상기 디지털 모니터링 회로(50)는및선택 피드백 값들의 룩-업 테이블을 저장하는 메모리를 구비할 수 있다.
일정한 대역폭에서 전압 신호(VI)의 안정된 증폭을 제공하기 위해서, 상기 VGA(24)의 상기 연산 증폭기(60)는 폐쇄 루프 이득을 갖는 일정한 대역폭의 이득을 달성하기 위해 전류 피드백 증폭기로서 구현된다. 상기 아날로그 프론트 엔드 회로가 하나의 대역폭 이상을 갖는 다른 장치들과 통신하는데 이용되는 것은 가능하다. 이를 고려해 볼 때, 상기 VGA(24)는 상기 증폭기(60)와 연결된 선택가능 보상 캐패시터 망(94)(도 5)으로 조정될 수 있다. 상기 연산 증폭기(60)는 다중화기(100)를 거쳐 다수의 캐패시터들(98) 중 하나에 연결된 보상 노드(96)(도 2)를 구비한다. 상기 캐패시터들(98) 각각은 선택가능 일정 대역폭에서 폐쇄 루프 이득을 제공하기 위해 증폭기(60)에 대한 적절한 보상에 대응하는 서로 다른 캐패시턴스 값을 갖는다. 상기 다중화기(100)는 상기 제 1 및 제 2 선택가능 임피던스들(44, 46)에서 이용된 동일한 타입의 다중화기들(82, 90)이다. 상기 다중화기(100)는 상기 디지털 모니터링 회로(50)내의 대역폭 모니터, 상기 전기적 하이브리드 회로(18) 또는 상기 아날로그 프론트 엔드 회로(10)의 수신측에 연결된 개별 대역폭 모니터링 회로 중 어느 하나에 의해 제어된 보상 선택 피드백 라인들 즉, 보상, 선택(comp.select)에 의해 제어된다. 상기 선택가능 보상 캐패시터 망(94)과 상기 VGA(24)의 가변 이득 용량성은 상기 VGA(24)가 아날로그 전압 신호를 A/D 변환기(26)로 제공하도록 하며, 상기 A/D 변환기(26)는 상기 아날로그 신호(VI) 진폭이 변할 때 그리고 수신 신호의 대역폭이 변할 때 상기 A/D 변환기(26)의 동적 범위를 최대화한다.
비록 본 발명의 특정 실시예들이 상세하게 설명되었지만, 본 발명은 이에 대응하는 범주에 한정하는 것이 아니며, 본원에 첨부된 청구 범위의 정신 및 범주내에 부합하는 모든 변형들, 수정들 및 등가물들을 포함한다는 것을 이해해야 한다.

Claims (22)

  1. 데이터 네트워킹 장치에 있어서,
    가변 이득 증폭기의 이득을 조정하는 제 1 선택가능 임피던스 및 제 2 선택가능 임피던스를 갖는, 상기 가변 이득 증폭기;
    상기 가변 이득 증폭기의 아날로그 출력 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기; 및
    상기 디지털 신호를 모니터링하고 피드백 신호들을 공급하여, 상기 제 1 및 제 2 선택가능 임피던스들을 상기 디지털 신호의 기능으로서 동작시킴으로써, 상기 가변 이득 증폭기의 이득을 조정하는 디지털 신호 모니터링 회로를 포함하는 것을 특징으로 하는 데이터 네트워킹 장치.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 선택가능 임피던스들 각각은 저항기 래더 및 다중화기를 가지며, 상기 다중화기는 피드백 신호들에 기초하여 상기 저항기 래더를 탭핑하는 것을 특징으로 하는 데이터 네트워킹 장치.
  3. 제 2 항에 있어서, 상기 다중화기는 MOS 트랜지스터들로 구현되며, 상기 피드백 신호들은 상기 다중화기들을 동작시키는 디지털 선택 라인들인 것을 특징으로 하는 데이터 네트워킹 장치.
  4. 제 1 항에 있어서, 상기 가변 이득 증폭기는 상기 가변 이득 증폭기의 대역폭을 조정하는 용량성 보상 회로를 구비하는 것을 특징으로 하는 데이터 네트워킹 장치.
  5. 제 4 항에 있어서, 상기 용량성 보상 회로는 다수의 캐패시터들을 가지며, 이들 캐패시터들 중 하나는 다중화기를 갖는 상기 가변 이득 증폭기의 보상 노드에 연결되어 있는 것을 특징으로 하는 데이터 네트워킹 장치.
  6. 제 1 항에 있어서, 상기 디지털 모니터링 회로는 상기 디지털 신호를 모니터링하여, 상기 가변 이득 증폭기의 아날로그 출력 신호를 변환하는데 이용되는 아날로그 디지털 변환기의 동적 범위의 퍼센트를 결정하는 것을 특징으로 하는 데이터 네트워킹 장치.
  7. 제 6 항에 있어서, 상기 동적 범위의 퍼센트는 미리 결정된 시간 주기 동안 상기 디지털 신호의 평균 신호치의 함수인 것을 특징으로 하는 데이터 네트워킹 장치.
  8. 제 6 항에 있어서, 신호 변조 타입은 변조 검출과 피드백 회로에 의해 결정되며, 상기 변조 검출 및 피드백 회로는 상기 제 1 및 제 2 선택가능 임피던스들을 동작시키기 위해 상기 피드백 신호들에 포함되는 변조 타입 이득 피드백 신호를 생성하는 것을 특징으로 하는 데이터 네트워킹 장치.
  9. 제 1 항에 있어서, 상기 가변 이득 증폭기는 전류 피드백 연산 증폭기인 것을 특징으로 하는 데이터 네트워킹 장치.
  10. 제 1 항에 있어서, 상기 제 1 선택가능 임피던스는 아날로그 전압 신호를 수신하기 위해 연결된 제 1 단자와 전압 기준에 연결된 제 2 단자를 갖는 저항기 래더 및 상기 제 1 선택가능 임피던스의 출력을 상기 저항기 래더 상의 선택 지점에 연결하는 다중화기를 가지며, 상기 출력은 증폭기 요소의 제 1 입력에 연결되며, 상기 피드백 신호들은 상기 제 1 단자와 상기 제 1 증폭기 입력 사이에 연결되는 상기 저항기 래더의 일부분을 선택하도록 상기 다중화기를 동작시키는 것을 특징으로 하는 데이터 네트워킹 장치.
  11. 제 1 항에 있어서, 상기 제 2 선택가능 임피던스는 증폭기 요소의 입력에 연결된 제 1 단자와 전압 기준에 연결된 제 2 단자를 갖는 저항기 래더 및 상기 제 1 단자를 상기 저항기 래더 상의 선택 지점에 연결하는 다중화기를 가지며, 상기 피드백 신호들은 상기 증폭기 요소의 입력과 상기 전압 기준 사이에 연결되는 상기 저항기 래더의 일부분을 선택하도록 상기 다중화기를 동작시키는 것을 특징으로 하는 데이터 네트워킹 장치.
  12. 제 11 항에 있어서, 상기 증폭기 요소는 상기 증폭기 요소의 출력과 상기 증폭기 요소의 입력 사이에 연결된 피드백 임피던스를 갖는 것을 특징으로 하는 데이터 네트워킹 장치.
  13. 제 10 항에 있어서, 상기 제 2 선택가능 임피던스는 증폭기 요소의 제 2 입력에 연결된 제 1 단자와 전압 기준에 연결된 제 2 단자를 갖는 저항기 래더 및 상기 제 1 단자를 상기 저항기 래더 상의 선택 지점에 연결하는 다중화기를 가지며, 상기 피드백 신호는 증폭기 요소의 상기 제 2 입력과 상기 전압 기준 사이에 연결되는 상기 저항기 래더의 일부분을 선택하도록 상기 다중화기를 동작시키는 것을 특징으로 하는 데이터 네트워킹 장치.
  14. 제 13 항에 있어서, 상기 증폭기 요소는 상기 증폭기 요소의 출력과 상기 증폭기 요소의 상기 제 2 입력 사이에 연결된 피드백 임피던스를 갖는 것을 특징으로 하는 데이터 네트워킹 장치.
  15. 가변 이득 증폭기의 아날로그 출력 신호가 아날로그 디지털 변환기에 의해 디지털 신호로 변환되는, 상기 가변 이득 증폭기의 제어 방법으로서,
    상기 가변 이득 증폭기의 상기 아날로그 출력 신호를 변환하는데 이용되는 상기 아날로그 디지털 변환기의 동적 범위의 일부분을 결정하는 단계; 및
    제 1 피드백 신호를 제 1 선택가능 임피던스로 제공하고 제 2 피드백 신호를제 2 선택가능 임피던스로 제공하는 단계로서, 상기 제 1 및 제 2 피드백 신호들은 상기 아날로그 디지털 변환기에 의해 이용된 상기 동적 범위를 증가시키기 위해 상기 가변 이득 증폭기의 이득을 조정하는, 상기 제공단계를 포함하는 것을 특징으로 하는 가변 이득 증폭기 제어 방법.
  16. 제 15 항에 있어서, 상기 아날로그 디지털 변환기에 의해 이용된 동적 범위의 일부분은 미리 결정된 시간 주기 동안 상기 디지털 신호의 평균 신호치의 함수인 것을 특징으로 하는 가변 이득 증폭기 제어 방법.
  17. 제 15 항에 있어서, 상기 가변 이득 증폭기의 증폭기 요소의 제 1 입력을 상기 제 1 피드백 신호에 따라 저항기 래더의 일부분을 거쳐 입력 전압 신호에 선택적으로 연결하는 단계를 더 포함하는 것을 특징으로 하는 가변 이득 증폭기 제어 방법.
  18. 제 15 항에 있어서, 상기 가변 이득 증폭기의 증폭기 요소의 제 2 입력을 상기 제 2 피드백 신호에 따라 저항기 래더의 일부분을 거쳐 전압 기준에 선택적으로 연결하는 단계를 더 포함하는 것을 특징으로 하는 가변 이득 증폭기 제어 방법.
  19. 제 17 항에 있어서, 상기 가변 이득 증폭기의 증폭기 요소의 제 2 입력을 상기 제 2 피드백 신호에 따라 저항기 래더의 일부분을 거쳐 전압 기준에 선택적으로연결하는 단계를 더 포함하는 것을 특징으로 하는 가변 이득 증폭기 제어 방법.
  20. 제 15 항에 있어서,
    수신 신호의 변조 타입을 결정하는 단계,
    변조 타입 이득 피드백 신호를 생성하는 단계, 및
    상기 변조 타입 이득 피드백 신호를 상기 제 1 및 제 2 피드백 신호들에 포함시키는 단계를 더 포함하는 것을 특징으로 하는 가변 이득 증폭기 제어 방법.
  21. 제 15 항에 있어서, 상기 제 1 및 제 2 피드백 신호들은 상기 제 1 및 제 2 선택가능 임피던스들내의 다중화기들을 제어하는 디지털 선택 신호들인 것을 특징으로 하는 가변 이득 증폭기 제어 방법.
  22. 제 15 항에 있어서, 수신 신호의 대역폭을 결정하는 단계, 및 일련의 보상 캐패시터들 중 하나를 상기 가변 이득 증폭기의 보상 노드에 연결하도록 피드백 신호를 제공하는 단계를 더 포함하는 것을 특징으로 하는 가변 이득 증폭기 제어 방법.
KR1020027017335A 2000-06-19 2001-02-27 데이터망에서 사용하기 위한 프로그램가능 이득 증폭기 KR100734535B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US21246300P 2000-06-19 2000-06-19
US60/212,463 2000-06-19
US09/770,065 2001-01-25
US09/770,065 US6424221B1 (en) 2000-06-19 2001-01-25 Programmable gain amplifier for use in data network
PCT/US2001/006393 WO2001099285A1 (en) 2000-06-19 2001-02-27 Programmable gain amplifier for use in a data network

Publications (2)

Publication Number Publication Date
KR20030047902A true KR20030047902A (ko) 2003-06-18
KR100734535B1 KR100734535B1 (ko) 2007-07-04

Family

ID=26907171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027017335A KR100734535B1 (ko) 2000-06-19 2001-02-27 데이터망에서 사용하기 위한 프로그램가능 이득 증폭기

Country Status (7)

Country Link
US (1) US6424221B1 (ko)
EP (1) EP1305882B1 (ko)
JP (1) JP2003536343A (ko)
KR (1) KR100734535B1 (ko)
CN (1) CN100380812C (ko)
DE (1) DE60115050T2 (ko)
WO (1) WO2001099285A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795548B2 (en) * 2000-01-05 2004-09-21 Texas Instruments Incorporated Method and system for data communication
US7120208B1 (en) * 2000-03-23 2006-10-10 Advanced Micro Devices, Inc. Device and method for adjusting input gain for multiple signal formats in a data network
US7305006B1 (en) 2001-08-24 2007-12-04 Westell Technologies, Inc. System for allowing a single device to share multiple transmission lines
DE10300705B4 (de) * 2002-01-15 2006-03-16 Mediatek Inc. Verfahren und Steuervorrichtung zur Steuerung einer automatischen Verstärkungsregelungs-Einheit
US20030142741A1 (en) * 2002-01-30 2003-07-31 Rf Saw Components, Incorporated Modulation by phase and time shift keying and method of using the same
US7356314B2 (en) * 2003-04-17 2008-04-08 Kyocera Wireless Corp. Systems and methods for reusing a low noise amplifier in a wireless communications device
US7257383B2 (en) * 2004-03-08 2007-08-14 Broadcom Corporation Method and system for improving dynamic range for communication systems using upstream analog information
EP1859544A2 (en) * 2005-03-11 2007-11-28 Andrew Corporation Remotely controllable and reconfigurable wireless repeater
US7268714B2 (en) * 2005-06-17 2007-09-11 Analog Devices, Inc. Rapid response current measurement system and method
CN1808285B (zh) * 2006-01-26 2010-07-28 上海微电子装备有限公司 一种用于光刻机同轴对准的基于pga的高精度模数转换装置及其控制方法
US7855576B1 (en) * 2006-04-19 2010-12-21 Altera Corporation Versatile common-mode driver methods and apparatus
US7881411B2 (en) * 2006-05-05 2011-02-01 Wi-Lan, Inc. Modulation dependent automatic gain control
DE102006025116B4 (de) * 2006-05-30 2020-06-04 Austriamicrosystems Ag Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung
US9654128B2 (en) 2010-01-05 2017-05-16 Syntropy Systems, Llc Multi-mode sampling/quantization converters
US20110285451A1 (en) * 2010-05-20 2011-11-24 Texas Instruments Incorporated Precision voltage divider
EP2498400A1 (en) 2011-03-11 2012-09-12 Dialog Semiconductor GmbH A delta-sigma modulator approach to increased amplifier gain resolution
EP2592751B1 (en) 2011-11-14 2017-05-31 Dialog Semiconductor GmbH A sigma-delta modulator for increased volume resolution in audio output stages
CN103152230B (zh) * 2011-12-06 2016-04-06 扬智电子科技(上海)有限公司 以太网络物理层收发器及其增益选择方法与时脉选择方法
WO2014011862A2 (en) 2012-07-11 2014-01-16 Maxlinear, Inc. Method and system for gain control for time-interleaved analog-to-digital convertor (adc)
US9391656B2 (en) * 2014-08-11 2016-07-12 Syntropy Systems, Llc Distributed noise shaping apparatus
US9634700B2 (en) * 2014-08-11 2017-04-25 Syntropy Systems, Llc Distributed noise shaping apparatus
CN105738848B (zh) * 2014-12-08 2019-10-18 华润矽威科技（上海）有限公司 一种自校准电路和自校准方法
US10139438B2 (en) * 2016-08-25 2018-11-27 Intel Corporation Apparatus and method for calibrating high speed serial receiver analog front end and phase detector
EP3605846B1 (de) * 2018-08-02 2021-07-21 Helmut-Schmidt-Universität, Universität der Bundeswehr Hamburg Verfahren und schaltungsanordnung zur analog/digitalwandlung elektrischer signale
CN111223621B (zh) * 2018-11-26 2022-07-19 致茂电子(苏州)有限公司 电阻器
CN112187203B (zh) * 2020-09-14 2022-06-21 北京航空航天大学 一种自动增益控制电路及其增益调节方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138208A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Power detecting circuit and gain control circuit using it
US4462003A (en) 1983-01-10 1984-07-24 Sony/Tektronix Variable gain amplifier
JPS61274432A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 自動利得制御回路
JPS6211170A (ja) * 1986-07-25 1987-01-20 Hitachi Ltd 自動利得制御回路
WO1988009581A1 (en) * 1987-05-26 1988-12-01 Xicor, Inc. A nonvolatile nonlinear reprogrammable electronic potentiometer
US4929909A (en) 1989-03-27 1990-05-29 Analog Devices, Inc. Differential amplifier with gain compensation
US5220219A (en) 1989-05-09 1993-06-15 Telerate Systems Incorporated Electronically controlled variable gain amplifier
FR2656930B1 (fr) 1990-01-05 1992-10-02 Alcatel Radiotelephone Circuit de mesure numerique d'un signal electrique.
FR2665988B1 (fr) * 1990-08-14 1996-11-22 Cit Alcatel Procede et dispositif de commande automatique de gain d'un amplificateur a gain variable, et leur application a la commande de gain d'un syntoniseur, notamment pour reseau de videocommunication.
US5077541A (en) 1990-08-14 1991-12-31 Analog Devices, Inc. Variable-gain amplifier controlled by an analog signal and having a large dynamic range
US5250913A (en) 1992-02-21 1993-10-05 Advanced Micro Devices, Inc. Variable pulse width phase detector
US5245229A (en) * 1992-02-28 1993-09-14 Media Vision Digitally controlled integrated circuit anti-clipping mixer
US5345185A (en) 1992-04-14 1994-09-06 Analog Devices, Inc. Logarithmic amplifier gain stage
US5298811A (en) 1992-08-03 1994-03-29 Analog Devices, Inc. Synchronous logarithmic amplifier
FI96077C (fi) 1992-11-23 1996-04-25 Salon Televisiotehdas Oy Kytkentäjärjestely digitaalisen audiosignaaliprosessorin virtuaalisen dynamiikka-alueen laajentamiseksi
JPH0730824A (ja) * 1993-07-07 1995-01-31 Matsushita Electric Ind Co Ltd ディジタル放送受信機
US5432478A (en) 1994-01-21 1995-07-11 Analog Devices, Inc. Linear interpolation circuit
US5459679A (en) * 1994-07-18 1995-10-17 Quantum Corporation Real-time DC offset control and associated method
US5489868A (en) 1994-10-04 1996-02-06 Analog Devices, Inc. Detector cell for logarithmic amplifiers
JPH08330868A (ja) * 1995-05-31 1996-12-13 Canon Inc 可変利得回路
US5581213A (en) * 1995-06-07 1996-12-03 Hughes Aircraft Company Variable gain amplifier circuit
US5684431A (en) 1995-12-13 1997-11-04 Analog Devices Differential-input single-supply variable gain amplifier having linear-in-dB gain control
JPH09307380A (ja) * 1996-05-13 1997-11-28 Toshiba Corp Ａｇｃ機能を備えた無線通信装置
JP3130794B2 (ja) 1996-05-27 2001-01-31 日本電気株式会社 復調器
JPH09331222A (ja) 1996-06-11 1997-12-22 Nec Corp 利得制御信号補正装置
US6069899A (en) 1997-08-28 2000-05-30 Broadcam Homenetworking, Inc. Home area network system and method
JPH11225028A (ja) * 1998-02-05 1999-08-17 Toyota Motor Corp 可変利得増幅器
US6226322B1 (en) * 1998-03-30 2001-05-01 Texas Instruments Incorporated Analog receive equalizer for digital-subscriber-line communications system
US6034569A (en) * 1998-06-11 2000-03-07 Capella Microsystems, Inc. Amplifier offset cancellation system
JP3024755B2 (ja) * 1998-06-24 2000-03-21 日本電気株式会社 Ａｇｃ回路及びその制御方法
US5999056A (en) 1998-06-30 1999-12-07 Philips Electronics North Amercia Corporation Variable gain amplifier using impedance network
JP2000091864A (ja) * 1998-09-16 2000-03-31 Matsushita Electric Ind Co Ltd 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体
US6127893A (en) 1998-09-18 2000-10-03 Tripath Technology, Inc. Method and apparatus for controlling an audio signal level
US6144244A (en) 1999-01-29 2000-11-07 Analog Devices, Inc. Logarithmic amplifier with self-compensating gain for frequency range extension

Also Published As

Publication number Publication date
WO2001099285A1 (en) 2001-12-27
DE60115050T2 (de) 2006-07-20
KR100734535B1 (ko) 2007-07-04
EP1305882B1 (en) 2005-11-16
CN100380812C (zh) 2008-04-09
JP2003536343A (ja) 2003-12-02
CN1436403A (zh) 2003-08-13
US6424221B1 (en) 2002-07-23
US20020024385A1 (en) 2002-02-28
EP1305882A1 (en) 2003-05-02
DE60115050D1 (de) 2005-12-22

Similar Documents

Publication Publication Date Title
KR100734535B1 (ko) 데이터망에서 사용하기 위한 프로그램가능 이득 증폭기
US6141377A (en) Method and apparatus for voice frequency noise reduction in splitterless ADSL
US5712614A (en) Power line communications system
US6831975B1 (en) Digital subscriber line (DSL) modem compatible with home networks
US20050162220A1 (en) Adjustable bandwidth high pass filter for large input signal, low supply voltage applications
US6236726B1 (en) Transmit power scaling for far-end crosstalk reduction
US6973183B1 (en) Method and apparatus for dynamically matching impedance
US7483528B2 (en) Loop extender with selectable line termination and equalization
US4882547A (en) Linearizer control system
EP1236323A1 (en) Method and apparatus for reliable reception of vdsl signals
US6265951B1 (en) Method and apparatus for equalizing channel characteristics in a computer extension system
US6914546B2 (en) Device and method of digital gain programming using sigma-delta modulator
US20030063659A1 (en) Method and apparatus for adjusting digital filters in a DSL modem
US5717716A (en) Quasi-adaptive analog equalization method and apparatus
WO1997050193A1 (en) Power line communications system
JP4706043B2 (ja) イコライザ回路
KR100539223B1 (ko) Ｈｐｆ의 통과대역을 조정할 수 있는 방법 및 장치
EP1675288B1 (en) An arrangement for the transmission of a data signal in a cable television network
KR20020088087A (ko) 데이터망에서 다중 신호 포맷들에 대한 입력 이득을조정하는 장치와 방법
KR100367592B1 (ko) 적응형 전력선 통신 장치 및 통신 방법
US6668032B1 (en) Device and method for signal sampling at multiple clock rates
CN100380805C (zh) Fm信号接收器以及使用该接收器的无线通信装置
KR100243692B1 (ko) 전화 선로상의 고속 데이터 송수신용 아날로그 종단 장치
CA2354013A1 (en) Current mode data transmission
JPH0550169B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee