JP2003534666A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003534666A
JP2003534666A JP2001587486A JP2001587486A JP2003534666A JP 2003534666 A JP2003534666 A JP 2003534666A JP 2001587486 A JP2001587486 A JP 2001587486A JP 2001587486 A JP2001587486 A JP 2001587486A JP 2003534666 A JP2003534666 A JP 2003534666A
Authority
JP
Japan
Prior art keywords
region
trench
drain
semiconductor device
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001587486A
Other languages
English (en)
Inventor
レイモンド ジェイ イー ヒューティング
アーウィン エイ ハイゼン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003534666A publication Critical patent/JP2003534666A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Die Bonding (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 半導体本体は、本体領域（６；６’）及びドレインドリフト領域（５０；５０’）によって分離して配されたソース領域及びドレイン領域（４及び５；４’及び５’）とを有しており、これらの領域は半導体本体の同一の表面（３ａ）で会合している。絶縁ゲート構造（７；７０’；７００）は半導体本体を延在するトレンチ（８０；８０’；８０”）内に設けられている。絶縁ゲート構造は、前記本体領域の伝導チャネル収容部（６０；６０’）が少なくとも前記トレンチの側壁（８０ａ；８０ａ’；８０”ａ）に沿って且つ前記ソース領域（４；４’）と前記ドレインドリフト領域（５０；５０’）との間に延在するように誘電体層（７０ａ；７０’ａ）によって前記トレンチから分離されたゲート伝導領域（７０ｂ；７０ｂ’；７０ｂ”）を有する。前記トレンチは前記本体領域から前記ドレインドリフト領域（５０；５０’）に延在し、前記ドレイン領域（５；５’）に向かって前記ドレインドリフト領域（５０；５０’）を通る前記トレンチ内を延在する前記ゲート伝導領域の延長部（７１；７１’；７１”；７１０）がフィールドプレートを形成するように、前記誘電体層は、少なくとも前記トレンチの側壁（８０ａ；８０ａ’；８０”ａ）において、前記ドレインドリフト領域（５０；５０’）内を延在する前記トレンチの部分に、前記トレンチの残りの部分における厚さよりも大きい厚さを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トレンチ内に設けられたゲート構造を持つ電界効果デバイスを有す
る半導体装置に関する。
【０００２】 特に、本発明は、半導体本体と電界効果デバイスとを有する半導体装置に関す
る。この半導体本体は、本体領域によって離れて配されたソース領域とドレイン
領域とを有し、ソース領域とドレイン領域との両方の領域はこの半導体本体の面
で会合し、前記電界効果デバイスが前記ソース領域とドレイン領域との間の多数
電荷キャリアのための伝導チャネルを制御するための絶縁ゲート構造を有し、前
記絶縁ゲート構造が前記半導体本体に延在するトレンチ内に設けられるとともに
前記本体領域の伝導チャネル収容部が少なくとも前記トレンチの側壁に沿って且
つ前記ソース領域と前記ドレイン領域との間に延在するように誘電体層によって
前記トレンチから分離されたゲート伝導領域を有し、前記トレンチが前記本体領
域から前記ドレインドリフト領域に延在し、前記ドレイン領域に向かって前記ド
レインドリフト領域を通る前記トレンチ内を延在する前記ゲート伝導領域の延長
部がフィールドプレートを形成するように、前記誘電体層が、少なくとも前記ト
レンチの側壁において、前記ドレインドリフト領域内を延在する前記トレンチの
部分に、前記トレンチの残りの部分よりも大きい厚さを有する。
【０００３】
【従来の技術】
ソース、ゲート及びドレインが半導体基板のトレンチ内に形成された斯かるト
レンチトランジスタは、米国特許番号ＵＳ−Ａ−４８３５５８４号公報に記載さ
れている。このトレンチトランジスタでは、ゲート幅（ここで、当業界で理解さ
れているように、ゲート幅は、伝導チャンネル収容部の伝導チャンネルを流れる
多数電荷キャリアの流れに対し垂直方向の寸法であり、ゲート長は、伝導チャネ
ルを流れる多数電荷キャリアの流れに対し平行方向の寸法である）はトレンチの
深さによって決定され、このゲート幅はトランジスタが占める表面積を増加させ
ずにかなり増加させることができ、これによって装置は、半導体の面積を過渡に
広く占有することなく、幅と長さとの比が良好な伝導チャンネル、低いオン抵抗
（Ｒｄｓｏｎ）、良好な電流処理能力即ち利得を持つことができる。しかしなが
ら、米国特許番号ＵＳ−Ａ−４８３５５８４号公報に提案されているトレンチト
ランジスタは、装置が非導通状態のときのソース領域とドレイン領域との間の高
電圧に耐えることができない。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、トレンチゲート構造を有し、低オン抵抗に加えて良好な逆耐
圧特性も有するラテラル電荷効果デバイスを提供することにある。
【０００５】
【課題を解決するための手段】
第１の態様では、本発明は、請求項１に記載されているような半導体装置を提
供する。
【０００６】 別の態様では、本発明は、ラテラル電界効果半導体装置を提供する。この装置
では、ソース領域とドレイン領域との間の伝導チャネルを制御するためのゲート
構造がトレンチ内に延在する。このトレンチは、トレンチの細長いサイドウオー
クに少なくとも隣接する本体領域内に伝導チャネル収容部が規定されるように、
ソース領域とドレイン領域との間の方向に細長いものである。このゲート構造は
絶縁ゲート構造を有し、トレンチは、ドレインドリフト領域内のトレンチの部分
の壁の上にゲート誘電体層よりも厚い誘電体層とトレンチ内においてドレイン領
域に向かって厚い誘電体層の上を延在するフィールドプレートに一体的に形成さ
れたゲート伝導領域とを伴って、本体領域を越えてドレイン領域に向かってドレ
インドリフト領域内を延在する。実施例では、このような複数の絶縁ゲート構造
が設けられる。実施例では、電界効果デバイスはドレイン領域に対して対称であ
る。
【０００７】 本発明を具体化する半導体装置によって、ラテラルトレンチ電界効果デバイス
に、良好な電流坦持特性及び低オン抵抗を持たせることが可能になるとともに、
電界効果デバイスが非導通状態のときにソース領域とドレイン領域との間の比較
的高い電圧に耐えることも可能になる。
【０００８】 本発明による他の有利な技術的特徴は、添付の従属項に記載されている。
【０００９】 本発明の実施例は、例を通じて、添付の線図を基準にして記載されるだろう。
【００１０】
【発明の実施の形態】
以下の図は、理解と便宜のため、拡大又は縮小して示されている構成要素の相
対的な寸法及び比率で示されていることに注意されたい。同じ符号は、通常、異
なる実施例において対応する又は同様の特徴を言及するために用いられる。
【００１１】 本発明による半導体装置の第１の実施例は、図１乃至図５に示される。
【００１２】 図１は（金属膜が取り除かれた状態の）平面図を示し、図２、３、４及び５は
、それぞれラインＶ−Ｖ、ＶＩ−ＶＩ、ＶII−ＶII、ＶIII−ＶIIIに沿う断面図
を示す。図１において、金属膜は、その下の構造を示すために省略されている。
【００１３】 図１乃至図５に示す半導体装置１は電界効果デバイスＦＤを有する。図２乃至
図５で最も明らかに示されるように、半導体装置は半導体本体１０を有する。こ
の半導体本体１０は、本例では、ｐの導電型式の不純物が高ドープされたシリコ
ン基板２と、ｐ-の導電型式の不純物（典型的にはホウ素）が低ドープされたシ
リコンエピタキシャル層３とを有する。このエピタキシャル層３のドーパント濃
度は、１×１０１６ｃｍ−３乃至２×１０１７ｃｍ−３の範囲とすることができ
、この層は１０マイクロメートル乃至１００マイクロメートルの範囲の厚さを持
つことができる。半導体本体１０は、ｐ型の導電型式の本体領域６によって分離
されたｎ型の導電型式のソース領域４及びドレイン領域５を有し、これらの領域
は半導体本体の表面３ａで会合している。典型的には、ソース領域４及びドレイ
ン領域５は、１×１０１９ｃｍ−３から１×１０２１ｃｍ−３までの範囲のドー
パント濃度を有し、例えば２マイクロメートル乃至４マイクロメートルの深さを
有する。典型的には、本体領域６は、１×１０１６ｃｍ−３乃至２×１０１７ｃ
ｍ−３までのドーパント濃度を有し、深さは、ソース領域４の深さと同じオーダ
ではあるがソース領域４の深さよりも大きい。電界効果デバイスＦＤは、本体領
域６の伝導チャネル収容部６０の伝導チャネルを制御するため、トレンチ８０内
に設けられたゲート構造７０を有する。本体領域６は、ｎ型の導電型式の不純物
が比較的低ドープされたドレインドリフト領域５０によってドレイン領域５から
分離されている。
【００１４】 図１に示す例では、電界効果デバイスは中央ドレイン領域５を有する。このド
レイン領域５は、本体領域６によって、ドレイン領域５の両側に設けられるソー
ス領域４から分離して配される。各トレンチ８０内を互いに平行に延在する複数
のゲート構造７０は、各ソース領域４とドレイン領域５との間に設けられている
。図１に示される装置では、各ソース領域４と中央ドレイン領域５との間に、３
つのゲート構造７０が延在している。しかしながら、各ソース領域４と中央ドレ
イン領域５との間を互いに平行に延在する１つ、２つ、３つ又はもっと多くのゲ
ート構造７０が存在できることが理解されるだろう。
【００１５】 各ゲート構造７０は、ゲート誘電体層７０ａによってトレンチ８０から分離さ
れたゲート伝導領域７０ｂを持つ絶縁ゲート構造を有する。本体領域６のチャネ
ル収容部６０は、少なくとも、トレンチ８の側壁８０ａに沿って延在する。
【００１６】 図１に示すように、各ゲート構造７０は、ゲート構造からドレイン領域５に向
かってドレインドリフト領域５０の上を延在するフィールドプレート７１に関連
している。
【００１７】 各フィールドプレート７１は、比較的低ドープされたドレインドリフト領域５
０を通る比較的厚い誘電体層７１ａの上を延在するゲート伝導領域７０ｂの延長
部によって形成される。このような構造は、ドレインドリフト領域５０と本体部
分６とを通って延在するように各トレンチ８０を形成し、本体領域６の伝導チャ
ネル収容部６０に隣接するトレンチ８０の側壁８０ａの部分上に比較的薄いゲー
ト誘電体層７０ａが形成され且つドレインドリフト領域５０を通って延在するト
レンチ８０の側壁８０ａの部分上に比較的厚い誘電体層７１ａが形成されるよう
に誘電体層の厚さを制御することにより達成される。図２に示すように、ドレイ
ンドリフト領域５０内のトレンチの底壁８０ｂの上の誘電体の厚さは、トレンチ
の側壁８０ａの上の誘電体の厚さと同様のやり方で増加させることができる。通
常、トレンチの下のドレインドリフト領域のエリア５０ａにおけるドーパント濃
度は、絶縁ゲート構造の間のドレインドリフト領域の主要部におけるドーパント
濃度と等しいか又は低い。また、製造を容易にする目的で、トレンチの底壁８０
ｂの上の誘電体層の厚さは、ゲート誘電体層７０ａの厚さと同じであってもよい
。
【００１８】 図２、３及び４で分かるように、ソース、ドレイン及びゲート電極Ｓ、Ｄ及び
Ｇは、対応するソース、ドレイン又はゲートの伝導領域４、５又は７０ｂの露出
した部分を実質的に覆い且つオーミックコンタクトを作るように、誘電体層９の
各窓の表面３ａに形成される。ゲート電極Ｇを形成する金属膜は、ドレイン領域
５の一方の側の３つのゲート構造が直列に接続され且つ図１のドレイン領域５の
もう一方の側の３つのゲート構造が直列に接続されるように、誘電体層９の上に
延在する。
【００１９】 図１及び５に示すように、電界効果デバイスＦＤには、本例では、厚い誘電体
層９１の上に被着された他のフィールドプレート９０から成るエッジ端子が設け
られている。他のフィールドプレート９０は、例えば、二酸化ケイ素のような絶
縁材料又は多結晶シリコンから作られるパッシベーション層９２によって覆われ
ている。他のゲートフィールドプレート９０は、横たわっている誘電体層９の窓
を介してゲート電極Ｇにオーミック的に結合されている。
【００２０】 ドレインドリフト領域５０は、１×１０１９ｃｍ−３乃至１×１０２１ｃｍ− ３ のドーパント濃度を有し、２マイクロメートル乃至１００マイクロメートルの
厚さを有することができる。トレンチ８０は、トレンチが形成される層の厚さに
依存して、約２マイクロメートル乃至約１００マイクロメートルの深さを有する
ことができる。
【００２１】 図１乃至図５に示されている装置は、ゲート構造に対する適切なマスク及びト
レンチの異方性エッチングを用いたドーパントの導入により、又はエピタキシャ
ル層３に形成されるトレンチへの選択的エピタキシャル被着を行い、必要であれ
ば次にゲート構造に対するトレンチの異方性エッチングを行うことにより製造す
ることができる。トレンチ内の異なる厚さの誘電体層は、例えば、熱酸化膜を誘
電体層７１ａに必要な厚さにまで成長させ、その厚さの誘電体が必要とされる領
域をマスキングし、誘電体層の露出した領域を異方性エッチングして誘電体を除
去し、次にゲート酸化物をゲート誘電体層７０ａが必要とする厚さにまで成長又
は堆積することにより形成することができる。次に、ゲート伝導領域７０ｂ及び
フィールドプレート７１を形成するためにドープ処理された多結晶シリコンが被
着され、次に、誘電体層９が被着されパターニングされ、その後、ソース、ゲー
ト及びドレイン電極Ｓ，Ｇ及びＤを形成するために金属膜を被着しパターニング
する。裏面ゲート電極ＢＧは、基板２の表面２ａ上に設けることができる。
【００２２】 上記の例では、電界効果デバイスはシリコン基板上に備えられる。しかしなが
ら、これは必ずしも必要ではなく、例えば、シリコンオンインシュレータ（ＳＯ
Ｉ）型の装置を提供するために、電界効果デバイスを絶縁層上に設けてもよい。
【００２３】 さらに、上記の実施例では、電界効果デバイスは、平面視したときに細長く且
つ矩形状のソース及びドレイン領域と平面視したときに細長く且つ矩形状のゲー
ト構造とによるストライプ状の形態を有する。
【００２４】 図１に示す装置は、単一のソース領域及び単一のドレイン領域が設けられるよ
うにこの装置の左手側半分又は右手側半分のいずれかを省略した構成に変更され
てもよい。さらに、図１に示す構造は、同一の半導体本体が一回以上繰り返され
るユニットセルを表すものであってもよい。
【００２５】 平面視したときに細長く且つ矩形状の形態以外の形態を採用してもよい。
【００２６】 図６は、本発明による装置１’の第２実施例における（上部の金属膜が省略さ
れた）図１と同様の平面図を示す。
【００２７】 図６に示される装置１’は、図１に示す矩形状の形態の代わりに円状又は楕円
状の形態が採用されている点で、図１の平面図で示されている装置とは異なって
いる。従って、図６では、中央の円状又は楕円状のソース領域４’は、環状の本
体領域６’によって囲まれている。この領域６’自体は、環状のドレインドリフ
ト領域５０’に囲まれており、この領域５０’自体は環状のドレイン領域５’に
囲まれている。ゲート構造７０’は、ソース領域４’の周囲に等間隔の角度で配
されるように、ソース領域４’からドレイン領域５’に向かって外側へ放射状に
延在する。
【００２８】 絶縁ゲート構造７０’の各々は、上記の絶縁ゲート構造７０と全体的に同じ構
成を有している。つまり、各絶縁ゲート構造７０’はトレンチ８０’に設けられ
、このトレンチ８０’においては、本体領域の伝導チャネル収容部５０’に隣接
するトレンチ８０’の側壁の部分に比較的薄いゲート誘電体層７０’が設けられ
、且つドレインドリフト領域５０’内を延在するトレンチ８’の側壁８０’ａの
部分に比較的厚い誘電体層７１’が設けられるように誘電体層の厚さが制御され
ており、この結果、ゲート伝導領域７０’ｂの延長部がフィールドプレート７１
’を提供する。
【００２９】 絶縁ゲート構造７０’が放射状に配されていることは、隣接するフィールドプ
レート７１’の間のドリフト領域５０’の幅Ｗがドレイン領域５’に向かう半径
方向に関して増加することを意味する。この装置が逆阻止モードのとき、つまり
、装置を導通状態にするためにソース及びドレイン電極に電圧が印加されるがゲ
ート電極にはゼロボルト（０Ｖ）の電圧が印加されるとき、ドレインドリフト領
域の内の空乏領域の広がりの程度がドレインドリフト領域内のドーパント濃度及
び隣接するトレンチ８０’の間の角Φによって制御される。図６は、ソースと本
体領域との間のｐｎ接合の形状に従うラインＡを示す。本例では、ラインＡは円
弧である。円弧Ａの半径を形成する点線Ｂは、角度Φを二等分し且つ対称軸に沿
ってユニットセルを切る。ラインＡに沿う積分ドーパント濃度は装置の中心から
離れる方向つまりドレイン領域５’に向かう方向に増加し、このため、装置が逆
阻止モードのとき、ドレインドリフト領域を通ってソース領域４’から離れる方
向に延在する空乏領域の量は、ドレインドリフト領域内のドーパント濃度だけで
なく角度Φによっても制御される。ドリフト領域の空乏となるべきエリアは、ド
レイン領域に向かう方向に増加する３次元ドーピング勾配を有効に設けている装
置の中心からの距離に伴って増加する。例えば、比較的高い逆降伏電圧を有する
装置が要求される場合角Φは小さくされ、一方比較的低い降伏電圧を有する装置
が要求される場合、角Φは大きくされドレインドリフト領域の半径方向の量は小
さくされる。
【００３０】 図６に示される装置は、絶縁ゲート構造７０’により規定される８個のユニッ
トセルを有する装置を示すが、ユニットセルの数（すなわち絶縁ゲート構造の数
）は、上記のように、要求される装置の伝導特性及び要求される逆降伏電圧に依
存する。
【００３１】 図７は、本発明による第３実施例の装置１”の図６と同様の平面図を示す。
【００３２】 図７に示す装置は、トレンチ８０”が矩形状の代わりに台形である、つまりト
レンチ８”の幅（ソース領域４’から外側に向かう放射方向に対し垂直方向の寸
法）がドレイン領域５’に向かう方向において増加する点で、図６に示す装置と
は異なる。図７に示すように、ゲート伝導性領域７０”ｂの幅も、ドレイン領域
５に向かって増加する。しかしながら、比較的厚い酸化物即ち誘電体層７１”ａ
は、フィールドプレート７１”が矩形状となるように、つまり、フィールドプレ
ートの影響がドレイン領域５に向かって減少するようにすべく比較的厚い誘電体
層７１”ａの厚さが少なくともトレンチ８０”の側壁８０”ａの上においてドレ
イン領域５’に向かって増加するように規定される。
【００３３】 図８は、本発明による他の実施例の装置１ａの図６及び７と同様の平面図を示
す。
【００３４】 図示されるように、この装置１ａは４つの絶縁ゲート構造７００によって規定
される４つのユニットセルから成る。図７に示する実施例のように、絶縁ゲート
構造が形成されたトレンチ８”は、ドレイン領域５’に向かって幅が増加する台
形である。しかしながら、本例では、フィールドプレート誘電体層７１”ｂは、
フィールドプレート７１０もドレイン領域５’に向かって増加する幅を有するよ
うに均一な厚さとなっている。
【００３５】 図９は、図８の絶縁ゲート構造７００を貫くラインＸ−Ｘに沿う断面図を示す
。見てわかるように、この断面図は、フィールドプレート７１０の下の誘電体層
の厚さが伝導ゲート領域７１”ｂの下の誘電体層の厚さと同じであるという点で
、図２に示される断面図とは異なる。図２によって上に記載された実施例のよう
に、フィールドプレート７１０の下のドレインドリフト領域のドリフト部分５０
’ａ内のドーパント濃度は、ドレインドリフト領域の活性化領域内のドーパント
濃度に等しいか若しくはその濃度よりも小さい。もちろん、図９に示す構造は、
図２に示す例のように、フィールドプレートの下にもっと厚い誘電体層が設けら
れるように変更可能である。図６及び７に示す絶縁ゲート構造は、図９に示すそ
れと同様の断面を有する。
【００３６】 図１０は、本発明による他の実施例の装置１ｂの図６乃至図８と同様の平面図
を示す。本実施例では、装置１ｂは四角形状の形態を有しており、中央ソース領
域４００が全体的に矩形状（即ちダイヤモンド形）の本体領域６００により囲ま
れ、その領域６００自体の周辺部がやはり全体的に矩形で且つダイヤモンド形の
周縁部を有するドレインドリフト領域５０１によって囲まれている。このドレイ
ンドリフト領域５０１自体は、本例では円形周縁部を有するドレイン領域５００
に囲まれている。本例では、絶縁ゲート構造７００は、図８に示す構造と同様の
構造を有する。しかしながら、図６又は図７に示す絶縁ゲート構造は、この全体
として四角形状の形態が採用できることが理解されるだろう。また、この絶縁ゲ
ート構造が中央ソース領域から外側へ放射状に延在する他の形態も考えることが
できる。絶縁ゲート構造の分離、従ってドレインドリフト領域の幅がソース領域
からドレイン領域への方向に増加するように構成された形態によって、絶縁ゲー
ト構造の角度分離Φ及びドレインドリフト領域のドーパント濃度がドレインドリ
フト領域内の空乏領域の拡散従って装置の逆降伏特性を制御するという図６を基
準にして説明した利点が提供されるだろう。
【００３７】 図１に示す装置形態においては、ドレイン領域５に向かって幅従って有効ドー
パント濃度が増加するドレインドリフト領域５０が設けられるように、トレンチ
を、ドレイン領域５に向かって幅が減少する台形に変更することもできる。
【００３８】 上記の実施例では、この伝導チャネル収容部６０はトレンチの側壁に沿って設
けられている。この伝導チャネル収容部は、トレンチの底部の下に設けられても
よい。絶縁ゲート構造の各々の経路は、伝導チャネル収容部６０が伝導経路にソ
ースとドレインドリフト領域との間の多数電荷キャリアを供給することができる
ように、ソース領域にまでわずかに延在している。図示されるように、トレンチ
は、フィールドプレートがドレイン領域まで延在するように、ドレイン領域に到
達しわずかにその内部にまで延在している。
【００３９】 また、上記のエッジ端子は省略することができる。
【００４０】 もちろん、本発明は、上記の導電型式が逆であってしかもゲルマニウム又はゲ
ルマニウムシリコン合金のようなシリコン以外の半導体材料が用いられてもよい
ことが理解されるだろう。
【００４１】 また、上記の電界効果トランジスタはノーマリオフ即ちエンハンスメント型デ
バイスである。しかしながら、本発明は、本体領域のうちのチャネル収容部を規
定する部分が少なくともソース及びドレイン領域４及び５と同じ導電型式である
ノーマリオン即ちデプレッション型デバイスに適用できる。本発明は、絶縁ゲー
ト型電界効果デバイスと同様にＭＥＳＦＥＴにも適用可能である。さらに、この
電界効果デバイスは、例えば、ドレイン領域がソース領域とは反対の導電型式で
ある絶縁ゲート型バイポーラトランジスタであってもよい。本発明は、ショット
キーソースデバイスに適用することもできる。
【００４２】 上記の実施例では、ゲート構造は、トレンチの一端から他端にまで延在してい
る。これは必要なことではない。
【００４３】 図１は、チャネル領域からソース領域４まで延在するゲート誘電体層７ａに対
して均一な厚さを示している。しかしながら、ゲート−ソース容量を低減する目
的で、ゲート構造７ａ及び７ｂがソース領域４によって界接するゲート誘電体層
７ａ（及び／又は異なる誘電体材料）の厚さをもっと厚くしてもよい。同様に、
ゲートトレンチ８０がドレイン領域５の内部にまで延在する実施例では、誘電体
の厚さをもっと厚くしたり及び／又は異なる誘電体材料を用いることができる。
【００４４】 また、上記のように、ゲート伝導領域７ｂはトレンチをほぼ埋め、表面を平ら
にするという利点を提供する。しかしながら、いくつかの状況では、伝導ゲート
領域はトレンチを十分に埋める必要はなく、米国特許ＵＳ−Ａ−４，８３５，５
８４号公報に記載されているようなトレンチの輪郭に従う比較的薄い層とするこ
とができるだろう。
【００４５】 本開示を読むことにより、当業者にとっては、他の変形例及び修正例が明らか
となるであろう。斯かる変形例及び修正例は、半導体装置の設計、製造及び使用
において既知であり、且つ、上述した特徴の代わりに又はそれらに追加して使用
することが出来るような同等の及び他の特徴を含むことが出来る。本出願におい
ては請求項は特定の特徴の組み合わせに対して記載されているが、本発明の開示
の範囲は、何れかの請求項において現在記載されている発明と同一の発明に関す
るものであるか否かに拘わらず、且つ、本発明が解決するものと同一の課題の何
れか又は全てを解決するか否かに拘わらず、本明細書で明示的に又は暗示的に開
示された如何なる新規な特徴若しくはこれら特徴の如何なる新規な組み合わせ又
はそれらの如何なる一般化をも含むものと理解されるべきである。出願人は、如
何なる斯かる特徴及び／又は斯かる特徴の組み合わせに関しても、本出願又は本
出願から派生する全ての他の出願の審査の間に、新しい請求項を記載することが
あることを注記する。
【図面の簡単な説明】
【図１】 本発明による第１の実施例の装置の（金属膜が取り除かれた状態
の）平面図を示す。
【図２】 図１のラインＶ−Ｖに沿う断面図を示す。
【図３】 図１のラインＶＩ−ＶＩに沿う断面図を示す。
【図４】 図１のラインＶＩＩ−ＶＩＩに沿う断面図を示す。
【図５】 図１のラインＶＩＩＩ−ＶＩＩＩに沿う断面図を示す。
【図６】 本発明による第２実施例の装置の図１と同様の平面図を示す。
【図７】 本発明による第３の実施例の装置の図１と同様の平面図を示す。
【図８】 本発明による第４の実施例の装置の図１と同様の平面図を示す。
【図９】 図８のラインＸ−Ｘに沿う断面図を示す。
【図１０】 本発明による第５の実施例の装置の図１と同様の平面図を示す
。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヒューティング レイモンド ジェイ イ ー オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ (72)発明者 ハイゼン アーウィン エイ オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ Ｆターム(参考） 4M104 BB01 BB40 CC05 FF01 5F140 AA25 AA30 AB08 AC02 AC22 AC36 BA01 BA05 BA16 BB05 BB06 BC15 BD18 BE03 BE07 BE09 BE11 BF01 BF04 BF43 BF47 BF51 BG27 BH02 BH03 BH05 BH09 BH10 BH14 BH25 BH26 BH30 BH49 BJ30 CD09 【要約の続き】 トを形成するように、前記誘電体層は、少なくとも前記 トレンチの側壁（８０ａ；８０ａ’；８０”ａ）におい て、前記ドレインドリフト領域（５０；５０’）内を延 在する前記トレンチの部分に、前記トレンチの残りの部 分における厚さよりも大きい厚さを有する。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体本体と電界効果デバイスとを有する半導体装置であっ
    て、前記半導体本体が、ドレインドリフト領域と本体領域によって離れて配され
    たソース領域及びドレイン領域とを有し、前記ドレインドリフト領域と前記ソー
    ス領域及びドレイン領域とが前記半導体本体の同一の面で会合し、前記電界効果
    デバイスが前記ソース領域と前記ドレイン領域との間の多数電荷キャリアのため
    の伝導チャネルを制御するための絶縁ゲート構造を有し、前記絶縁ゲート構造が
    前記半導体本体に延在するトレンチ内に設けられるとともに前記本体領域の伝導
    チャネル収容部が少なくとも前記トレンチの側壁に沿って且つ前記ソース領域と
    前記ドレイン領域との間に延在するように誘電体層によって前記トレンチから分
    離されたゲート伝導領域を有し、前記トレンチが前記本体領域から前記ドレイン
    ドリフト領域に延在し、前記誘電体層が、前記ドレイン領域に向かって前記ドレ
    インドリフト領域を通る前記トレンチ内を延在する前記ゲート伝導領域の延長部
    がフィールドプレートを形成するように、少なくとも前記トレンチの側壁におい
    て、前記ドレインドリフト領域内を延在する前記トレンチの部分に、前記トレン
    チの残りの部分における厚さよりも大きい厚さを有する半導体装置。
  2. 【請求項２】 複数の絶縁ゲート構造を複数有し、前記複数のゲート構造の
    各々は、各トレンチ内に設けられるとともに前記本体領域の伝導チャネル収容部
    が少なくとも前記各トレンチの側壁に沿って延在するように誘電体層によって前
    記トレンチから分離されたゲート伝導領域を有し、前記各トレンチが、前記ゲー
    ト伝導領域の延長部が前記ドレイン領域に向かって前記ドレインドリフト領域内
    を延在するフィールドプレートを形成するように少なくとも前記トレンチの側壁
    において前記ドレインドリフト領域内を延在する前記トレンチの部分により大き
    い厚さを有する前記各トレンチ内の前記誘電体層を伴って、前記本体領域から前
    記ドレインドリフト領域に延在する請求項１に記載の半導体装置。
  3. 【請求項３】 前記絶縁ゲート構造は、互いに平行に延在し且つ前記伝導チ
    ャネル収容部を通る多数電荷キャリアの流れの方向に対し垂直方向に配される請
    求項２に記載の半導体装置。
  4. 【請求項４】 前記ソース領域は、前記本体領域、前記ドレインドリフト領
    域及び前記ドレイン領域に囲まれ、前記絶縁ゲート構造は、前記ソース領域から
    前記ドレイン領域に向かって延在するように前記ソース領域の周辺部の周りに配
    され、これにより、隣接する前記絶縁ゲート構造の間の間隔が、前記ソース領域
    から前記ドレイン領域に向かう距離に伴って増加する請求項２に記載の半導体装
    置。
  5. 【請求項５】 前記電界効果デバイスが円形の形態を有し、前記絶縁ゲート
    構造が前記ソース領域から前記ドレイン領域に向かって外側に放射状に延在する
    請求項４に記載の半導体装置。
  6. 【請求項６】 前記トレンチ矩形状のトレンチであることを特徴とする請求
    項１乃至５のうちのいずれか１項に記載の半導体装置。
  7. 【請求項７】 前記トレンチが、前記ソース領域から前記ドレイン領域に向
    かう方向に増加する幅を有する請求項１乃至５のうちのいずれか１項に記載の半
    導体装置。
  8. 【請求項８】 前記ドレインドリフト領域を通る前記各トレンチの部分にお
    ける前記誘電体層の厚さが、前記ドレイン領域に向かう方向に関して一定の厚さ
    である請求項７に記載の半導体装置。
  9. 【請求項９】 前記ドレインドリフト領域を延在する前記各トレンチの部分
    であって少なくとも前記トレンチの側壁の部分における前記誘電体層の厚さが、
    前記ドレイン領域に向かう方向に増加する請求項７に記載の半導体装置。
  10. 【請求項１０】 前記電界効果デバイスが、細長いソース領域及びドレイン
    領域を伴う矩形状の形態を有し、前記絶縁ゲート構造が、前記ソース領域及びド
    レイン領域の長手方向に対し垂直方向に細長いものである請求項２に記載の半導
    体装置。
  11. 【請求項１１】 前記トレンチが、前記ドレイン領域に向かって前記面に沿
    う方向に細長いものである請求項１乃至９のうちのいずれか１項に記載の半導体
    装置。
  12. 【請求項１２】 前記トレンチが第１の端部及び第２の端部を有し、前記第
    １の端部が少なくとも部分的に前記ソース領域により囲まれている請求項１乃至
    １１のうちのいずれか１項に記載の半導体装置。
  13. 【請求項１３】 前記トレンチは第１の端部及び第２の端部を有し、前記第
    １の端部が少なくとも部分的に前記ソース領域により囲まれ且つ前記第２の端部
    が前記ドレイン領域に会合し、前記トレンチが細長いものである請求項１乃至１
    １のうちのいずれか１項に記載の半導体装置。
JP2001587486A 2000-05-20 2001-05-01 半導体装置 Withdrawn JP2003534666A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0012138.4A GB0012138D0 (en) 2000-05-20 2000-05-20 A semiconductor device
GB0012138.4 2000-05-20
PCT/EP2001/004932 WO2001091190A1 (en) 2000-05-20 2001-05-01 A semiconductor device

Publications (1)

Publication Number Publication Date
JP2003534666A true JP2003534666A (ja) 2003-11-18

Family

ID=9891934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001587486A Withdrawn JP2003534666A (ja) 2000-05-20 2001-05-01 半導体装置

Country Status (6)

Country Link
US (1) US6534823B2 (ja)
EP (1) EP1290735B1 (ja)
JP (1) JP2003534666A (ja)
AT (1) ATE534145T1 (ja)
GB (1) GB0012138D0 (ja)
WO (1) WO2001091190A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100879588B1 (ko) * 2003-12-19 2009-01-21 써드 디멘존 세미컨덕터, 인코포레이티드 슈퍼접합 장치를 제조하기 위한 평탄화 방법
JP2009170468A (ja) * 2008-01-10 2009-07-30 Sharp Corp Ｍｏｓ電界効果トランジスタ
JP2009543353A (ja) * 2006-06-29 2009-12-03 フェアチャイルド・セミコンダクター・コーポレーション 直接的ソース‐ドレイン電流経路を有する横型トレンチゲートｆｅｔ
JP2013098402A (ja) * 2011-11-02 2013-05-20 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
DE10262418B3 (de) * 2002-02-21 2015-10-08 Infineon Technologies Ag MOS-Transistoreinrichtung
DE10324754B4 (de) 2003-05-30 2018-11-08 Infineon Technologies Ag Halbleiterbauelement
GB0314392D0 (en) * 2003-06-20 2003-07-23 Koninkl Philips Electronics Nv Trench mos structure
DE102004064308B3 (de) 2004-08-25 2018-10-31 Infineon Technologies Austria Ag Laterale Halbleiterdiode mit einer Feldelektrode und einer Eckstruktur
DE102004041198B4 (de) * 2004-08-25 2016-06-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102004047772B4 (de) * 2004-09-30 2018-12-13 Infineon Technologies Ag Lateraler Halbleitertransistor
US7473966B1 (en) * 2004-11-09 2009-01-06 Blanchard Richard A Oxide-bypassed lateral high voltage structures and methods
US7560359B2 (en) * 2004-11-26 2009-07-14 Samsung Electronics Co., Ltd. Methods of forming asymmetric recesses and gate structures that fill such recesses and related methods of forming semiconductor devices that include such recesses and gate structures
US8183113B2 (en) * 2005-08-24 2012-05-22 Samsung Electronics Co., Ltd. Methods of forming recessed gate structures including blocking members, and methods of forming semiconductor devices having the recessed gate structures
EP2203933A2 (en) * 2007-10-19 2010-07-07 Nxp B.V. High voltage semiconductor device
US8004051B2 (en) * 2009-02-06 2011-08-23 Texas Instruments Incorporated Lateral trench MOSFET having a field plate
JP5656608B2 (ja) * 2010-12-17 2015-01-21 三菱電機株式会社 半導体装置
US9799762B2 (en) 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
WO2015008550A1 (ja) * 2013-07-19 2015-01-22 日産自動車株式会社 半導体装置及びその製造方法
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US9287404B2 (en) 2013-10-02 2016-03-15 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates
US9401399B2 (en) * 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
US9496339B2 (en) * 2014-06-02 2016-11-15 Infineon Technologies Austria Ag Semiconductor device comprising trench structures
DE102015105632B4 (de) * 2015-04-14 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit einem transistor
DE102016113393A1 (de) * 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
CN111244160B (zh) * 2020-01-17 2022-11-01 中国科学院微电子研究所 一种具有环形沟道区的mos器件及其制备方法
CN117276329A (zh) * 2023-11-20 2023-12-22 深圳天狼芯半导体有限公司 一种具有沟槽栅的ldmos及制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243997A (en) * 1976-03-25 1981-01-06 Tokyo Shibaura Electric Co., Ltd. Semiconductor device
JPS61226966A (ja) * 1985-03-30 1986-10-08 Toshiba Corp 半導体装置
US4835584A (en) 1986-11-27 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Trench transistor
US5229633A (en) * 1987-06-08 1993-07-20 U.S. Philips Corporation High voltage lateral enhancement IGFET
DE4001350C2 (de) * 1989-01-18 1993-10-07 Nissan Motor Halbleitereinrichtung
US5640034A (en) 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US5434435A (en) * 1994-05-04 1995-07-18 North Carolina State University Trench gate lateral MOSFET
EP1060518A1 (de) * 1998-02-20 2000-12-20 Infineon Technologies AG Graben-gate-mos-transistor, dessen verwendung in einer eeprom-anordnung und verfahren zu dessen herstellung
JP3641547B2 (ja) * 1998-03-25 2005-04-20 株式会社豊田中央研究所 横型ｍｏｓ素子を含む半導体装置
GB9906247D0 (en) * 1999-03-18 1999-05-12 Koninkl Philips Electronics Nv An electronic device comprising a trench gate field effect device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100879588B1 (ko) * 2003-12-19 2009-01-21 써드 디멘존 세미컨덕터, 인코포레이티드 슈퍼접합 장치를 제조하기 위한 평탄화 방법
JP2009543353A (ja) * 2006-06-29 2009-12-03 フェアチャイルド・セミコンダクター・コーポレーション 直接的ソース‐ドレイン電流経路を有する横型トレンチゲートｆｅｔ
JP2009170468A (ja) * 2008-01-10 2009-07-30 Sharp Corp Ｍｏｓ電界効果トランジスタ
JP2013098402A (ja) * 2011-11-02 2013-05-20 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
ATE534145T1 (de) 2011-12-15
GB0012138D0 (en) 2000-07-12
US6534823B2 (en) 2003-03-18
EP1290735B1 (en) 2011-11-16
US20010045599A1 (en) 2001-11-29
EP1290735A1 (en) 2003-03-12
WO2001091190A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
JP2003534666A (ja) 半導体装置
US7489011B2 (en) Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
JP7471267B2 (ja) 半導体装置
JP2606404B2 (ja) 半導体装置
US9419092B2 (en) Termination for SiC trench devices
JP2003523088A (ja) 絶縁ゲート電界効果デバイス
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
US10008592B1 (en) Semiconductor device
US7859076B2 (en) Edge termination for semiconductor device
JP2003523087A (ja) 増加する逆阻止電圧のための分圧器を伴う半導体装置
JP2005501408A (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
JPH077154A (ja) パワーｍｏｓｆｅｔ
TWM516231U (zh) 具有平面狀通道的垂直功率金氧半場效電晶體
JPH0358187B2 (ja)
JP7353925B2 (ja) 半導体装置
JP3998454B2 (ja) 電力用半導体装置
CN112201690A (zh) Mosfet晶体管
WO2005093844A1 (ja) 半導体装置
JP4048628B2 (ja) トレンチ型ｍｏｓ半導体装置
US9508711B2 (en) Semiconductor device with bipolar junction transistor cells
US20210320171A1 (en) Superjunction semiconductor device and method of manufacturing superjunction semiconductor device
JP2003534665A (ja) 電界効果デバイス
CN111293165A (zh) 半导体器件
CN212113729U (zh) 具有沟槽结构的半导体器件
KR102383221B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080430

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081014

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110406