CN111244160B - 一种具有环形沟道区的mos器件及其制备方法 - Google Patents
一种具有环形沟道区的mos器件及其制备方法 Download PDFInfo
- Publication number
- CN111244160B CN111244160B CN202010052995.1A CN202010052995A CN111244160B CN 111244160 B CN111244160 B CN 111244160B CN 202010052995 A CN202010052995 A CN 202010052995A CN 111244160 B CN111244160 B CN 111244160B
- Authority
- CN
- China
- Prior art keywords
- channel region
- channel
- electrode
- drain
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 67
- 239000010410 layer Substances 0.000 claims description 64
- 230000008569 process Effects 0.000 claims description 37
- 238000000137 annealing Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 17
- 239000002344 surface layer Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 238000000227 grinding Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 9
- 230000009467 reduction Effects 0.000 abstract description 2
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910002244 LaAlO3 Inorganic materials 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229920002313 fluoropolymer Polymers 0.000 description 2
- 239000004811 fluoropolymer Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Abstract
本申请公开了一种具有环形沟道区的MOS器件及其制备方法，属于MOS器件技术领域，解决了现有技术中尺寸较小(例如，纳米级)的平面MOS器件短沟道效应以及栅控能力和饱和电流下降的问题。本申请的MOS器件包括源极、漏极、栅极和沟道区，漏极位于源极外围，沟道区位于源极和漏极之间，沟道区的形状为环形；沿源极至漏极方向，沟道区表面开设多个沟道，栅极位于沟道内。本申请的制备方法包括如下步骤：形成源极和漏极；在源极和漏极之间形成沟道区；沿源极至漏极方向，在沟道区表面刻蚀、外延沟道材料形成沟道；在沟道内形成栅极。本申请的MOS器件及其制备方法能够展宽电流通道的面积、提高饱和电流。
Description
技术领域
本申请涉及一种MOS器件，具体涉及一种具有环形沟道区的MOS器件及其制备方法。
背景技术
随着半导体器件的不断微缩，为了满足设计对开启电压和饱和电流等需求，三维器件(例如，Finfet和纳米线等)正在成为行业发展方向。但是，由于三维器件工艺(例如，Fin制备工艺)相对复杂，设备能力要求高，因此，相比之下，平面器件工艺仍具备相当的成本和工艺优势，将在相当一段时间内与三维器件并存。
现有的平面器件工艺中，一般采用对称的源漏结构，但是，随着沟道尺寸的不断减小，特别是进入到纳米尺度后，源漏的短沟道效应愈发明显，栅控能力下降，饱和电流也相应下降。
发明内容
鉴于上述的分析，本申请旨在提供一种具有环形沟道区的MOS器件及其制备方法，解决了现有技术中尺寸较小(例如，纳米级)的平面MOS器件短沟道效应以及栅控能力和饱和电流下降的问题。
本申请的目的主要是通过以下技术方案实现的：
本申请提供了一种具有环形沟道区的MOS器件，包括基板以及设于基板上的源极、漏极、栅极和沟道区，漏极位于源极外围，沟道区位于源极和漏极之间，沟道区的形状为环形；沿源极至漏极方向，沟道区表面开设多个沟道，沟道的侧壁和底部为沟道功能区，栅极位于沟道内。
进一步的，沟道区的形状为圆环形，沟道沿圆环形的沟道区的径向设置。
进一步的，源极和漏极的厚度为10～500nm。
进一步的，沟道区内的沟道材料采用Si、SiGe、Ge或GaAs。
进一步的，沟道区与源极之间、沟道区与漏极之间分别设有轻掺杂漏区。
进一步的，沟道与栅极之间设有栅极电介质层。
进一步的，栅极电介质层采用HfO2或LaAlO3制成。
进一步的，栅极电介质层为纳米叠层结构，包括层叠的含氟聚合物层和氧化物层，氧化物层包括交替层叠的氧化铝层和氧化铪层。
进一步的，沟道与栅极电介质层之间设有界面氧化层。
本申请还提供了一种具有环形沟道区的MOS器件的制备方法，用于制备上述具有环形沟道区的MOS器件，制备方法包括如下步骤：
步骤1：提供一基板，在基板的表面形成源极和漏极；
步骤2：在源极和漏极之间外延生长沟道材料，形成沟道区，通过化学机械抛光的方法(例如，热氧化，热氧化温度为750℃～850℃，热氧化时间为1min～10min)将表面磨平，其中，掺杂浓度控制在1E16/cm3～1E18/cm3(例如，1E17/cm3～5E17/cm3)，沟道区的掺杂类型与源极和漏极的掺杂类型相反；
步骤3：沿源极至漏极方向，在沟道区表面刻蚀、外延沟道材料(采用SiCl4，SiH2Cl2为原材料，压强为10～500毫托，温度为600℃～1000℃)形成沟道，通过化学机械抛光的方法将表面磨平，沟道的侧壁和底部为沟道功能区；
步骤4：在沟道内形成栅极，抛光漏出源极和漏极，得到具有环形沟道区的MOS器件。
进一步的，步骤1包括如下步骤：
步骤11：提供一基板，在基板上形成表面层；
步骤12：对表面层进行掺杂和退火，得到掺杂退火后的表面层，其中，掺杂浓度大于5E20/cm3，掺杂方法采用外延法(N型外延掺杂P，P型外延掺杂B，掺杂浓度均在5E20～1E21/cm3)或离子注入法(N型注入P或As，能量为5～20KeV，剂量为2E15～1E16/cm2，P型注入B，能量为1～20KeV，剂量为2E15～1E16/cm2)，退火温度为1000℃～1100℃，退火时间为10s～60s，退火气氛为氮气；
步骤13：对掺杂退火后的表面层进行干法刻蚀工艺形成源极和漏极，其中，刻蚀深度为10～500nm。
进一步的，步骤4包括如下步骤：
在沟道内形成栅极，采用化学气相沉积沉积栅极引出材料，通过化学机械抛光的方法将表面磨平，漏出源极和漏极，得到具有环形沟道区的MOS器件。
进一步的，形成栅极采用ALD原子层沉积工艺，栅极的厚度为1～5nm，沉积温度为200℃～450℃。
进一步的，沟道区与源极之间、沟道区与漏极之间分别设有轻掺杂漏区时，步骤1与步骤2之间还包括如下步骤：
在源极和漏极之间沉积轻掺杂层(例如，SiO2或SIN)，采用回刻工艺形成轻掺杂漏区。
进一步的，沟道与栅极之间设有界面氧化层和栅极电介质层时，步骤3和步骤4之间还包括如下步骤：
在沟道区内依次生长界面氧化层和栅极电介质层，通过化学机械抛光的方法将表面磨平。
进一步的，生长界面氧化层采用臭氧氧化工艺，臭氧浓度为10ppm～100ppm，氧化厚度为1ppm～3ppm。
进一步的，生长栅极电介质层采用ALD原子层沉积工艺，栅极电介质层的厚度为1～5nm，沉积温度为200℃～450℃。
进一步的，在生长栅极电介质层之后、步骤4之前还包括如下步骤：真空退火。
进一步的，退火温度为400～800℃，退火时间为1s～300s，退火压力低于一个大气压。
与现有技术相比，本申请至少可实现如下有益效果之一：
a)本申请提供的具有环形沟道区的MOS器件中，沟道区为环形沟道区，沿源极至漏极方向，沟道区表面开设沟道，沟道功能区为沟道的侧壁和底部，采用这种三维结构，能够展宽电流通道的面积，从而能够提高饱和电流，即源漏之间的栅电流。
b)本申请提供的具有环形沟道区的MOS器件中，沟道区的形状为圆环形，也就是说，上述沟道区为圆环形的沟道区，沟道沿圆环形的沟道区的径向设置。相对于方环形沟道区，采用圆环形的沟道区能够保证沟道的长度一致，使得沟道所对应的基础单元的结构和尺寸一致，进而保证基础单元所需的源极和漏极的掺杂浓度也一致，从而能够降低加工难度，使得多个沟道可以共用一个源极和一个漏极。此外，采用圆环形的沟道区，沟道的长度一致还能够保证多个基础单元的开启电压一致。
c)本申请提供的具有环形沟道区的MOS器件的制备方法中，先形成源极和漏极再进行后续工艺，可以通过较高温度的长时间充分退火消除损伤，并提高源极和漏极的激活度，降低后续工艺的热预算。
d)本申请提供的具有环形沟道区的MOS器件的制备方法中，在生长栅极电介质层之后、步骤4之前还包括如下步骤：真空退火。采用真空退火不仅能够使栅极电介质层更加致密，并消除氧空位，降低退火过程中氧杂质带来的缺陷，还能够将源极和漏极杂质扩散到源极和漏极之间的沟道材料中，通过此种方法形成轻掺杂漏区，其中，扩散的深度通过调节栅极电介质层退火的温度和时间。
d)本申请提供的具有环形沟道区的MOS器件的制备方法中，由于轻掺杂漏区通过生长栅极电介质层之后的真空退火一步实现，无需单独进行光刻轻掺杂漏区，从而简便了工艺流程，降低了成本。
本申请的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本申请的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本申请实施例一提供的具有环形沟道区的MOS器件的结构示意图；
图2为本申请实施例二提供的具有环形沟道区的MOS器件的制备方法中源极和漏极的形成过程图；
图3为本申请实施例二提供的具有环形沟道区的MOS器件的制备方法中轻掺杂漏区的形成过程图；
图4为本申请实施例二提供的具有环形沟道区的MOS器件的制备方法中沟道区的形成过程图；
图5为本申请实施例二提供的具有环形沟道区的MOS器件的制备方法中沟道的形成过程图；
图6为本申请实施例二提供的具有环形沟道区的MOS器件的制备方法中界面氧化层和栅极电介质层的形成过程图。
附图标记：
1-源极；2-漏极；3-栅极；4-沟道区；5-沟道；6-轻掺杂漏区；7-表面层；8-基板；9-栅极电介质层。
具体实施方式
下面结合附图来具体描述本申请的优选实施例，其中，附图构成本申请一部分，并与本申请的实施例一起用于阐释本申请的原理。
实施例一
本实施例提供了一种具有环形沟道区的MOS器件，参见图1，其包括基板8以及设于基板8上的源极1、漏极2、栅极3和沟道区4，其中，漏极2位于源极1外围，沟道区4位于源极1和漏极2之间，沟道区4的形状为环形，沿源极1至漏极2方向，沟道区4表面开设多个沟道5，沟道5的侧壁和底部为沟道功能区，栅极3位于沟道5内。
与现有技术相比，本实施例提供的具有环形沟道区的MOS器件中，沟道区4为环形沟道区，沿源极1至漏极2方向，沟道区4表面开设沟道5，沟道功能区为沟道5的侧壁和底部，采用这种三维结构，能够展宽电流通道的面积，从而能够提高饱和电流，即源漏之间的栅电流。
需要说明的是，多个沟道5对应MOS器件的多个基础单元，为了保证多个基础单元所对应的源极1和漏极2的掺杂浓度和开启电压一致，上述沟道区4的形状为圆环形，也就是说，上述沟道区4为圆环形的沟道区4，沟道5沿圆环形的沟道区4的径向设置。相对于方环形沟道区，采用圆环形的沟道区4能够保证沟道5的长度一致，使得沟道5所对应的基础单元的结构和尺寸一致，进而保证基础单元所需的源极1和漏极2的掺杂浓度也一致，从而能够降低加工难度，使得多个沟道5可以共用一个源极1和一个漏极2。此外，采用圆环形的沟道区4，沟道5的长度一致还能够保证多个基础单元的开启电压一致。
示例性地，为了进一步控制上述具有环形沟道区的MOS器件的饱和电流，源极1和漏极2的厚度为10～500nm。
为了进一步提高上述具有环形沟道区的MOS器件的饱和电流，沟道区4内的沟道材料采用Si、SiGe、Ge或GaAs，这是因为，上述几种材料的电子迁移率较高，从而能够进一步提高具有环形沟道区的MOS器件的饱和电流。
值得注意的是，随着器件尺寸的缩小，特别是进入亚微米区以后，热载流子效应和短沟道效应等严重地影响器件的可靠性和稳定性，因此，上述沟道区4与源极1之间、沟道区4与漏极2之间分别设有轻掺杂漏区6，形成轻掺杂漏(Lightly Doped Drain，LDD)，在沟道区4的源极端和漏极端增加轻掺杂漏区6，使得区间的漏极端电场大大减小，热载流子效应减弱，短沟道效应得到改善，从而进一步能够提高上述具有环形沟道区的MOS器件的可靠性和稳定性。
为了提高上述具有环形沟道区的MOS器件的稳定性，沟道5与栅极3之间设有栅极电介质层。采用栅极电介质层对沟道5与栅极3进行隔离，从而有效保护沟道材料。
示例性地，上述栅极电介质层可以采用HfO2或LaAlO3等高K材料制成。为了进一步提高上述具有环形沟道区的MOS器件的稳定性，上述栅极电介质层为纳米叠层结构，包括层叠的含氟聚合物层和氧化物层，氧化物层包括交替层叠的氧化铝层和氧化铪层。这种结构能够产生很好的势垒特性，从而进一步提高上述环形沟槽MOS器件的稳定性。通过测试，采用此种结构的栅极电介质层，环形沟槽MOS器件能够在75℃～85℃的高温条件下运行几百小时。
为了促进在栅极电介质层原子层沉积(ALD，Atom Layer Deposition)过程中的工艺成核过程，沟道5与栅极电介质层之间设有界面氧化层。这是因为，采用高K材料沉积工艺形成栅极电介质层采用的是原子层沉积方法，为了促进原子层沉积过程中的工艺成核过程，并提高环形沟槽MOS器件的可靠性，在高K材料沉积前需要提前生长一层界面氧化层，这种界面氧化层一般采用臭氧清洗清等工艺形成，厚度在0.1～3nm范围，区别于传统氧化硅，其表面有很强的活性，更加有利于原子层沉积工艺成核。
实施例二
本实施例提供了一种具有环形沟道区的MOS器件的制备方法，参见图2至图6，用于制备实施例一提供的具有环形沟道区的MOS器件，上述制备方法包括如下步骤：
步骤1：提供一基板8，在基板8的表面形成源极1和漏极2；
步骤2：在源极1和漏极2之间外延生长沟道材料，形成沟道区4，通过化学机械抛光的方法(例如，热氧化，热氧化温度为750℃～850℃，热氧化时间为1min～10min)将表面磨平，其中，掺杂浓度控制在1E16/cm3～1E18/cm3(例如，1E17/cm3～5E17/cm3)，沟道区4的掺杂类型与源极1和漏极2的掺杂类型相反；
步骤3：沿源极1至漏极2方向，在沟道区4表面刻蚀、外延沟道材料(采用SiCl4，SiH2Cl2为原材料，压强为10～500毫托，温度为600℃～1000℃)形成沟道5，通过化学机械抛光的方法将表面磨平，沟道5的侧壁和底部为沟道功能区；需要说明的是，当沟道区4的形状为圆环形，源极1至漏极2方向是指沟道区4的径向；
步骤4：在沟道5内形成栅极3，抛光漏出源极1和漏极2，得到具有环形沟道区的MOS器件。
与现有技术相比，本实施例提供的具有环形沟道区的MOS器件的制备方法的有益效果与实施例一提供的具有环形沟道区的MOS器件的有益效果基本相同，在此不一一赘述。
此外，上述制备方法先形成源极1和漏极2再进行后续工艺，可以通过较高温度的长时间充分退火消除损伤，并提高源极1和漏极2的激活度，降低后续工艺的热预算。
具体来说，对于步骤1来说，源极1和漏极2的形成采用如下方法：
步骤11：提供一基板8，在基板8上形成表面层7；
步骤12：对表面层7进行掺杂和退火，得到掺杂退火后的表面层7，其中，掺杂浓度大于5E20/cm3，掺杂方法采用外延法(N型外延掺杂P，P型外延掺杂B，掺杂浓度均在5E20～1E21/cm3)或离子注入法(N型注入P或As，能量为5～20KeV，剂量为2E15～1E16/cm2，P型注入B，能量为1～20KeV，剂量为2E15～1E16/cm2)，退火温度为1000℃～1100℃，退火时间为10s～60s，退火气氛为氮气；
步骤13：对掺杂退火后的表面层7进行干法刻蚀工艺形成源极1和漏极2，其中，刻蚀深度为10～500nm。
示例性地，步骤4包括如下步骤：
在沟道5内形成栅极3，采用化学气相沉积(Chemical VaporDeposition，CVD)沉积栅极引出材料(例如，钨材料)，通过抛光的方法将表面磨平，漏出源极1和漏极2，得到具有环形沟道区的MOS器件。
其中，形成栅极3采用ALD原子层沉积工艺，栅极3的厚度为1～5nm，沉积温度为200℃～450℃。
可以理解的是，当沟道区4与源极1之间、沟道区4与漏极2之间分别设有轻掺杂漏区6时，上述步骤1与步骤2之间还包括如下步骤：
在源极1和漏极2之间沉积轻掺杂层(例如，SiO2或SIN)，采用回刻工艺形成轻掺杂漏区6。
同样可以理解的是，当沟道5与栅极3之间设有界面氧化层和栅极电介质层9时，上述步骤3和步骤4之间还包括如下步骤：
在沟道区4内依次生长界面氧化层和栅极电介质层9，通过化学机械抛光的方法将表面磨平。
具体来说，生长界面氧化层采用臭氧氧化工艺，臭氧浓度为10ppm～100ppm，氧化厚度为1ppm～3ppm。
生长栅极电介质层9采用ALD原子层沉积工艺，栅极电介质层9的厚度为1～5nm，沉积温度为200℃～450℃。
为了提高上述栅极电介质层9的致密性，在生长栅极电介质层9之后、步骤4之前还包括如下步骤：真空退火，其中退火温度为400～800℃，退火时间为1s～300s，退火压力低于一个大气压。采用真空退火不仅能够使栅极电介质层9更加致密，并消除氧空位，降低退火过程中氧杂质带来的缺陷，还能够将源极1和漏极2杂质扩散到源极1和漏极2之间的沟道材料中，通过此种方法形成轻掺杂漏区6(LDD区)，其中，扩散的深度通过调节栅极电介质层9退火的温度和时间。
需要说明的是，现有工艺中一般考虑到源漏结深，抑制短沟道效应，都需要严格控制源漏退火的热预算以抑制杂质的进一步扩散，保证LDD区域的结深，而本实施例先形成源漏可以对源漏充分退火并激活再通过刻蚀等方式对其进行调整和优化。另外在这个工艺当中，由于轻掺杂漏区6通过生长栅极电介质层9之后的真空退火一步实现，无需单独进行光刻轻掺杂漏区6，从而简便了工艺流程，降低了成本。
以上所述，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。
Claims (5)
1.一种具有环形沟道区的MOS器件的制备方法，其特征在于，包括如下步骤：
步骤1：提供一基板，在基板的表面形成源极和漏极；
步骤2：在源极和漏极之间外延生长沟道材料，形成沟道区；
步骤3：沿源极至漏极方向，在沟道区表面刻蚀、外延沟道材料形成沟道，沟道的侧壁和底部为沟道功能区；
步骤4：在沟道内形成栅极，抛光漏出源极和漏极，得到具有环形沟道区的MOS器件；
所述具有环形沟道区的MOS器件包括源极、漏极、栅极和沟道区，所述漏极位于源极外围，所述沟道区位于源极和漏极之间，所述沟道区的形状为环形；
沿源极至漏极方向，所述沟道区表面开设多个沟道，所述沟道的侧壁和底部为沟道功能区，所述栅极位于沟道内；
所述步骤1包括如下步骤：
步骤11：提供一基板，在基板上形成表面层；
步骤12：对表面层进行掺杂和退火，得到掺杂退火后的表面层；
步骤13：对掺杂退火后的表面层进行干法刻蚀工艺形成源极和漏极。
2.根据权利要求1所述的具有环形沟道区的MOS器件的制备方法，其特征在于，所述沟道区与源极之间、沟道区与漏极之间分别设有轻掺杂漏区时，所述步骤1与步骤2之间还包括如下步骤：
在源极和漏极之间沉积轻掺杂层，采用回刻工艺形成轻掺杂漏区。
3.根据权利要求1所述的具有环形沟道区的MOS器件的制备方法，其特征在于，所述沟道与栅极之间设有界面氧化层和栅极电介质层时，所述步骤3和步骤4之间还包括如下步骤：
在沟道区内依次生长界面氧化层和栅极电介质层，通过抛光的方法将表面磨平。
4.根据权利要求3所述的具有环形沟道区的MOS器件的制备方法，其特征在于，在生长栅极电介质层之后、步骤4之前还包括如下步骤：真空退火。
5.根据权利要求1所述的具有环形沟道区的MOS器件的制备方法，其特征在于，所述沟道区的形状为圆环形，所述沟道沿圆环形的沟道区的径向设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010052995.1A CN111244160B (zh) | 2020-01-17 | 2020-01-17 | 一种具有环形沟道区的mos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010052995.1A CN111244160B (zh) | 2020-01-17 | 2020-01-17 | 一种具有环形沟道区的mos器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111244160A CN111244160A (zh) | 2020-06-05 |
| CN111244160B true CN111244160B (zh) | 2022-11-01 |
Family
ID=70868622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010052995.1A Active CN111244160B (zh) | 2020-01-17 | 2020-01-17 | 一种具有环形沟道区的mos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111244160B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642599B1 (en) * | 1995-08-22 | 2003-11-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2006294995A (ja) * | 2005-04-13 | 2006-10-26 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
| CN103730498A (zh) * | 2012-10-16 | 2014-04-16 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0012138D0 (en) * | 2000-05-20 | 2000-07-12 | Koninkl Philips Electronics Nv | A semiconductor device |
| KR20100075100A (ko) * | 2008-12-24 | 2010-07-02 | 서울대학교산학협력단 | 잉크젯 프린팅 방법을 이용한 유기 전계효과 트랜지스터의 활성 채널층 형성방법 및 이를 이용한 유기 전계효과 트랜지스터 |
-
2020
- 2020-01-17 CN CN202010052995.1A patent/CN111244160B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642599B1 (en) * | 1995-08-22 | 2003-11-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2006294995A (ja) * | 2005-04-13 | 2006-10-26 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
| CN103730498A (zh) * | 2012-10-16 | 2014-04-16 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111244160A (zh) | 2020-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10964799B2 (en) | FinFETs and methods for forming the same | |
| US9608061B2 (en) | Fin field-effct transistors | |
| KR101637718B1 (ko) | 반도체 디바이스의 핀 구조체 | |
| US8883585B1 (en) | Fin field-effect transistors and fabrication method thereof | |
| US8841191B2 (en) | Semiconductor device and method of manufacturing same | |
| CN107425046B (zh) | 一种ldmos器件及其制作方法 | |
| CN103066127B (zh) | 半导体器件及其方法 | |
| TW201010059A (en) | Integrated circuits | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| US11309214B2 (en) | Semiconductor device with graphene-based element and method for fabricating the same | |
| CN110797412A (zh) | Sgt mosfet结构及其工艺制造方法 | |
| JP2001298189A (ja) | 半導体装置およびその製造方法 | |
| JP3998665B2 (ja) | 半導体装置およびその製造方法 | |
| CN116344590B (zh) | 一种半导体器件及其制作方法 | |
| US20110117734A1 (en) | Method of Fabricating High-K Poly Gate Device | |
| CN111244160B (zh) | 一种具有环形沟道区的mos器件及其制备方法 | |
| TW202401661A (zh) | 一種半導體器件及其製作方法 | |
| CN105244375B (zh) | 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法 | |
| CN106910715B (zh) | 一种半导体器件及其制造方法 | |
| CN114512405A (zh) | 减小FinFET器件寄生电容的方法 | |
| CN117153866B (zh) | 一种半导体器件及其制作方法 | |
| CN116581154B (zh) | 一种sgt器件的工艺方法及sgt器件 | |
| CN114783953B (zh) | 一种半导体器件的制作方法 | |
| CN211828771U (zh) | Fd-soi衬底结构及器件结构 | |
| WO2023071108A1 (zh) | 横向扩散金属氧化物半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |