JP2003526957A

JP2003526957A - 緩衝回路

Info

Publication number: JP2003526957A
Application number: JP2000538430A
Authority: JP
Inventors: マーシヤル，ギリアン・フイオナ; コリンズ，ステイーブン
Original assignee: UK Secretary of State for Defence
Current assignee: UK Secretary of State for Defence
Priority date: 1998-03-20
Filing date: 1999-03-19
Publication date: 2003-09-09
Also published as: EP1064722A1; GB2350506A; CA2324567A1; DE69922798T2; GB9806094D0; DE69922798D1; US6507519B1; EP1064722B1; GB0022755D0; KR20010042082A; WO1999049571A1

Abstract

(57)【要約】【課題】緩衝回路は、光トランジスタ（ＰＴ５１）の電流を入力回路ノード（Ｄ５３）で制御するために、光トランジスタと直列に接続されたＭＯＳＦＥＴソースフォロワ（Ｍ５４）およびフローティングゲートＭＯＳＦＥＴ（ＭＦＧ５３）を含む。ソースフォロワ（Ｍ５４）は、光トランジスタ（ＰＴ５１）のエミッタ（ＰＣ５１）に接続されたゲート（Ｇ５４）を有し、光トランジスタ（ＰＴ５１）を緩衝する。フローティングゲート（Ｆ５３）は、好ましくない信号の寄与（例えば固定パターンノイズ）または非最適回路特性を処理するために、予め決められた照明条件下で光トランジスタの電流を事前設定するように電荷をプログラムすることができる。フローティングゲートＭＯＳＦＥＴ（ＭＦＧ６７）は、代替的に、出力回路ノードで電流を制御するためにソースフォロワ出力（Ｄ６５）と直列に接続することができる。回路は、画素回路配列の構成要素とすることができ、それをプログラミングするように選択するため、および他の配列構成要素をプログラムできるようにそれを分離するために、プログラミング回路（Ｍ８４、Ｍ８５）を含めることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

本発明は、感光素子およびその他のトランスデューサなどの緩衝用の回路およ
びセンサにおいて使用される金属酸化物−シリコン電界効果トランジスタ（ＭＯ
ＳＦＥＴ）を組み込む種類の緩衝回路（ｂｕｆｆｅｒｃｉｒｃｕｉｔ）に関す
る。

【０００２】

【従来の技術】

緩衝回路は、特に（独占的にではないが）放射検出器などのセンサの分野で、
弱い信号の発生源、高感度の回路機構または部品を分離する目的でよく知られて
いる。緩衝回路におけるＭＯＳＦＥＴの使用は、１列以上の焦電素子を含む熱形
検出器に関する、ＭａｎｎｉｎｇとＷａｔｔｏｎの米国特許第４，８０８，８２
２号に開示されている。焦電素子は、熱的場面（ｔｈｅｒｍａｌｓｃｅｎｅ）
からの変調放射に応答して、出力信号を発生する。列または各列は、その列の全
素子の出力信号用のそれぞれの共通列出力線を有する。各素子は、ＭＯＳＦＥＴ
ソースフォロワの形のそれぞれの電力増幅器によって緩衝される。これにより、
列出力線のキャパシタンス（〜３０ｐｆ）が各素子のキャパシタンス（〜１ｐＦ
）に比較してずっと大きいことに起因する信号の損失が回避される。緩衝しなけ
れば、それは分圧器の効果を持ち、出力信号を２桁以上低下させるであろう。

【０００３】米国特許第４，８０８，８２２号の緩衝回路は、個々のＭＯＳＦＥＴの性質（
例えばしきい電圧）の間に変動があり、それが画像に誤ったコントラストを導入
するという欠点を持つ。さらに重要なことに、それが焦電検出器配列の基本的問
題、固定パターンノイズとして知られる好ましくない信号成分に対して効果が無
い。これは、検出器の素子の異なる熱応答特性に起因する。もし素子が完全に一
致していたら、それらを定温背景にさらしたときに、相互に等しい出力信号を発
生するはずであるが、実際はそれとは非常にかけ離れている。素子の出力信号の
間に、典型的な周囲の熱的場面に関連付けられる画像コントラストの変動よりず
っと大きい変動がある。これを扱うために、それぞれ暗視野（不明瞭な場面）お
よび明視野（不明瞭でない場面）状態に関連付けられる連続画像フレームを記憶
し、後者から前者を減算する必要がある。必要な場面コントラスト成分は小さく
て減算の誤差で失われる可能性があり、それを得るには、減算を非常に正確に行
わなければならない。

【０００４】

【発明が解決しようとする課題】

同様の問題は、例えばＢａｌｌｉｎｇａｌｌとＢｌｅｎｋｉｎｓｏｐの米国特
許第５，１５５，３４８号に記載されているような半導体材料の放射検出器で発
生する。この特許は、光ダイオードの読出し回路に関係する。この回路は、後で
測定段階で得た別の出力信号から減算するときに使用するため、校正段階で生じ
た光ダイオード出力信号を記憶する。ここで再び、目的は、処理能力および精度
が要求される後段の回路機構に負担をかけることを回避するための処理中に、非
常に大きい望ましくない信号成分をできるだけ早く除去することである。問題の
規模は、光導電検出器の分野で説明される。そこで、動作中のそのようなデバイ
スのバイアス電圧は１ボルトの領域にあり、２９０Ｋの周囲の熱的場面からの放
射は１ミリボルト台の信号を発生し、場面コントラスト（つまり必要な画像情報
）は数マイクロボルトである。非常に大きいオフセットの存在下で小さい信号を
検出する問題は長年認識されており、これを達成するために必要な処理回路機構
を単純な形にすることは、長年の要求である。

【０００５】

【課題を解決するための手段】

本発明の目的は、オフセット、不整合、および類似物を処理するためのプログ
ラミングに適した代替形の緩衝回路を提供することである。

【０００６】本発明は、回路の入力または出力ノードを通して電流を制御するように構成さ
れた第２ＭＯＳＦＥＴを含み、第２ＭＯＳＦＥＴが回路特性を変化させるために
充電可能なフローティングゲートを有することを特徴とする、緩衝ＭＯＳＦＥＴ
電力増幅器（例えばソースフォロワ）を含む緩衝回路を提供する。

【０００７】フローティングゲートＭＯＳＦＥＴは周知であり、例えばＣｏｌｌｉｎｓの米
国特許第５，５５７，２３４号に記載され、かつ一般的に「Ｐｈｙｓｉｃｓｏ
ｆＳｅｍｉｃｏｎｄｕｃｔｏｒＤｅｖｉｃｅ（半導体デバイスの物理）」第
２版、Ｗｉｌｙ１９８１、４９６頁にＳｚｅによって略述されている。ＩＥＥ
ＥＥｌｅｃｔｒｏｎＤｅｖｉｃｅＬｅｔｔｅｒｓ１９９１年３月号Ｖｏ
ｌ１２、Ｎｏ．３で、Ｔｈｏｍｓｅｎらは、シリコンＭＯＳＦＥＴのフローテ
ィングゲートが２６年で０．１％の率でその電荷を失うと予想している。それは
、実用的には、再プログラミングされない限り、ゲートの電荷が永久的に減少せ
ずに維持されることを意味する。

【０００８】本発明は、フローティングゲートに電荷を導入するとＭＯＳＦＥＴのしきい電
圧が変化し、したがってそのチャンネル導電性が変化し、入力または出力回路ノ
ードの電流を予め定められた信号用に事前設定することが可能になるという利点
を提供する。それは、必要な場合、信号回路または同様の回路の配列のいずれか
をトリミングして、要求されるまたは整合された動作特性を得るために、回路特
性を変化させる機構を提供する。あるいは、それは、回路入力信号の好ましくな
い寄与を処理するために使用することができる。

【０００９】第２ＭＯＳＦＥＴのフローティングゲートを充電またはプログラミングする多
数の技術がある。１つの技術は、ウィンドウを有しており、そこを通してＭＯＳ
ＦＥＴフローティングゲートとその制御ゲートとの間の絶縁層に紫外（ＵＶ）光
を当てることができるＭＯＳＦＥＴについて、米国特許第５，５５７，２３４号
に記載されている。制御ゲートに電圧を加えると、絶縁層がＵＶ照明し、導電す
るようになり、電荷を制御データからフローティングゲートへ移送することが可
能になる。フローティングゲートの充電には、ホット電子注入またはファウラ−
ノルデハイムトンネリングを使用することもできる。

【００１０】第２ＭＯＳＦＥＴは、入力ノードに接続されたセンサ自体に直列に接続するこ
とができ、第２ＭＯＳＦＥＴは好ましくないセンサ特性を処理するために使用さ
れる。回路は、それぞれのセンサに関連付けられ、かつセンサまたは回路自体の
特性間の相違を処理するための手段を提供する、同様の回路の配列の一部とする
ことができる。センサは、焦電素子、光導電素子、光トランジスタ、または光ダ
イオードなどの放射センサとすることができる（ただし、それだけに限定されな
い）。各回路は、そのそれぞれのフローティングゲートに電荷を与えることによ
って、共通出力基準に従うようにトリミングすることができる。

【００１１】第２ＭＯＳＦＥＴは、センサと直列に接続して、後者の電流を制御するように
構成することができる。それは制御ゲートおよびドレインを持つことができ、そ
れらはひとつに接続されて、制御ゲートを介してドレインとフローティングゲー
トとの間に容量結合を生じる。ＭＯＳＦＥＴ電力増幅器はソースフォロワとする
ことができ、センサは第２ＭＯＳＦＥＴのドレインに接続されたエミッタを持つ
光トランジスタとすることができ、それは次にソースフォロワのゲートに接続す
ることができ、それはソースフォロワの出力信号を出力に中継するために起動可
能なスイッチ（Ｍ５５）と直列にすることができる。

【００１２】回路は、オンとオフの状態間を切換え可能であり、ソースフォロワは、呼出し
が要求されるときのみ、切換えられる。

【００１３】１つの実施形態において、第２ＭＯＳＦＥＴは、制御ゲートを有し、そして、
緩衝回路は、ａ）同様の回路のアレイの構成要素であり、ｂ）プログラミングオペレーション中に、前記フローティングゲートに電荷を
導入するように選択可能であり、そしてｃ）アレイの別の回路に関連付けられたプログラミングオペレーション中に、
前記フローティングゲートへの電荷の導入を避けるために切断可能である。

【００１４】別の実施形態において、ＭＯＳＦＥＴ電力増幅器は、フォトトランジスタから
の信号を受けるために、少なくとも１つのダイオード接続ＭＯＳＦＥＴを備える
ロード（負荷）と直列に接続されるゲートを有するソースフォロワであり、第２
ＭＯＳＦＥＴは、ソースフォロワのソースを備える出力回路ノードを通して電流
を制御するように構成され、かつソースフォロワとスイッチとで直列であり、ス
イッチは、回路を選択し、そしてそれから回路出力に出力信号を中継するために
作動可能である。

【００１５】あるいは、第２ＭＯＳＦＥＴは、ソースフォロワとして構成されるＭＯＳＦＥ
Ｔ電力増幅器のロード（負荷）として接続されることもあり、またソースフォロ
ワのソースを備える出力回路ノードを通して電流を制御するためにスイッチと直
列に配置されることもあり、そのスイッチおよび第２ＭＯＳＦＥＴは、回路を選
択するために、かつ回路出力を通るためにそれから出力信号を供給ために、一緒
に作動可能である。

【００１６】本発明の緩衝回路は、それぞれのフローティングゲートにチャージ（電荷）を
印加することによって調節可能な同様のソースフォロワ回路のアレイのメンバで
あり、それぞれが、その回路のために想定されるプログラミングに応答してそれ
ぞれの第２ＭＯＳＦＥＴフローティングゲートを充電するために、かつ別の回路
のために想定されるプログラミングに応答してその感度を減ずるように構成され
るプログラミング手段を備えている。

【００１７】別の態様において、本発明は、緩衝回路を調節する方法を提供し、それは、ａ）緩衝ＭＯＳＦＥＴ電力増幅器と、回路の入力または出力ノードを通して電
流を制御するように構成される第２ＭＯＳＦＥＴとを組み込んでいる緩衝回路を
供給するステップを備え、その第２ＭＯＳＦＥＴは、回路特性を変えるために注
入器によってチャージ可能なフローティングゲートを有し、またｂ）回路が要求される出力に近い出力を供給するまで、熱い電子インジェクシ
ョン、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネルおよび紫外線イルミネーション
の少なくとも１つによって、フローティングゲートチャージを大まかに調整する
ステップと、ｃ）注入器に１秒以上の期間１００未満のパルスを印加することによって、フ
ローティングゲートチャージを細かに調整するステップとを備えることを特徴とする。

【００１８】本発明の方法は、回路が同様の回路のアレイのメンバであるときに適用可能で
あり、この場合、それは、回路の電源電圧より大きさが大きい選択解除電圧を第
２ＭＯＳＦＥＴの制御ゲートに印加することによって、要求されないとき、調節
する回路の感度を減ずるステップを備えている。

【００１９】本発明の方法は、さらに、回路がイメージングシステムのための画素回路であ
るときに適用可能であり、この場合、ステップ（ｃ）を調節することは、画素が
、対数目盛のダイナミックレンジの中間に対応する放射で、あるいは別の方法と
して、低い周囲光レベルに対応する放射でイルミネーションを施されるときに行
われる。

【００２０】別の態様において、緩衝回路を調節する方法は、ａ）緩衝ＭＯＳＦＥＴ電力増幅器（Ｍ６５）と、回路（６０）の入力または出
力ノード（Ｓ６５）を通して電流を制御するように構成される第２ＭＯＳＦＥＴ
（ＭＦＧ６７）とを組み込んでいる緩衝回路を供給するステップを備え、その第
２ＭＯＳＦＥＴ（ＭＦＧ６７）は、回路特性を変えるためにチャージ可能なフロ
ーティングゲート（Ｆ６７）を有し、またｂ）回路（５０，６０）が、エラー電圧δＶの単位で要求される出力と異なる
出力電圧を有するまでフローティングゲートチャージを調整するステップを備え
、式中、δＶ＝Ｃ_ｉｎｊＣ_ｉｎｊ／Ｃ_ＴＯＴおよびＣ_ｉｎｊは、フローティング
ゲート（Ｆ６７）とフローティングゲート（Ｆ６７）をチャージ（充電）するの
に用いられる第２ＭＯＳＦＥＴコンポーネント（Ｇ６７または１６７）との間の
キャパシタンスであり、Ｃ_ｉｎｊは、そのコンポーネントの電圧であり、Ｃ_ＴＯ _Ｔは、総合フローティングゲートキャパシタンスであることを特徴とする。

【００２１】本発明がさらに十分に理解されるために、その実施形態が、実施形態によって
、また添付図面を参照にして、記述される。

【００２２】

【発明の実施の形態】

既に記述されるように、この発明が問題にしている基本的な問題は、ソースフ
ォロワおよびそれらの入力信号への好ましくない寄与によるそれらの関連回路構
成要素などのＭＯＳＦＥＴ電力増幅器と関連する信号の変化および回路構成要素
を形成するアクティブ装置の特性における変化である。本発明は、好ましくない
効果を打ち消すためにプログラマブルフローティングゲートチャージを有するフ
ローティングゲートＭＯＳＦＥＴに組み込むことによってこれらの問題を解消す
ることである。

【００２３】あいにくフローティングゲート装置は、同種のＭＯＳＦＥＴよりも低い相互コ
ンダクタンスｇ_ｍを有する。したがって、フローティングゲート装置を直接的に
ソースフォロワとして使用すると、プログラム可能なしきい電圧が得られるが、
回路の利得の減少という犠牲を払うことになる。本発明による最良の解決策は、
フローティングゲートＭＯＳＦＥＴを使用したソースフォロワにプログラム可能
な電流源を提供することである。

【００２４】図１を参照。ソースフォロワ回路は、ソースＳ１、ゲートＧ１とソースフォロ
ワとして接続されたドレインＤ１を有する第一のｎ−チャンネルＭＯＳＦＥＴ
Ｍ１、ゲートＧ１に接続された入力電圧Ｖ_ｉｎとソースＳ１に見られる出力電圧
Ｖ_ｏｕｔを有する。供給電圧Ｖ_ＤＤは、ドレインＤ１に接続される。ＭＯＳＦＥ
ＴＭ１は、直列に他の二つのＭＯＳＦＥＴ、第二のｎ−チャンネルＭＯＳＦＥ
ＴとフローティングゲートＭＯＳＦＥＴＭＦＧ３に接続され、第二のＭＯＳＦ
ＥＴＭ２は、ソースＳ１に接続されたドレインＤ２とバイアス電圧Ｖ_ｂｉａｓに接続されたゲートＧ２を有し、Ｖ_ｂｉａｓは、ＭＯＳＦＥＴＭ２に与えられ
た飽和で作動する値に設定される。ＭＯＳＦＥＴＭ２は、またフローティング
ゲートＭＯＳＦＥＴＭＦＧ３のドレインＤ３に接続されたソースＳ２を有し、
フローティングゲートＭＯＳＦＥＴＭＦＧ３は、自身フローティングゲートＦ
３、非接続の入力ゲートＧ３と接地ソースＳ３を有する。作動に際しては、ソー
スフォロワＭＯＳＦＥＴＭ１は、フローティングゲートＭＯＳＦＥＴＭＦＧ
３により制御されるドレインソース電流Ｉ_ｂｉａｓを有し、ＭＯＳＦＥＴＭＦ
Ｇ３は、以下に述べるプロセスによりそのフローティングゲートＦ３に蓄えられ
た電荷によりプログラムされる電流で定電流シンクとして働く。第二のＭＯＳＦ
ＥＴＭ２は、フローティングゲートＭＯＳＦＥＴドレインＤ３とそこに出力電
圧Ｖ_ｏｕｔが現れる第一のＭＯＳＦＥＴソース間を隔離し、このことによりＶ_ｏ _ｕｔの変化がＩ_ｂｉａｓに影響するのを防ぐ。

【００２５】図１に示されるソースフォロワ回路は、フローティングゲートＦ３上の電荷を
調整することによりトリミングされ、フローティング電荷の変更は、ＭＯＳＦＥ
ＴＭＦＧ３のしきい電圧を変えて、Ｉ_ｂｉａｓを予想される応用に適したレベ
ルにトリミングする。すなわち入力信号Ｖ_ｉｎに対する望ましくない寄与または
アレイ中の異なるソースフォロワ回路の特性間の変化を防ぐ。

【００２６】次に発明を、電子カメラにおける用途に関連付けて記載し、フローティングゲ
ート装置をソースフォロワとその関連回路に接続する代わりの方法を説明する。

【００２７】ＣＣＤに基礎を置いたセンサーは、現在電子カメラ市場に置いて支配的である
。しかしながら、それらは、従来のＣＭＯＳチップよりも製造するのにまたシス
テムを組み込むのに費用が掛かる。その結果、コストに敏感な市場においてこれ
らのカメラは、コストにより使用が制限される。したがって標準消費者のＰＣと
束ねることが出来る入手可能な可視帯域カメラの開発にかなりの商業的な関心が
存在する。さらにこれらカメラは開発されれば、デジタルスチルそしてビデオカ
メラ等の広い製品範囲で利用される可能性がある。

【００２８】線形的な応答を有し直接にＣＣＤカメラに置き換わるカメラが開発された。し
かしながら、少なくとも一つの会社がランダムにアドレス可能な非積分カメラを
創作する意欲の避けられない結果として対数感度を有するＣＭＯＳカメラを創作
した。

【００２９】このカメラは、図２に示すように二次元的にアドレス可能なセンサー１を有す
る。ビット線２−１，２−２等は、センサー１の各列に関連し、列イネーブル線
３−１，３−２等は、センサー１の各行に関連する。各ビット線からの出力は、
列デコードマルチプレクサ５の一つの入力に達する前に各増幅器４−１、４−２
等により増幅され前列が各一時にアドレスされる。行デコードサーキット６は、
選択された行のあらゆるセンサー１をスイッチングすることが出来、その出力を
それぞれのビット線２−１，２−２等に置く。マルチプレクサ５は、列に個別に
アドレスし、このようにして個別のセンサーからの出力を選択することが出来る
。作動に際して、各センサーは、通常の方法で走査されさらに通常の処理を受け
るマルチプレクサ５の出力における合成画像を得る。

【００３０】図２に拡大して模式的に示すように、各センサーは、感光性ＣＭＯＳ要素７す
なわちフォトダイオードまたはフォトトランジスタと緩衝器８とを有する。図２
の公知のアレイに使われるような全くの従来技術の画素回路は、図３に示され、
ソースＳ２１、ゲートＧ２１とドレインＤ２１を有するｎ−チャンネルＭＯＳＦ
ＥＴロードトランジスタと直列のフォトダイオードＤ２１からなる。固定バイア
ス電圧Ｖ_ｂｉａｓがゲートＧ２１に掛けられる。フォトダイオードＤ２１は、ソ
ースフォロワとして接続したｎ−チャンネルＭＯＳＦＥＴＭ２２の入力ゲート
Ｇ２２に掛けられるソースＳ２１における出力電圧Ｖ_ｘを発生することにより入
射放射に応答する。ＭＯＳＦＥＴＭ２２は、ｎ−チャンネルＭＯＳＦＥＴスイ
ッチＭ２３を介して各ビット線２（図２における２−１、２−２等）に接続する
ソース２２（そこでソースフォロワ出力が見える）を有する。ＭＯＳＦＥＴスイ
ッチＭ２３は、各列イネーブル線３（図２における３−１、３−２等）からその
ゲートＧ２３に掛けられる信号によりスイッチングされる。

【００３１】作動に際して矢印で示す放射は、フォトダイオードＤ２１の上に落ちる。フォ
トダイオードＤ２１は、応答して出力電流Ｉ_{ｐｈｏｔｏ}を発生する。そしてこの
電流は、ゲート電圧Ｖ_ｂｉａｓとして知られたロードトランジスタのソースから
保護される。特有な光電流は、１マイクロアンペア未満なので、ロードトランジ
スタは、次式で示される電流−電圧関係を有するサブしきい値制度により作動す
る。

【００３２】

【数１】ここで、Ｉ_ｄｓは、ドレイン−ソース電流、Ｖ_ｇｓは、ゲート−ソース電圧、Ｕ _Ｔ＝ｋＴ／ｑそしてＩ_０とｎは、装置パラメータである。この回路中でゲート電
圧は、一定に維持され、そしてしたがって、ソース電圧は入力電流の変化に応答
する。出力特性は、Ｖ_ｇｓ＝Ｖ_ｂｉａｓ−Ｖ_ｘと置換することにより決定されし
たがって、

【００３３】

【数２】画素回路に流れる電流は、フォトセンサのアレイからデータを読み出すのに使用
される共通出力線２−１、２−２等に関連した大きな容量に直接掛けられる場合
有効な信号を与えるには小さすぎる。ソースフォロワＭＯＳＦＥＴＭ２２は、
画素回路を共通出力線から保護し有効な出力信号レベルが得られるようにする。

【００３４】理想的には、ソースフォロワは、出力線電圧が画素出力電圧Ｖ_ｘに線形的に依
存することを確実にする。もしそうであれば、対数的な応答を与えるのはサブし
きい値ロードＭ２１である。トランジスタＭ２１はサブしきい値中に留まり、一
方光電流は、強さが６つのオーダーで変わるので、画素回路は発生放射強度の広
い動的な範囲に渡って対数的になる。外部の像を造るのに適した対数検知器を作
るのは、この非常に広い動的な範囲である。

【００３５】さらに、対数的な応答を有する検知器は、シリコン網膜回路の鍵となる部分で
ある。シリコン網膜は、哺乳動物の網膜の機能を研究するのを可能にするように
基本的に設計されているが、経験的に対数的な応答は、丈夫な信頼性のある対象
の認識を創作するのに重要である。

【００３６】このタイプの対数的カメラは、いくらかの潜在的な利点を有すが、一つの大き
な欠点を有する。異なる画素中の活性な装置の間の変動は画素の応答にランダム
な変動を発生する。その感度が光の強度１０個当たり４０から５０ｍｖのセンサ
ーについて特徴的なピーク−トゥ−ピーク変動（固定パターンノイズ）は、１０
０ｍｖと１３０ｍｖの間と言われている。このことは、固定パターンノイズはフ
ォトダイオードＤ２１上への光子流発生における２オーダーの強度の変化に相当
することを意味する。このランダムな変化は、したがって像のコントラストを不
明瞭にし、そして像を形成するのに必要な出力動的範囲を著しく大きくする。

【００３７】線形ＣＭＯＳ検知器アレイは、画素間の同様の変動の問題を有するが、相関す
る二重サンプリングとして知られた技術をキャリブレーションを実行するために
利用することが出来る。これは、対数画素回路では不可能である。検討されてき
た一つの方法は、画素間の変動を保証するソースフォロワ装置においてしきい電
圧シフトを誘発することを含む（Ｎ．リクワイアとＢ．ディエリックス“オンチ
ップ非均一矯正を有するアクティブ画素ＣＭＯＳイメージセンサーＣＣＤと先
端イメージセンサーのＩＥＥＥ工場１９９５を参照）。彼らがテストチップのた
めに使用した２．４ミクロンプロセスで、ソースフォロワ装置を損傷することに
より、しきい電圧シフトが引き起こされた。望ましい機能性が示されたけれども
、、プロセスは商業的に利用するには非常に遅かった。実際には、画素間の変動
の矯正はカメラの外で、または画素を変えて矯正できる線形的な応答を有するセ
ンサーを作成することにより行われるであろうと思われる。第一のアプローチは
カメラのコストを高くするであろうし、一方第二のアプローチは、高い動的範囲
と丈夫な対象認識に必要な対数応答を損なうことになるであろう。

【００３８】今回は図４を参照。図２のアレイとともに使用するための図３の回路に変わる
ものが示されている。図４の回路において、フォトダイオードＤ２１は、電流Ｉ _{ｐｈｏｔｏ} の普及感光性源の形のフォトセンサーＰ４０に置き換えられ、ＭＯＳ
ＦＥＴＭ２１は、フローティングゲートＦ４１を有するｐ−チャンネルフロー
ティングゲートＭＯＳＦＥＴＭＦＧ４１に置き換えられる。図３と４は他の点
では同様であり、その中の相当する要素は、２０を４０というように接頭辞を変
えて同様の番号で参照される（すなわちＭ４２／Ｍ２２）。図４はしたがってＭ
ＯＳＵＦＥＴスイッチＭ４３と直列のＭＯＳＵＦＥＴソースフォロワＭ４２を有
し、前者は、ソースフォロワの出力信号を出力線２にスイッチングするのに使用
される。フローティングゲートＭＯＳＦＥＴＭＦＧ４１は二つの結果をもたら
す。第一にそれはそのフローティングゲートＦ４１を充電することによりプログ
ラム可能でありフォトセンサーＰ４０上の放射発生の与えられた強度に応答して
所定の出力信号を得ることができる。このことによりアレイ中の画素ソースフォ
ロワ回路が例えば同様の発生放射強度に同様の応答を与えるようにプログラムさ
れることが可能となる。それはまた、異なる回路に組み合わされたフォトセンサ
ーの異なる応答特性または回路そのものの特性間の相互の変動から起こる固定パ
ターンノイズを除くのに使用され得る。

【００３９】ＭＯＳＦＥＴＭ２１をフローティングゲートＭＯＳＦＥＴＭＦＧ４１によ
り置き換える第二の結果は、装置のタイプを変えることに関連して起こる。すな
わち、光電流を流すためにフローティングゲートＦ４１上の電位は変わらなけれ
ばならない。フローティングゲート電位を変えるためのメカニズムは、ドレイン
と全てのＭＯＳＦＥＴ中に存在するゲート間の小さな寄生カップリング容量Ｃ_ｐ _ａｒａである。ソースフォロワトランジスターＭ４２のゲート上の電位Ｖ_ｘにお
けるΔＶ_ｘのために、フローティングゲート電位における変化ΔＶ_ｆｇは、

【００４０】

【数３】ここでＣ_ＴＯＴはフローティングゲートＦ４２に関連する総容量であり、フロー
ティングゲートとそれぞれソース、ドレイン、制御ゲート、チャージインジェク
タと基盤間の寄与が含まれる。

【００４１】フローティングゲートのような任意の高いインピーダンスのノードの問題は、
それが全ての画素中に供給されるデジタル選択信号のような遷移信号と容量的に
カップリングすることが出来ると言うことである。この効果は、定電圧に維持さ
れる特徴を使用しフローティングゲートをこれらの遷移信号からシールドするこ
とにより最小化することが出来る。例えば、フローティングゲート装置は、アー
ス電位または他の適当な電位に維持されることが出来る外部接続を有し、フロー
ティングゲートをシールドすることができる制御ゲートを付加的に組み入れるこ
とが出来る。加えて、選択信号のような予想できる遷移に対しては、擾乱が各画
素において同じになることを確実にすることを意図して読み出し作業は遷移に対
してフェーズロックされる。

【００４２】図１と４におけるフローティングゲートＦ３とＦ４１上に電荷を導入する方法
については後に述べる。

【００４３】図１と４に示されたような回路の製造の直後に各ＭＯＳＦＥＴフローティング
ゲートＦ３またはＦ４１は、任意の電荷を蓄えそれ故任意の電圧に置かれる。何
れのプログラムを行う前にフローティングゲートは望ましくは放電され、比較的
よく知られた初期状態にされる。例えば従来技術からよく知られているように、
紫外線放射が使用され、ＭＯＳＦＥＴの制御ゲートＧ３のようなバイアス可能な
回路要素からフローティングゲートを絶縁している層中に電導を起こし、そのこ
とは前者を後者の電圧に動かす。フローティングゲートは、それ故、紫外線の放
射にさらされることにより初期化され得る。殆どのカメラチップは、金属層によ
りシールドされるので、絶縁層を照射するために放射が届く層を通る孔またはウ
ィンドウが必要である。

【００４４】図５を参照。ここには画素回路５０の形の本発明の実施の形態が示されている
。回路５０は図４のそれとよく似た原理により組み立てられており、限定された
照射条件に対して入力回路ノードにおいて電流を予備設定することが可能である
。それは矢印５２で示す放射により照射されるｎｐｎフォトトランジスタＰＴ５
１からなる回路部分を有し、ソースＳ５３、フローティングゲートＦ５３，制御
ゲートＧ５３，チャージ注入器Ｉ５３とドレインＤ５３を有するフローティング
ゲートＭＯＳＦＥＴＭＦＧ５３と直列に接続される。ソースＳ５３は接地され
、制御ゲートＧ５３とドレインＤ５３は線Ｌ５３により互いに接続され、ゲート
Ｃ５３とドレインＤ５３の両者はフォトトランジスターエミッタＰＣ５１に接続
される。

【００４５】回路５０はまたソースＳ５４、ゲートＧ５４とドレインＤ５４を有するＰチャ
ンネルＭＯＳＦＥＴソースフォロワＭ５４からなる出力回路部分を有する。ゲー
トＧ５４はフローティングゲートＭＯＳＦＥＴのドレインＤ５３に接続されてい
る。ドレインＤ５４は接地されており、ソースＳ５４はソースフォロワＭ５４と
直列のＭＯＳＦＥＴスイッチＭ５５に接続されている。スイッチＭ５５はそのゲ
ートＧ５５上の信号により励起されてソースフォロワ出力信号を出力線５６にス
イッチングされるのを可能にする。

【００４６】回路５０の作動のモードは次の通りである。フォトトランジスタＰＴ５１上の
放射の発生は光電流Ｉ_{ｐｈｏｔｏ}を起こしコレクター電流としてそしてまたフロ
ーティングゲートＭＯＳＦＥＴＭＦＧ５３中を後者のドレインソース電流とし
て流す。発生放射強度の何れの特定の値に対してもフローティングゲートドレイ
ンＤ５３における電圧の強さはＭＯＳＦＥＴチャンネル電導性によりしたがって
フローティングゲートＦ５３の電荷により制御される。したがってフローティン
グゲート電荷はトリミングされ、フォトトランジスタＰＴ５１上の所定の放射強
度の発生はフローティングゲートＭＯＳＦＥＴドレインＤ５３に所定の電圧を発
生する。回路５０はそのゲートＧ５５に電圧を掛けることに応答してスイッチＭ
５５の作動によりスイッチングされ、ドレイン電流は次いでソースフォロワＭＯ
ＳＦＥＴＭ５４中を流れ、フローティングゲートＭＯＳＦＥＴＭＦＧ５３の
ドレインＤ５３における電圧はソースフォロワＭ５４を介して回路出力線５６に
スイッチングされるようになる。

【００４７】回路５０は図４のそれに相当しフローティングゲートとソースフォロワＭＯＳ
ＦＥＴＭＦＧ５３とＭ５４のチャンネル極性が反対になっており制御ゲートＧ
５３とドレインＤ５３の間の接続Ｌ５３の挿入を伴っている。この接続は制御ゲ
ートＧ５３とフローティングゲートＦ５３とドレインＤ５３の間の式（３）が参
照されるキャパシタンスＣ_ｐａｒａに並列のフローティングゲートＦ５３の間の
キャパシタンスＣ_ｃｇｆｇを繋ぐ効果を有する。ソースフォロワトランジスタＭ
６５のゲート電位Ｖ_ｘにおける変化ΔＶ_ｘ、フローティングゲートＦ５３におけ
るΔＶ_ｆｇにおける変化はＣ_ｐａｒａを（Ｃ_ｃｇｆｇ＋Ｃ_ｐａｒａ）に置き換え
ることによる式（３）の修正により得られる。

【００４８】

【数４】ここでＣ_ｔｏｔはフローティングゲートＦ５３に関係した総容量であり、フロー
ティングゲートとそれぞれソース、ドレイン、制御ゲートインジェクタと基盤間
の寄与からなる。式（４）はフローティングゲートＦ５３の電位を変えるための
機構はドレインＤ５３と両ゲートＧ５３とＦ５３の間のカップリング容量Ｃ_ｃｇ _ｆｇ＋Ｃ_ｐａｒａの合計になったことを示す。感度を最高にするために、すなわ
ち光電流の変化に応じて出力電圧の変化を最高にするためにこのカップリングを
出来るだけ小さくするべきである。

【００４９】ここで、図６を参照して、一般的に６０によって指示される、画素回路形式の
本発明の別の１実施形態を示す。図１の回路にあるように、回路６０は出力回路
ノードで電流をプリセットすることが可能である。本回路は、入射６２を受け、
それぞれがソースＳ６３／Ｓ６４、ゲートＧ６３／Ｇ６４、ドレインＤ６３／Ｄ
６４を有する第１および第２ＮチャンネルＭＯＳＦＥＴＭ６３およびＭ６４と
直列に接続されているエミッタＰＣ６１を有するＮＰＮフォトトランジスタＰＴ
６１から成る入力回路部を有する。ＭＯＳＦＥＴＭ６３およびＭ６４は、組み
合わせてフォトトランジスタＰＴ６１の負荷を提供する。このように１個で十分
だろうが、これらの２個のＭＯＳＦＥＴはフォトトランジスタＰＴ６１からの出
力信号をアースより高い都合のよいレベルにするために、直列にして使用される
。第１ドレインＤ６３は、エミッタＰＣ６１と第１ゲートＧ６３に接続され、第
２ドレインＤ６４は第２ゲートＧ６４と第１ソースＳ６３に接続され、第２ソー
スＳ６４はアースに接続されている。

【００５０】回路６０はソースＳ６５、ゲートＧ６５およびドレインＤ６５を有するＰチャ
ンネルＭＯＳＦＥＴソースフォロワＭ６５から成る出力回路部分も含み、そのゲ
ートＧ６５はフォトトランジスタのエミッタＰＣ６１と第１ＭＯＳＦＥＴのドレ
インＤ６３に接続され、ドレインＤ６５はアースに接続され、ソースＳ６５はソ
ースフォロワＭ６５と直列になっているＰチャンネルＭＯＳＦＥＴスイッチＭ６
６に接続されている。スイッチＭ６６はゲートＧ６６を有し、それ自体フローテ
ィングゲートＦ６７、制御ゲートＧ６７および電荷注入器Ｉ６７を有するＰチャ
ンネルフローティングゲートＭＯＳＦＥＴＭＦＧ６７と直列になり、円ＵＶ６
７はフローティングゲートを帯電出来るようにフローティングゲートＦ６７およ
び電荷注入器Ｉ６７間の導通を行うためにフローティングゲートＦ６７および電
荷注入器Ｉ６７の間の絶縁（示されていない）に、加えられる紫外線の通る余分
の層（示されていない）のウィンドウの概略を示す。スイッチＭ６６およびＭＯ
ＳＦＥＴＭＦＧ６７は共通の選択線６８によって、ゲートＧ６６および制御ゲ
ートＧ６７に加えられた選択（Ｓｅｌｅｃｔ）電圧によって活性化されたり、不
活性化される。出力信号は出力ライン６９に現れる。

【００５１】回路６０は次のように動作する。発光していない状態で、フォトトランジスタ
ＰＴ６１には小さい暗電流が流れる。フォトトランジスタＰＴ６１の入射がさら
に大きい光電流Ｉ_{ｐｈｏｔｏ}をコレクタ電流として流し、第１および第２ＭＯＳ
ＦＥＴＭ６３およびＭ６４の共通のドレイン−ソース間電流も流す。その結果
、光電圧が第１ドレインＤ６３およびソースフォロワゲートＧ６５に現れる。選
択信号が高レベル（５Ｖ）のときには、スイッチＭ６６およびＭＯＳＦＥＴＭ
ＦＧ６７はｏｆｆに切り替えられる。その選択信号が低レベル（０Ｖ）になると
、スイッチＭ６６およびＭＯＳＦＥＴＭＦＧ６７は光電圧に相当する電流を直
列になっているソースフォロワＭ６５、スイッチＭ６６およびフローティングゲ
ートＭＯＳＦＥＴＭＦＧ６７のドレイン−ソース電流として流せるように切り
替えられる。入射強度および関係する光電圧が特定の値になるように、このドレ
イン−ソース電流の大きさが、フローティングゲートＭＯＳＦＥＴＭＦＧ６７
のチャンネルの導電度、それでフローティングゲートＦ６７の電荷で制御される
。フローティングゲートの電荷は、詳細を後述する注入器Ｉ６７を使用してトリ
ミングされる。その電荷はＧ６６およびゲートＧ６７が作動されるときに、フォ
トトランジスタＰＴ６１のあらかじめ調整した入射強度がソースＳ６５のあらか
じめ決めているソースフォロワ出力電圧を上昇させるようにトリミングされ、こ
の電圧は出力ライン６９へ通過する。この方法で、回路のアレイの構成要素は、
すべて同様な特性を有するようにトリミングできる。１個のアレイの中で、回路
６０は、選択電圧（制御ゲート電圧）を高い値にとることで、詳細が後述される
ように、他の回路のプログラミングに感度を低下させてもよい。

【００５２】ここで、図７を参照して、一般に７０で指示される回路から成る本発明の別の
実施形態を示す。図１と同様に一般的な種類で、電流が出力回路ノードでプリセ
ット可能になる。その回路は、ソースＳ７１、ゲートＧ７１およびドレインＤ７
１を有するＮチャンネルＭＯＳＦＥＴソースフォロワＭ７１を含み、そのソース
Ｓ７１は、ＮチャンネルＭＯＳＦＥＴスイッチＭ７３を介してＮチャンネルフロ
ーティングゲートＭＦＧ７２と直列に接続されている。ＭＯＳＦＥＴＭＦＧ７
２およびＭ７３は、それぞれソースＳ７２／Ｓ７３、制御ゲートＧ７２／Ｇ７３
、ドレインＤ７２／Ｄ７３を有し、前者はさらに注入器Ｉ７２を有するフローテ
ィングゲート７２ならびに、制御ゲートＧ７２への入力Ｃ７２を有する。スイッ
チＭ７３はフローティングゲートＭＯＳＦＥＴＭＦＧ７２の同様の入力Ｃ７２
に接続される制御入力Ｃ７３を有し、両方とも１個の選択信号源ソース（示され
ていない）に接続されている。この回路はスイッチソースＳ７３およびフローテ
ィングゲートＭＯＳＦＥＴドレインＤ７２に接続される出力ライン７４を有す
る。

【００５３】回路７０は次のように動作する。フローティングゲートＭＯＳＦＥＴＭＦＧ
７２は、スイッチＭ７３がｏｎ（選択電圧が高いレベル）に保持されているとき
に、ソースフォロワＭ７１の可変電流源として動作する。ソースフォロワＦ７１
のドレイン−ソース電流は、ソースフォロワゲートＧ７１に供給されたあらかじ
め調整した入力電圧Ｖ_ｉｎに達するまで電荷をフローティングゲートＦ７２に誘
起するために使用されるＩ７２によってプリセットされる。フローティングゲー
トＭＯＳＦＥＴＭＦＧ７２のドレイン電圧は、７４で必要な出力信号を供給す
る。回路７０がアレイの１構成要素であり、プログラムされていたら詳細を後述
する、選択電圧（制御ゲートプルアップ電圧）を高い値（５Ｖ以上）にすること
で、他の回路のプログラミングに感度を低下させてもよい。

【００５４】ここで図８を参照して、一般に８０で示され、指示される回路から成る本発明
の別の実施形態を示す。図７に示されるのと同様な一般的な種類で、出力電流が
プリセットでき、さらにこのような回路のアレイの１構成要素であるときに、容
易にトリムできるように設計される。第１ＭＯＳＦＥＴＭ８１、ソースフォロ
ワとして接続され、ソースＳ８１、ゲートＧ８１およびドレインＤ８１を含むＮ
チャンネルデバイスの第１ＭＯＳＦＥＴＭ８１を含み、ソースＳ８１は第１Ｍ
ＯＳＦＥＴＭＦＧ８２、関係する注入器Ｉ８２を有するフローティングゲート
Ｆ８２、入力Ｃ８２を有する制御ゲートＧ８２と直列に接続される。

【００５５】第２ＭＯＳＦＥＴゲートは出力ライン８３に接続され、それによって、ゲート
Ｇ８４を有するＰチャンネルＭＯＳＦＥＴの第１スイッチＭ８４を介して、電圧
Ｖ_ｈｉｇｈに接続され、２μｍ寸法（最小形状寸法）のＣＭＯＳ技術では、Ｖ_ｈ _ｉｇｈは少なくとも、７〜８Ｖの範囲にあり、回路８０が損なわれない範囲で高
いことが望ましい。ＶＤＤが３．３以下であるサブミクロンプロセスなどの、よ
り小さい外形寸法で、回路の損傷を防ぐにはこの電圧は高過ぎ、適当な電圧を決
定するために、回路の数を求め、ある範囲の電圧を加え、損傷の起こる電圧を決
定する簡単な試験が必要になるだろう。ゲートＧ８５を有するＮチャンネルのＭ
ＯＳＦＥＴの第２スイッチＭ８５は、第２のＭＯＳＦＥＴゲートＧ８２とそのド
レインＤ８２の間に接続されている。このスイッチゲートＧ８４およびＧ８５は
、選択電圧が加えられる端子Ｔ８６に接続されている。

【００５６】通常の動作モードでは、回路８０は、ソースフォロワとして動作し、そのフロ
ーティングゲートＭＯＳＦＥＴＭＦＧ８２は、ソースフォロワＭＯＳＦＥＴ
Ｍ８１の可変電流源として動作する。このモードで、端子Ｔ８６でのＶ_ｓｅｌｅ _ｃｔは第１スイッチＭ８４をｏｆｆに、第２スイッチＭ８５をｏｎに保持する高
電位（５Ｖ）に設定され、これが、Ｖ_ｈｉｇｈをその第２ゲートＧ８２から分離
し、第２ゲートおよびドレインＧ８２／Ｄ８２を一緒に接続する。回路８０は、
このモードで、プログラムミングまたはトリミングもされ、ソースフォロワＭ８
１のドレイン−ソース電流は、プログラミング電圧Ｖ_ｐｒｏｇが、フローティン
グゲートＦ８２に電荷を誘起するように加えられる注入器Ｉ８２によってプリセ
ットされ、電荷は必要な出力電圧値が、第１ＭＯＳＦＥＴゲートＧ８１に加えら
れるあらかじめ調整した入力電圧Ｖ_ｉｎのためのフローティングゲートＭＯＳＦ
ＥＴのドレインＤ８２（スイッチＭ８５を介して８３にも）に現れるまでこ
の方法で誘起される。

【００５７】アレイの単一の回路をトリミングまたはプログラミングする必要があるときに
は、アレイの他の回路がすべて共通のプログラミング電圧源に接続されていれば
、アレイの他の回路が影響されない、すなわち、選択されないように確実にする
必要があり、これは回路８０の中で、第１スイッチＭ８４をｏｎに、第２スイッ
チＭ８５をｏｆｆに保持している端子Ｔ８６でのＶ_{ｓｅｌｅｃｔ}を低電位（０Ｖ
）に設定して非選択モードにされる。これがソースフォロワＭ８１／ＭＦＧ８２
を出力ライン８３から分離し、Ｖ_ｈｉｇｈを第２ゲートＧ８２に接続し、前記の
ように、Ｖ_ｈｉｇｈは２μｍＣＭＯＳ寸法のための７〜８Ｖまたは、回路が損な
われずに飽和できるだけ高い。非選択モードで、フローティングゲート電荷は本
質的にＶ_ｐｒｏｇを加えても影響されず、実際の目的に対して、そこで回路８０
はＶ_ｐｒｏｇの同じソースに接続されるアレイのこのような別の構成要素の回路
に進められるプログラミングまたはトリミングの感度を低下させ、選択モードに
切り替えられる。

【００５８】イメージングシステムのトリミングできる画素を供給するソースフォロワ緩衝
回路をプログラミングする方法を、図６の回路６０を再び参照して、ここで記述
する。回路６０のアレイが製造されるときに、各フローティングゲートＦ６７は
それに捕らえられた電荷の量が不明なので、フローティングゲート電位も不明で
ある。プログラミング計画の第一段階は、帯電した電荷を除去するための粗調整
で、注入器Ｉ６７の径時変化を最少にするのが望ましい。紫外線（ＵＶ）はフロ
ーティングゲートＦ６７と注入器Ｉ６７の間のウィンドウＵＶ６７に、それらの
間の導通を誘起するために加えられ、一周期にわたって（多分２〜３時間）、帯
電した電荷が、フローティングゲートＦ６７が注入器Ｉ６７と同じ電位で終わる
ように、リークされる。代わりに紫外線がフローティングゲートと制御ゲートの
間の絶縁に加えられる同様のウィンドウを有する回路が、そのフローティングゲ
ートが制御ゲート電位に達することを、注入器をエージングせずに可能にする。

【００５９】フローティングゲート電位は注入器Ｉ６７を使用して正確な値に近い値に粗調
整してもよい。イメージングシステムでは、数千のトリミングできる画素があり
、すべて互いに２〜３０ｍＶ以内の最終電圧に、集積回路の製造工程で（両方ま
たはＵＶ初期化）必要な値より数Ｖ低い点に初期化される。デバイス個々にプロ
グラミングすることは可能だろうが時間がかかる。代わりに、フローティングゲ
ートはすべて、初めにおおよその値にプログラミングされる。

【００６０】明瞭に低い電圧（２μｍＣＭＯＳ寸法では１４Ｖ）が注入器Ｉ６７に加えられ
る。初期にフローティングゲートＦ６７が０Ｖであれば、紫外線消去器が使用さ
れた場合であろうし、そこで、このゲートと注入器Ｉ６７の間に１４Ｖの有効な
プログラミング電圧ΔＣ_ｉｎｊがある。初期にフローティングゲートＦ６７が電
圧Ｖｆｇであれば、その有効なプログラミング電圧ΔＣ_ｉｎｊは（１４Ｖ−Ｖｆ
ｇ）である。プログラミング電圧が、フローティングゲートＦ６７をトンネル効
果による通過をｏｆｆにする、Ｆｏｗｌｅｒトンネリングを起こし、フローティ
ングゲート電位がΔＣ_ｉｎｊを減少するように上昇する。Ｆｏｗｌｅｒ−Ｎｏｒ
ｄｈｅｉｍトンネリングの感度は、プログラミング電圧に対して指数的なので、
トンネリングは急速にｏｆｆになり、プログラミングは自己制限がかかる。初期
のプログラミング電圧が、プログラミングは電界の広がりの最大予測値（最速プ
ログラミングレート期待値）の最悪の組み合わせでも誤差の適当なマージンなら
びに、最小の必要なトリミングされるフローティングゲート電圧で自己制限がか
かるように選ばれる。

【００６１】この計画は自己制限のために、プログラムを停止するかどうかを決定するフィ
ードバックループのない利点がある。従って、各パルス間にプログラムを停止す
るかどうかについて、決定しなければならないことがないので、高い注入器電圧
のパルスを使用する必要がない。代わりに、パルス間にある可能性のあるプログ
ラミングの休止がないので、より速くもなる一定の注入器電圧が使用される。

【００６２】最終のプログラミング動作の中で、各回路６０は個々に、アレイの中で精密に
調整されあるいはトリミングされ、従って、プログラムされないように選択され
てはならない。非選択は、図８を参照して記述したように、回路で実行してもよ
い。微細トリミングは、ＷＯ９５／３０９６３として公開されている国際出願番
号ＰＣＴ／ＧＢ９５／００７４１に相当する欧州特許番号ＥＰ０７５８４６７に
おいて例として記述されているように、出力が正確であるときには、終了される
プログラミングを有するフィードバックループの中で行われるべきである。

【００６３】フローティングゲート電位を微細にトリミングするために、パルスを使用する
ことが知られ、上記のＥＰ０７５８４６７において、数千のパルスが特定の回路
をトリミングするために使用された。しかしながら、本発明の目的のための調査
が、未知の種類の電荷キャリアトラップ、インターフェースの状態またはおそら
く表面の状態をゆっくり減少することを活性化するらしいので、これは不都合で
あることを発見した。観測できる影響は、数時間に対して、数分の周期でフロー
ティングゲート電位が明白にゆるやかになり、あるいはドリフトすることである
。そこで、フローティングゲート電位の最終プログラム値は、パルスのプログラ
ミングシーケンスの終わった後、数分または数時間得られない。

【００６４】本発明の別の側面に関して驚くべきことに、継続時間の長い（＞１秒）の比較
的少ないパルス（＜１００）、擬似定電圧を使用すると、未知の種類の電荷キャ
リアトラップを減少するのを活性化しにくく、ｆｇ電位は、プログラミングの終
わった後では、もっとドリフトしにくいようにみえることが、発見された。それ
ゆえに、プログラミング動作はスピードアップされる。

【００６５】従って、最終プログラミングは、擬似定電圧を使用して行うのが望ましい。機
器の測定に関係する大きな容量を駆動するために必要になるソースフォロワＭ６
５を避けるために、回路６０の出力６９は、望む終了点電圧に保持される。回路
６０は、そのソースフォロワ出力電流が０になるまで、電圧Ｃ_ｉｎｊをフローテ
ィングゲートＭＯＳＦＥＴＭＦＧ６７の注入器Ｉ６７に加えることでプログラ
ムされ、ＭＯＳＦＥＴＭ６５が必要な出力を与えている加えられた入力（たと
えば、むらのない光源）と釣り合った状態にあることを意味する。プログラミン
グの間のこの電圧は、注入器電位もプログラムの間にフローティングゲートに結
合するので、最終のトリミングされた出力電圧より低い。上記のＥＰ０７５８４
６７と同様に、プログラミングの間に、必要なトリミングされた出力電圧を等価
な目標電圧に等しくするために、簡単なフィードバックループが必要である。

【００６６】プログラミング中の出力電圧をＶ_ｏｐとすると、最終トリミング出力電圧はＶ _Ｔで、Ｖ_Ｔ−Ｖ_ｏｐ＝δＶで、誤差電圧は、

【００６７】

【数５】で、Ｃ_ｉｎｊはフローティングゲートＦ６７と注入器の間の容量で、Ｃ_ＴＯＴは
フローティングゲートの全容量である。

【００６８】従って、誤差電圧δＶは、分かっている注入器電圧Ｃ_ｉｎｊおよび結合比Ｃ_ｉ _ｎｊ／Ｃ_ＴＯＴに左右され、この比Ｃ_ｉｎｊ／Ｃ_ＴＯＴは実際にデバイスからデ
バイスでわずかに変わるけれども、第１近似として、それを求めるか、計算して
、チップのフローティングゲートはすべて、同じ結合比を有すると仮定してもよ
い。

【００６９】結合比は、既知のＣ_ｉｎｊを加えたり、取り去ったりしたときに、出力ノード
電圧がどのくらい動くかを観察して実験的に決定してもよい。Ｃ_ｉｎｊはフロー
ティングゲートＦ６７を偶然プログラムミングすることを避けるために明瞭に低
いレベル（たとえば５Ｖ）が望ましい。

【００７０】代わりに、Ｃ_ｉｎｊ／Ｃ_ＴＯＴは、回路６０から関係のある容量値をすべて差
し引いて、引かれた値からδＶを計算して求められる。

【００７１】 δＶは回路６０をプログラミング中に考慮される。シミュレーションが既知の
δＶに期待する出力電流を指示でき、プログラミングは終点としての目標電流と
ともに進む。注入器電圧が除かれているとき、フローティングゲートはその正確
な電位あるいは非常に近い値であり、出力電流は０に非常に近い値であるべきで
ある。

【００７２】選択されたＭＯＳＦＥＴＭＦＧ６７のフローティングゲート電圧が増加する
とき、Ｃ_ｉｎｊが不変に保持される場合、ΔＣ_ｉｎｊが減少し、プログラミング
速度が指数とし減少する。したがって、不変ΔＣ_ｉｎｊと、この故不変プログラ
ミング速度とを維持するために、徐々にＣ_ｉｎｊを増加するのがよい。実際に、
これは、パルスプログラミング機構が使用されるとしても望ましく、そうでない
場合、集束するのに時間がかかる装置は、既に収束されたΔＣ_ｉｎｊ値よりも小
さく、それ故、要求されたエンドポイントに達するのに時間がかかる。

【００７３】理想的には、各回路６０は、同一の最終注入器電圧（すなわち、プログラミン
グの最後の数ミリボルトのために使用される電圧）を使用してプログラムされる
べきである。これは、注入器電圧が、そのポテンシャルを交番するフローティン
グゲートに連結されるからである。それ故、２つの装置間の注入器電圧における
差が、プログラミングの間に異なるフローティングゲート電圧となり、それ故、
注入器電圧後のプログラムされたフローティングゲート電圧の差が除去される。

【００７４】同一の注入器電圧が使用されるとしても、注入器のサイズが異なるので何らか
の差が生じる。最後の数ミリボルトほどを調整する最大精度については、要求さ
れる出力電圧を調整するフィードバックループにおいて行われることが好ましい
。これは、パルスを使用するのに相当するが、それらは、極めて少なく（例えば
、２４のみ）、また時間がかかる（印加された注入器電圧の大きさにより異なる
が、数秒と数１０秒の間）。通常の状況において、期間が１秒以上で１００未満
のパルスである。

【００７５】既に述べたように、回路６０のアレイをプログラムするために、要求された出
力に調節されたこれらの装置を選択解除することが必要である。１つのオプショ
ンは、図８の回路構成要素を使用することであり、または別の方法として、制御
ゲートＧ６７を高圧に、すなわち、後ほど記述されるように、回路電源電圧Ｖ_Ｄ _Ｄに、あるいはそれより高く（ゲートＧ６７は、プログラミングのために低ポテ
ンシャルに―すなわち接地―である）引き上げることである。この電圧は、フロ
ーティングゲートに連結し、約２．５Ｖであり、またその量だけΔＣ_ｉｎｊを減
少するＶ_ｄｄＣ_ｃｇｆｇ／Ｃ_ｒｏｒ（パラメータは、方程式（４）を参照にして
定義される）だけそのポテンシャルを上げる。選択解除された回路をリプログラ
ミングするのを防止するために、ΔＣ_ｉｎｊは、注入器電圧が長時間印加される
としても、無視してもよいトンネルを生じるのに十分に減少される。これは、Δ
Ｃ_ｉｎｊが、例えば、１５Ｖよりむしろ１３Ｖとできる限り低いことを意味する
。しかし、これは、選択された装置をプログラミングする速度を大いに（指数と
して）減速し、たくさんの回路が調節される場合、実行することができない。

【００７６】別の方法は、選択解除されたフローティングゲート電圧を増加し、それと注入
器１６７の電圧Ｃ_ｉｎｊとの間の差ΔＣ_ｉｎｊが減少することである。これは、
印加された電圧以上をフローティングゲートに連結させるように、Ｖ_ｄｄＣ_ｃｇ _ｆｇ／Ｃ_ｒｏｒを増加することによって行われることが可能であるが、これは、
回路のサイズを大きくするのに費用がかかる。別のアプローチは、上述のように
５Ｖの回路電源電圧Ｖ_ＤＤから、例えば、７−８ボルトのより高い大きさの選択
解除電圧Ｖ_{ｄｅｓｅｌ}に、制御ゲートＧ６７に印加される引き上げ電圧を増加す
ることである。これは、選択解除された回路のためのΔＣ_ｉｎｊを減少する効果
を有し、選択された回路のためのΔＣ_ｉｎｊを大きくさせ、それ故、プログラミ
ング速度を速くする。回路出力電圧をコモンラインに接続するｐ−チャネルトラ
ンジスタスイッチＭ６６は、不変的に付勢され、２−３ボルトだけそのゲートを
渡って電圧を容易に増加できる。高い「オフ」電圧Ｖ_{ｄｅｓｅｌ}は、プログラミ
ング間の使用されるだけである。通常のオペレーションにおいて、Ｖ_{ｄｅｓｅｌ} は、回路出力が呼出されないときＶ_ＤＤに等しく、また呼出されるとき、０ボル
トに等しい。

【００７７】フォトトランジスタＰＴ６１をそれぞれが有する本発明の２つの調節可能な画
素回路６０を備える集積回路またはチップそれぞれが製造された。各回路は、最
初に、紫外光で開始され、次に、回路出力電流が所望のターゲットの出力電圧で
ゼロとなるまで、連続的に、ゆっくりと増加するように印加される注入器電圧を
使用する。このターゲット電圧は、最終調節出力電圧（注入器電圧が印加される
ことなく）が正しいように、フィードバックを使用してセットされる。

【００７８】画素回路６０のアナリシスは、出力電圧Ｖ_ｏｕｔを調節するエラーΔＶ_ｏｕｔは、この形式である。

【００７９】

【数６】式中、ＵＴは、熱電圧、ｋは、ＭＯＳＦＥＴＭ６３とＭ６４のサブしきい値ス
ロープパラメータ、Ｉ_ｐｈは、光電流、またＩ_ｔｒは、装置が調節される光電流
である。

【００８０】１つのチップの第１画素回路は、略１０．５ｎＡの光電流に等しいかなり高い
周囲光レベルで調節される。その第２画素回路は、略１０分の一低い１．５ｎＡ
の光電流で調節される。その結果は方程式（６）と同じ形式で証明され、Ｖ_ｏｕ _ｔのエラーは、調節された光電流で零であり、そうでない場合、調節された光電
流値に対して光電流の速度の自然対数に比例する。

【００８１】結果は、光電流の５０のレンジを超える１つの特別のチップ上の２つの画素回
路について測定された。各画素回路で起こりやすい特別の放射強度レベルで、０
．５ｍＶ内に互いに整合し合うために、回路出力電圧を調節することが可能であ
ることが証明された。

【００８２】これらの結果は、幅広いレンジにわたる最大精度について、本発明の画素回路
は、対数目盛のオペレーティングレンジの中間で調節されることを示している。
その他の方法として、それが低い周囲光レベルの使用を想定される場合、オペレ
ーティングレンジの明るく照らされる端部の方に大部分のエラーを移動する効果
を有しているそのレベルで調節される。これは、したがって、一般に不十分に照
らされる場面において最も明るい地点をひずませる。全体にわたる周囲イルミネ
ーションが、画素が調節されるレベルからはるかに増加すると、インタ画素エラ
ーが、より顕著になる。所望の感度を回復するために、アパーチャ制御の多少の
形状が、最も明るく照らされた状況における雑光の量を減少するために使用され
ることが可能である。

【図面の簡単な説明】

【図１】出力ノードで、プログラマブル電流を有するＭＯＳＦＥＴソースフォロワ回路
の図である。

【図２】イメージングシステム用の従来技術の画素アレイを概略的に図示している。

【図３】図２の画素アレイに使用される従来技術の画素回路である。

【図４】それぞれが、それぞれの入力ノードで、プログラマブル電流を有するＭＯＳＦ
ＥＴソースフォロワ回路の図である。

【図５】それぞれの入力ノードで、プログラマブル電流を有するＭＯＳＦＥＴソースフ
ォロワ回路の図である。

【図６】出力ノードで、プログラマブル電流を有する回路の別の形状の図である。

【図７】出力ノードで、プログラマブル電流を有する回路の別の形状の図である。

【図８】出力ノードで、プログラマブル電流を有し、かつアレイにおいて、回路などの
その他のために想定されるプログラミングからそれを隔離するためにスイッチを
組み込んでいる回路の図である。

【符号の説明】

ＰＴ５１光トランジスタＰＣ５１、ＰＣ６１エミッタＤ５３、Ｓ６５出力ノードＳ５３、Ｓ５４、Ｓ６３、Ｓ６４ソースＦ５３、Ｆ６７フローティングゲートＧ５４、Ｇ５５、Ｇ６３、Ｇ６４、Ｇ６５、Ｇ６６、Ｇ６７ゲートＭ５４、Ｍ５５、Ｍ６５緩衝ＭＯＳＦＥＴ電力増幅器Ｄ５４、、Ｄ６３、Ｄ６４、Ｄ６５ドレインＰＴ６１フォトトランジスタＭ６６スイッチ６９出力線

───────────────────────────────────────────────────── フロントページの続き (72)発明者マーシヤル，ギリアン・フイオナイギリス国、ウスターシヤー・ダブリユ・アール・１４・３・ピー・エス、モールバーン、セント・アンドリユーズ・ロード、デイ・イー・アール・エイ・モールバーン（番地なし) (72)発明者コリンズ，ステイーブンイギリス国、オツクスフオード・オー・エツクス・１・３・ユー・ビー、サウス・パークス・ロード・２、アイ・エス・アイ・エス・イノベーシヨン・リミテツドＦターム(参考） 5C024 AX16 CX04 GX04 GY31 GY46 5J091 AA01 AA43 AA48 AA51 AA56 CA65 CA85 FA10 FA20 HA10 HA13 HA17 HA19 HA39 HA42 HA44 KA09 KA12 KA47 MA02 MA21 SA01 TA01 5J092 AA01 AA43 AA48 AA51 AA56 CA25 CA65 CA85 FA10 FA20 HA10 HA13 HA17 HA19 HA39 HA44 KA09 KA12 KA47 MA02 MA21 SA01 TA01 UL04 VL03 5J100 AA01 AA14 AA21 BA01 BB03 BB16 BB22 BC03 CA12 EA02 5J500 AA01 AA43 AA48 AA51 AA56 AC25 AC65 AC85 AF10 AF20 AH10 AH13 AH17 AH19 AH39 AH42 AH44 AK09 AK12 AK47 AM02 AM21 AS01 AT01 LU04 LV03 【要約の続き】５）を含めることができる。

Claims

【特許請求の範囲】

【請求項１】第２ＭＯＳＦＥＴ（ＭＦＧ５３、ＭＦＧ６７）が、回路（５
０、６０）の入力または出力ノード（Ｄ５３、Ｓ６５）を介して電流を制御する
ように構成されており、前記第２ＭＯＳＦＥＴ（ＭＦＧ５３、ＭＦＧ６７）が、
回路特性を変更するために充電可能なフローティングゲート（Ｆ５３、Ｆ６７）
を有することを特徴とする、緩衝ＭＯＳＦＥＴ電力増幅器（Ｍ５４、Ｍ６５）を
有する緩衝回路。
【請求項２】前記ＭＯＳＦＥＴ電力増幅器が、センサ（ＰＴ６１）を緩衝
するように構成されたソースフォロワ（Ｍ６５）であり、前記回路（６０）が、共通の出力基準に一致させるために、前記フローティン
グゲート（Ｆ６７）の各々に電荷を印加することによって、その他と関連したト
リミングが可能である同様の画素回路のアレイの構成要素であることを特徴とす
る請求項１に記載の緩衝回路。
【請求項３】前記ＭＯＳＦＥＴ電力増幅器が、センサ（ＰＴ５１）を緩衝
するように構成されたソースフォロワ（Ｍ６５）であり、前記センサが、感光性要素（ＰＴ６１）であり、前記回路（６０）が、共通の出力基準に一致させるために、前記フローティン
グゲート（Ｆ６７）の各々に電荷を付加することによりトリミング可能である同
様の画素回路のアレイの構成要素であることを特徴とする請求項１に記載の緩衝
回路。
【請求項４】前記ＭＯＳＦＥＴ電力増幅器が、ソースフォロワ（Ｍ５４）
であり、前記第２ＭＯＳＦＥＴ（ＭＦＧ５３）が、入力回路ノード（Ｄ５３）を介して
電流を制御するように構成され、通常動作において、前記電流が流れるセンサ（
ＰＴ５１）と直列して接続することを特徴とする請求項１に記載の緩衝回路。
【請求項５】前記ＭＯＳＦＥＴ電力増幅器が、ソースフォロワ（Ｍ６５）
であり、前記第２ＭＯＳＦＥＴ（ＭＦＧ６７）が、出力回路ノード（Ｓ６５）を介して
電流を制御するように配置され、選択された状態と選択されていない状態の間で
切り換え可能であることを特徴とする請求項１に記載の緩衝回路。
【請求項６】前記ＭＯＳＦＥＴ電力増幅器が、ソースフォロワ（Ｍ５４、
Ｍ６５）であり、前記ＭＯＳＦＥＴ（ＭＦＧ５３、ＭＦＧ６７）が、制御ゲート
（Ｇ５３、Ｇ６７）を有し、前記回路（５０、６０）がａ）同様の回路のアレイの構成要素であり、ｂ）プログラミングオペレーション中に、前記フローティングゲート（Ｆ５３
、Ｆ６７）に電荷を導入するために選択可能であり、ｃ）アレイの別の回路に関連付けられたプログラミングオペレーション中に、
前記フローティングゲート（Ｆ６７）への電荷の導入を避けるために切断可能で
あることを特徴とする請求項１に記載の緩衝回路。
【請求項７】前記ＭＯＳＦＥＴ電力増幅器が、ソースフォロワ（Ｍ５４）
であり、前記第２ＭＯＳＦＥＴ（ＭＦＧ５３）が、入力回路ノード（Ｄ５３）と、当該
入力回路ノード（Ｄ５３）と直列に接続したフォトトランジスタ（ＰＴ５１）と
を介して、電流を制御するように構成されており、前記第２ＭＯＳＦＥＴ（ＭＦＧ５３）が、制御ゲート（Ｇ５３）を介して、ド
レーン（Ｄ５３）とフローティングゲート（Ｆ５３）との間の静電容量結合を提
供するために相互に接続された制御ゲート（Ｇ５３）とドレーン（Ｄ５３）とを
有することを特徴とする請求項１に記載の緩衝回路。
【請求項８】フォトトランジスタ（ＰＴ５１）が、前記第２ＭＯＳＦＥＴ
ドレーン（Ｄ５３）と接続したエミッタ（ＰＣ５１）を有し、当該エミッタ（ＰＣ５１）が、ソースフォロワ（Ｍ６５）のゲート（Ｇ６５）
と接続し、前記ソースフォロワ（Ｍ６５）が、ソースフォロワ出力信号を、回路出力（５
６）へ中継するために駆動可能なスイッチ（Ｍ５５）と直列になっていることを
特徴とする請求項７に記載の緩衝回路。
【請求項９】前記ＭＯＳＦＥＴ電力増幅器が、ソースフォロワ（Ｍ６５）
であり、前記ソースフォロワ（Ｍ６５）が、少なくとも１つのダイオードに接続したＭ
ＯＳＦＥＴ（Ｍ６３、Ｍ６４）を有するロードと直列であるフォトトランジスタ
（ＰＴ６１）から信号を受信するように接続されたゲート（Ｇ６５）を有し、前記第２ＭＯＳＦＥＴ（ＭＦＧ６７）が、前記ソースフォロワ（Ｍ６５）のソ
ース（Ｓ６５）を含む出力回路ノードを介して電流を制御するように構成され、
前記ソースフォロワ（Ｍ６５）およびスイッチ（Ｍ６６）と直列であり、前記スイッチ（Ｍ６６）が、前記回路（６０）を選択し、前記回路から出力信
号を回路出力（６９）へ中継するために、駆動可能であることを特徴とする請求
項７に記載の緩衝回路。
【請求項１０】前記ＭＯＳＦＥＴ電力増幅器が、ソースフォロワ（Ｍ７１
）であり、前記第２ＭＯＳＦＥＴ（ＭＦＧ７２）が、前記ソースフォロワ（Ｍ７１）のロ
ードとして接続され、前記ソースフォロワ（Ｍ７１）のソース（Ｓ７１）を含む
出力回路ノードを介して電流を制御するように構成され、スイッチ（Ｍ７３）と
直列であり、前記スイッチ（Ｍ７３）と前記第２ＭＯＳＦＥＴ（ＭＦＧ７２）が、前記回路
（７０）を選択し、前記回路（７０）から出力（７４）へ出力信号を供給するた
めに結合的に駆動可能であることを特徴とする請求項１に記載の緩衝回路。
【請求項１１】前記ＭＯＳＦＥＴ電力増幅器が、ソースフォロワ（Ｍ８１
）であり、緩衝回路が、各々のフローティングゲート（Ｆ８２）へ電荷を印加することに
よりトリミング可能である同様の回路のアレイの構成要素であり、電荷を蓄積する手段が、前記回路（８０）へのプログラミングに応じて前記第
２ＭＯＳＦＥＴフローティングゲート（Ｆ８２）に電荷を蓄積するように、また
、別の回路をプログラミングするために電荷を減感するように構成されたプログ
ラミング手段（Ｉ８２、Ｍ８４、Ｍ８５、Ｔ８６）を有することを特徴とする請
求項１に記載の緩衝回路。
【請求項１２】ａ）前記回路（６０）の入力または出力ノード（Ｓ６５）を
介して電流を制御するように構成された緩衝ＭＯＳＦＥＴ電力増幅器（Ｍ６５）
と第２ＭＯＳＦＥＴ（ＭＦＧ６７）とを組み込んだ緩衝回路を提供し、前記第２
ＭＯＳＦＥＴ（ＭＦＧ６７）が、回路特性を変更するために電荷を蓄積すること
が可能なフローティングゲート（Ｆ６７）を有し、ｂ）前記回路（５０、６０）が、必要な出力にほぼ近い出力を提供するまで、
ホットエレクトロン注入、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネリング、紫外
線照射の少なくとも１つにより、前記フローティングゲートに蓄積した電荷を大
まかに調整し、ｃ）前記第２ＭＯＳＦＥＴ（ＭＦＧ６７）の注入器または制御ゲート（Ｇ６７
）に、１秒以上の間で１００未満のパルスを印加することにより、前記フローテ
ィングゲートに蓄積した電荷を細かに調整することを特徴とする緩衝回路をトリ
ミングする方法。
【請求項１３】前記回路（６０）が、同様の回路のアレイの構成要素であ
る方法であって、前記第２ＭＯＳＦＥＴ（ＭＦＧ６７）の制御ゲート（Ｇ６７）に、前記回路の
供給電圧よりも高い切断電圧を付加することにより、不要な際には調整するため
に回路を減感する段階を有することを特徴とする請求項１２に記載の方法。
【請求項１４】前記回路（６０）が、画素回路であり、段階（ｃ）におい
て、画素が対数スケール上の動体範囲の中間に対応する放射線で照射される際に
調整されることを特徴とする請求項１２に記載の方法。
【請求項１５】前記回路（６０）が、画素回路であり、段階（ｃ）におい
て、画素が低い環境光レベルに対応する放射線で照射される際に調整されること
を特徴とする請求項１２に記載の方法。
【請求項１６】ａ）前記回路（６０）の入力または出力ノード（Ｓ６５）を
介して電流を制御するように構成された緩衝ＭＯＳＦＥＴ電力増幅器（Ｍ６５）
と第２ＭＯＳＦＥＴ（ＭＦＧ６７）とを組み込んだ緩衝回路を提供する段階を有
し、前記第２ＭＯＳＦＥＴ（ＭＦＧ６７）が、回路特性を変更するためにチャー
ジ可能であるフローティングゲート（Ｆ６７）を有し、ｂ）前記回路（５０、６０）が、エラー電圧δＶが必要とする出力電力とは異
なる出力電圧を得るまで、前記フローティングゲートに蓄積された電荷を調整す
る段階を有し、ここで、δＶ＝Ｃ_ｉｎｊＶ_ｉｎｊ／Ｃ_ＴＯＴであり、Ｃ_ｉｎｊが
、前記フローティングゲート（Ｆ６７）と、前記フローティングゲート（Ｆ６７
）に電荷を蓄積するために採用された第２ＭＯＳＦＥＴコンポーネント（Ｇ６７
またはＩ６７）との間の静電容量であり、Ｃ_ｉｎｊが、当該第２ＭＯＳＦＥＴコ
ンポーネント上の電圧であり、Ｃ_ＴＯＴが、総フローティングゲート静電容量で
あることを特徴とする緩衝回路をトリミングする方法。