KR20010042082A

KR20010042082A - 버퍼 회로

Info

Publication number: KR20010042082A
Application number: KR1020007010437A
Authority: KR
Inventors: 마셜길리언피오나; 콜린스스티븐
Original assignee: 스켈톤 에스. 알.; 더 세크러터리 오브 스테이트 포 디펜스
Priority date: 1998-03-20
Filing date: 1999-03-19
Publication date: 2001-05-25
Also published as: DE69922798D1; EP1064722B1; DE69922798T2; CA2324567A1; WO1999049571A1; US6507519B1; GB0022755D0; GB9806094D0; GB2350506A; JP2003526957A; EP1064722A1

Abstract

버퍼 회로는 MOSFET 소스 추종기(M54)와 입력 회로 노드(D53)에서 그를 통해서 전류를 제어하기 위해 포토트랜지스터(PT51)와 직렬로 접속되는 부동 게이트 MOSFET(MFG53)을 포함한다. 소스 추종기(M54)는 포토트랜지스터(PT51)을 버퍼하는데, 이는 그 이미터(PC51)에 접속된 게이트(G54)를 갖는다. 부동 게이트(F53)는 전하로 프로그램되어 바람직하지 않은 신호 기여(예를 들어, 고정된 패턴 잡음) 또는 비-최적 회로 특성을 제거하기 위해 미리 배치된 조사 조건하에서 포토트랜지스터 전류를 미리 설정하게 된다. 대신에 부동 게이트 MOSFET(MFG67)은 출력 회로 노드에서 전류를 제어하기 위해 소스 추종기 출력(D65)와 직렬로 접속될 수 있다. 회로는 다수의 화소 회로 어레이가 될 수 있으며 프로그래밍을 위해 그것을 선택하며 그것을 절연시켜서 다른 어레이 부분이 프로그램되게 하는 프로그래밍 회로(M84, M85)를 포함할 수 있다.

Description

버퍼 회로{Buffer circuit}

버퍼 회로는 약한 신호 소스, 감지 회로 또는 성분을 격리시키는데 사용되며, 특히 (전용은 아닐지라도) 방사 검출기와 같은 센서 분야에서 사용되는 것으로 공지되어 있다. 버퍼 회로에서 MOSFET를 사용하는 것은 마닝 및 와튼(Marning and Watton)의 특허, 미합중국 특허 제4,808,822호에 개시되어 있는데, 이 특허는 하나 또는 그 이상의 초전기 소자들의 로우들(rows)을 포함하는 열 검출기에 관한 것이다. 상기 소자는 열 감지로부터 변조된 방사에 응답하여 출력 신호들을 발생한다. 그 각각의 로우는 로우 내의 모든 소자로부터의 출력 신호들을 위한 각각의 공통 로우 출력 라인을 갖는다. 각 소자는 MOSFET 소스 추종기의 형태로 각각의 전력 증폭기에 의해 출력 라인으로부터 버퍼되는데, 이는 각 소자(~1pF)와 비교하여 로우 출력 라인(~30pf)의 훨씬 큰 캐패시턴스로부터 상승하는 신호의 손실을 피하게 되는 것으로서, 전위 분할기 효과를 가지며 크기의 한 차수만큼 출력 신호를 감소시키게 된다.

미합중국 특허 제 4,808,822 호의 버퍼는, 오류 대조(false contrast)를 화상에 유도하는 개별 MOSFET의 특성(예를 들어 임계 전압) 사이에서 변동이 발생하는 단점이 있다. 더 중요한 것으로서, 상기 특허는 초소자 검출기 어레이, 고정된 패턴 잡음으로서 공지된 바람직하지 않은 신호 성분에서 근본적인 문제에 대한 해결책을 제시하지 못한다. 이는 상기 검출기 소자의 상이한 열 응답 특성으로부터 야기되는 것으로서, 상기 소자가 완전하게 매치되면, 그들을 대조 온도 배경에 노출시켜 출력 신호들을 서로 같게 하지만, 이는 그 경우와는 매우 다르다. 대신에 전형적인 주변 열 환경에 관련된 화상 대조 보다 훨씬 큰 소자 출력 신호 사이에 변동이 발생된다. 이것을 처리하기 위해 각각 어두운 필드(선명하지 않은 장면(scene)) 및 밝은 필드(선명한 장면)와 관련된 연속되는 화상 프레임을 저장하며, 후자에서 전자를 감산하는 것이 필요하다. 이것은 요구된 장면 대조 성분을 획득하기 위해 매우 정밀하게 수행되어야 하며, 상기 대조 성분은 작아서 감산 에러에서 손실될 수 있다.

발링갈 및 블렌킨솝(Ballingall and Blenkinsop)의 미합중국 특허 제 5,155,348 호에 기술된 바와같은 반도체 물질의 방사 검출기에도 유사한 문제가 발생된다. 이 특허는 포토다이오드를 위한 판독 회로에 관한 것으로서, 상기 회로는 측정 위상에서 획득된 또 다른 출력 신호로부터 나중에 감산에 사용하기 위해 시준 위상에서 발생된 포토다이오드 출력 신호를 저장한다. 여기서 다시 목적은 용량 및 정밀도를 처리하기 위한 요구조건을 갖는 후자의 회로에 부하를 피하기 위한 처리에서 가능한 빨리 매우 큰 바람직하지 않은 신호 성분을 제거하는 것이다. 문제의 정도는 광도전성 검출기의 분야에서 예시되며, 여기서 그러한 장치에서 동작시 바이어스 전압이 1V의 수준일 때, 290K에서 주변 열 장면으로부터의 방사는 1㎷ 수준이며, 장면 대조(즉, 요구된 화상 정보)는 수 ㎶이다. 매우 큰 오프셋이 존재할 때 작은 신호를 검출하는 문제는 수년 동안 인식되어 왔으며, 이를 수행하는데 필요한 처리 회로를 감소시키는 것이 오랜 요망사항이다.

본 발명의 목적은 중화 오프셋들(counteract offsets), 부정합과 같은 것을 프로그래밍하기 위한 적합한 버퍼 회로의 다른 형태를 제공하기 위한 것이다.

본 발명은, 회로의 입력 또는 출력 노드를 통해서 전류를 제어하기 위해 배치된 제 2 MOSFET를 포함하는 것을 특징으로 하며, 제 2 MOSFET는 회로 특성들을 변경시키도록 충전가능한 부동 게이트를 갖는, MOSFET 전력 증폭기 버퍼(예를 들어, 소스 추종기)를 구비한 버퍼 회로를 제공한다.

부동-게이트 MOSFET는 공지된 것으로서, 콜린스(Collins)의 미합중국 특허 제 5,557,234 호에 기술되어 있으며, 1981년 윌리(Wily), 제 2판 496면의 "반도체 소자 물리학(Physics of Semiconductor Devices)"에 개괄적으로 설명된다. 1991년 3월 IEEE 전자 소자 논문집(Electron Device Letters) 제 12 권 제 3 호에서, 톰센(Thomsen) 등은 실리콘 MOSFET 내의 부동 게이트는 26년에 0.1%의 비율로 전하를 상실한다고 기고하였는데, 이는 실용적인 목적으로 전하가 프로그램을 변경하지 않으면 영구적으로 게이트상에서 줄지않고 유지됨을 의미한다.

본 발명은 부동 게이트에 전하를 유도하는 것이 MOSFET의 임계 전압을 변경함으로써 또한 그 채널 도전율까지도 변경하고, 입력 또는 출력 회로 노드를 통해 전류가 소정의 입력 신호에 대해 미리 설정되도록 하며, 이는 단일 회로나 동일 회로들의 어레이 중 하나를 트리밍하여 요구된 또는 정합된 동작 특성들을 획득하게 되면 회로 특성들에 대한 메카니즘을 제공한다. 그 대신에, 회로 입력 신호에 대해 바람직하지 않게 기여하는 것을 방해하도록 사용될 수 있다.

제 2 MOSFET의 부동 게이트를 충전하거나 프로그램하기 위한 다양한 기술이 있다. 그 중 하나의 기술은 윈도우를 갖는 MOSFET에 대한 미합중국 특허 제5,557,234호에 기술되어 있는데, 이를 통해서 자외선(UV) 광이 MOSFET 부동 게이트 및 그 제어 게이트 사이의 절연층에 인가될 수 있다. 전압이 제어 게이트상에 인가될 때, 절연층은 UV가 조사되고 도전되어 전하가 제어 게이트로부터 부동 게이트로 전달되게 한다. 열 전자(hot electron) 주사 또는 포울러-노드하임 터널링(Fowler-Nordheim tunnelling) 역시 부동 게이트에 전하를 공급하는데 사용될 수 있다.

제 2 MOSFET는 입력 노드에 접속된 센서 자체와 직렬로 접속되며, 제 2 MOSFET는 바람직하지 않은 센서 특성을 방지하기 위해 사용된다. 회로는 각각의 센서와 관련된 같은 회로의 어레이의 일부가 되며 센서 또는 회로 자체의 특성 사이의 차이를 방지하기 위한 수단이 될 수 있다. 센서는 집전자 소자, 광전도체, 포토트랜지스터 또는 포토다이오드와 같은 방사 센서가 될 수 있다(그러나 이것에 한정되는 것은 아니다). 각 회로는 공통 출력 표준을 따르게 하도록 그 각각의 부동 게이트에 전하를 인가하여 트리밍할 수 있다.

제 2 MOSFET는 센서와 직렬로 접속될 수 있으며 이 센서를 통해서 전류를 제어하도록 배치된다. 이는 제어 게이트를 통해서 드레인과 부동 게이트 사이의 용량성 결합을 제공하기 위해 함께 접속되는 제어 게이트 및 드레인을 갖을 수 있다. MOSFET 전력 증폭기는 소스 추종기, 및 이미터가 제 2 MOSFET에 접속되며, 계속해서 소스 추종기의 게이트에 접속되는 포토트랜지스터가 될 수 있는데, 이는 소스 추종기 출력 신호를 출력에 연결시키도록 작동하는 스위치와 직렬로 배치된다.

상기 회로는 온 및 오프 상태 사이에서 스위칭할 수 있으며, 소스 추종기는 판독이 요구될 때에만 스위치 온 된다.

일 실시예에서, 제 2 MOSFET는 제어 게이트를 가지며 버퍼 회로는,

a) 같은 회로들의 어레이의 요소이고,

b) 프로그래밍 동작중 부동 게이트에 전하를 유도하기 위해 선택할 수 있으며,

c) 또다른 어레이 회로와 관련된 프로그래밍 동작중 부동 게이트에 전하를 유도하는 것을 방지하기 위해 선택해제된다.

또 다른 실시예에서, MOSFET 전력 증폭기는 그 게이트가 포토트랜지스터로부터 신호를 수신하기 위해 적어도 하나의 다이오드-접속 MOSFET를 포함하는 부하와 직렬로 접속되는 소스 추종기이고, 제 2 MOSFET는 소스 추종기의 소스를 포함하는 출력 회로 노드를 통해서 전류를 제어하기 위해 배치되며 소스 추종기 및 스위치와 직렬로 배치되며, 스위치는 회로를 선택하고 출력 신호를 그로부터 회로 출력으로 전달하기 위해 작동할 수 있다.

대안으로, 제 2 MOSFET는 소스 추종기로서 배치된 MOSFET 전력 증폭기의 부하로서 접속될 수 있고, 소스 추종기의 소스를 포함하는 출력회로 노드를 통해서 전류를 제어하기 위해 스위치와 직렬로 배치될 수 있으며, 스위치 및 제 2 MOSFET는 회로를 선택하여 그로부터의 출력신호를 공급하여 회로 출력으로 통과하도록 함께 작동하게 된다.

본 발명의 버퍼 회로는 각각의 부동 게이트들에 전하를 인가함으로써 트리밍할 수 있는 같은 소스 추종기 회로의 어레이의 요소가 될 수 있으며, 각각은 그 회로에 대해 의도된 프로그래밍에 공급하는 각각의 제 2 MOSFET 부동 게이트를 충전하고 또다른 회로에 대해 의도된 프로그래밍에 무감각하게 되도록 배치된 프로그래밍 수단을 포함할 수 있다.

또 다른 특징으로서, 본 발명은 다음 단계를 특징으로 하는 버퍼 회로의 트리밍 방법을 제공하는 것이다. 즉,

a) 회로의 입력 또는 출력 노드를 통해서 전류를 제어하기 위해 배치된 제 2 MOSFET 및 MOSFET 전력 증폭기 버퍼를 통합하는 버퍼 회로를 제공하며, 제 2 MOSFET는 회로 특성을 변화시키기 위해 주입기를 통해서 충전가능한 부동 게이트를 갖는, 버퍼 회로 제공 단계,

b) 상기 회로가 요구된 출력에 근접하는 출력을 제공할 때 까지 적어도 하나의 열 전자 주입, 포울러-노드하임 터널링 및 자외선 조사에 의해서 거칠게 부동 게이트 전하를 조절하는 단계,

c) 1 초의 지속 시간 이상에서 100개의 펄스 이하를 주입기에 인가함으로써 미세하게 부동 게이트 전하를 조절하는 단계를 포함한다.

본 발명의 방법은 회로가 같은 회로들의 어레이의 요소일 때 적용가능하며, 이경우에 본 발명은 제 2 MOSFET의 제어 회로에 회로의 공급 전압보다 크기가 더 큰 선택해제 전압을 인가함으로써 요구되지 않을때 트리밍에 대한 회로들을 무감각하게 하는 단계를 포함할 수 있다.

또한 본 발명의 방법은 회로가 화상 시스템에 대한 화소 회로일 때 적용가능하며, 이 경우에 단계(c)의 트리밍은 대수 스케일의 그 동적 영역의 중간에 대응하는 방사로 또는 낮은 주변 광 레벨에 대응하는 방사로 조사될 때 수행될 수 있다.

다른 특징으로서, 버퍼 회로 트리밍 방법은,

a) 회로(60)의 입력 또는 출력 노드(S65)를 통해 전류를 제어하도록 배치된 제 2 MOSFET(MFG67) 및 MOSFET 전력 증폭기 버퍼(M65)를 포함하는 버퍼 회로를 제공하며, 제 2 MOSFET(MFG67)는 회로 특성을 변화시키기 위해 충전가능한 부동 게이트(F67)를 갖는, 버퍼 회로 제공 단계,

b) 회로(50, 60)가 에러 전압δV에 의해 요구되는 출력 전압과 다른 출력 전압을 가질 때까지 부동 게이트 전하를 조절하는 단계로서,

여기서, C_inj는 부동 게이트(F67)와 그 부동 게이트(F67)를 충전하기 위해 사용된 제 2 MOSFET 성분(G67 또는 I67) 사이의 커패시턴스이고, V_inj는 그 성분의 전압이며, C_TOT는 전체 부동 게이트 커패시턴스이다.

본 발명이 더 상세하게 설명되도록, 그 실시예가 예로서 그리고 첨부 도면들을 참조하여 설명된다.

본 발명은 버퍼 회로와, 감광 소자들 및 다른 변환기들과 같은 센서들에 사용하기 위해 금속 산화물 실리콘 전계 효과 트랜지스터(MOSFET)를 장착하는 종류의 버퍼 회로에 관한 것이다.

도 1은 출력 노드에서 프로그램가능한 전류를 갖는 MOSFET 소스 추종기 회로에 대한 도면.

도 2는 화상 시스템에 대한 종래 기술의 화소 어레이를 개략적으로 예시하는 도면.

도 3은 도 2의 화소 어레이에서 사용된 종래 기술의 화소 회로도.

도 4 및 도 5는 각각의 입력 노드에서 프로그램가능한 전류를 갖는 각각의 MOSFET 소스 추종기 회로도.

도 6 및 도 7은 출력 노드에서 프로그램 가능한 전류를갖는 대체 회로 형태에 대한 도면.

도 8은 출력노드에서 프로그램가능한 전류를 가지며 어레이내의 그와 같은 다른 회로에 대해 의도된 프로그래밍으로부터 격리하기 위한 스위치를 포함하는 회로도.

상기 기술된 것과 같이, 본 발명이 해결하고자 하는 기본적인 문제는 입력 신호에 대한 바람직하지 않은 기여로 인해서 소스 추종기 및 그 관련된 회로와 같은 MOSFET 전력 증폭기와 관련된 신호의 변동과, 회로를 구성하는 능동 소자의 특성에서의 변동이다. 본 발명은 바람직하지 않은 효과를 제거하기 위해 프로그램가능한 부동 게이트와 부동 게이트 MOSFET를 통합시킴으로써 이러한 문제를 극복하도록 하였다. 유감스럽게도, 부동 게이트 소자는 비교 MOSFET보다 낮은 트랜스컨덕턴스(g_m)를 갖는다. 따라서, 소스 추종기로서 직접적으로 부동 게이트 소자를 사용하는 것은 프로그래밍가능한 임계 전압을 제공하지만, 회로의 이득을 감소시키는 댓가를 치르게 된다. 본 발명에 따른 더 바람직한 해결책은 부동 게이트 MOSFET를 이용하여 소스 추종기를 위한 프로그램가능한 전류 소스를 제공하는 것이다.

도 1을 참조하면, 소스 추종기 회로는 소스 추종기로서 접속된 소스(S1), 게이트(G1) 및 드레인(D1)을 갖는 제 1 n-채널 MOSFET(M1), 소스(S1)에서 나타나는 게이트(G1) 및 출력 전압(V_out)에 접속되는 입력 전압(V_in)을 포함하는 것이 도시된다. 공급 전압(V_DD)은 드레인(D1)에 접속된다. MOSFET(M1)은 2개의 다른 MOSFET, 제 2 n-채널 MOSFET(M2) 및 부동 게이트 MOSFET(MFG3)와 직렬로 접속되며, 제 2 MOSFET (M2)는 소스(S1)에 접속된 드레인(D2)과 바이어스 전압(V_bias)에 접속된 게이트(G2)를 가지며, V_bias는 포화시에 동작하도록 MOSFET(M2)에 제공하는 값으로 설정된다. MOSFET(M2)는 부동 게이트 MOSFET(MFG3)의 드레인(D3)에 접속되는 소스(S2)를 가지며, 그 자체는 부동 게이트(F3), 비접속 입력 게이트(G3) 및 접지된 소스(S3)를 갖는다. 동작시, 소스 추종기 MOSFET(M1)은 부동 게이트 MOSFET(MFG3)에 의해서 제어되는 드레인-소스 전류(I_bias)를 가지며, 이는 후술되는 프로세스에 의해서 그 부동 게이트(F3)에서 저장된 전하에 의해서 프로그래밍되는 전류를 갖는 일정한 전류 싱크(sink)로서 작용한다. 제 2 MOSFET(M2)는 출력 전압(V_out)이 나타나는 부동 게이트 MOSFET 드레인(D3) 및 제 1 MOSFET 소스(S1) 사이를 격리시키는데, 이는 I_bias에 영향을 주는 V_out에 변화를 가져온다.

도 1에 도시된 소스 추종기 회로는 부동 게이트(F3)에서 전하를 조절함으로로써 트리밍되며, 부동 게이트 전하의 변경은 MOSFET(MFG3)의 임계 전압을 변경하고 I_bias를 예상되는 응용에 적당한 레벨로 트리밍하는데, 예를 들어, 입력 신호 V_in에 바람직하지 않은 기여를 제거하거나 어레이 내에서 상이한 소스 추종기 회로의 특성들 사이에서 변동을 제거하는 응용이 있다.

본 발명은 상기 부동-게이트 소자를 소스-추종기 및 그 결합된 회로에 접속시키는 다른 방법을 예시하기 위해 전자 카메라에서 사용하는 것과 관련하여 기술된다.

CCD에 기초한 센서는 보통은 전자 카메라 시장을 지배하고 있다. 그러나, 그것들은 종래의 CMOS 칩보다 제조 및 시스템으로 통합하는데 비싸다. 그 결과는 이러한 카메라 비용에 민감한 소비자 시장에서 사용을 어렵게 한다. 그러므로 표준 소비자 PC와 통합될 수 있는 공급가능한 가시 대역 카메라를 개발하는데 상당한 상업적인 관심을 갖게 되었다. 게다가, 이러한 카메라는 디지털 정지 및 비디오 카메라와 같은 제품의 범위에서 채용되게 되었다.

더 최근에는 선형으로 응답함으로써 CCD 카메라를 직접 교체하는 카메라 개발이 진행되고 있다. 그러나, 적어도 하나의 회사가 랜덤하게 어드레스가능하며, 비-통합 카메라를 개발하기 위한 피할 수 없는 욕구의 결과에 부응하여 대수적으로 응답하는 CMOS 카메라를 개발하였다.

이러한 카메라는 도 2에 도시된 것과 같이, 이차원의 어드레스가능한 센서(10)의 어레이를 포함한다. 비트 라인(2-1, 2-2, 등)은 각각의 센서(10)의 컬럼과 결합되며 로우-인에이블 라인(3-1, 3-2, 등)은 각각의 센서(1)의 로우와 결합된다. 각각의 비트 라인으로부터의 출력은 각각의 증폭기(4-1, 4-2, 등)에서 증폭되는데, 컬럼 디코드 멀티플렉서(5)의 한 입력으로 통과하여 전체 컬럼이 어떤 한 순간에 어들레스되기 전에 증폭된다. 로우 디코드 회로(6)는 그 출력을 그 각각의 비트 라인(2-1, 2-2 등)에 배치하기 위한 선택된 로우에서 모든 센서(1)를 스위칭하도록 동작된다. 멀티플렉서(5)는 개별적으로 컬럼을 어드레스하며, 이러한 방식으로, 개별 센서로부터의 출력이 선택될 수 있다. 동작시, 개별 센서는 또 다른 종래의 처리에 따르는 멀티플렉서(5)의 출력에서 합성 영상 신호를 얻기 위해 종래의 방식으로 스캔될 수 있다.

도 2의 확대도에서 개략적으로 도시된 것과 같이, 각각의 센서(1)는 광 감지 CMOS 소자(7)를 포함하는데, 예를 들어, 포토다이오드 또는 포토트랜지스터 및 버퍼(8)를 포함한다. 도 2의 공지된 어레이에서 사용된 것과 같이, 모든 종래 기술 화소 회로는 도 3에 도시되며, 소스(S21), 게이트(G21), 및 드레인(D21)을 갖는, n-채널 MOSFET 부하 트랜지스터(M21)와 직렬인 포토다이오드(D21)를 포함한다. 고정된 바이어스 전압 V_bias는 게이트(G21)에 인가된다. 포토다이오드(D21)는 소스(S21)에서 출력 전압 V_x을 발생함으로써 발생되는 방사에 응답하며, 이는 소스-추종기로서 접속되는 n-채널 MOSFET(M22)의 입력 게이트(G22)에 인가된다. MOSFET(M22)는 n-채널 MOSFET 스위치(M23)를 통해서 각각의 비트 라인(2)(도 2의 2-1,2-2, 등)에 접속된 소스(S22)(여기서 소스-추종기 출력이 나타난다)를 갖는다. MOSFET 스위치(M23)는 게이트(G23)에 인가된 신호에 의해서 각각의 로우-인에이블 라인(3)(도 2의 3-1, 3-2 등)으로부터 스위치된다.

동작시, 화살표로 표시된 방사는 포토다이오드(D21) 상에 떨어지며, 이는 출력 광-전류 I_photo를 발생함으로써 응답하며, 이 전류는 공지된 게이트 전압 V_bias인 부하 트랜지스터(M21)의 소스로부터 공급된다. 전형적인 광-전류가 1 마이크로-앰프(micro-amp) 이하이므로, 부하 트랜지스터(M21)는 다음의 전류-전압 관계로 서브-임계 영역에서 동작한다.

여기서 I_ds는 드레인-소스 전류, V_gs는 게이트-소스 전압, U_T= kT/q 및 I₀및 n은 소자 파라메터이다. 이 회로에서 게이트 전압은 일정하게 유지되며, 결국 소스 전압은 입력 전류의 변화에 대응한다. 출력 특성은 V_gs= V_bias- V_x을 대입하므로써 결정되며 따라서 다음과 같다.

화소 회로내의 전류 흐름은 광센서의 어레이로부터 데이터를 판독하기 위해 사용되는 각각의 공통 출력 라인(2-1, 2-2, 등)과 결합된 큰 캐패시턴스에 직접 인가될 때 유용한 신호를 제공하기에는 너무 작다. 소스 추종기 MOSFET(M22)는 공통 출력 라인으로부터 화소 회로를 버퍼하여 유용한 출력 신호 레벨이 발생되게 한다.

이상적으로, 소스-추종기는 출력 라인 전압이 선형적으로 화소 출력 전압 V_x에서 종속되게 한다. 그렇다면, 대수적 응답을 주는 것은 서브-임계 부하(M21)이다. 트랜지스터(M21)가 서브-임계치에 유지되도록 지정될 수 있으며 한편 광-전류가 크기의 6차로 변동되므로, 화소 회로는 발생 방사 밀도의 넓은 동적 범위에서 대수가 될 수 있다. 외부 장면을 화상화하는데 적합한 대수적 검출기를 만드는 것은 이 매우 넓은 동적 범위이다.

게다가, 대수적으로 응답하는 검출기는 실리콘 망막 회로의 핵심 부품이다. 실리콘 망막이 주로 포유류 망막의 기능으로 연구하도록 설계되었지만, 실험에 의하면 대수적 응답이 매우 신뢰성있는 물체의 인식에 대해 비평적인 것으로 나타났다.

이러한 형태의 대수적 카메라는 여러가지 잠재적인 장점이 있지만, 그것은 한가지 큰 단점을 가지고 있다. 상이한 화소 내의 동작 소자 간의 다양성은 화소 응답에서 랜덤한 변동을 가져온다. 전형적인 피크-투-피크 변동(고정된 패턴 잡음)은 수십 광 밀도에 대해 감도가 40㎷ 내지 50㎷인 센서에 대해 100㎷ 및 120㎷ 사이가 된다고 일컬어 진다. 이것은 고정된 패턴 잡음이 포토다이오드(D21)에 입사되는 광속에서 크기 변화가 2차와 같아진다는 것을 의미한다. 그러므로 이러한 랜덤한 변동은 장면에서 대조를 불명료하게 하며 장면의 화상을 꾸미는데 요구되는 출력 동적 영역을 상당히 증가시킨다.

선형 CMOS 검출기 어레이가 동일하게 화소 사이의 변동 문제를 갖는다 할지라도, 상관된 더블 샘플링으로 공지된 기술이 시준을 수행하기 위해 채용될 수 있다. 이것은 대수 화소 회로로는 불가능하다. 고려된 한가지 방법은 화소들 사이의 변동에 대해 보상하는 소스-추종기 소자에서 임계 전압 이동을 야기하는 것을 포함한다(엔.리퀴어 및 비.디에릭스(N. Ricquier and B. Dierickx)의 1995년, CCD 및 고급 화상 센서에 관한 IEEE 워크샵, "온-칩 불균일 수정의 능동 화소 CMOS 화상 센서(Active pixel CMOS image sensor with on-chip non-uniformity correction)" 참조). 2.4 미크론 프로세스에서 그것들은 테스트 칩으로 사용되었으며, 임계 전압 이동은 소스-추종기 소자를 손상시키므로서 야기되었다. 소정의 기능성이 전시될 수 있지만, 프로세스는 상업적으로 응용하기에는 너무 느렸다. 실제로, 화소 사이의 변동에 대한 수정은 카메라 외부에서 수행되거나 또는 수정될 수 있는 선형 응답으로 센서를 제조하기 위해 화소를 변화시킴으로써 수행된다. 첫번째 방법은 카메라의 비용을 증가시키는 한편, 두번째 방법은 높은 동적 영역 및 거친 물체 인식을 얻는데 대수적인 응답을 망치게 된다.

도 4를 참조하면, 도 2의 어레이로 사용하기 위해 도 3의 회로에 대한 대안이 도시되었다. 도 4의 회로에서, 포토다이오드(D21)는 전류 I_photo의 일반화된 광 감지 소스의 형태로 광센서(P40)로 대치되었으며 MOSFET(M21)은 부동 게이트(F41)를 갖는 p-채널 부동 게이트 MOSFET(MFG41)에 의해 대치되었다. 도 3 및 도 4는 또한 비슷하며, 그 안의 등가 요소는 참조 번호 20을 대치하여 40으로 매겨진다(예를 들어, M42/M22). 그러므로 도 4는 MOSFET 스위치(M43)와 직렬로 MOSFET 소스-추종기(M42)를 포함하며, 후자는 소스 추종기 출력을 출력 라인(2)에 스위치시키는데 사용된다. 부동 게이트 MOSFET(MFG41)는 2개의 결과를 제공한다. 즉, 첫째로, 광센서(P40)에 조사되는 주어진 방사 강도에 응답하여 선정된 출력 신호를 획득하기 위해 그 부동 게이트(F41)에 전하를 공급함으로써 프로그래밍될수 있으며, 이는 예로서 동일 입사 방사 강도에 동일 응답을 제공하기 위해 어레이 내의 모든 화소 소스 추종기 회로가 프로그래밍되게 한다. 또한 상이한 회로와 관련된 광센서의 서로 다른 응답 특성 또는 그 대신에 회로 자체의 특성들 사이의 변동으로부터 발생되는 고정된 패턴 잡음을 제거하기 위해 사용될 수 있다.

부동 게이트 MOSFET(MFG41)로 MOSFET(M21)를 대치하는 제 2 결과는 소자 형태의 변화와 관련하여 발생되며, 이는 부동 게이트(F41)의 전위가 광전류가 흐르도록 변화되어야 한다는 것이다. 부동 게이트 전위를 변화시키는 메카니즘은 모든 MOSFET 내에서 존재하는 드레인 및 게이트 사이의 작은 기생 결합 용량, C_para이다. 소스 추종기 트랜지스터(M42)의 게이트상의 전위 V_x의 변화 ΔV_x에 대해, 부동 게이트 전위 ΔV_fg는,

여기서 C_TOT는 부동 게이트(F42)와 관련된 전체 용량으로서, 부동 게이트 및 소스, 드레인, 제어 게이트, 전하 주입기 및 기판 사이의 기여를 포함한다.

부동 게이트와 같은 높은 임피던스 노드의 문제중 하나는, 모든 화소에 공급되는 디지털 선택 신호와 같은 일시적인 신호에 용량성으로 결합될 수 있다는 것이다. 이것의 효과는 일정한 전압에서 유지되는 특성을 이용하여 이러한 일시적인 신호로부터 부동 게이트를 차폐시키므로서 최소화될 수 있다. 예를 들어, 부동 게이트 소자는 부가적으로, 외부 접점을 갖는 제어 게이트를 포함할 수 있으며, 이 접점은 접지로 또는 일부 다른 적당한 전위로 유지될 수 있다. 이는 부동 게이트를 차폐시키기 위한 것이다. 또한, 선택 신호와 같은 예측가능한 과도현상에 대해, 판독 동작은 교란이 각 화소에서 동일하도록 하나의 시도에서 과도현상에 위상고정될 수 있다.

도 1 및 도 4에서 부동 게이트들(F3, F41)로 전하를 유도하기 위한 절차가 후술된다.

도 1 및 도 4에 도시된 바와같은 회로의 제작 직후에, 각각의 MOSFET 부동 게이트 F3 또는 F31은 임의의 전하를 저장하고 따라서 임의의 전압이 된다. 어떤 프로그래밍이 수행되기 전에 부동 게이트는 바람직하게는 비교적 공지된 초기 조건으로 방전된다. 예를 들어, 종래 기술에서 알 수 있드시, 부동 게이트(F3)를 MOSFET의 제어 게이트(G3)와 같은 바이어스가능한 회로 소자로부터 절연시키는 층의 전도를 야기시키기 위해 자외선 방사가 사용될 수 있으며, 이는 전자를 후자의 전압으로 이동시킨다. 그러므로 부동 게이트는 자외선 방사로 노출시키므로서 초기화될 수 있다. 대부분의 카메라 칩은 금속 층으로 차폐되어 있으므로 절연층을 조사하기 위해 방사를 액세스하기 위한 층을 통해서 홀 또는 윈도우가 요구된다.

도 5를 참조하면, 본 발명의 일 실시예가 도시되는데 50으로 표시된 화소 회로로 도시된다. 회로(50)는 도 4와 유사한 원리 즉, 한정된 조사 조건에 대한 입력 회로 노드에서 전류가 미리 설정되도록 한다는 면에서 유사한 원리로 구성된다. 상기 실시예는 화살표(52)로 표시된 방사로 조사된 npn 포토트랜지스터(PT51)를 포함하는 입력 회로부를 포함하며, 소스(S53), 부동 게이트(F53), 제어 게이트(G53), 전하 주입기(I53) 및 드레인(D53)을 갖는 부동 게이트 MOSFET(MFG53)와 직렬로 접속된다. 소스(S53)은 접지되며, 제어 게이트(G53) 및 드레인(D53)은 라인(L53)에 의해서 서로 접속되며, 게이트(G53) 및 드레인(D53)은 포토트랜지스터 이미터(PC51)에 접속된다.

또한, 회로(50)는 소스(S54), 게이트(G54) 및 드레인(D54)을 갖는 p-채널 MOSFET 소스 추종기(M54)를 포함하는 입력 회로부를 구비하며, 게이트(G54)는 부동 게이트 MOSFET의 드레인(D53)에 접속되며, 드레인(D54)은 접지되며, 소스(S54)는 소스 추종기(M54)와 직렬접속되는 MOSFET 스위치(M55)에 접속된다. 스위치(M55)는 그 게이트(G55)상에서 신호에 의해서 작동되며 이는 소스 추종기 출력 신호가 출력 라인(56)에 스위치되게 한다.

회로(50)의 동작 모드는 다음과 같다. 포토트랜지스터(PT51)에서 조사되는 방사는 광전류 I_photo가 그 콜렉터 전류로서 흐르게 하며 또한 부동 게이트 MOSFET(MFG53)에서 후자의 드레인-소스 전류로서 흐르게 한다. 조사되는 방사 강도의 특정 값에 대해, 부동 게이트 MOSFET 드레인(D53)의 전압 크기는 MOSFET 채널 전도도에 의해서 제어되며, 또한 부동 게이트(F53) 상의 변화에 의해서 제어된다. 그러므로 부동 게이트 전하는 트리밍되어 포토트랜지스터(PT51) 상에 조사되는 미리 장치된 방사 강도가 부동 게이트 MOSFET 드레인(D53)에서 미리 결정된 전압으로 상승하게 한다. 회로(50)는 전압을 그 게이트(G55)에 인가하는 것에 응답하여 스위치(M55)의 동작에 의해서 스위치 온되며, 드레인 전류는 소스 추종기 MOSFET(M54)에서 흐르게되며, 부동 게이트 MOSFET(MFG53)의 드레인(D53)의 전압이 소스 추종기(M54)를 통해서 회로 출력 라인(56)으로 스위치된다.

회로(50)는, 제어 게이트(G53) 및 드레인(D53) 사이의 접속(L53)의 삽입과 더불어서, 부동 게이트 및 소스 추종기 MOSFET(MFG53, M54)의 채널 극성이 역이 된 것으로서 도 4의 회로와 동일하다. 이 접속은 수학식 3이 인용하는, 부동 게이트(F53) 및 드레인(D53) 사이의 커패시턴스 C_para와 병렬로 제어 게이트(G53) 및 부동 게이트(F53) 사이의 커패시턴스 C_cgfg를 와이어링하는 효과를 갖는다. 변화 ΔV_x에 대해, 소스 추종기 트랜지스터(M65)의 게이트 전위 V_x에서, 부동 게이트(F53)의 전위 ΔV_fg에서 변화는 C_para를 (C_cgfg÷ C_para)로 대치하기 위해 수학식 3을 수정함으로써 다음과 같이 주어진다.

여기서 C_TOT는 부동 게이트(F53)와 관련된 전체 용량으로서, 부동 게이트 및 소스, 드레인, 제어 게이트, 주입기 및 기판 사이의 기여를 포함한다. 수학식 4는 부동 게이트(F53)의 전위를 변경시키기 위한 메카니즘이 드레인(D53) 및 양 게이트(G53, F53) 사이의 결합 용량 C_cgfg÷ C_para의 합이된다. 감도를 극대화하기 위해, 즉, 광전류의 변화에 응답하여 출력 전압의 변화를 극대화하기 위해, 이 결합은 가능한 작게 되어야 한다.

도 6을 참조하면, 60으로 표시된 화소 회로의 형태로 본 발명의 또 다른 실시예가 도시된다. 도 1의 회로에서와 같이, 회로(60)는 전류가 출력 회로 노드에서 미리 설정되게 한다. 그것은 조사되는 방사(62)를 수신하는 npn 포토트랜지스터(PT61)을 포함하는 입력 회로부를 가지며, 각각 소스(S63/S64), 게이트(G63/G64) 및 드레인(D63/D64)을 갖는 제 1 및 제 2 n-채널 MOSFET(M63, M64)와 직렬로 접속된 이미터(PC61)를 갖는다. 그와같은 것이 충분하다 할지라도, 이러한 두개의 MOSFET는 직렬로 사용되어 포토트랜지스터(PT61)로부터의 출력 신호를 접지 이상의 편리한 레벨로 상승시킨다. 제 1 드레인(D63)은 이미터(PC61)에 그리고 게이트(G63)에 접속되며, 제 2 드레인(D64)은 제 2 게이트(G64)에 그리고 제 1 소스(S63)에 접속되며 제 2 소스(S64)는 접지된다.

또한 회로(60)는 소스(S65), 게이트(G65) 및 드레인(D65)을 갖는 p-채널 MOSFET 소스 추종기(M65)를 포함하는 출력 회로부를 포함하며, 게이트(G65)는 포토트랜지스터 이미터(PC61)에 접속되며 제 1 MOSFET의 드레인(D63)에 접속되며, 드레인(D65)은 접지되며, 소스(S65)는 소스 추종기 M65에 직렬접속되는 p-채널 MOSFET 스위치(M66)에 접속된다. 스위치(M66)는 게이트(G66)를 가지며, 부동 게이트(F67), 제어 게이트(G67) 및 전하 주입기(I67)를 갖는 p-채널 부동 게이트 MOSFET(MFG67)와 직렬로 접속되며, 원(UV67)은 중첩 층(미도시)에서 윈도우를 개략적으로 표시하며 이를 통해서 자외선 광이 부동 게이트(F67) 및 전하 주입기(I67) 사이의 절연체(미도시)에 인가될 수 있으며 이는 부동 게이트가 충전되게 하는 것들 사이에서 전도를 야기시킨다. 스위치(M66) 및 MOSFET(MFG67)는 공통 선택 라인(68)에 의해서 게이트(G66) 및 제어 게이트(G67)에 인가되는 "선택" 전압에 의해 동작 및 비동작된다. 출력 신호는 출력 라인(69)상에서 나타난다.

회로(60)의 동작은 다음과 같다. 조사가 없을 때, 포토트랜지스터(PT61)는 작은 암 전류를 전달한다. 포토트랜지스터(PT61) 상에 조사되는 방사는 더 큰 광전류 I_photo가 그 콜렉터 전류로서 흐르게 하며 제 1 및 제 2 MOSFET(M63, M64)에서는 그 공통 드레인 소스 전류로서 흐르게 한다. 결국, 광 전압은 제 1 드레인(D63) 및 소스 추종기 게이트(G65)에서 나타난다. 선택 신호가 하이(5 볼트)일 때 스위치(M66) 및 MOSFET(MFG67)은 스위치 오프된다. 선택 신호가 제로로 되면(제로 볼트), 스위치(M66) 및 MOSFET(MFG67)은 스위치 온되어 전류가 소스 추종기(M65), 스위치(M66) 및 부동 게이트 MOSFET(MFG67)의 드레인 소스 전류로서 광전압에 응답하여 흐르게 한다. 특정 입사 방사 강도 및 관련된 광 전압 값에 대해, 이러한 드레인-소스 전류의 크기는 부동 게이트 MOSFET(MFG67)의 채널 전도도에 의해서 제어되며, 따라서 부동 게이트(F67) 상의 변화에 의해서 제어된다. 부동 게이트 전하는 후술되드시 주입기(167)을 이용함으로써 트리밍되는데, 전하는 트리밍되어 게이트(G66) 및 제어 게이트(G67)가 동작될 때, 포토트랜지스터(PT61) 상에 조사되는 미리 결정된 방사 강도가 소스(S65)에서 미리 결정된 소스 추종기 출력 전압을 상승시키며, 이 전압은 출력 라인(69)으로 통과한다. 이러한 방식으로 회로의 어레이 참여자 모두는 같은 특성을 갖도록 트리밍될 수 있다. 하나의 어레이에서, 회로(60)는 선택 전압(제어 게이트 전압)을 후술되드시 높은 전압으로 상승시키므로써 다른 회로의 프로그래밍에 무감하게된다.

도 7을 참조하면, 70으로 표시된 회로를 포함하는 포함하는 본 발명의 또 다른 실시예가 도시된다. 그것은 도 1에 도시된 것과 동일한 종류, 즉, 전류가 출력 회로 노드에서 미리 설정되게 한다. 그것은 소스 S71, 게이트 G71 및 드레인 D71을 갖는 n-채널 MOSFET 소스 추종기(M71)를 포함하며, 소스(S71)는 n-채널 MOSFET 스위치(M73)를 통해서 n-채널 부동 게이트 MOSFET(MFG72)와 직렬로 접속된다. MOSFET(MFG72, M73)은 각각 소스(S72/S73), 제어 게이트(G72/G73) 및 드레인(D72/D73)을 가지며, 전자는 그 제어 게이트(G72)에 더해서 주입기 입력(I72) 및 제어 입력(C72)을 갖는다. 스위치(M73)는 부동 게이트 MOSFET(MFG72)의 같은 입력(C72)에 접속된 제어 입력(C73)을 가지며, 이 둘은 선택 신호 소스(미도시)에 접속된다. 회로는 스위치 소스(S73) 및 부동 게이트 MOSFET 드레인(D72)에 접속된 출력 라인(74)을 갖는다.

회로(70)는 다음과 같이 동작한다. 부동 게이트 MOSFET(MFG72)는 스위치(M73)가 온(선택 전압 하이)으로 유지될 때 소스 추종기(M71)에 대해 가변 전류 소스로 작용한다. 소스 추종기(M71)의 드레인 소스 전류는 주입기(172)에 의해서 미리 설정되며, 이는 요구된 전류 값이 소스 추종기 게이트(G71)에 인가된 미리 배치된 입력 전압 V_in에 도달할 때까지 부동 게이트(F72)로 전하를 유도하는 데 사용된다. 전류(70)가 어레이에 참여하며, 프로그램되었으면, 선택 전압(제어 게이트 풀업 전압)을 후술될 높은 값(5 볼트 이상)으로 상승시킴으로서 다른 회로의 프로그래밍을 감지하지 않게 된다.

도 8을 참조하면, 본 발명의 또 다른 회로가 도시되며 이는 80으로 표시된다. 이는 도 7에 도시된 것과 같은 종류로서, 출력 전류가 미리 설정되게 하며, 또한 그러한 회로의 다수의 어레이로서 트리밍의 편리를 위해 설계된다. 상기 회로는 제 1 MOSFET(M81), 소스 추종기로서 접속되며 소스(S81), 게이트(G82) 및 드레인(D81)을 포함하는 n-채널 소자를 포함하며, 소스(S81)는 제 2 MOSFET(MFG82)와 직렬로 접속되며, n-채널 부동 게이트 소자는 소스(S82), 드레인(D82)을 가지며, 부동 게이트(F82)는 주입기(I82)와 접속되며, 제어 게이트(G82)는 입력(C82)과 접속된다. 제 2 MOSFET 게이트는 출력 라인(83)에 접속되며 또한 제 1 스위치(M84)를 통해서 전압 V_high에 접속되며, p-채널 MOSFET는 게이트(G84)에 접속되며, 2μm(최소특성 크기)의 CMOS 기술에서, V_high는 적어도 7V 내지 8V의 범위이며, 바람직하게는 회로(80)가 손상없이 허용되는 정도가 된다. 이러한 전압은 더 작은 규격에 대해 회로 손상을 피하기에는 너무 높은데, 예를 들어 V_DD가 3.3 이하인 서브-미크론 프로세스에는 너무 높으며, 적당한 전압을 결정하는데 간단한 검사가 수행될 필요가 있는데, 즉, 다수의 회로를 생산하rh, 전압 범위를 적용하며, 손상이 발생되는 전압을 판단하는 것이다. 제 2 스위치(M85), 게이트(G85)를 갖는 n-채널 MOSFET는 제 2 MOSFET 게이트(G82) 및 그 드레인(D82) 사이에 접속된다. 스위치 게이트(G84, G85)는 선택 전압이 인가될 수 있는 단자(T86)에 접속된다.

정상 동작 모드에서, 회로(80)는 소스 추종기로서 작용하며, 부동 게이트 MOSFET(MFG82)는 소스 추종기 MOSFET(M81)에대한 가변 전류 소스로서 작용한다. 이 모드에서 단자(T86)의 V_select는 높은 전위(5V)로 설정되며, 이는 제 1 스위치(M84)를 오프로 유지하고 제 2 스위치(M85)를 온으로 유지하며, 이것은 V_high를 제 2 게이트(G82)로부터 격리시키며 제 2 게이트 및 드레인(G82/D82)을 함께 접속한다. 또한 회로(80)는 이 모드에서 프로그램되거나 트리밍되고, 소스 추종기(M81)의 드레인-소스는 주입기(I82)에 의해 미리 설정되며, 프로그래밍 전압 V_prog가 부동 게이트(F82)로 전하를 유도하기 위해 주입기에 인가되며, 출력 전압의 요구된 값이 제 1 MOSFET 게이트(G81)에 인가된 미리 배치된 입력 전압 V_in에 대해 부동 게이트 MOSFET 드레인(D82)에서 (그리고 스위치(M85)를 통해서 83에서) 나타날 때까지 이러한 방식으로 전하가 유도된다.

하나의 어레이에서 단일 회로를 트리밍하거나 프로그램하는 것이 요구될 때, 그것들이 모두 공통 프로그래밍 전압 소스에 접속되면 상기 어레이내의 다른 회로가 영향을 받지 않거나 또는 "감지되지 않도록" 하는 것이 필요하며, 이것은 단자(T86)에서 V_select를 낮은 전위(0V)로 설정함으로써 선택해제 모드에서 회로(80)에서 수행된다. 이것은 출력 라인(83)으로부터 소스 추종기(M81/MFG82)를 격리시키며, V_high를 제 2 게이트(G82)에 접속시키며, 상기 기술된 것과 같이, V_high가 2μm CMOS 구조에 대해 7V 내지 8V이거나, 또는 회로가 손상없이 견딜 수 있는 크기이다. 선택 해제 모드에서 부동 게이트 전하는 V_prog를 인가함으로써 대체로 영향을 받지 않으며, 실용적인 목적으로 회로(80)는 V_prog의 동일 소스에 접속되며 모드를 선택하기 위해 스위치되는 어레이의 또 다른 회로에서 계속될 수 있는 프로그래밍 또는 트리밍을 감지하지 못한다.

화상 시스템에서 트리밍이 가능한 화소를 제공하기 위해 소스 추종기 버퍼 회로를 프로그래밍하는 방법이 도 6의 회로(60)를 한번 이상 참조하여 설명된다. 회로(60)의 어레이가 제조될 때, 각각의 부동 게이트(F67)는 그것에 포획된 미지의 전하량을 가지며, 따라서 부동 게이트 전위는 알려지지 않는다. 프로그래밍 계획 내의 제 1 단계는 고정된 전하를 제거하기 위한 거친 조절이며, 바람직하게는 주입기(167)의 노화를 최소화한다. 자외선(UV)광이 부동 게이트(F67) 및 주입기(I67) 사이에 윈도우(UV67)에 인가되어 그것들 사이를 도전시키며, 한 주기동안(아마도 수 시간) 고정된 전하가 누설되어 부동 게이트(F67)가 주입기(I67)와 같은 전위에서 종료된다. 대안으로, 부동 게이트 및 제어 게이트 사이의 절연물에 UV 광이 인가되도록 허용하는 유사한 윈도우를 갖는 회로는 부동 게이트가 주입기의 노화 없이도 제어 게이트 전위에 도달하도록 한다.

대안으로, 부동 게이트 전위는 주입기(I67)를 이용하여 그 정확한 값에 근사하도록 대충 조절될 수 있다. 화상 시스템에서, 수천개의 트리밍 화소가 있으며, 모두는 서로 수십 밀리볼트내에서 최종 부동 게이트 전압을 가지며, 모두는 통합 제조 프로세스에 의해서 그 소정의 값 이하로 영점 수 볼트로 초기화된다(및/또는 UV 초기화). 각각의 소자를 개별적으로 프로그래밍하는 것이 시간이 들지만 가능하다. 대신에, 모든 부동 게이트는 대강 먼저 프로그래밍된다.

매우 낮은 전압(2μm에 대해 14볼트)이 주입기(I67)로 인가된다. 초기에 부동 게이트(F67)가 0V이면, 자외선 소거기가 사용되었을 때 흔히 나타나듯이, 이러한 게이트 및 주입기(I67) 사이에 14V의 효율적인 프로그래밍 전압 ΔV_inj가 나타난다. 초기에 부동 게이트 F67가 전압 V_fg에 놓이면, 효율적인 프로그래밍 전압 ΔV_inj는 (14V - V_fg)이다. 프로그래밍 전압은 포울러-노드하임 터널링, 즉, 부동 게이트 F67로 전자 터널을 야기시키며, 부동 게이트 전위 상승은 ΔV_inj를 감소시킨다. 포울러-노드하임 터널링이 프로그래밍 전압을 지수적으로 감지하므로, 터널링은 급격히 적어지며 프로그래밍이 스스로 제한된다. 초기의 프로그래밍 전압이 선택되어 프로그래밍은 가장 큰 예측 필드-인헨스먼트(즉, 가장빠르게 예상된 프로그래밍 속도) 및 가장 낮게 예상된 소정의 트리밍된 부동 게이트 전압의 최악의 경우의 조합에 대해도 적당한 에러 마진을 자기 제한한다.

이러한 계획은, 자기 제한으로 인해서, 프로그래밍을 스톱시킬 것인지에 대해 결정하는데 피드백이 필요없다는 장점을 갖는다. 그러므로 높은 주입기 전압의 펄스를 사용할 필요가 없다. 왜냐하면 프로그래밍을 스톱시킬 것인지에 대해 각각의 펄스 사이에 결정이 내려질 필요가 없기 때문이다. 대신에, 펄스 사이에 프로그래밍에 대한 정지가 없으므로 더 빠른 일정한 주입기 전압이 사용된다.

최종 프로그래밍 동작에서, 각각의 회로(60)는 개별적으로 미세하게 조정되거나 또는 트리밍되는데, 어레이 내의 다른 것과는 별개로 수행되며, 따라서 선택해제되어야 하며 그로인해서 이들은 프로그램되지 않는다. 선택해제는 도 8을 참조하여 설명된 바와같은 회로에 의해서 수행된다. 국제출원 PCT/GB95/00741 공개번호 WO 95/30963에 대응하는 유럽특허 EP 0758467에 기술된 것과 같이, 미세 트리밍은 출력이 정확할 때 종료되는 프로그래밍을 갖는 피드백 루프에서 수행되어야 한다.

부동 게이트 전위를 미세하게 트리밍하기 위해 펄스를 사용하는 것은 공지된 것으로서, 상기 기술된 EP 0758467에는 수백 개의 펄스가 하나의 특정 회로를 트리밍하는데 사용되었다. 그러나, 본 발명의 목적에 대한 조사에서 이것이 불리함을 알게 되었다. 왜냐하면 알려지지 않은 종류의 붕괘 전하 캐리어 트랩, 인터페이스 상태 또는 표면 상태를 서서히 동작시키는 것 같기 때문이며, 관측되는 효과는 외견상 부동 게이트 전위가 수 분내지 수 시간 이상 릴렉스 되거나 표유한다는 것이다. 그럼에도 불구하고 부동 게이트 전위의 최종 프로그램된 값은 펄스의 프로그래밍 순서의 종료 후 수분 또는 수시간 까지 획득되지 않는다.

본 발명의 또 다른 특징에 따라서, 놀랍게도 긴 지속 시간(1초 미만)의 몇 개의 펄스(100개 미만)을 이용하는 것은, 즉 의사 연속 전압에서는, 느리게 붕괘하는 전하 캐리어 트랩에서 덜 동작하는 경향이 있는 것으로 나타나며, 부동 게이트 전위는 프로그래밍의 종료 후에 훨씬 덜 드리프팅하는 경향이 나타난다. 결국, 프로그래밍 동작은 가속된다.

그러므로 최종 프로그래밍은 바람직하게는 의사 연속 전압을 이용하여 수행된다. 측정 장치와 관련된 큰 캐패시턴스를 구동하기 위해 요구되는 소스 추종기 M65를 회피하기 위해, 회로(60)의 출력(69)은 의도된 종료점 전압에서 유지된다. 회로(60)는 소스-추종기 출력 전류가 제로가 될 때까지 부동 게이트 MOSFET(MFG67)의 주입기(I67)에 전압을 인가함으로써 프로그램되며, 이는 MOSFET(M65)가 소정의 출력을 주는 인가된 입력(예를 들어, 균일한 광 소스)와 평형을 이룬다. 프로그램하는 동안 이 출력 전압은 최종 트리밍된 출력 전압보다 낮다. 왜냐하면 주입기 전위가 프로그래밍 동안 부동 게이트에 결합되기 때문이다. 상기 기술된 EP 07658367에 기술된 바와 유사하게, 프로그래밍 동안 동일 목표 전압을 소정의 트리밍된 출력 전압에 등화시키기 위해는 간단한 피드백 루프가 필요하다.

프로그래밍 동안 출력 전압이 V_op가 되면, 최종 트리밍된 출력 전압은 V_t, 및 V_t- V_op이며, 에러 전압은,

여기서 C_inj는 부동 게이트(F67) 및 주입기(I67) 사이의 캐패시턴스이며, C_TOT는 전체 부동 게이트 캐패시턴스이다.

그러므로 에러 전압 δV는 공지된 주입기 전압 V_inj상에서 종속되고, 결합 비에 종속되며, 비가 사실상 소자간에 약간 변동된다 할지라도 그러하다. 제 1 근사치로 한번 유도 또는 계산되며 칩 상에서 모든 부동 게이트는 동일 커플링 비를 갖는 것으로 추정된다.

상기 커플링 비는 알려진 V_inj가 적용되며 제거될 때 출력 노드 전압이얼마나 이동하는지를 관측함으로써 실험적으로 결정될 수 있다. V_inj는 바람직하게는 부동 게이트(F67)를 무심코 프로그래밍하는 것을 방지하기 위해 상당히 낮다(예를 들어, 5V).

대안으로,는 회로(60)에서 모든 관련된 캐패시턴스 값을 감산하며 이러한 추출된 값으로부터 δV를 계산함으로써 획득된다.

δV는 회로(60)를 프로그래밍하면서 설명된다. 모의는 어떤 출력이 알려진 δV에 대해 예상되는지를 표시할 수 있으며, 프로그래밍은 이러한 타겟 전류를 최종 점으로서 진행시킨다. 주입기 전압이 제거될 때, 부동 게이트는 그 교정 전위이거나 또는 그에 근접해야 하며 출력 전류는 제로에 매우 근접해야 한다.

선택된 MOSFET MFG67의 부동 게이트 전압이 증가함에 따라서, V_inj가 일정하게 유지되면 ΔV_inj가 감소되며 프로그래밍 속도는 지수적으로 떨어지게 된다. 그러므로 일정한 ΔV_inj을 유지하며 따라서 일정한 프로그래밍 속도를 유지하기 위해 V_inj를 점진적으로 증가시키는 것이 더욱 바람직하다. 사실상 이것은 펄스드 프로그래밍 스케임이 사용되어야 한다 할지라도 바람직하며, 그렇지 않으면 수렴하는데 더 시간이 걸리는 소자는 이미 수렴된 것보다 더 작은 ΔV_inj값을 가지며 따라서 그 요구된 최종 점에 도달하는데 더 시간이 걸리게된다.

이상적으로, 각각의 회로(60)는 동일 최종 주입기 전압(즉, 프로그래밍에 마지막 몇 밀리볼트 동안 사용되는 전압)을 이용하여 프로그램되어야 한다. 이것은 주입기 전압이 부동 게이트를 통해서 결합되어, 그 전위를 변경시키기 때문이다. 따라서 2개의 소자간의 주입기 전압의 차는 프로그래밍 동안 상이한 부동 게이트 전압을 야기시키며 따라서 주입기 전압이 제거된 후에 프로그램된 부동 게이트 전압에서 차를 야기시킨다.

동일 주입기 전압이 사용된다 할지라도, 상이한 주입기 크기로 인해서 동일한 차가 생기게 된다. 따라서 최대의 트리밍 정밀도를 위해 마지막 수 밀리볼트는 바람직하게는 요구된 출력 전압을 조정하기 위해 피드백 루프에서 수행된다. 이것은 펄스 사용에 대응하지만, 그것들은 매우 적으며(예를 들어 겨우 24) 긴 지속시간(인가된 주입기 전압의 크기에 다라서, 수초 내지 수십 초 동안)이다. 정상 상태에서 지속시간이 적어도 1초인 일백개 이하의 펄스가 있다.

이미 언급된 것과 같이, 회로(60)의 어레이를 프로그래밍하기 위해 그 요구된 출력으로 이미 트리밍된 그 소자를 선택해제하는 것이 필요하다. 하나의 선택 사항은 도 8의 회로를 사용하거나, 또는 그 대신에 제어 게이트 G67을 높은 전압으로, 즉, 후술되듯이 회로의 공급 전압 V_DD으로 또는 그보다 더 높게 끌어 올리는 것이다(게이트(G67)는 프로그래밍을 위해, 낮은 전위, 즉, 접지 전위이다). 이 전압은 부동 게이트로 결합되며 그 전위를 V_DDC_cgfg/C_TOT만큼 상승시키고(파라메터는 수학식 4를 참조하여 정의된다), 이는 약 약 2.5V이며 그 양만큼 ΔV_inj를 감소시킨다. 선택해제 회로를 재프로그램하지 않도록 ΔV_inj은 주입기 전압이 긴 시간동안 인가된다 할지라도 무시할 수 있는 터널링을 야기시키기 위해 충분히 감소된다. 이것은 ΔV_inj가 가능한 낮아야 함을 의미하는데, 예를 들어, 15V가 아니라 13V가 될 수 있다. 그러나 이것은 프로그래밍 선택 소자의 속도를 상당히 (지수적으로) 늦추며 다수의 회로가 트리밍되면 실용적이 못된다.

하나의 대안은 선택해제된 부동 게이트 전압을 감소시켜서 그것과 주입기(67)상의 전압 V_inj사이의 차 ΔV_inj가 감소되게 하는 것이다. 이것은 C_cgfg/C_TOT를 증가시켜서 인가된 더 큰 전압이 부동 게이트를 결합하게 함으로써 수행되지만, 이것은 회로의 크기를 증가시키는 비용이 들게 한다. 또 다른 방법은 상기 기술된 것과 같이 5V의 회로 공급 전압 VDD로부터 예를 들어 7V 내지 8V의 더 높은 크기의 선택해제 전압 V_desel로 제어 게이트(G67)에 인가된 풀업 전압을 증가시키는 것이다. 이것은 선택해제된 회로에 대한 선택해제 ΔV_inj의 효과가 있으며, 선택된 회로에 대해 더 큰 ΔV_inj을 허용하며 따라서 더 빠른 프로그래밍 시간을 허용한다. 회로 출력 전압을 공통 라인에 접속시키는 p-채널 트랜지스터 스위치(M66)는 강하게 바이어스되며, 2V 내지 3V 만큼 그 게이트 상에서 전압의 증가를 쉽게 견딜 수 있다. 높은 "오프" 전압 V_desel은 프로그래밍 동안만 사용된다. 정상 동작에서 V_desel은 회로 출력이 판독되지 않을 때 V_DD이며 판독될 때는 0V가 된다.

집적 회로 또는 칩이 생산되었는데 이들 각각은 포토트랜지스터(PT61)를 갖는 본 발명의 2개의 트리밍 가능한 화소 회로(60)를 포함한다. 각각의 회로는 자외선 광으로 초기화함으로써 먼저 트리밍되었으며, 둘째로 회로 출력 전류가 소정의 타겟 출력 전압에서 제로가 되었을 때까지 연속해서 서서히 인가된 주입기 전압을 증가시킴으로써 트리밍되었다. 이러한 타겟 전압은 피드백을 사용하여 설정되었으며 따라서 최종 트리밍된 출력 전압(인가된 주입기 전압이 없음)은 정확하다.

화소 회로(60)를 분석한 결과 출력 전압 V_out을 트리밍한 에러 ΔV_out은 다음의 식으로 표현된다.

여기서 U_T는 열 전압이며, k는 MOSFET(M63, M64)의 서브 임계 경사 파라메터이며, I_ph는 광전류이며, Iπ는 소자가 트리밍된 광전류이다.

하나의 칩상의 제 1 화소 전류는 약 10.5㎁의 광전류에 상응하는 매우 높은 주변 광 레벨에서 트리밍되었다. 둘째는 1.5㎁에서 약 10 이 더 낮은 광전류에서 트리밍되었다. 결과는 수학식 6과 동일한 형태로 되었으며, V_out의 에러는 트리밍된 광전류 레벨에서 트리밍되었으며 다른 레벨에서는 트리밍된 광전류 값에 대한 광전류의 비율의 자연 로그에 비례한다.

결과는 광전류의 5-십배 범위에서 하나의 측정 칩에서 2개의 화소에 대해 측정되었다. 이것은 예측된 동작 범위와 일치한다. 각각의 화소 회로에 입사된 특정 방사 강도 레벨에서, 회로 출력 전압을 서로 0.5㎷ 내에서 정합시키기 위해 회로 출력 전압을 트리밍하는 것이 가능함을 알게 되었다.

이러한 결과는 가장 넓은 범위에서 최대의 정밀도에 대해 본 발명의 화소 회로가 대수 스케일에서, 그 동작 범위의 중간에서 트리밍되어야 함을 제시한다. 대안으로 낮은 주변 광 레벨에서 사용하고자 한다면, 그 레벨에서 트리밍되어야 하며, 이는 대부분의 에러가 동작 범위의 밝게 비춘 끝으로 이동하는 효과가 있다. 그러므로 이것은 일반적으로 거칠게 빛나는 장면에서 가장 밝은 특징을 왜곡시킨다. 전체 주변 조사가 화소가 트리밍된 레벨로부터 증가되었으면, 화소간의 에러는 더 눈에 뜨이게 된다. 일부형태의 개구 제어가, 소정의 감도를 재생하기 위해 밝게 빛나는 상태에서 입사 광의 량을 감소시키도록 사용된다.

Claims

MOSFET 전력 증폭기 버퍼(M54, M65)를 포함하는 버퍼 회로에 있어서, 상기 회로(50, 60)의 입력 또는 출력 노드(D53, S65)를 통하는 전류를 제어하기 위해 배치된 제 2 MOSFET(MFG53, MFG67)과, 회로 특성들을 변경시키기 위해 충전가능한 부동 게이트(F53, F67)를 갖는 제 2 MOSFET(MFG53, MFG67)을 포함하는 것을 특징으로 하는 버퍼 회로.
제 1 항에 있어서, 상기 MOSFET 전력 증폭기는 센서(PT61)를 버퍼하도록 배치된 소스 추종기(M65)이며, 상기 회로(60)는 공통 출력 표준을 따르도록 하기 위해 각각의 부동 게이트들(F67)에 전하를 인가함으로써 트리밍할 수 있는 동일 화소 회로들의 어레이의 요소인 것을 특징으로 하는 버퍼 회로.
제 1 항에 있어서, 상기 MOSFET 전력 증폭기는 센서(PT51)을 버퍼하도록 배치된 소스 추종기(M65)이며, 상기 센서는 감광 소자(PT61)이며 상기 회로(60)는 공통 출력 표준에 확인하기 위해 각각의 부동 게이트들(F67)에 전하를 인가함으로써 트리밍할 수 있는 동일 화소 회로의 어레이의 요소인 것을 특징으로 하는 버퍼 회로.
제 1 항에 있어서, 상기 MOSFET 전력 증폭기는 소스 추종기(M54)이며, 상기 제 2 MOSFET(MFG53)은 입력 회로 노드(D53)를 통과하는 전류를 제어하기 위해 배치되며 상기 전류가 정상 동작으로 흐르는 센서(PT51)와 직렬로 접속되는 것을 특징으로 하는 버퍼 회로.
제 1 항에 있어서, 상기 MOSFET 전력 증폭기는 소스 추종기(M65)이며, 상기 제 2 MOSFET(MFG67)은 입력 회로 노드(S65)를 통과하는 전류를 제어하기 위해 배치되며 선택된 그리고 선택되지 않은 상태들 사이에서 스위칭할 수 있는 것을 특징으로 하는 버퍼 회로.
제 1 항에 있어서, 상기 MOSFET 전력 증폭기는 소스 추종기(M54, M65)이며, 상기 제 2 MOSFET(MFG53, MFG67)이 제어 게이트(G53, G67) 및 상기 회로(50, 60)를 가지며,

a) 같은 회로들의 어레이의 요소이고,

b) 프로그래밍 동작중 상기 부동 게이트(F53, F67)에 전하를 유도하기 위해 선택할 수 있으며,

c) 또다른 상기 어레이 회로와 관련된 프로그래밍 동작중 상기 부동 게이트(F67)에 전하를 유도하는 것을 방지하기 위해 선택해제할 수 있는 것을 특징으로 하는 버퍼 회로.
제 1 항에 있어서, 상기 MOSFET 전력 증폭기는 소스 추종기(M54)이며, 상기 제 2 MOSFET(MFG53)가 입력 회로 노드(D53)를 통과하고 상기 노드와 직렬로 접속된 포토트랜지스터(PT51)을 통과하는 전류를 제어하도록 배치되며, 상기 제 2 MOSFET(MFG53)은 제어 게이트(G53)를 통해 드레인(D53)과 부동 게이트(F53) 사이에 용량성 결합을 제공하기 위해 함께 접속되는 제어 게이트(G53) 및 드레인(D53)을 갖는 것을 특징으로 하는 버퍼 회로.
제 7 항에 있어서, 포토트랜지스터(PT51)는 상기 제 2 MOSFET 드레인(D53)에 접속되는 이미터(PC51)를 가지며, 또한 상기 소스 추종기(M65)의 게이트(G65)에 접속되며, 상기 소스 추종기(M65)는 소스 추종기 출력 신호들을 회로 출력(56)에 릴레이할 수 있도록 작동할 수 있는 스위치(M55)와 직렬로 접속되는 것을 특징으로 하는 버퍼 회로.
제 1 항에 있어서, 상기 MOSFET 전력 증폭기는 소스 추종기(M65)이며, 상기 소스 추종기(M65)는 적어도 하나의 다이오드-접속 MOSFET(M63, M64)를 구비하는 부하와 직렬로 연결되는 포토트랜지스터(PT61)로부터 신호들을 수신하기 위해 접속된 게이트(G65)를 가지며, 상기 제 2 MOSFET(MFG67)은 상기 소스 추종기(M65)의 소스(S65)를 구비하는 출력 회로 노드를 통과하는 전류를 제어하기 위해 배치되며 상기 소스 추종기(M65) 및 스위치(M66)와 직렬로 접속되며, 상기 스위치(M66)는 상기 회로(60)를 선택하고 출력 신호들을 스위치로부터 회로 출력(69)에 릴레이하도록 작동하는 것을 특징으로 하는 버퍼 회로.
제 1 항에 있어서, 상기 MOSFET 전력 증폭기는 소스 추종기(M71)이며, 상기 제 2 MOSFET(MFG72)는 상기 소스 추종기(M71)의 부하로서 접속되고 상기 소스 추종기(M71)의 소스(S71)를 구비하는 출력 회로 노드를 통과하는 전류를 제어하기 위해 배치되고 스위치(M73)와 직렬로 접속되며, 상기 스위치(M73) 및 제 2 MOSFET(MFG72)는 상기 회로(70)를 선택하기 위해 결합되어 작동할 수 있고 출력 신호들을 제공하여 그로부터 출력(74)으로 통과하도록 하는 것을 특징으로 하는 버퍼 회로.
제 1 항에 있어서, 상기 MOSFET 전력 증폭기는 소스 추종기(M81)이며, 전하를 각각의 부동 게이트들(F82)에 인가함으로써 트리밍할 수 있는 동일 회로의 어레이의 요소이며, 상기 회로(80)에 대해 의도된 프로그래밍에 응답하여 상기 제 2 MOSFET 부동 게이트(F82)를 충전하고 또 다른 회로에 대해 의도된 프로그래밍을 감지하지 못하도록 배치되는 프로그래밍 수단(I82, M84, M85, T86)을 포함하는 것을 특징으로 하는 버퍼 회로.
버퍼 회로를 트리밍하는 방법에 있어서,

a) 상기 회로(60)의 입력 또는 출력 노드(S65)를 통과하는 전류를 제어하도록 배치된 제 2 MOSFET(MFG67) 및 MOSFET 전력 증폭기 버퍼(M65)가 통합된 버퍼 회로를 제공하고, 상기 제 2 MOSFET(MG67)는 회로 특성들을 변화시키도록 충전 가능한 부동 게이트(F67)를 갖는, 버퍼 회로 제공 단계,

b) 상기 회로(50, 60)가 요구된 출력에 근접하는 출력을 제공할 때까지 적어도 하나의 열 전자 주입, 포울러-노드하임 터널링(Fowler-Nordheim tunnelling) 및 자외선 조사에 의해 거칠게 상기 부동 게이트 전하를 조절하는 단계, 및

c) 1 초의 지속 시간 이상에서 100개의 펄스 이하를 주입기 또는 상기 제 2 MOSFET(MFG67)의 제어 게이트(G67)에 인가함으로써 미세하게 상기 부동 게이트 전하를 조절하는 단계를 포함하는 것을 특징으로 하는 버퍼 회로 트리밍 방법.
제 12 항에 있어서, 상기 회로(60)는 동일 회로들의 어레이의 요소이며, 상기 방법은 상기 제 2 MOSFET(MFG67)의 제어 게이트(G67)에 상기 회로의 공급 전압보다 크기가 더 큰 해제 전압을 인가함으로써 조정이 요청되지 않을때 회로들을 감지하지 않도록 하는 단계를 포함하는 것을 특징으로 하는 버퍼 회로 트리밍 방법.
제 12 항에 있어서,

상기 회로(60)는 화소 회로이며, 단계(c)는, 상기 화소가 대수 스케일에서 그 동적 영역의 중간에 대응하는 방사로 조사될 때 조절되는 것을 특징으로 하는 버퍼 회로 트리밍 방법.
제 12 항에 있어서,

상기 회로(60)는 화소 회로이며, 단계(c)는 상기 화소가 낮은 주변 광 레벨에 대응하는 방사로 조사될 때 조절되는 것을 특징으로 하는 버퍼 회로 트리밍 방법.
버퍼 회로 트리밍 방법에 있어서,

a) 회로(60)의 입력 또는 출력 노드(S65)를 통해 전류를 제어하도록 배치된 제 2 MOSFET(MFG67) 및 MOSFET 전력 증폭기 버퍼(M65)를 통합하는 버퍼 회로를 제공하며, 상기 제 2 MOSFET(MFG67)는 회로 특성들을 변화시키도록 충전 가능한 부동 게이트(F67)를 갖는, 버퍼 회로 제공 단계, 및

b) 상기 회로(50, 60)가 에러 전압δV에 의해 요구되는 출력 전압과 다른 출력 전압을 가질 때까지 상기 부동 게이트 전하를 조절하는 단계로서,

여기서, C_inj는 상기 부동 게이트(F67)와 상기 부동 게이트(F67)에 사용된 제 2 MOSFET 성분(G67 또는 I67) 사이의 커패시턴스이며, V_inj는 상기 성분의 전압이며, C_TOT는 상기 전체 부동-게이트 커패시턴스인, 부동 게이트 전하 조절 단계를 포함하는 것을 특징으로 하는 버퍼 회로 트리밍 방법.