JP2003519396A - グレイスケール・イメージ表示のための複数デジタル・ビットプレーンの高速読出し - Google Patents

グレイスケール・イメージ表示のための複数デジタル・ビットプレーンの高速読出し

Info

Publication number
JP2003519396A
JP2003519396A JP2000590155A JP2000590155A JP2003519396A JP 2003519396 A JP2003519396 A JP 2003519396A JP 2000590155 A JP2000590155 A JP 2000590155A JP 2000590155 A JP2000590155 A JP 2000590155A JP 2003519396 A JP2003519396 A JP 2003519396A
Authority
JP
Japan
Prior art keywords
bit
read
plane
duration
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000590155A
Other languages
English (en)
Other versions
JP2003519396A5 (ja
JP4612952B2 (ja
Inventor
ティモシー マーティン コーカー
ウィリアム オルデン クロスランド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinetiq Ltd
Original Assignee
Qinetiq Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinetiq Ltd filed Critical Qinetiq Ltd
Publication of JP2003519396A publication Critical patent/JP2003519396A/ja
Publication of JP2003519396A5 publication Critical patent/JP2003519396A5/ja
Application granted granted Critical
Publication of JP4612952B2 publication Critical patent/JP4612952B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals

Abstract

(57)【要約】 【課題】 グレイスケール・イメージ表示用にビットプレーンから高速な読出しを可能にするため、複数の開始アドレスの記憶を回避することを可能にした、改良された読出し方法が提供される。この方法は、各ビットプレーンがリフレッシュされる必要のある場合、液晶の行列配列を高速で駆動する際に有用である。 【解決手段】 グレイスケール・イメージングのため信号を処理する方法において、メモリ内の位置に順番に、グレイスケールに対応する重み付けられたビットプレーンが２進値ストリングとして、意図された持続期間（重み付け）の減少する順番で記憶され、重み付けられたビットプレーンの数に等しい読出しパスの数が記憶されたビットプレーンの組から作られ、各パスが最高次のビットプレーンから開始され、そして記憶されたビットプレーンに沿って順番に続けられ、その順番の長さは読出しパスの前記数の終わりにおいて、各ビットプレーンがその持続期間（重み付け）に等しい又は比例した複数回、読み出されるように変更されて選択されることを特徴とする方法。小さなａｃ電位が書き込みステップ間に配列に加えられてもよい。

Description

【発明の詳細な説明】
【０００１】 本発明は、ディスプレイ又は光変調器が与えることのできる瞬間的な強度分布
が性質的に２進値であるが、それは時間平均分布が実効的に複数強度レベルを有
する、又は、有するように見える態様で変化されるディスプレイ又は光変調器の
操作方法に関する。ディスプレイ目的のために、これの変化が好ましくはいかな
るちらつきを避けるために、目に生ずる平均に対して十分に速くなければならい
ことを意味する。この要件は他の目的については、適用してもよいし又は適用し
なくてもよい。
【０００２】 本発明は、個別にアドレス可能なセルの配列を含み、そして、２進値イメージ
が、例えば、変調された光ビームの走査により発生される、２進値イメージ発生
可能ないずれの空間光変調器と共に用いることができる。ここで用いられる「２
進値空間光変調器」の言葉は、それがディスプレイ又は他の目的、光学システム
中の例えば情報記憶及びさまざまな部品（例えば、レンズ、フイルタ、回折格子
）に使用されるかどうかにかかわらず、全てのこのような装置を含むものとして
意図される。
【０００３】 ここで用いられる「イメージ」という言葉は、普通は、しかし、必ずしも必要
ではなく、光強度が空間的に変化するどんな光分布を示すのに使用されて、そし
てその生成又はその分布は「ディスプレイ」という言葉で呼ばれる。
【０００４】 さらに、ここで「グレイスケール」という言葉は、複数レベルの分布を示すも
のとして使用されるけれど、この言葉は白を含むどんな色に関連して使用される
ことを明確にする。これに加えて、本発明及び実施の形態の方法、配列、バック
プレーン、回路等は、白を含む単一の色に関連して説明されるが（モノクローム
・イメージ）、様々な色のイメージ又はディスプレイ等が、単一の配列を空間的
に異なる色ピクセルに副分割することや、例えば投射により異なる色の付いたモ
ノクローム配列からのディスプレイを重ね合せることにより、又は例えば赤、緑
、及び青のイメージの順次的投射の時間的マルチプレキシングなど、既知の方法
で発生できることが想到される。
【０００５】 複数強度効果を達成するために時間的に変化する２進値変調は知られていて、
複数ビットプレーンを使用することにより作ることができる。このような方式で
は、配列のピクセルに割当てられたグレイスケール値に対応する振幅のデジタル
化値の配列が、複数のビットプレーンに分解される。この複数のビットプレーン
技術は、上記で定義されたどんな２進値空間光変調器と共に使用できる。
【０００６】 ｎレベルのグレイスケール・イメージを、対応する等しい持続期間の複数のビ
ットプレーンで持って、等しい持続期間の複数の２進値イメージ・プレーンに分
解することが可能である。しかし、重み付けビットプレーン技術として知られて
いる好ましい形式では、ビットプレーンの持続期間が重み付けられて、各ビット
プレーンはデジタル化の１つのレベル（指数部）を代表する。これはイメージを
合成するために記憶される必要のあるビットプレーンの数を減少し、そしてアド
レス要求をいくぶん減少できる。
【０００７】 ある場合においては、２以外のデジタル・ベースを使用することは可能である
が、各ビットプレーンが２進値ではなく、従って、容易に記憶できない点で、事
柄を複雑にする。さらに、このようなビットプレーンの位置は、複数の非ゼロ値
を有し、そしてビットプレーンを横断する非ゼロ値の変化は各ピクセルの動作の
持続期間のため考慮する必要がある（多分、非２進値プレーンを２つ又はそれ以
上の２進値プレーンにさらに分解することにより）。以下の議論は２進値重み付
けに限られる。しかし、このような文脈で説明された原理は当業者にとり、もし
必要又は所望ならば、他の指数のベースについても十分に推定可能である。
【０００８】 デジタル化が、各ビットプレーンがデジタル１及びデジタル０の配列であるよ
うに、２進値である場合には、デジタル化されたグレイスケール・イメージに等
価な時間平均されたイメージを作るため、各ビットプレーンをその２進値重み付
けに比例した全期間の間、表示するだけでよい。
【０００９】 可能ならば、各ビットプレーンをグレイスケール・イメージに貢献するのに必
要な全持続期間の間、１回表示することが好都合である。しかし、もし全てのビ
ットプレーンを表示するのに使用される全時間に対して各ビットプレーンを表示
するのに使用される全時間がその２進値重み付けに比例すらならば、必ずしも順
次的である必要はなく、複数回、１つ又は複数のビットプレーンを表示すること
も可能である。
【００１０】 グレイスケール・イメージのための異なるビットプレーンはコンピュータ内に
順次２進値ストリングとして記憶でき、そして１度に１つ所望の順序で読み出さ
れて、その後に、イメージが繰返される必要がなければ破棄される。計算的には
、ビットプレーンをそれらが記憶された順番で読み出すことが最も容易である。
何故ならば、記憶される必要のあるアドレスが最初に記憶されたビットプレーン
の開始アドレスのみであり、全てのビットプレーンを各ビットプレーンについて
順次、データ・ビットの所定数を１度に１つクロック出力することにより単純に
読み出される。
【００１１】 特に、ビットプレーンが実時間で作成されている場合、ビットプレーンにより
読み出されたビットプレーンを次のイメージに直ちに置き換えることが可能であ
る。しかし、他の状況下では、これは困難であり、連続するイメージのためのビ
ットプレーンの組は普通はどこかに記憶される。ある場合には、互いに他が読み
出されている時に１つが書き込まれる２つのビットプレーンのみの記憶を与える
ことができる。
【００１２】 例えば、ライン順次からインターレースへと、所望のイメージ標準の変換のた
めに読出し及び／書込みプロセスを制御することもできる。
【００１３】 メモリから各ビットプレーンが読み出される時又はその後に、例えば以下に説
明される単一パス方式を利用して、書込まれ、そして眼が意図したグレースケー
ル・イメージを合成するようにその重み付けに対応した期間の間、表示される。
単一パス方式は、第２パス、関連する前電極スイッチング及びブランキング・パ
ルスの必要性が無く、前のビットプレーンに単に上書きするので好ましい。連続
した有効イメージ間の損失時間の回避は連続した照明を可能にし、そしてビット
プレーンの正確に重み付けられた期間をより簡単に与えることができる。
【００１４】 このような方式において、各ピクセルはそれが表すグレイスケールの点に従い
一連の電圧パルスを受ける（グレイスケール・レベルを表す数のように、そして
普通は、必ずしもその順序ではなく）。グレイスケール内には、使用された重み
付けに起因して、電圧が加えられるよりもより多くの点が存在し、これは配列を
現実に駆動するのに使用される時間を減少するから有利である。加えられる電圧
の各々は前の電圧と比較して同じ又は反対の極性であり、ビットプレーンの数に
等しい（極性を無視して）、同じ数の電圧パルスがイメージを合成するために各
ピクセルに加えられる。
【００１５】 例えば、２進値重み付けを持った６４レベル・グレイスケールにおいて、２ｎ ｔの相対的持続期間に６ビットプレーンが存在する。ここで、ｎは０から５まで
の範囲である。そして、各ピクセルは対応する６けた２進数により表される。
【００１６】 しかし、代替的に、以下の二重パス方式が、複数又は重み付けられたビットプ
レーン方式に使用することが可能である。
【００１７】 ｄｃバランスを達成するため、各２進値ビットプレーンをそれ自身がｄｃバラ
ンスを生成するどんな２進値イメージング方法により生成することが可能である
。例えば、選択されたピクセルのみをブランク・イメージから始めて、選択的活
性化（＋Ｖ）により２進値イメージを書込み及び消去し、そしてブランキング（
−Ｖ）駆動される。
【００１８】 しかし、このような方式の全て又はほとんど全てにおいて、２進値イメージの
現実の持続期間はそれに割当てられた時間に直接比例しない。これは、例えば、
介在するブランキング・ステップ等がビットプレーンの２進値性質に、そしてこ
の結果、認識されるグレイスケール値に、ある程度の歪を導くからである。これ
は所望ならば補償することができるが、追加の複雑さを表す。
【００１９】 最近、共通の前電極とアクティブ半導体バックプレーンとの間に配置されたス
メクチック液晶相の形式の新規な空間光変調器が開発されている。これは、高速
で、可能ならば、ディスプレイ装置のみならず相関関係及びホログラフイック・
スイッチングのような光学処理の他の形式の潜在的な応用を持つ相対的に大きな
数のピクセル数（３２０ｘ２４０から６４０ｘ４８０まで）を含む低コストの空
間光変調器の必要性に応じて開発された。それが駆動される態様、及び加えられ
る電圧値に依存して、変調器は少なくとも１０ＭＨｚのライン速度及び１５乃至
２０ｋＨｚまでのフレーム速度で駆動でき、１秒当り約１乃至１．５Ｇピクセル
のデータ入力を要する。典型的に、ピクセル・アドレス時間は約１００ナノ秒で
あるけれど、ピクセルは光学状態を切換えるために実際には約１乃至５マイクロ
秒がかかる。そして、全体フレームの書込み時間は２４マイクロ秒の程度である
が、フレームからフレームへの書き込み期間は約８０マイクロ秒である。
【００２０】 空間光変調器は、単一パス方式に従い駆動できる。ここにおいて、前電極はバ
ックプレーン・ピクセルに対してＶ／２の電位に置かれ、バックプレーン・ピク
セルはゼロ・ボルト又はＶボルトに切換えられる。
【００２１】 代替的に、二重パス方式により駆動できる。ここにおいて、１回のパスでは、
前電極がゼロ電位に置かれ、選択されたピクセルがバックプレーン配列のピクセ
ル要素のスイッチングによりＶボルトへＯＮされ、そして他のパスでは、前電極
はＶボルトに置かれて、そして選択されたピクセルが配列の要素のスイッチング
によりゼロ・ボルトにＯＦＦされる。スイッチされるプロセスにないピクセルに
ついては、バックプレーンの要素は前電極の電圧に従う。これらの間に同じ電位
差を維持するため、前電極の電圧がゼロとＶボルトの間を変化する時、配列の全
てのバックプレーン・ピクセル要素における電圧は同時的にスイッチされる。
【００２２】 我々の同時係属の国際特許出願（参照：Ｐ２０９５７ＷＯ，優先権ＧＢ９８２
７９５２．４；Ｐ２０９５８ＷＯ及びＰ２０９５８ＷＯ１，共に優先権ＧＢ９８
２７９６５．６；Ｐ２０９５９ＷＯ，優先権ＧＢ９８２７９００．３；Ｐ２０９
６０ＷＯ，優先権ＧＢ９８２７９０１．１；Ｐ２０９６１ＷＯ，優先権ＧＢ９８
２７９６４．９；Ｐ２０９６２ＷＯ，優先権ＧＢ９８２７９４５．８）；及びＰ
２０９６３ＷＯ，優先権ＧＢ９８２７９４４．１）は、上述した単一及び二重パ
ス方式を含むこの空間光変調器に関連した他の発明的な観点に関する。
【００２３】 上記空間光変調器は理想的には上述のビットプレーン技術の使用に適している
。しかし、本発明は液晶変調器に限定されるものではなく、上述したどんな空間
光変調器にも応用できる。
【００２４】 特に、液晶ディスプレイと変調器を動作する時に発生する１つの問題は、個別
のピクセルにおけるｄｃバランスの維持の問題である。本出願と一緒に出願され
た我々の同時係属国際特許出願（参照Ｐ２０９６３ＷＯ）は上述した重み付けビ
ットプレーン技術に関する。これは少なくともいくつかのビットプレーンが修正
され、そして重み付けされたビットプレーン技術を使用したグレイスケール・イ
メージングの方法に関する。ここにおいて、ｎけた２進数が２進値ピクセルの配
列中の各ピクセル位置の意図されたグレイ・レベルを表し、そして少なくとも１
つの前記２進数が等しく無い数の１及び０を有する。前記方法は、１及び０の不
等さを減少するように数を近い隣接値に変えるステップを含む。その方法は特に
、ディスプレイ目的のために効果的なグレイスケール強度分布を発生することに
関連するが、これに限定されない。ここで、２進値イメージの効果的持続期間（
長さ及び／又は繰返し数）は、例えば見る者によりその時間的積分がグレイスケ
ール・イメージを与えるようなものである。これは特に液晶空間光変調器への応
用されるが、これに限定されるものではなく、各ピクセルにおける得られるべき
ｄｃバランス、又は少なくともより近い近似を可能にする。
【００２５】 その中で動作される重み付けされたビットプレーン方法は、最も長いビットプ
レーンの持続期間中に液晶ピクセルのリラクゼーションが無視できることを必要
とする。そしてこれは何時も可能であるものでない。このような場合、ビットプ
レーンはビットプレーン期間中にリフレッシュできる。しかし、ｄｃバランスの
費用がかかる。
【００２６】 基本的に、リフレッシュ・ステップは、ピクセルのスイッチされた状態を回復
するため、ビットプレーンの開始時に加えられた同じ電圧の印加を繰返すことを
含む。リフレッシュ書込みステージが含まれる時、２ｎグレイスケールが２進値
イメージの２ｎフレーム書込みを含むように、ｎ乗の２進値で重み付けされたビ
ットプレーンは、最初の書き込みに続いて（２ｎ−１）回、リフレッシュされる
必要さえある。
【００２７】 リフレッシュ方式において、ビットプレーンはその持続期間に依存して、２回
以上読み出される。従って、ビットプレーンをその最後の読出しを受けるまでそ
れを破棄することはできない。さらに、もし、各ビットプレーンが次のビットプ
レーンに進む前に必要な回数、繰り返し読み出されると、２つのビットプレーン
の開始アドレスを記憶する必要がある。
【００２８】 例えば、それぞれ相対的持続期間４ｔ、２ｔ及びｔの３つのビットプレーンＡ
、Ｂ及びＣの単純な場合を考えると、これらをＡＡＡＡＢＢＣの順で読み出すこ
とが可能である。しかし、これは正しい順次でリフレッシュ読出しが達成される
ために、読出しが１回のみのプレーンＣを別として、各ビットプレーンの開始ア
ドレスを記憶する必要がある。
【００２９】 これに加えて、そしておそらくより重要なことは、例えば、表示時間が長い又
はリラクゼイション時間が速い場合、新しいイメージに進む前に、全体のグレイ
スケール・イメージを書き直す必要がある場合がある。このような場合、次に使
用されるべきビットプレーンの開始アドレスを記憶する必要のみならず、全体順
序の第１ビットプレーンの開始アドレスもそのイメージ情報がもはや必要でなく
なるまで記憶する必要がある。
【００３０】 このような場合の改良された読出し方法は、複数の開始アドレスの記憶を回避
することを可能にする。好ましい実施の形態の空間光変調器を使用する時のイメ
ージの読出しに関する高速においては、この見かけは小さなステップが計算的に
重要で且つ有利である。
【００３１】 本発明によれば、最も高次のビットプレーンの複数、又は全てのビットプレー
ンが、意図された持続期間（重み付け）の減少する順番で、メモリ内の連続した
位置に２進値ストリングとして記憶され、所定数の読出しパスが重み付けされた
ビットプレーンの数に等しい記憶されたビットプレーンの組から作られ、各パス
は最高次のビットプレーンから開始し、そして順番に記憶されたビットプレーン
に沿って続き、順番の長さは、所定数の読出しパスの終わりにおいて、各ビット
プレーンがその持続期間（重み付け）に等しい又は比例した複数回、読み出され
るように選択されそして変更される。前記複数がより低次のビットプレーンを含
まない場合、これらは前記複数の最低次のビットプレーンよりも少ない持続期間
の間、１回読み出される。これは、前記複数の読出し内の期間中に何時でも行な
うことができるが、前記複数の全体が読み出された後又は前に好ましくは実行で
きる。
【００３２】 すなわち、本発明の方法によれば、上記の例で説明した３つのビットプレーン
・イメージは、読出しパスＡＢＣ（１回）、ＡＢ（１回）、及びＡ（２回）でも
って読み出され、これは組合せられた時、例えば所望の全体順番、ＡＢＣＡＢＡ
Ａ又はＡＢＣＡＡＡＢ又はＡＢＡＡＡＢＣを与えることができる。各読出しパス
は同じ場所で開始し、カウンタにより決定されるアドレスに続くため、開始アド
レスのみが記憶される必要がある。
【００３３】 あるグレイスケール及びリフレッシュ方式では、自動的にｄｃバランスを与え
るが、これをしない方式の別のオプションは、例えば、イメージを書きそしてそ
れらをリラックスさせる間に、ｄｃ不均衡を蓄積することを可能にして、不均衡
を計算し（例えば、付随するコンピュータ・シミュレーション内で）、そしてゼ
ロ平均ｄｃを与えるような大きさと持続期間の局所ｄｃ電圧をピクセルに加える
。
【００３４】 以上の説明は、アドレス可能な配列を含んだ液晶セルについてされたが、本発
明の方法はどんな２進値空間光変調器に関して使用することができることが理解
される。イメージング装置が液晶装置である場合、グレイスケール・イメージを
合成するために使用される２進値イメージの延長は、連続する２進値イメージ間
にａｃフィールドを加える既知の方法により達成できる。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１月２５日（２００１．１．２５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】 グレイスケール・イメージ表示のための複数デジタル・ビ
ットプレーンの高速読出し
【特許請求の範囲】
【発明の詳細な説明】
【０００１】 本発明は複数レベル、例えば、グレイスケール、のイメージングの方法に関し
、そしてこの方法を、ディスプレイ又は光変調器が与えることのできる瞬間的な
強度分布が性質的に２進値であるが、それは時間平均分布が実効的に複数強度レ
ベルを有する、又は、有するように見える態様で変化される、ディスプレイ又は
光変調器の操作方法に使用することに関する。ディスプレイ目的のために、これ
の変化が好ましくは、いかなるちらつきを避けるために、目に生ずる平均に対し
て十分に速くなければならいことを意味する。この要件は他の目的については、
適用してもよいし又は適用しなくてもよい。
【０００２】 本発明の信号処理方法は、個別にアドレス可能なセルの配列を含み、そして、
２進値イメージが、例えば、変調された光ビームの走査により発生される、２進
値イメージ発生可能ないずれの空間光変調器と共に用いることができる。ここで
用いられる「２進値空間光変調器」の言葉は、それがディスプレイ又は他の目的
、光学システム中の例えば情報記憶及びさまざまな部品（例えば、レンズ、フイ
ルタ、回折格子）に使用されるかどうかにかかわらず、全てのこのような装置を
含むものとして意図される。
【０００３】 ここで用いられる「イメージ」という言葉は、普通は、しかし、必ずしも必要
ではなく、光強度が空間的に変化するどんな光分布を示すのに使用されて、そし
てその生成又はその分布は「ディスプレイ」という言葉で呼ばれる。
【０００４】 さらに、ここで「グレイスケール」という言葉は、複数レベルの分布を示すも
のとして使用されるけれど、この言葉は白を含むどんな色にも関連して使用され
ることを明確にする。これに加えて、本発明及び実施の形態の方法、配列、バッ
クプレーン、回路等は、白を含む単一の色に関連して説明されるが（モノクロー
ム・イメージ）、様々な色のイメージ又はディスプレイ等が、単一の配列を空間
的に異なる色ピクセルに副分割することや、例えば投射により異なる色の付いた
モノクローム配列からのディスプレイを重ね合せることにより、又は例えば赤、
緑、及び青のイメージの順次的投射の時間的マルチプレキシングなど、既知の方
法で発生できることが想到される。
【０００５】 複数強度効果を達成するために時間的に変化する２進値変調は知られていて、
複数ビットプレーンを使用することにより作ることができる。このような方式で
は、配列のピクセルに割当てられたグレイスケール値に対応する振幅のデジタル
化値の配列が、複数のビットプレーンに分解される。この複数のビットプレーン
技術は、上記で定義されたどんな２進値空間光変調器と共に使用できる。
【０００６】 ｎレベルのデジタル化グレイスケール・イメージを、等しい持続期間の複数の
イメージ・プレーン、又はビットプレーン、例えば２進値プレーン（以下参照）
に分解することが可能である。しかし、重み付けビットプレーン技術として知ら
れている好ましい形式では、ビットプレーンの持続期間が重み付けられて、各ビ
ットプレーンはデジタル化の１つのレベル（指数部）を代表する。これはイメー
ジを合成するために記憶される必要のあるビットプレーンの数を減少し、そして
アドレス要求をいくぶん減少できる。
【０００７】 ある場合においては、２以外のデジタル・ベースを使用することは可能である
が、各ビットプレーンが２進値ではなく、従って、容易に記憶できない点で、事
柄を複雑にする。さらに、このようなビットプレーンの位置は、複数の非ゼロ値
を有し、そしてビットプレーンを横断する非ゼロ値の変化は各ピクセルの動作の
持続期間のため考慮する必要がある（多分、非２進値プレーンを２つ又はそれ以
上の２進値プレーンにさらに分解することにより）。以下の議論は２進値重み付
けに限られる。しかし、このような文脈で説明された原理は当業者にとり、もし
必要又は所望ならば、他の指数のベースについても十分に推定可能である。
【０００８】 デジタル化が、各ビットプレーンがデジタル１及びデジタル０の配列であるよ
うに、２進値である場合には、デジタル化されたグレイスケール・イメージに等
価な時間平均されたイメージを作るため、各ビットプレーンをその２進値重み付
けに比例した全期間の間、表示するだけでよい。
【０００９】 可能ならば、各ビットプレーンをグレイスケール・イメージに貢献するのに必
要な全持続期間の間、１回表示することが好都合である。しかし、もし全てのビ
ットプレーンを表示するのに使用される全時間に対して各ビットプレーンを表示
するのに使用される全時間がその２進値重み付けに比例すらならば、必ずしも順
次的である必要はなく、複数回、１つ又は複数のビットプレーンを表示すること
も可能である。
【００１０】 グレイスケール・イメージのための異なるビットプレーンはコンピュータ内に
順次の２進値ストリングとして記憶でき、そして１度に１つ所望の順序で読み出
されて、その後に、イメージが繰返される必要がなければ破棄される。計算的に
は、ビットプレーンをそれらが記憶された順番で読み出すことが最も容易である
。何故ならば、記憶される必要のあるアドレスが最初に記憶されたビットプレー
ンの開始アドレスのみであり、全てのビットプレーンを各ビットプレーンについ
て順次、データ・ビットの所定数を１度に１つクロック出力することにより単純
に読み出される。
【００１１】 特に、ビットプレーンが実時間で作成されている場合、ビットプレーンにより
読み出されたビットプレーンを次のイメージに直ちに置き換えることが可能であ
る。しかし、他の状況下では、これは困難であり、連続するイメージのためのビ
ットプレーンの組は普通はどこかに記憶される。ある場合には、互いに他が読み
出されている時に１つが書き込まれる２つのビットプレーンのみの記憶を与える
ことができる。
【００１２】 例えば、ライン順次からインターレースへと、所望のイメージ標準の変換のた
めに読出し及び／書込みプロセスを制御することもできる。
【００１３】 メモリから各ビットプレーンが読み出される時又はその後に、例えば以下に説
明される単一パス方式を利用して、書込まれ、そして眼が意図したグレースケー
ル・イメージを合成するようにその重み付けに対応した期間の間、表示される。
単一パス方式は、第２パス、関連する前電極スイッチング及びブランキング・パ
ルスの必要性が無く、前のビットプレーンに単に上書きするので好ましい。連続
した有効イメージ間の損失時間の回避は連続した照明を可能にし、そしてビット
プレーンの正確に重み付けられた期間をより簡単に与えることができる。
【００１４】 このような方式において、各ピクセルはそれが表すグレイスケールの点に従い
一連の電圧パルスを受ける（グレイスケール・レベルを表す数のように、そして
普通は、必ずしもその順序ではなく）。グレイスケール内には、使用された重み
付けに起因して、電圧が加えられるよりもより多くの点が存在し、これは配列を
現実に駆動するのに使用される時間を減少するから有利である。加えられる電圧
の各々は前の電圧と比較して同じ又は反対の極性であり、ビットプレーンの数に
等しい（極性を無視して）、同じ数の電圧パルスがイメージを合成するために各
ピクセルに加えられる。
【００１５】 例えば、２進値重み付けを持った６４レベル・グレイスケールにおいて、２ｎ ｔの相対的持続期間に６ビットプレーンが存在する。ここで、ｎは０から５まで
の範囲である。そして、各ピクセルは対応する６けた２進数により表される。
【００１６】 しかし、代替的に、以下の二重パス方式が、複数又は重み付けられたビットプ
レーン方式に使用することが可能である。
【００１７】 ｄｃバランスを達成するため、各２進値ビットプレーンをそれ自身がｄｃバラ
ンスを生成するどんな２進値イメージング方法により生成することが可能である
。例えば、選択されたピクセルのみをブランク・イメージから始めて、選択的活
性化（＋Ｖ）により２進値イメージを書込み及び消去し、そしてブランキング（
−Ｖ）駆動される。
【００１８】 しかし、このような方式の全て又はほとんど全てにおいて、２進値イメージの
現実の持続期間はそれに割当てられた時間に直接比例しない。これは、例えば、
介在するブランキング・ステップ等がビットプレーンの２進値性質に、そしてこ
の結果、認識されるグレイスケール値に、ある程度の歪を導くからである。これ
は所望ならば補償することができるが、追加の複雑さを表す。
【００１９】 最近、共通の前電極とアクティブ半導体バックプレーンとの間に配置されたス
メクチック液晶相の形式の新規な空間光変調器が開発されている。これは、高速
で、可能ならば、ディスプレイ装置のみならず相関関係及びホログラフイック・
スイッチングのような光学処理の他の形式の潜在的な応用を持つ相対的に大きな
数のピクセル数（３２０ｘ２４０から６４０ｘ４８０まで）を含む低コストの空
間光変調器の必要性に応じて開発された。それが駆動される態様、及び加えられ
る電圧値に依存して、変調器は少なくとも１０ＭＨｚのライン速度及び１５乃至
２０ｋＨｚまでのフレーム速度で駆動でき、１秒当り約１乃至１．５Ｇピクセル
のデータ入力を要する。典型的に、ピクセル・アドレス時間は約１００ナノ秒で
あるけれど、ピクセルは光学状態を切換えるために実際には約１乃至５マイクロ
秒がかかる。そして、全体フレームの書込み時間は２４マイクロ秒の程度である
が、フレームからフレームへの書き込み期間は約８０マイクロ秒である。
【００２０】 空間光変調器は、単一パス方式に従い駆動できる。ここにおいて、前電極はバ
ックプレーン・ピクセルに対してＶ／２の電位に置かれ、バックプレーン・ピク
セルはゼロ・ボルト又はＶボルトに切換えられる。
【００２１】 代替的に、二重パス方式により駆動できる。ここにおいて、１回のパスでは、
前電極がゼロ電位に置かれ、選択されたピクセルがバックプレーン配列のピクセ
ル要素のスイッチングによりＶボルトへＯＮされ、そして他のパスでは、前電極
はＶボルトに置かれて、そして選択されたピクセルが配列の要素のスイッチング
によりゼロ・ボルトにＯＦＦされる。スイッチされるプロセスにないピクセルに
ついては、バックプレーンの要素は前電極の電圧に従う。これらの間に同じ電位
差を維持するため、前電極の電圧がゼロとＶボルトの間を変化する時、配列の全
てのバックプレーン・ピクセル要素における電圧は同時的にスイッチされる。
【００２２】 我々の同時係属の国際特許出願（ＰＣＴ／ＧＢ９９／０４２８５，参照：Ｐ２
０９５７ＷＯ，優先権ＧＢ９８２７９５２．４；ＰＣＴ／ＧＢ９９／０４２８６
及びＰＣＴ／ＧＢ９９／０４２７６，参照：Ｐ２０９５８ＷＯ及びＰ２０９５８
ＷＯ１，共に優先権ＧＢ９８２７９６５．６；ＰＣＴ／ＧＢ９９／０４２８２，
参照：Ｐ２０９５９ＷＯ，優先権ＧＢ９８２７９００．３；ＰＣＴ／ＧＢ９９／
０４２７９，参照：Ｐ２０９６０ＷＯ，優先権ＧＢ９８２７９０１．１；ＰＣＴ
／ＧＢ９９／０４２７４，参照：Ｐ２０９６１ＷＯ，優先権ＧＢ９８２７９６４
．９；ＰＣＴ／ＧＢ９９／０４２７５，参照：Ｐ２０９６２ＷＯ，優先権ＧＢ９
８２７９４５．８）；及びＰＣＴ／ＧＢ９９／０２６０，参照：Ｐ２０９６３Ｗ
Ｏ，優先権ＧＢ９８２７９４４．１）は、上述した単一及び二重パス方式を含む
この空間光変調器に関連した他の発明的な観点に関する。
【００２３】 上記空間光変調器は理想的には上述のビットプレーン技術の使用に適している
。しかし、本発明は液晶変調器に限定されるものではなく、上述したどんな空間
光変調器にも応用できる。
【００２４】 特に、液晶ディスプレイと変調器を動作する時に発生する１つの問題は、個別
のピクセルにおけるｄｃバランスの維持の問題である。本出願と一緒に出願され
た我々の同時係属国際特許出願（ＰＣＴ／ＧＢ９９／０４２６０，参照：Ｐ２０
９６３ＷＯ）は上述した重み付けビットプレーン技術に関する。これは少なくと
もいくつかのビットプレーンが修正され、そして重み付けされたビットプレーン
技術を使用したグレイスケール・イメージングの方法に関する。ここにおいて、
ｎけた２進数が２進値ピクセルの配列中の各ピクセル位置の意図されたグレイ・
レベルを表し、そして少なくとも１つの前記２進数が等しく無い数の１及び０を
有する。前記方法は、１及び０の不等さを減少するように数を近い隣接値に変え
るステップを含む。その方法は特に、ディスプレイ目的のために効果的なグレイ
スケール強度分布を発生することに関連するが、これに限定されない。ここで、
２進値イメージの効果的持続期間（長さ及び／又は繰返し数）は、例えば見る者
によりその時間的積分がグレイスケール・イメージを与えるようなものである。
これは特に液晶空間光変調器への応用されるが、これに限定されるものではなく
、各ピクセルにおける得られるべきｄｃバランス、又は少なくともより近い近似
を可能にする。
【００２５】 その中で動作される重み付けされたビットプレーン方法は、最も長いビットプ
レーンの持続期間中に液晶ピクセルのリラクゼーションが無視できることを必要
とする。そしてこれは何時も可能であるものでない。このような場合、ビットプ
レーンはビットプレーン期間中にリフレッシュできる。しかし、ｄｃバランスの
費用がかかる。
【００２６】 基本的に、リフレッシュ・ステップは、ピクセルのスイッチされた状態を回復
するため、ビットプレーンの開始時に加えられた同じ電圧の印加を繰返すことを
含む。リフレッシュ書込みステージが含まれる時、２ｎグレイスケールが２進値
イメージの２ｎフレーム書込みを含むように、ｎ乗の２進値で重み付けされたビ
ットプレーンは、最初の書き込みに続いて（２ｎ−１）回、リフレッシュされる
必要さえある。
【００２７】 リフレッシュ方式において、ビットプレーンはその持続期間に依存して、２回
以上読み出される。従って、ビットプレーンをその最後の読出しを受けるまでそ
れを破棄することはできない。さらに、もし、各ビットプレーンが次のビットプ
レーンに進む前に必要な回数、繰り返し読み出されると、２つのビットプレーン
の開始アドレスを記憶する必要がある。
【００２８】 例えば、それぞれ相対的持続期間４ｔ、２ｔ及びｔの３つのビットプレーンＡ
、Ｂ及びＣの単純な場合を考えると、これらをＡＡＡＡＢＢＣの順で読み出すこ
とが可能である。しかし、これは正しい順次でリフレッシュ読出しが達成される
ために、読出しが１回のみのプレーンＣを別として、各ビットプレーンの開始ア
ドレスを記憶する必要がある。 ヨーロッパ特許出願０７６２３７５は、ビットプレーンがそれらの重み付けに
従って複数回繰返される方法を説明してるが、より高い重み付けされたビットプ
レーンの発生は表示（フレーム）期間中に分布されている。ビットプレーンの順
番は、以下に説明され本発明において起こるように、より低く重み付けられたビ
ットプレーンが常に次のより高いビットプレーンに先立たれるようなものではな
い。
【００２９】 これに加えて、そしておそらくより重要なことは、例えば、表示時間が長い又
はリラクゼイション時間が速い場合、新しいイメージに進む前に、全体のグレイ
スケール・イメージを書き直す必要がある場合がある。このような場合、次に使
用されるべきビットプレーンの開始アドレスを記憶する必要のみならず、全体順
序の第１ビットプレーンの開始アドレスもそのイメージ情報がもはや必要でなく
なるまで記憶する必要がある。
【００３０】 このような場合の改良された読出し方法は、複数の開始アドレスの記憶を回避
することを可能にする。好ましい実施の形態の空間光変調器を使用する時のイメ
ージの読出しに関する高速においては、この見かけは小さなステップが計算的に
重要で且つ有利である。
【００３１】 本発明は、ピクセル化された複数レベル・イメージを定義する信号がメモリ内
の第１の複数の２進値ストリングにより定義され、このストリングがそれぞれの
重み付けと関連付けされていて、デジタル化されたピクセル的強度分布に各々が
対応するそれぞれのビットプレーンを定義し、前記複数の全てのビットプレーン
上の重み付けられたピクセル的強度分布が前記複数レベル・イメージに対応して
いる、イメージ信号処理方法において、 メモリ内の順番の位置に、重み付けの減少する順番で、最高の重み付けに関連
付けられた前記２進値ストリングの少なくとも第２の複数が記憶されていて、そ
してこの方法は記憶されたストリングから読出しサイクルの一連を作るステップ
を含み、各読出しサイクルは、最高の重み付けのストリングから開始し、記憶さ
れた順番で記憶された１つ又は複数のストリングを読み出すことからなり、読出
しサイクル中の読み出されるストリングの数は、読出しサイクルの前記一連の終
わりにおいて、前記第２の複数の各ストリングがその関連した重み付けに比例し
た回数、読み出されるように変更されることを特徴とする方法を提供する。
【００３２】 好ましくは、複数レベル・イメージは複数強度イメージである。 読出しサイクルの前記一連は、例えば、上記したようにディスプレイ時間が長
いか又はリラクゼーションが高速の時、繰返される。
【００３３】 本発明の方法の１つの形式では、第１の複数のストリングの全ては、重み付け
の減少する順番で前記メモリ内に順番の位置に記憶される。この場合、読出しサ
イクルの一連は、第１の複数の各ストリングがその重み付けに比例した回数だけ
読み出されるようなものである。
【００３４】 本発明は、本発明による信号の処理方法が実行され、そして第１の複数の各ス
トリングがそのビットプレーンとして、読出しサイクルの一連の間に、それが読
み出される度に、実質的な同じ期間表示される、イメージング方法に拡張される
。
【００３５】 本発明による信号処理方法の別の形式において、前記第２の複数に加えて、よ
り低い重み付けを持った少なくとも１つの前記ストリングが存在して、読出しサ
イクルの前記一連の際に１度、読み出される。この場合、本発明はまた、第１の
複数の各ストリングが読出しサイクルの一連の間にそれが読み出される度に、実
質的に同じ期間、そのビットプレーンとして表示され、そしてより低い重み付け
を持った前記少なくとも１つの前記ストリングが読み出される時、そのストリン
グが前記第２の複数の最も低次のストリングの重み付けに対してその重みのが比
例した且つ前記期間よりも少ない持続期間そのビットプレーンとして表示される
ような信号処理方法を実行することにより、イメージングする方法に拡張できる
。 好ましいイメージングする方法において、ビットプレーンは、ピクセル化され
た液晶ディスプレイ上に表示される。信号処理の小さなａｃ電位差が、ビットプ
レーンがが書き込まれていない期間中に、液晶ディスプレイのピクセルに加えら
れても良い。
【００３６】 このように、本発明は、第２の複数のビットプレーン又は全てのビットプレー
ンが、重み付けが減少する順番で、メモリ内の順番の位置に２進値ストリングと
して記憶されることを必要とする。最高の重み付けされたプレーンから開始して
、順番に、記憶されたビットプレーンからサイクル的に読み出すことにより、し
かし、各サイクルにおいては実際に読み出されるプレーンの数は変化させること
により、各ビットプレーンはその重み付けに等しく又は比例して複数回、読み出
されることができる。第２の複数のビットプレーンに加えて、より低い重み付け
のプレーンが存在する場合、これは第１の複数の最低次のビットプレーンよりも
少ない存続期間の間、１度、読み出される。これは、第２の複数のビットプレー
ンの読出し中の期間を含む、何時でも行なうことができる。しかし、好ましくは
、第２の複数のビットプレーンの全体の読出しの前又は後に実行される。
【００３７】 すなわち、本発明の方法によれば、上記の例で説明した３つのビットプレーン
・イメージは、読出しパスＡＢＣ（１回）、ＡＢ（１回）、及びＡ（２回）でも
って読み出され、これは組合せられた時、例えば所望の全体順番、ＡＢＣＡＢＡ
Ａ又はＡＢＣＡＡＡＢ又はＡＢＡＡＡＢＣを与えることができる。各読出しパス
は同じ場所で開始し、カウンタにより決定されるアドレスに続くため、開始アド
レスのみが記憶される必要がある。
【００３８】 あるグレイスケール及びリフレッシュ方式では、自動的にｄｃバランスを与え
るが、これをしない方式の別のオプションでは、例えば、イメージを書きそして
それらをリラックスさせる間に、ｄｃ不均衡を蓄積することを可能にして、不均
衡を計算し（例えば、付随するコンピュータ・シミュレーション内で）、そして
ゼロ平均ｄｃを与えるような大きさと持続期間の局所ｄｃ電圧をピクセルに加え
る。
【００３９】 以上の説明は、アドレス可能な配列を含んだ液晶セルについてされたが、本発
明の方法はどんな２進値空間光変調器に関して使用することができることが理解
される。イメージング装置が液晶装置である場合、グレイスケール・イメージを
合成するために使用される２進値イメージの延長は、連続する２進値イメージ間
にａｃフィールドを加える既知の方法により達成できる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６４１Ｋ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 クロスランド ウィリアム オルデン イギリス ケンブリッジ シービー２ １ ピーゼット トランピントン ストリート （番地なし） ユニヴァーシティー オ ブ ケンブリッジ エンジニアリング デ パートメント Ｆターム(参考） 2H093 NA51 ND06 NE06 NF17 5C006 AA16 AA17 AC11 AC15 AC26 AF13 BA12 BB11 FA38 FA56 5C080 AA10 BB05 DD30 EE29 FF11

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】グレイスケール・イメージングのため信号を処理する方法にお
    いて、グレイスケールに対応する最高に重み付けられたビットプレーンの複数が
    ２進値ストリングとしてメモリ内の位置に順番に、意図された持続期間（重み付
    け）の減少する順番で記憶され、重み付けられたビットプレーンの数に等しい読
    出しパスの数が記憶されたビットプレーンの組から作られ、各パスが最高次のビ
    ットプレーンから開始されそして記憶されたビットプレーンに沿って順番に続け
    られ、その順番の長さは読出しパスの前記数の終わりにおいて、各ビットプレー
    ンがその持続期間（重み付け）に等しい又は比例した複数回、読み出されるよう
    に変更されて選択されることを特徴とする方法。
  2. 【請求項２】前記複数が全てのビットプレーンを含む請求項１に記載の方法
    。
  3. 【請求項３】前記複数の最低次のビットプレーンの持続期間よりも小さい持
    続期間の間、１回読み出される少なくとも１つの追加のより低次のビットプレー
    ンがある請求項１に記載の方法。
  4. 【請求項４】読出しパスの前記数が繰返される前記請求項のいずれかに記載
    の方法。
  5. 【請求項５】液晶ディスプレイの形式の空間光変調器のアドレス使用される
    前記請求項のいずれかに記載の方法。
  6. 【請求項６】イメージが書かれていない期間中に、小さなａｃ電位差が配列
    のピクセルに加えられる前記請求項のいずれかに記載の方法。
JP2000590155A 1998-12-19 1999-12-16 グレイスケール画像表示のための複数デジタル・ビットプレーンの高速読出し Expired - Fee Related JP4612952B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9827944.1A GB9827944D0 (en) 1998-12-19 1998-12-19 Displays based on multiple digital bit planes
GB9827944.1 1998-12-19
PCT/GB1999/004277 WO2000038168A1 (en) 1998-12-19 1999-12-16 Fast readout of multiple digital bit planes for display of greyscale images

Publications (3)

Publication Number Publication Date
JP2003519396A true JP2003519396A (ja) 2003-06-17
JP2003519396A5 JP2003519396A5 (ja) 2010-11-04
JP4612952B2 JP4612952B2 (ja) 2011-01-12

Family

ID=10844517

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2000590149A Pending JP2003519395A (ja) 1998-12-19 1999-12-16 光学アレイにグレイ・レベルを表示するための変更重み付けビット・プレーン
JP2000590155A Expired - Fee Related JP4612952B2 (ja) 1998-12-19 1999-12-16 グレイスケール画像表示のための複数デジタル・ビットプレーンの高速読出し
JP2011092803A Abandoned JP2011191770A (ja) 1998-12-19 2011-04-19 光学アレイにグレイ・レベルを表示するための変更重み付けビット・プレーン

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000590149A Pending JP2003519395A (ja) 1998-12-19 1999-12-16 光学アレイにグレイ・レベルを表示するための変更重み付けビット・プレーン

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011092803A Abandoned JP2011191770A (ja) 1998-12-19 2011-04-19 光学アレイにグレイ・レベルを表示するための変更重み付けビット・プレーン

Country Status (9)

Country Link
US (2) US6930692B1 (ja)
EP (2) EP1153383A1 (ja)
JP (3) JP2003519395A (ja)
KR (2) KR20010081083A (ja)
AU (2) AU1869300A (ja)
CA (2) CA2354276A1 (ja)
DE (1) DE69933238T2 (ja)
GB (1) GB9827944D0 (ja)
WO (2) WO2000038168A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2836588B1 (fr) * 2002-02-26 2004-05-21 Thomson Licensing Sa Procede d'affichage numerique d'image et dispositif d'affichage numerique
WO2004104790A2 (en) * 2003-05-20 2004-12-02 Kagutech Ltd. Digital backplane
US20050062765A1 (en) * 2003-09-23 2005-03-24 Elcos Microdisplay Technology, Inc. Temporally dispersed modulation method
US7499065B2 (en) * 2004-06-11 2009-03-03 Texas Instruments Incorporated Asymmetrical switching delay compensation in display systems
EP2008449B1 (en) * 2007-01-30 2011-10-12 F. Poszat HU, L.L.C. Image transfer apparatus
WO2008094950A1 (en) * 2007-01-30 2008-08-07 F. Poszat Hu, L.L.C. Spatial light modulator
WO2008098015A1 (en) 2007-02-05 2008-08-14 F. Poszat Hu, L.L.C. Holographic imaging systems
US8022861B2 (en) * 2008-04-04 2011-09-20 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for mm-wave imager and radar
US20110261094A1 (en) * 2010-01-28 2011-10-27 Raman Research Institute Method to display images on a display device using bit slice addressing technique
US9922608B2 (en) * 2015-05-27 2018-03-20 Apple Inc. Electronic device display with charge accumulation tracker
US11030942B2 (en) 2017-10-13 2021-06-08 Jasper Display Corporation Backplane adaptable to drive emissive pixel arrays of differing pitches
US10951875B2 (en) 2018-07-03 2021-03-16 Raxium, Inc. Display processing circuitry
US11710445B2 (en) 2019-01-24 2023-07-25 Google Llc Backplane configurations and operations
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11238782B2 (en) 2019-06-28 2022-02-01 Jasper Display Corp. Backplane for an array of emissive elements
US11626062B2 (en) 2020-02-18 2023-04-11 Google Llc System and method for modulating an array of emissive elements
US11538431B2 (en) 2020-06-29 2022-12-27 Google Llc Larger backplane suitable for high speed applications
CN117769738A (zh) 2021-07-14 2024-03-26 谷歌有限责任公司 用于脉冲宽度调制的背板和方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775891A (en) * 1984-08-31 1988-10-04 Casio Computer Co., Ltd. Image display using liquid crystal display panel
JPH05127612A (ja) * 1991-11-05 1993-05-25 Nippon Hoso Kyokai <Nhk> 中間調画像表示方法
WO1994009473A1 (en) * 1992-10-15 1994-04-28 Rank Brimar Limited Display device
US5365283A (en) * 1993-07-19 1994-11-15 Texas Instruments Incorporated Color phase control for projection display using spatial light modulator
TW294807B (ja) * 1993-10-08 1997-01-01 Toshiba Co Ltd
JP2666739B2 (ja) * 1994-09-29 1997-10-22 日本電気株式会社 表示制御装置
JP2796619B2 (ja) * 1994-12-27 1998-09-10 セイコーインスツルメンツ株式会社 液晶表示パネルの階調駆動装置
US6025818A (en) 1994-12-27 2000-02-15 Pioneer Electronic Corporation Method for correcting pixel data in a self-luminous display panel driving system
JP2609440B2 (ja) * 1995-04-24 1997-05-14 株式会社日立製作所 液晶表示装置の駆動装置及び方法
US5777589A (en) * 1995-04-26 1998-07-07 Texas Instruments Incorporated Color display system with spatial light modulator(s) having color-to-color variations in data sequencing
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
US6512853B2 (en) * 1995-08-14 2003-01-28 Barkfort Limited Method and apparatus for compressing digital image data
US6320986B1 (en) * 1995-08-18 2001-11-20 International Business Machines Corporation Preprocessing multiple bit per pixel sampled data for Lempel-Ziv compression
CA2184129A1 (en) * 1995-08-31 1997-03-01 Donald B. Doherty Bit-splitting for pulse width modulated spatial light modulator
US5940142A (en) 1995-11-17 1999-08-17 Matsushita Electronics Corporation Display device driving for a gray scale expression, and a driving circuit therefor
JP3618024B2 (ja) * 1996-09-20 2005-02-09 パイオニア株式会社 自発光表示器の駆動装置
EP0883295A3 (en) * 1997-06-04 1999-08-11 Texas Instruments Incorporated Method and system for the displaying of digital video data using pulse width modulation
US5841413A (en) 1997-06-13 1998-11-24 Matsushita Electric Industrial Co., Ltd. Method and apparatus for moving pixel distortion removal for a plasma display panel using minimum MPD distance code
US6034664A (en) * 1997-06-25 2000-03-07 Sun Microsystems, Inc. Method and apparatus for pseudo-random noise generation based on variation of intensity and coloration
US6278434B1 (en) * 1998-10-07 2001-08-21 Microsoft Corporation Non-square scaling of image data to be mapped to pixel sub-components
JP3283005B2 (ja) * 1998-11-05 2002-05-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像データの遷移を生じないようにするデータ転送方法

Also Published As

Publication number Publication date
KR20010081083A (ko) 2001-08-25
JP2003519395A (ja) 2003-06-17
GB9827944D0 (en) 1999-02-10
JP4612952B2 (ja) 2011-01-12
EP1141933A1 (en) 2001-10-10
AU1870700A (en) 2000-07-12
US6930692B1 (en) 2005-08-16
WO2000038162A1 (en) 2000-06-29
EP1153383A1 (en) 2001-11-14
EP1141933B8 (en) 2007-01-17
DE69933238D1 (de) 2006-10-26
US6930693B1 (en) 2005-08-16
CA2354276A1 (en) 2000-06-29
KR20010089656A (ko) 2001-10-08
AU1869300A (en) 2000-07-12
CA2353821A1 (en) 2000-06-29
EP1141933B1 (en) 2006-09-13
JP2011191770A (ja) 2011-09-29
WO2000038168A1 (en) 2000-06-29
DE69933238T2 (de) 2007-04-19

Similar Documents

Publication Publication Date Title
JP2003519396A (ja) グレイスケール・イメージ表示のための複数デジタル・ビットプレーンの高速読出し
EP0897573B1 (en) Time-interleaved bit-plane, pulse-width-modulation digital display system
KR100232983B1 (ko) 해상도 변환이 가능한 디스플레이 패널 및 장치
US6784898B2 (en) Mixed mode grayscale method for display system
US7391398B2 (en) Method and apparatus for displaying halftone in a liquid crystal display
EP0981127A1 (en) Addressing scheme for spatial light modulator display systems using spatial and temporal multiplexing
JPH11509647A (ja) ２値画像を表示する装置および方法
JP2003532160A (ja) モノクローム及びカラーのデジタル・ディスプレイ・システム並びにその実施のための方法
JPH09319342A (ja) 液晶表示装置及び液晶表示装置の駆動方法
JPH0689082A (ja) アドレス方法及び装置
KR100232982B1 (ko) 컬러 디스플레이 패널 및 장치
JP2003518267A (ja) 電子−光学表示装置用ランプ発生器付き信号ドライバー
US6597335B2 (en) Liquid crystal display device and method for driving the same
JPH09106267A (ja) 液晶表示装置及びその駆動方法
US5450097A (en) Picture data processing device with preferential selection among a plurality of source
JPH05113767A (ja) 多階調表示装置
US6850251B1 (en) Control circuit and control method for display device
JP3347628B2 (ja) 解像度変換可能な表示パネル及び表示装置
JP2000112426A (ja) 表示装置の動作方法
JPH0281091A (ja) 階調表示制御回路
US6919876B1 (en) Driving method and driving device for a display device
JPH11259037A (ja) 画像表示方法および画像表示装置
JPH08160919A (ja) 画像表示装置の駆動方法
JPH10136289A (ja) プラズマディスプレイの画像表示方法並びにプラズマディスプレイ装置
JPH06289820A (ja) 表示装置の駆動方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100517

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20100909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees