KR20010081083A - 그레이 스케일 화상 디스플레이를 위한 다중 디지털 비트플레인의 고속 판독 - Google Patents
그레이 스케일 화상 디스플레이를 위한 다중 디지털 비트플레인의 고속 판독 Download PDFInfo
- Publication number
- KR20010081083A KR20010081083A KR1020017007756A KR20017007756A KR20010081083A KR 20010081083 A KR20010081083 A KR 20010081083A KR 1020017007756 A KR1020017007756 A KR 1020017007756A KR 20017007756 A KR20017007756 A KR 20017007756A KR 20010081083 A KR20010081083 A KR 20010081083A
- Authority
- KR
- South Korea
- Prior art keywords
- bit planes
- bit
- read
- gray scale
- stored
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Abstract
그레이 스케일 화상에 대응하는 적어도 다수의 최고로 가중된 비트 플레인들이 의도된 구간(가중치)의 감소하는 순서로 메모리의 순차 위치에 이진 스트링들로 저장되는 그레이 스케일 화상화를 위한 신호 처리 방법에서, 가중된 비트 플레인들의 수와 같은 다수의 판독 패스들이 한 세트의 저장된 비트 플레인들로 이루어지고, 각 패스는 가장 높은 순서의 비트 플레인들로 시작하여 저장된 비트 플레인들을 따라 차례로 계속되며, 시퀀스의 길이는 상기 판독 패스들의 수의 끝에서 각 비트 플레인이 그 구간(가중치)과 같거나 비례하여 여러 번 판독되도록 변경되고 선택된다. 상기 방법은 고속의 액정 매트릭스 배열들을 구동하는 유틸리티를 가지며, 각 비트 플레인은 리프레시될 필요가 있다. 기록 단계들 사이에 작은 ac 전위가 배열에 인가될 수 있다.
Description
본 발명은 개별적으로 어드레스 가능한 셀들이나 픽셀들의 배열을 포함하는 이진 화상을 생성할 수 있는 임의의 공간 광 변조기와 함께 사용될 수 있으며, 이진 화상은, 예를 들어, 변조된 광빔을 주사함으로써 생성된다. 본 명세서에 사용되는 용어 "이진 공간 광 변조기(binary spatial light modulator)"는, 광학 시스템에서 디스플레이 또는 다른 목적, 예를 들어, 정보 기록기 및 다양한 구성요소들(예를 들어, 렌즈, 필터 및 회절 격자)을 위해 사용되든 안되든, 이러한 모든 디바이스들을 포함하는 것으로 의도된다. 이 용어는 현존 광빔이 변조기에의해 영향을 받고, 또한, 광 이미터들의 배열과 같은 광원들 및 전기장 발광 디바이스들로서 동작하는 수동 변조기들을 커버하도록 의도되었다.
본 명세서에 사용되는 용어 "화상(image)"은 일반적으로 광 강도의 임의의 공간적으로 변화된 광 분포를 나타내기 위해 사용되지만, 반드시 그런 것은 아니며, 그 생성 또는 결과적인 분포는 용어 "디스플레이(display)"로 언급될 것이다.
또한, 본 명세서에 사용되는 용어 "그레이 스케일(grey scale)"은 다중-레벨 분포를 나타내는 것으로서 사용되지만, 이 용어는 백색을 포함하는 임의의 색과 관련하여 사용된다는 것이 명백해야 한다. 또한, 본 발명 및 그 실시예의 방법, 배열, 백블레인(backplane), 회로 등은 백색을 포함하는 단색(단색 화상)과 관련하여 기술되지만, 단일 배열을 상이한 색 픽셀들로 공간적으로 세분하고, 예를 들어, 투사에 의해 상이하게 채색된 단색 어레이들로부터 디스플레이들을 중첩하거나, 예를 들어, 적색, 녹색, 청색 화상들의 연속적인 투사를 시간적으로 다중화하는 것과 같은 공지된 방법으로 다양한 색의 화상들 또는 디스플레이들이 생성될 것이다.
본 발명은 디스플레이 또는 공간 광 변조기를 동작하는 방법에 관한 것으로, 디스플레이나 변조기에 의해 산출된 순간적인 강도 분포는 사실상 이진수이지만 시간 평균 분포(time averaged distribution)가 유효한 다중 강도 레벨을 갖거나 다중 강도 레벨을 갖도록 나타나는 방식으로 변경된다. 디스플레이를 위해서, 이것은 시각적으로 변경이 발생되는 것을 평균화하기 위해, 바람직하게 임의의 깜빡임(flicker)을 피하기 위해 변경이 충분히 빨라야 한다는 것을 의미한다.
다중 강도 효과를 얻기 위한 시간적으로 변하는 이진 변조가 공지되어 있으며, 다중 비트 플레인들을 사용함으로써 달성될 수 있다. 이러한 방법으로, 디지털화된 값들의 배열의 픽셀들에 할당된 그레이 스케일 값들에 대응하는 크기(amplitude)의 디지털화된 값들의 배열은 다수의 비트 플레인들로 분해된다. 이 다중 비트 플레인 기술은 상기 정의된 것과 같이 임의의 이진 공간 광 변조기와 함께 사용될 수 있다.
동일한 구간의 다수의 비트 플레인들에 대응하도록, n-레벨 그레이 스케일 화상을 동일한 구간의 다수의 이진 화상 플레인들로 분해하는 것이 가능하다. 그러나, 가중 비트 플레인 기술로서 공지된 바람직한 형태로, 비트 플레인들의 구간들은 가중되고, 각 비트 플레인은 디지털화의 한 레벨을 대표한다(대표자). 이것은 화상을 합성하기 위해 저장될 필요가 있는 비트 플레인들의 수를 감소시키고, 어드레싱 요구사항을 다소 줄일 수 있다.
2 이외의 디지털 베이스를 사용할 수 있는 특정 경우일지라도, 각 비트 플레인이 이진수가 아닌 한 이것은 문제를 복잡하게 만들며, 따라서 그렇게 쉽게 저장되지 않는다. 또한, 이러한 비트 플레인의 각 위치는 0이 아닌 1 이상의 값을 가지며, 비트 플레인에 걸린 0이 아닌 값들의 변화는 각 픽셀의 동작 구간을 고려하여야할 필요가 있다(가능하게는, 비-이진 플레인을 2개 이상의 이진 플레인들로 더 분해함으로써). 다음 논의는 이진 가중치로 제한될 것이지만, 이러한 문맥에서 제시된 원리들은 필요하거나 바람직하다면 이 기술분야에 숙련된 사람이 다른 지수적 베이스로 추정할 수 있도록 하는데 충분하다고 생각된다.
디지털화가 각 비트 플레인이 디지털의 1과 0의 배열이 되는 이진수일 경우, 디지털화된 그레이 스케일 화상과 동등한 시간 평균 화상을 제공하기 위해 그 이진 가중치와 비례하는 총 기간에 대한 각 비트 플레인을 디스플레이할 필요만이 있다.
가능하다면, 그레이 스케일 화상을 제공하기 위해 필요한 총 구간동안 1번만 각 이진 비트 플레인을 디스플레이하는 것이 편리하지만, 모든 비트 플레인들을 디스플레이하든데 소비되는 총 시간과 관계가 있는 각 비트 플레인을 디스플레이하는데 소비되는 총 시간이 그 이진 가중치에 비례하는 것은 반드시 순차적으로 제공하지는 않으면서 1개 이상의 비트 플레인들을 여러 번 디스플레이하는 것도 가능하다.
그레이 스케일 화상에 대한 상이한 비트 플레인들이 컴퓨터에 순차적인 이진 스트링들로 저장될 수 있고, 화상이 반복될 필요가 없다면 비트 플레인들이 삭제될 수 있는 임의의 바람직한 순서대로 하나씩 판독될 것이다. 첫 번째 저장된 비트 플레인들의 시작 어드레스만이 저장될 필요가 있는 어드레스이기 때문에, 컴퓨터에서 저장된 순서대로 비트 플레인들을 판독하는 것이 쉬우며, 각 비트 플레인들에 대해 순차적으로 소정수의 데이터 비트들을 클럭킹함으로써 간단하게 한번에 하나씩 모든 비트 플레인들이 판독된다.
후속 화상에 대한 비트 플레인들(특히, 실시간으로 생성되는 비트 플레인들)에 의해 판독된 비트 플레인들을 즉시 대체하는 것도 가능할 수 있다. 그러나, 다른 상황에서 이것은 달라질 수 있으며, 후속 화상에 대한 비트 플레인들의 세트는 일반적으로 어디에라도 저장될 것이다. 특수한 경우에, 다른 비트 플레인이 판독되는 동안 기록되는 단지 2개의 비트 플레인들에 대해서만 저장될 수 있으며, 그 반대도 가능하다.
바람직하게 화상 표준을, 예를 들어, 순차 라인(line sequential)에서 서로 엇갈린 것(interlaced)으로 변환하기 위해 판독 및/또는 기록 처리를 제어하는 것도 가능하다.
각 비트 플레인이 메모리로부터 판독될 때 또는 판독된 후에, 의도된 그레이 스케일 화상을 시각 합성하도록 이하에 기술되는 단일 패스 방법(single pass scheme)을 사용하여 기록되고 그 가중치에 대응하는 기간에 걸쳐 보여진다. 제 2 패스, 연관 프론트 전극 스위칭 및 블랭킹 펄스에 대한 필요성 없이 선행 비트 플레인을 단지 너무 많이 기록하는 한 단일 패스 방법은 바람직하다.
연속하는 유효한 화상들 사이의 로스트(lost) 시간을 피하는 것은 연속적인 조명 및 정확하게 가중된 구간의 비트 플레인들을 더 쉽게 제공할 수 있다.
이러한 방법에서, 각 픽셀에는 그레이 스케일의 점에 따른 일련의 전압 펄스가 제공된다(그레이 스케일 레벨을 나타내는 번호이지만 일반적으로 그러한 순서일 필요는 없다). 가중치가 사용되기 때문에 전압이 인가되는 것보다 많은 점들이 그레이 스케일에 존재하며, 이것은 실제로 배열을 구동하는데 소비되는 시간을 감소시키기 때문에 유리하다. 각 인가된 전압은 선행 전압과 비교하여 동일하거나 반대의 극성일 수 있으며, 비트 플레인들의 수(무시할 수 있는 극성)와 같은 전압 펄스의 수가 화상을 합성하기 위해 각 픽셀에 인가된다.
예를 들어, 이진 가중치를 갖는 64 레벨의 그레이 스케일에 있어서, 2nt의 구간과 관계되는 6 비트 플레인들이 있으며(n은 0 내지 5의 범위), 각 픽셀은 대응하는 6 디지트 이진수로 표현될 수 있다.
그러나, 이하의 이중 패스 방법은 선택적으로 다중 또는 가중 비트 플레인 방법에 사용될 수 있다.
dc 평형을 얻기 위해서, 자체적으로 dc 평형을 이루는 임의의 이진 화상화방법(예를 들어, 블랭크 화상으로부터의 시작, 기록, 뷰잉(viewing) 및 선택된 픽셀만의 선택적인 전압 인가(energisation)(+V) 및 구동 블랭킹(-V)에 의한 이진 화상의 소거)에 의해 각 이진 비트 플레인을 생성하는 것이 가능하다.
그러나, 대부분 또는 모든 이러한 방법들에서, 예를 들어, 비트 플레인 기간의 이진 속성에서의 왜곡 정도로 인한 간섭 블랭킹 단계 때문에, 이진 화상의 실제 구간은 거기에 할당된 시간에 비례하지 않으며, 따라서, 이하 파악된 그레이 스케일 값들이다. 이것은 바람직하다면 보상될 수 있지만, 부가적인 복잡성을 나타낸다.
최근, 활성 반도체 백플레인과 공통 프론트 전극 사이에 배치된 스메틱 액정층의 형태의 새로운 공간 광 변조기가 개발되었다. 이것은 빠르고, 가능하다면 저가의 요구사항에 맞춰 개발되었으며, 공간 광 변조기는 디스플레이 디바이스로서뿐만 아니라 상관기 및 홀로그래픽 스위칭과 같은 광학 처리의 다른 형태에 대해서도 가능한 응용을 갖는 비교적 많은 수의 픽셀들(320x240 내지 640x480)을 포함한다. 구동되는 방법 및 인가된 전압값에 따라, 변조기는 초당 약 1 내지 1.5Gpixel의 데이터 입력을 필요로 하는 적어도 10㎒의 라인 레이트 및 15 내지 20㎑의 프레임 레이트로 구동될 수 있다. 일반적으로, 픽셀 어드레스 시간은 약 100㎱이지만 픽셀은 광학 상태들 사이에서 스위칭하기 위해서 실제로 약 1 내지 5㎲를 취하며, 전체 프레임 기록 시간은 24㎲ 정도이지만 프레임-대-프레임 기록 기간은 약 80㎲이다.
이 공간 광 변조기는 단일 패스 방법에 따라 구동될 수 있으며, 그 프론트 전극은 0볼트 또는 V볼트로 스위칭되는 백플레인 픽셀들에 대해 V/2의 전위가 된다.
선택적으로, 프론트 전극이 0볼트가 되고 선택된 픽셀들이 백플레인 배열의 픽셀 소자들이 V볼트로 스위칭함으로써 턴온되는 한 패스와, 프론트 전극이 V볼트가 되고 선택된 픽셀들이 백플레인 배열의 픽셀 소자들이 0볼트로 스위칭함으로써 턴오프되는 다른 패스를 갖는 이중 패스 방법에 따라 구동될 수 있다. 백플레인의 소자들이 스위칭되는 처리에 있지 않은 픽셀들에 대해서 프론트 전극의 전압을 따라간다. 그들 사이에 동일한 전위차를 유지하기 위해서, 프론트 전극의 전압이 0볼트 및 V볼트 사이에서 변경됨에 따라 배열의 모든 백플레인 픽셀 소자들의 전압이 동시에 스위칭된다.
함께 계류중인 국제 특허 출원(P20957WO, 우선권 GB9827952.4; P20958WO 및 P20958WO1, 두건의 우선권 GB9827965.6; P20959WO, 우선권 GB9827900.3; P20960WO, 우선권 GB9827901.1; P20961WO, 우선권 GB9827964.9; P20962WO, 우선권 GB9827945.8; 및 P20963WO, 우선권 GB9827944.1)은 상기 언급된 단일 및 이중 패스 방법을 포함하는 상기 공간 광 변조기와 관련된 다른 발명적 특징들과 관련된다.
상기 언급된 공간 광 변조기는 이상적으로 상기 언급된 비트 플레인 기술 사용에 적당하다. 그러나, 본 발명은 액정 변조기로 제한되지 않으며, 상기 언급된 것과 같은 임의의 공간 광 변조기에 적용될 수 있다.
특히, 액정 디스플레이와 변조기들이 동작할 때 발생할 수 있는 한가지 문제점은 개별적인 픽셀들에서 dc 평형을 유지하는 것이다. 본원과 함께 출원된 계류중인 국제 특허 출원(P20963WO)은 적어도 몇몇 비트 플레인들이 수정되는 상기 언급된 것과 같은 가중 비트 플레인 기술과 관련되며, n-디지트 이진수가 이진 픽셀들의 배열에서 각 픽셀 위치의 의도된 그레인 레벨을 나타내는 가중 비트 플레인 기술을 사용하는 그레이 스케일 화상화 방법과 관련되며, 적어도 하나의 상기 이진수는 1 및 0과 같지 않은 수를 가지며, 상기 방법은 1 및 0의 부동성(inequality)을 감소시키기 위해 아주 인접한 값들로 상기 수를 변경하는 단계를 포함한다. 상기 방법은 특별한 것이지만, 디스플레이를 위한 효과적인 그레이 스케일 강도 분포의 생성하고만 관련되는 것은 아니며, 이진 화상들의 유효 구간(반복 길이 및/또는 횟수)은, 예를 들어, 뷰어(viewer)에 의한 시간 적분이 그레이 스케일 화상을 제공하도록 하는 것이다. 이것은 액정 공간 광 변조기들에 대해 특별한 것이지만 배타적인 것은 아니며, 각 픽셀에서 dc 평형이 얻어지거나 적어도 아주 근접하게 될 수 있다.
본 명세서에서와 같은 가중 비트 플레인 방법은 액정 픽셀들의 약화가 최장의 비트 플레인 구간에 걸쳐 무시할 수 있을 필요가 있으며, 이것은 항상 가능한 것은 아니다. 이러한 경우에, 비트 플레인들은 비트 플레인 기간(들)동안 리프레시(refresh)될 수 있지만, dc 평형을 위한 비용이 든다.
기본적으로, 리프레시 단계는 픽셀의 스위칭된 상태를 회복하도록 하기 위해 비트 플레인의 시작에서 인가된 것과 동일한 전압의 인가를 반복하는 것을 포함한다. 리프레시 기록 단계가 포함될 때, 2n그레이 스케일이 이진 화상들의 2n프레임 기록을 포함하도록, n번째 멱승 이진 가중된 비트 플레인이 제 1 기록에 이어지는 (2n-1)번의 리프레시가 필요할 수도 있다.
리프레시 방법에서, 비트 플레인들은 그 구간에 따라 한 번 이상 판독된다. 따라서, 최종 판독이 수행될 때까지 비트 플레인을 삭제할 수 없다. 또한, 각 비트 플레인이 다음 비트 플레인에 선행하기 전에 필요에 의해 여러 번 반복적으로 판독된다면, 2개의 비트 플레인들의 시작 어드레스를 저장할 필요가 있다.
예를 들어, 관련된 각각의 구간들(4t, 2t, t)의 3개의 비트 플레인들(A, B, C)의 간단한 경우를 취하면, AAAABBC의 순서로 비트 플레인들을 판독하는 것이 가능하다. 그러나, 이것은 플레인 C가 한번만 판독되는 것은 보류하고, 리프레시 판독을 위한 정확한 위치에 이를수 있도록 하기 위해서 각 비트 플레인들의 시작 어드레스를 저장할 필요가 있다.
또한, 전체 그레이 스케일 화상이 새로운 화상에 선행하기 전에 재기록할 필요가 있는 경우가 있으며, 예를 들어, 디스플레이 시간이 길거나 약화가 빠르다. 이러한 경우에, 상기 화상 정보가 더 이상 필요하지 않을 때까지, 다음에 사용될 비트 플레인의 시작 어드레스뿐만 아니라, 전체 시퀀스의 제 1 비트 플레인의 시작 어드레스도 저장할 필요가 있다.
이러한 경우의 개선된 판독 방법은 다수의 시작 어드레스들의 저장을 피할 수 있게 된다. 바람직한 실시예의 공간 광 변조기를 사용하는 경우에 화상들을 판독과 관련된 높은 속도에서, 이 명백히 중요하지 않은 단계는 컴퓨터에서는 중요하고 유리할 수 있다.
본 발명에 따르면, 다수의 가장 높은 순서의 비트 플레인들 또는 모든 비트플레인들이 의도된 구간의 감소하는 순서(가중치)로 메모리의 순차적인 위치에 이진 스트링들로서 저장되고, 소정수의 판독 패스들은 가중된 비트 플레인들의 수와 같은 저장된 비트 플레인들의 세트로 이루어지고, 각 패스는 가장 높은 순서의 비트 플레인에서 시작하여 저장된 비트 플레인들을 따라 차례로 계속되며, 소정수의 판독 패스들의 끝에서 각 비트 플레인이 그 구간(가중치)과 같거나 비례하여 여러 번 판독되도록 시퀀스들의 길이가 선택되고 변경된다. 상기 여러 번의 판독이 낮은 순서의 비트 플레인(들)을 포함하지 않으면, 이것은 여러 번의 판독의 가장 적은 순서의 비트 플레인보다 낮은 구간(들) 동안 한번만 판독될 것이다. 이것은 다수의 판독내의 기간 또는 기간들을 포함하는 임의의 시간에 행해질 수 있지만, 전체 다수의 비트 플레인들이 판독되기 전후에 수행되는 것이 바람직하다.
따라서, 본 발명에 따른 방법에서, 예를 들어, ABCABAA 또는 ABCAAAB 또는 ABAAABC의 전체 순서로 복합 화상이 제공될 수 있을 때, 상기 예시된 3중 비트 플레인 화상이 판독 패스 ABC(1회), AB(1회), A(2회)로 판독될 것이다. 각 판독 패스는 동일한 장소에서 시작하고 카운터들에 의해 결정된 어드레스로 계속되기 때문에 시작 어드레스만 저장될 필요가 있다.
몇몇 그레이 스케일 및 리프레시 방법들이 dc 평형을 자동적으로 제공하면, 방법들에 대한 추가 선택사항은, 예를 들어, 화상들을 기록하면서 dc 비평형을 축적할 수 있도록 하지 않으며, 그후 비평형을 계산하여(예를 들어, 첨부 컴퓨터 시뮬레이션으로) 화상들이 약해지도록 하며, 0 평균 dc를 제공하도록 픽셀들의 크기 및 구간에 로컬 dc 전압을 인가한다.
어스레스 가능한 어레이를 통합하고 있는 액정 셀에서 참조가 있다는 것이 이해되어야 하며, 본 발명의 방법들은 임의의 이진 공간 광 변조기와 관련하여 사용될 수 있다. 화상화 디바이스가 액정 디바이스인 경우에, 그레이 스케일 화상을 합성하는데 사용된 이진 화상들의 연장은 연속하는 이진 화상들 사이의 ac 전계의 인가에 의해 공지된 방법으로 달성될 수 있다.
Claims (6)
- 그레이 스케일 화상에 대응하는 적어도 다수의 최고로 가중된 비트 플레인들이 의도된 구간(가중치)의 감소하는 순서로 메모리의 순차 위치에 이진 스트링들로 저장되는 그레이 스케일 화상화를 위한 신호 처리 방법으로서, 가중된 비트 플레인들의 수와 같은 다수의 판독 패스들이 한 세트의 저장된 비트 플레인들로 이루어지고, 각 패스는 가장 높은 순서의 비트 플레인들로 시작하여 저장된 비트 플레인들을 따라 차례로 계속되며, 시퀀스의 길이는 상기 판독 패스들의 수의 끝에서 각 비트 플레인이 그 구간(가중치)과 같거나 비례하여 여러 번 판독되도록 변경되고 선택되는, 그레이 스케일 화상화를 위한 신호 처리 방법.
- 제 1 항에 있어서,상기 다수는 모든 상기 비트 플레인들을 포함하는, 그레이 스케일 화상화를 위한 신호 처리 방법.
- 제 1 항에 있어서,적어도 하나의 부가적인 낮은 순서의 비트 플레인이 상기 다수의 가장 낮은 순서의 비트 플레인의 구간 보다 낮은 구간동안 한번만 판독되는, 그레이 스케일 화상화를 위한 신호 처리 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 판독 패스들의 수는 반복되는, 그레이 스케일 화상화를 위한 신호 처리 방법.
- 액정 디스플레이의 형태로 공간 광 변조기를 어드레스하는데 사용되는 경우의 제 1 항 내지 제 4 항 중 어느 한 항의 그레이 스케일 화상화를 위한 신호 처리 방법.
- 제 1 항 내지 제 5 항에 있어서,화상들이 기록되지 않을 때의 기간들에서 상기 배열의 픽셀들에 작은 ac 전위차가 인가되는, 그레이 스케일 화상화를 위한 신호 처리 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9827944.1 | 1998-12-19 | ||
GBGB9827944.1A GB9827944D0 (en) | 1998-12-19 | 1998-12-19 | Displays based on multiple digital bit planes |
PCT/GB1999/004277 WO2000038168A1 (en) | 1998-12-19 | 1999-12-16 | Fast readout of multiple digital bit planes for display of greyscale images |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010081083A true KR20010081083A (ko) | 2001-08-25 |
Family
ID=10844517
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017007756A KR20010081083A (ko) | 1998-12-19 | 1999-12-16 | 그레이 스케일 화상 디스플레이를 위한 다중 디지털 비트플레인의 고속 판독 |
KR1020017007761A KR20010089656A (ko) | 1998-12-19 | 1999-12-16 | 광학 어레이상에 그레이 레벨들을 디스플레이하기 위한수정되고 가중된 비트 플레인들 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017007761A KR20010089656A (ko) | 1998-12-19 | 1999-12-16 | 광학 어레이상에 그레이 레벨들을 디스플레이하기 위한수정되고 가중된 비트 플레인들 |
Country Status (9)
Country | Link |
---|---|
US (2) | US6930693B1 (ko) |
EP (2) | EP1141933B8 (ko) |
JP (3) | JP2003519395A (ko) |
KR (2) | KR20010081083A (ko) |
AU (2) | AU1869300A (ko) |
CA (2) | CA2354276A1 (ko) |
DE (1) | DE69933238T2 (ko) |
GB (1) | GB9827944D0 (ko) |
WO (2) | WO2000038168A1 (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2836588B1 (fr) * | 2002-02-26 | 2004-05-21 | Thomson Licensing Sa | Procede d'affichage numerique d'image et dispositif d'affichage numerique |
WO2004104790A2 (en) * | 2003-05-20 | 2004-12-02 | Kagutech Ltd. | Digital backplane |
US20050062765A1 (en) * | 2003-09-23 | 2005-03-24 | Elcos Microdisplay Technology, Inc. | Temporally dispersed modulation method |
US7499065B2 (en) * | 2004-06-11 | 2009-03-03 | Texas Instruments Incorporated | Asymmetrical switching delay compensation in display systems |
JP5713562B2 (ja) | 2007-01-30 | 2015-05-07 | エフ・ポスザツト・ヒユー・エル・エル・シー | 画像転写装置 |
US7872793B2 (en) | 2007-01-30 | 2011-01-18 | Jonathan Rennie Hughes | Spatial light modulator |
EP2115530A1 (en) | 2007-02-05 | 2009-11-11 | F. Poszat HU, L.L.C. | Holographic imaging systems |
US8022861B2 (en) * | 2008-04-04 | 2011-09-20 | Toyota Motor Engineering & Manufacturing North America, Inc. | Dual-band antenna array and RF front-end for mm-wave imager and radar |
US20110261094A1 (en) * | 2010-01-28 | 2011-10-27 | Raman Research Institute | Method to display images on a display device using bit slice addressing technique |
US9922608B2 (en) * | 2015-05-27 | 2018-03-20 | Apple Inc. | Electronic device display with charge accumulation tracker |
US11030942B2 (en) | 2017-10-13 | 2021-06-08 | Jasper Display Corporation | Backplane adaptable to drive emissive pixel arrays of differing pitches |
US10951875B2 (en) | 2018-07-03 | 2021-03-16 | Raxium, Inc. | Display processing circuitry |
US11710445B2 (en) | 2019-01-24 | 2023-07-25 | Google Llc | Backplane configurations and operations |
US11637219B2 (en) | 2019-04-12 | 2023-04-25 | Google Llc | Monolithic integration of different light emitting structures on a same substrate |
US11238782B2 (en) | 2019-06-28 | 2022-02-01 | Jasper Display Corp. | Backplane for an array of emissive elements |
US11626062B2 (en) | 2020-02-18 | 2023-04-11 | Google Llc | System and method for modulating an array of emissive elements |
US11538431B2 (en) | 2020-06-29 | 2022-12-27 | Google Llc | Larger backplane suitable for high speed applications |
CN117769738A (zh) | 2021-07-14 | 2024-03-26 | 谷歌有限责任公司 | 用于脉冲宽度调制的背板和方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4775891A (en) * | 1984-08-31 | 1988-10-04 | Casio Computer Co., Ltd. | Image display using liquid crystal display panel |
JPH05127612A (ja) | 1991-11-05 | 1993-05-25 | Nippon Hoso Kyokai <Nhk> | 中間調画像表示方法 |
ATE261168T1 (de) * | 1992-10-15 | 2004-03-15 | Texas Instruments Inc | Anzeigevorrichtung |
US5365283A (en) * | 1993-07-19 | 1994-11-15 | Texas Instruments Incorporated | Color phase control for projection display using spatial light modulator |
WO2004097776A1 (ja) * | 1993-10-08 | 2004-11-11 | Itsuo Sasaki | 多階調表示装置および多階調表示方法 |
JP2666739B2 (ja) * | 1994-09-29 | 1997-10-22 | 日本電気株式会社 | 表示制御装置 |
US6025818A (en) * | 1994-12-27 | 2000-02-15 | Pioneer Electronic Corporation | Method for correcting pixel data in a self-luminous display panel driving system |
JP2796619B2 (ja) * | 1994-12-27 | 1998-09-10 | セイコーインスツルメンツ株式会社 | 液晶表示パネルの階調駆動装置 |
JP2609440B2 (ja) * | 1995-04-24 | 1997-05-14 | 株式会社日立製作所 | 液晶表示装置の駆動装置及び方法 |
US5777589A (en) * | 1995-04-26 | 1998-07-07 | Texas Instruments Incorporated | Color display system with spatial light modulator(s) having color-to-color variations in data sequencing |
US5959598A (en) * | 1995-07-20 | 1999-09-28 | The Regents Of The University Of Colorado | Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images |
US6512853B2 (en) * | 1995-08-14 | 2003-01-28 | Barkfort Limited | Method and apparatus for compressing digital image data |
US6320986B1 (en) * | 1995-08-18 | 2001-11-20 | International Business Machines Corporation | Preprocessing multiple bit per pixel sampled data for Lempel-Ziv compression |
CA2184129A1 (en) * | 1995-08-31 | 1997-03-01 | Donald B. Doherty | Bit-splitting for pulse width modulated spatial light modulator |
US5940142A (en) | 1995-11-17 | 1999-08-17 | Matsushita Electronics Corporation | Display device driving for a gray scale expression, and a driving circuit therefor |
JP3618024B2 (ja) * | 1996-09-20 | 2005-02-09 | パイオニア株式会社 | 自発光表示器の駆動装置 |
EP0883295A3 (en) * | 1997-06-04 | 1999-08-11 | Texas Instruments Incorporated | Method and system for the displaying of digital video data using pulse width modulation |
US5841413A (en) * | 1997-06-13 | 1998-11-24 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for moving pixel distortion removal for a plasma display panel using minimum MPD distance code |
US6034664A (en) * | 1997-06-25 | 2000-03-07 | Sun Microsystems, Inc. | Method and apparatus for pseudo-random noise generation based on variation of intensity and coloration |
US6278434B1 (en) * | 1998-10-07 | 2001-08-21 | Microsoft Corporation | Non-square scaling of image data to be mapped to pixel sub-components |
JP3283005B2 (ja) * | 1998-11-05 | 2002-05-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 画像データの遷移を生じないようにするデータ転送方法 |
-
1998
- 1998-12-19 GB GBGB9827944.1A patent/GB9827944D0/en not_active Ceased
-
1999
- 1999-12-16 WO PCT/GB1999/004277 patent/WO2000038168A1/en not_active Application Discontinuation
- 1999-12-16 CA CA002354276A patent/CA2354276A1/en not_active Abandoned
- 1999-12-16 AU AU18693/00A patent/AU1869300A/en not_active Abandoned
- 1999-12-16 US US09/868,242 patent/US6930693B1/en not_active Expired - Lifetime
- 1999-12-16 JP JP2000590149A patent/JP2003519395A/ja active Pending
- 1999-12-16 EP EP99962314A patent/EP1141933B8/en not_active Expired - Lifetime
- 1999-12-16 KR KR1020017007756A patent/KR20010081083A/ko not_active Application Discontinuation
- 1999-12-16 WO PCT/GB1999/004260 patent/WO2000038162A1/en active IP Right Grant
- 1999-12-16 JP JP2000590155A patent/JP4612952B2/ja not_active Expired - Fee Related
- 1999-12-16 KR KR1020017007761A patent/KR20010089656A/ko not_active Application Discontinuation
- 1999-12-16 US US09/868,241 patent/US6930692B1/en not_active Expired - Lifetime
- 1999-12-16 CA CA002353821A patent/CA2353821A1/en not_active Abandoned
- 1999-12-16 AU AU18707/00A patent/AU1870700A/en not_active Abandoned
- 1999-12-16 DE DE69933238T patent/DE69933238T2/de not_active Expired - Lifetime
- 1999-12-16 EP EP99962329A patent/EP1153383A1/en not_active Withdrawn
-
2011
- 2011-04-19 JP JP2011092803A patent/JP2011191770A/ja not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP1141933B1 (en) | 2006-09-13 |
CA2353821A1 (en) | 2000-06-29 |
DE69933238D1 (de) | 2006-10-26 |
WO2000038168A1 (en) | 2000-06-29 |
GB9827944D0 (en) | 1999-02-10 |
KR20010089656A (ko) | 2001-10-08 |
JP2003519396A (ja) | 2003-06-17 |
JP2011191770A (ja) | 2011-09-29 |
EP1153383A1 (en) | 2001-11-14 |
US6930692B1 (en) | 2005-08-16 |
AU1869300A (en) | 2000-07-12 |
EP1141933A1 (en) | 2001-10-10 |
EP1141933B8 (en) | 2007-01-17 |
JP4612952B2 (ja) | 2011-01-12 |
AU1870700A (en) | 2000-07-12 |
DE69933238T2 (de) | 2007-04-19 |
WO2000038162A1 (en) | 2000-06-29 |
JP2003519395A (ja) | 2003-06-17 |
US6930693B1 (en) | 2005-08-16 |
CA2354276A1 (en) | 2000-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6841872B2 (ja) | 電気光学ディスプレイを駆動する方法 | |
KR100232983B1 (ko) | 해상도 변환이 가능한 디스플레이 패널 및 장치 | |
KR20010081083A (ko) | 그레이 스케일 화상 디스플레이를 위한 다중 디지털 비트플레인의 고속 판독 | |
US6295054B1 (en) | Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images | |
JP2958114B2 (ja) | 領域変調法を用いてグレースケール表示できる電気泳動式ディスプレイ | |
US20050083286A1 (en) | Liquid crystal display device | |
KR19990083594A (ko) | 광변조장치 | |
KR20040037177A (ko) | 매트릭스 구동 방법, 매트릭스 구동 회로 및 액정디스플레이 장치 | |
KR100433749B1 (ko) | 디스플레이장치및디스플레이장치작동방법 | |
JP2010002932A (ja) | 電気泳動表示装置、電気泳動表示装置の駆動方法、駆動回路および電子機器 | |
JP2000507066A (ja) | 信号が自由にされることなく制御されたアクセスビデオ信号を供給する方法及び装置 | |
JP3515699B2 (ja) | ディジタルディスプレイ装置およびその駆動方法 | |
US6850251B1 (en) | Control circuit and control method for display device | |
KR20080108218A (ko) | 매트릭스 디스플레이장치용 임시메모리회로 | |
JPH09244591A (ja) | 液晶表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |