JP2003510872A - 浮動電源を用いた出力段 - Google Patents

浮動電源を用いた出力段

Info

Publication number
JP2003510872A
JP2003510872A JP2001525828A JP2001525828A JP2003510872A JP 2003510872 A JP2003510872 A JP 2003510872A JP 2001525828 A JP2001525828 A JP 2001525828A JP 2001525828 A JP2001525828 A JP 2001525828A JP 2003510872 A JP2003510872 A JP 2003510872A
Authority
JP
Japan
Prior art keywords
switch
line
output
voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001525828A
Other languages
English (en)
Other versions
JP3875100B2 (ja
Inventor
ジョン ローレンス メランソン,
Original Assignee
シラス ロジック、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23599664&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2003510872(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by シラス ロジック、インコーポレイテッド filed Critical シラス ロジック、インコーポレイテッド
Publication of JP2003510872A publication Critical patent/JP2003510872A/ja
Application granted granted Critical
Publication of JP3875100B2 publication Critical patent/JP3875100B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 D級増幅器などのための切換え出力段は、浮動電源(500)を用いる。上記浮動電源は、第1のラインにおいて相対的に正の出力電圧VPを提供し、第2のラインにおいて相対的に負の出力電圧VMを提供する。上記第1のスイッチは、接地に接続され、VPとVMとの間で切換えを行い、上記第2のスイッチは、ローパスフィルタ(503)に接続し、VPとVMとの間で切換えを行う。上記フィルタへの入力VPは上記第1のスイッチをVMに切り換え、上記第2のスイッチをVPに切り換えることによって達成される。上記フィルタへの入力VMは、上記第1のスイッチをVPに切り換え、上記第2のスイッチをVMに切り換えることによって達成される。上記フィルタへの入力0は、上記第1のスイッチおよび上記第2のスイッチの両方をVPまたはVMのいずれかに切り換えることによって達成され得る。

Description

【発明の詳細な説明】
【0001】 (発明の背景) (発明の分野) 本発明は、D級増幅器などの出力段に関する。D級増幅器は、接地に対して浮
動の電源または他の任意の基準(ただし、電源ピンは除く)を含む。
【0002】 (従来技術の説明) D級増幅器は、効率が良く、高い電力信号を処理することができるため、音声
電力増幅器などに望ましい。D級増幅器は効率が高いため、電源が小さく、また
ヒートシンクも小さくてすむ。
【0003】 D級増幅器では典型的には、図1(従来技術)に示す出力段に類似する出力段
を用いる。この出力段は電源ブロック101を含み、電源ブロック101は、正
電圧V+および負電圧V−を供給する2つの個々の電源108および109を含
む。これらの電圧は典型的には同じ大きさであるが、極性は異なる。電源ブロッ
ク101は、接地を基準としている。出力も、接地を基準としている。一般的に
は、基準を接地にすることは、無線周波数の干渉を制御するのをより容易にし、
またいくつかの取り付け状態によって必要とされるため、出力の基準を接地にす
るのが望ましい。また、バイポーラ(すなわち、プラスおよびマイナス)の出力
を結合コンデンサを用いずに達成することも望まれている。これは、非常に大型
のコンデンサを必要とする低周波での動作が必要とされている場合に特にあては
まる。
【0004】 電源101は、正電圧および負電圧を供給する。スイッチ102は単極双投(
SPDT)スイッチであり、高速半導体デバイス(例えば、電界効果トランジス
タ)から構築されることが多い。フィルタ103はローパスフィルタであり、音
声帯域周波数を負荷105(例えば、スピーカまたは他の電力デバイス)に送る
と共に、切換周波数を除去するように設計される。この切換周波数は典型的には
、100kHz〜3MHzである。出力のデューティサイクルは、任意の所望の
出力電圧に応じて変更される。
【0005】 低周波で高振幅の信号を増幅する場合、電源108電源109との2つの電源
の間でかなりの量のエネルギーがやり取りされる。図2は、これが発生する理由
を示している。電源出力V+およびV−が±64ボルトに設定され、増幅器が4
オームの負荷105に接続されていると仮定する。入力信号が+32ボルト出力
を要求していると仮定する。簡潔にするため、スイッチは完全であり、オン抵抗
が無く、オフ抵抗が無限であり、切換えを即時的に行うと仮定する。32ボルト
の出力を生成するために、102の切換え波形は、時間の75%は正方向の位置
となり、時間の25%は負方向の位置となる。これをVsとして示す。
【0006】 図2bは、ローパスフィルタ103のインダクタに流れる電流(本明細書中、
単純なLCセクションとして示す)を示し、この電流をilとして示す。この電
流の平均値は8アンペアである。この電流は、各サイクルにおいて特定のレベル
で上昇または下降し、電流の波形の正確な特徴は、ローパスフィルタ103の設
計をそのまま反映する。負荷105に送られる電力は、8アンペア*32ボルト
(すなわち256ワット)である。電流波形およびその平均値はフィルタ特性に
よって変動するため、本明細書中において行われる解析値全てには、僅かな近似
値化が為されている。しかしながら、実際の回路から得られる結果はこれらの近
似値に極めて近く、上記の例は、増幅器の切換システムの構築に伴う技術的困難
性を説明するために有用である。この図において、電流を線形の立ち上がりとし
て図示している。
【0007】 図2cの波形は、時間の75%にわたって電流を送達する正の電源によって送
達される電流を示す。電流の送達が行われている間の平均送達量はやはり8アン
ペアであり、全体の平均値は6アンペアである。従って、電源によって送達され
る電力は、6アンペア*64ボルト(すなわち384ワット)である。負の電源
も、電流を正方向に送達する。これを図2dに示す。平均電流は2アンペアであ
り、送達電力は2アンペア*−64ボルト(すなわち−128ワット)である。
【0008】 図3は、図1の設計の場合の電力の流れを示す。この設計において発生するの
は、正の電源から引き出される384ワットのうち、256ワットが負荷に送達
され、残りの128ワットは、負の電源に戻る。電源はこれを考慮して設計され
たものでなければならず、電源は、電流を後で用いることができるように電流を
コンデンサ中に保管するか、その電流を熱として放散するか、またはその電流を
他の電源に移動することのいずれかにより、電力の移動に対応できるものでなけ
ればならない。上記のうち、第1の解決法の場合、大型のコンデンサが必要とな
る(特に、低周波数を増幅する場合はそうである)。第2の解決法は機能的では
あるが、効率の向上というD級増幅器の設計思想に反する。第3の解決法の場合
、さらに回路が必要となり、コストおよび複雑性が増す。
【0009】 図4(従来技術)は、電界効果トランジスタを用いたSPDTスイッチの実施
の一例を示す。トランジスタ401および402はFETであり、ダイオード4
03および404は、切換期間の間にトランジスタを保護するキャッチダイオー
ドであり、回路405および406は、切換の間に波形を制御するスナブ(sn
ubbing)ネットワークである。変圧器400は、その出力が相補的に結線
されており、トランジスタのうち1つをいつでもオンにすることを確実にし、ゲ
ートの駆動を提供する。他の公知の設計において、スイッチは、バイポーラトラ
ンジスタ、絶縁ゲートのバイポーラトランジスタまたは他のデバイスであっても
よい。この駆動は、他の変圧器の構成、レベルシフタ、または光学カプラから得
ることが可能である。当業者であれば、切換ユニットの多くの他の実施を考案す
ることができる。
【0010】 自身の電源への要件が小さく、大型の減結合コンデンサを不要とし、かつ、接
地基準出力と機能するような、D級増幅器などのための出力段が必要とされてい
る。
【0011】 (発明の要旨) 本発明の目的は、D級増幅器などのための出力段を提供することである。上記
出力段は、自身の電源への要件が小さく、大型の減結合コンデンサを不要とし、
かつ、接地基準出力と機能する。
【0012】 本発明による切換出力段は、第1のラインにおいて相対的に正の出力電圧VP
を提供し、第2のラインにおいて相対的に負の出力電圧VMを提供する浮動電源
と、第1の単極と、上記第1のラインおよび上記第2のラインにわたって接続さ
れた双投スイッチと、第2の単極と、上記第1のラインおよび上記第2のライン
に接続された双投スイッチと、上記第2のスイッチの出力に接続されたローパス
フィルタと、上記ローパスフィルタの出力を負荷に接続する手段とを含む。
【0013】 上記第1のスイッチは接地と接続し、上記第1のラインに対する位置Aと、上
記第2のラインに対する位置Bとの間の切り換えを行い、上記第2のスイッチは
上記ローパスフィルタに接続し、上記第1のラインに対する位置Cと、上記第2
のラインに対する位置Dとの間の切り換えを行う。従って、上記ローパスフィル
タへの入力は、3つの値VP、VMおよび0をとり得る。上記フィルタへの上記
入力VPは、上記第1のスイッチをVMに切り換え、上記第2のスイッチをVP
に切り換えることにより達成され、上記フィルタへの上記入力VMは、上記第1
のスイッチをVPに切り換え、上記第2のスイッチをVMに切り換えることによ
り、達成される。請求項3の出力段において、上記フィルタへの上記入力0は、
2つの方法(すなわち、上記第1のスイッチおよび上記第2のスイッチをVPに
切り換えるか、または、上記第1のスイッチおよび上記第2のスイッチをVMに
切り換えることのいずれか)により達成される。
【0014】 切り換えの遷移の順序は、以下の遷移を含む。
【0015】 AC→(BCまたはAD)→BD→(BCまたはAD)→AC。また、切り換
え遷移の順序は、以下の遷移も含む:すなわち、AC−>BDおよびBD→AC
。0は、ACおよびBDが各サイクルごとに交互に選択されることを示す。
【0016】 上記出力段は、記第1のスイッチに接続された電流を感知する回路も含む。こ
の回路は、上記第1のスイッチと接地との間で接続された抵抗器を含み、上記感
知された電流に基づいて、出力制御信号を提供する。
【0017】 パルス波変調器(PWM)段は、上記出力制御信号に応答して、上記第1のス
イッチおよび上記第2のスイッチを制御する。
【0018】 本発明による増幅器は、2つ(またはそれ以上の)音声信号チャンネルを受信
する手段と、各受信された音声チャンネルに応答して一連のパルスを生成する2
つのPWMと、各PWMに接続された上述したような出力段と、各出力段の出力
を負荷に接続する手段とを含む。
【0019】 (好適な実施形態の詳細な説明) 図5は、本発明による出力段508の好適な実施形態を示すブロック図である
。浮動電源500は、正の端子Vpおよび負の端子Vmにより、1つの出力を提
供する。スイッチ501は、電流感知抵抗器510を通じて、電源の一方の端子
または他方の端子を接地する。第2のスイッチ502の共通端子は、ローパスフ
ィルタ503への入力である。スイッチ501および502は、制御信号514
を介してPWMブロック512によって制御される。電流感知ブロック506お
よび電流感知抵抗器510はオプションであるが、負荷電流のモニタリングのた
めに用いるのが望ましい。
【0020】 出力段508は、単一の浮動出力電源500を含む(出力あたりに1つの電源
が用いられる)。この電源の端子のいずれも、接地を基準とせず、また、他の電
源ピン以外の任意の信号も基準としない。これらの2つのSPDTスイッチ50
1および502は、従来技術の場合と同様に設計される。501がAの位置にあ
る場合、電源は、vmから負の電圧を供給し得る。501がBの位置にある場合
、電源は、正の電圧のみを供給し得る。スイッチ502は、VmまたはVpをロ
ーパスフィルタ503に接続する。以下の一覧に示すスイッチの組み合わせを用
いると、以下のような結果が得られる。501 503 Vout A C 0 B C 正の電圧 A D 負の電圧 B D 0 負および正のどちらの場合においても、出力の大きさは、電源の電圧に等しい
【0021】 全てのエネルギーは電源500によって供給されるため、電流を再循環、格納
または放散させる必要は無い。加えて、3種類の出力状態が可能となるため効率
が向上し、忠実度も向上させることが可能である。これは、フィルタによる除去
が必要な高周波エネルギーが少なく、切り換えによるスイッチへの放散が小さく
、また、従来技術と比較して、全電圧の半分にしか切換えが行われないためであ
る。−100ボルト〜+100ボルトの出力が所望される場合、単一の100ボ
ルトの電源のみが必要となり、切換え対象となるのは100ボルトのみである。
従来技術の場合、+100ボルトの電源および−100ボルトの電源両方が必要
であり、スイッチは200ボルトで動作することとなる。
【0022】 本発明によるこの回路を用いれば、複雑な切換えシステムを用いなくても、出
力のいずれの極性も、単一の電源から得ることが可能である。
【0023】 図5のシステムのさらなる利点は、負荷電流iLをモニタリングする方法が簡
単である点である。負荷に流れる電流の種類が分かることが所望されている。増
幅器の出力が短絡すると、電流の感知によって、増幅器が自身を自己破壊の可能
性または安全性の問題から(信号513を介して)保護することが可能になる。
感知電流を用いて、負荷の状態のモニタリングおよび負荷への過駆動の保護を行
うことも可能である。従来技術の設計の場合、電流感知回路を挿入するのは困難
であるため、任意の抵抗器を浮動させるか、または、複数の抵抗器を用いる必要
が出てくる。浮動電源の場合、抵抗器510は、接地を基準とする。接地を基準
とする信号の性質によって電圧を容易に増幅することができるため、極めて少量
の抵抗を用いることが可能である。抵抗が小さいと、増幅器の効率への影響が最
小になるため、抵抗は小さい方が望ましい。電流感知抵抗器を接地に戻すと、通
常の回路結線の抵抗を抵抗器として用いることでさえも可能となる。電流感知回
路506(例えば、抵抗器およびオペアンプ、インダクタ、ならびにコンデンサ
を並列に含む回路)は、感知抵抗器510にわたる少量の電圧を増幅し、制御回
路は、増幅器または負荷を保護するような様式で制御信号を改変することができ
る。
【0024】 この電流感知機能によって可能になる機能の一例としては、電流が長期間にわ
たって高すぎる場合は負荷そのものが損傷を受け得る。この場合、ブロック51
2中の制御回路は、信号513に応じて当該負荷を保護するような様式で増幅対
象の信号のレベルを低下させることができる。
【0025】 同様に、この電流感知機能は、増幅器そのものを保護することもできる。電流
が超過するたびに、パルス幅が低減される。出力が短絡すると、例えば、電流は
、制御フィードバックによって設定された最大レベルまで成長し、その後、パル
ス幅が低減されるため、電流は安全な値に制限される。
【0026】 図6は、図5の電源500の1つの可能な実施600を示すブロック図である
。350ボルトの主要電源602は、電力入力(例えば、120VACからの倍
電圧器、または240VAC主要部からのブリッジ整流器およびコンデンサ)に
接続される。この技術は、切換え電源の設計の分野の当業者にとって周知である
。1つの浮動電源600は、概して各出力に必要となる。図7は、2つの出力電
源の構成の実施のブロック図である。この回路の大部分は、チャンネル間で共有
され得る。変圧器を共有すること(図示せず)も可能であり、複数の二次巻線が
、複数の出力に用いられる。
【0027】 スイッチ604、変圧器606、整流器608および出力コンデンサ610は
、浮動電源を含み、これらの構成要素は、各チャンネルについて同一でなければ
ならない。
【0028】 図8は、図5のスイッチの好適な状態遷移を示す状態図である。2つの異なる
スイッチ設定が、0出力状態、ACおよびBDを生成する。好適な実施形態にお
いて、これらの2つの状態の両方を用いる。システムが状態ACから開始した場
合、次の状態は、正の出力の場合はBC、負の出力の場合はAD、出力が0にと
どまる場合はBDである。正または負のパルスが生成された場合、状態は、0出
力の場合はBDに戻る。次のサイクルにおいて、経路は、正の出力の場合はBD
からBCとなり、負の出力の場合はADとなり、0出力の場合はACとなり、最
後は、ACに戻る。このようにして、各スイッチは、各対のサイクルにおいて1
回フリップされる。このようにしてスイッチを一貫して用いると、切り換え遷移
速度が一定になるため、切換えに起因するひずみが最小化される。
【0029】 図9は、所望の出力のために図8の状態図を適用した場合の図5のスイッチの
位置をプロットしたものである。図9は、その結果得られた、PWM出力の5サ
イクルの波形であり、サイクルは、大きく正、小さく正、0、小さく負、そして
大きく負となっている。理解されるように、スイッチは一定の速度で動作し、速
度の変動は、当該速度内の位相(タイミング)によって制御される。
【0030】 図10および図11は、図5の出力段からの一定の32Vの出力の様々な波形
を示す一連のプロットである。図10は、出力電圧Vout、出力電流iL、お
よびスイッチ501および502の状態を示す。図11は、スイッチおよびiv
における電流、電源500から得られる電流を示す。完全なスイッチについて、
256ワットが浮動電源によって提供され、256ワットが負荷に送達される。
【0031】 図12は、本発明を用いて構築されたステレオ増幅器を示し、2つの出力段5
08が主要電源1202によって電力供給され、2つのパルス幅変調制御器51
2が、2つの一連のスイッチ501、502およびフィルタ503を介する負荷
105への2つの出力部を制御する。ここでも、2つの出力部は別個であり、電
源を含む。出力チャンネルがもっと多数である場合、各出力についてこれらの構
成要素が必要になる。
【0032】 当該分野の当業者であれば、この設計には多くの改変を為すことが可能である
が、そのような改変物は、上述した浮動電源およびスイッチの組み合わせの類似
物を用いた出力段の模倣に他ならないことを理解する。
【図面の簡単な説明】
【図1】 図1(従来技術)は、電源ブロックおよびフィルタブロックを含む従来のD級
出力段を示すブロック図である。
【図2a】 図2a(従来技術)は、図1の出力段のフィルタに提供される電圧を示すプロ
ットである。
【図2b】 図2b(従来技術)は、図1の出力段のフィルタに流れる電流を示すプロット
である。
【図2c】 図2c(従来技術)は、図1の電源ブロックの正の電源によって送達される電
流を示すプロットである。
【図2d】 図2d(従来技術)は、図1の電源ブロックの負の電源によって送達される電
流を示すプロットである。
【図3】 図3は、図1の設計の電力流れを示す。
【図4】 図4(従来技術)は、図1のSPDTスイッチの実施の一例を示すブロック図
である。
【図5】 図5は、本発明による出力段の好適な実施形態を示すブロック図である。
【図6】 図6は、図5の電源の実施の一例を示すブロック図である。
【図7】 図7は、2つの出力電源の構成の実施のブロック図である。
【図8】 図8は、図5のスイッチの好適な状態遷移を示す状態図である。
【図9】 図9は、所望の出力のために図8の状態図を適用した場合の図5のスイッチの
位置をプロットしたものである。
【図10】 図10は、図5の出力段からの一定の32V出力の様々な波形を示す一連のプ
ロットである。
【図11】 図11は、図5の出力段からの一定の32V出力の様々な波形を示す一連のプ
ロットである。
【図12】 図12は、本発明による2つの出力段を用いたステレオ増幅器を示すブロック
図である。
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成13年9月27日(2001.9.27)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正の内容】
【0002】 (従来技術の説明) 米国特許第4,424,557号および米国特許第5,023,150号は、
本発明に関連する文献であり、スイッチが2重になった方式の電力インバータを
記載している。 D級増幅器は、効率が良く、高い電力信号を処理することができるため、音声
電力増幅器などに望ましい。D級増幅器は効率が高いため、電源が小さく、また
ヒートシンクも小さくてすむ。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,MZ,SD,SL,SZ,TZ,UG ,ZW),EA(AM,AZ,BY,KG,KZ,MD, RU,TJ,TM),AE,AG,AL,AM,AT, AU,AZ,BA,BB,BG,BR,BY,BZ,C A,CH,CN,CR,CU,CZ,DE,DK,DM ,DZ,EE,ES,FI,GB,GD,GE,GH, GM,HR,HU,ID,IL,IN,IS,JP,K E,KG,KP,KR,KZ,LC,LK,LR,LS ,LT,LU,LV,MA,MD,MG,MK,MN, MW,MX,MZ,NO,NZ,PL,PT,RO,R U,SD,SE,SG,SI,SK,SL,TJ,TM ,TR,TT,TZ,UA,UG,UZ,VN,YU, ZA,ZW

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 切換え出力段であって、 相対的に正の出力電圧VPを第1のラインにおいて提供し、相対的に負の出力
    電圧VMを第2のラインにおいて提供する浮動電源と、 該第1のラインおよび該第2のラインに接続された第1の単極双投スイッチと
    、 該第1のラインおよび該第2のラインに接続された第2の単極双投スイッチと
    、 該第2のスイッチの出力に接続されたローパスフィルタと、 該ローパスフィルタの出力を正の負荷端子に接続させる手段と、 負の負荷端子を接地接続する手段と、 を備え、 該第1のスイッチは、接地に接続し、該第1のラインに対する位置Aと該第2
    のラインに対する位置Bとの間で切換えを行い、該第2のスイッチは、該ローパ
    スフィルタに接続し、該第1のラインに対する位置Cと、該第2のラインに対す
    る位置Dとの間で切換えを行い、これにより、該スイッチが位置Bおよび位置C
    にある場合、負荷にわたる電圧は正であり、該スイッチが位置Aおよび位置Dに
    ある場合、該負荷にわたる電圧は負であり、該スイッチが位置Aおよび位置Cに
    ある場合、該負荷にわたる電圧は0にクランプされ、両端子はVPに接続され、
    該スイッチが位置Bおよび位置Dにある場合、該負荷にわたる電圧は0にクラン
    プされ、両端子はVMに接続される、 切換え出力段。
  2. 【請求項2】 前記切り換え遷移の順序は、AC→(BCまたはAD)→B
    D→(BCまたはAD)→ACの遷移を含む、 請求項1の出力段。
  3. 【請求項3】 前記切り換え遷移の順序は、AC→BDおよびBD→ACの
    遷移をさらに含む、請求項2の出力段。
  4. 【請求項4】 0は、1サイクルおきにACおよびBDが交互に選択される
    ことを示す、請求項3の出力段。
  5. 【請求項5】 前記第1のスイッチに接続された電流を感知する手段をさら
    に備える、請求項1の出力段。
  6. 【請求項6】 前記電流を感知する手段は、前記第1のスイッチと接地との
    間で接続された抵抗器を備える、請求項5の出力段。
  7. 【請求項7】 前記電流を感知する手段は、前記感知された電流に基づいて
    出力制御信号を提供する手段をさらに備える、請求項5の出力段。
  8. 【請求項8】 前記第1のスイッチおよび前記第2のスイッチを制御する手
    段を含むPWM段をさらに備え、前記電流を感知する手段からの出力制御信号を
    感知する手段をさらに備え、該スイッチを制御する手段は、前記出力制御信号に
    応答する、請求項5の出力段。
  9. 【請求項9】 2つの音声信号チャンネルを受信する手段と、 各受信された音声チャンネルに応答して一連のパルスを生成する2つのPWM
    と、 各PWMに接続された出力段であって、各出力段は、 第1のラインにおいて相対的に正の出力電圧VPを提供し、第2のライン
    において相対的に負の出力電圧VMを提供する浮動電源と、 該第1のラインおよび該第2のラインにわたって接続され、該一連のパル
    スに応答する第1の単極双投スイッチと、 該第1のラインおよび該第2のラインにわたって接続され、該一連のパル
    スに応答する第2の単極双投スイッチと、 該第2のスイッチの出力に接続されたローパスフィルタと を含み、 該第1のスイッチは、接地に接続し、該第1のラインに対する位置Aと該第
    2のラインに対する位置Bとの間で切換えを行い、該第2のスイッチは、該ロー
    パスフィルタに接続し、該第1のラインに対する位置Cと、該第2のラインに対
    する位置Dとの間で切換えを行い、これにより、該スイッチが位置Bおよび位置
    Cにある場合、負荷にわたる電圧は正であり、該スイッチが位置Aおよび位置D
    にある場合、該負荷にわたる電圧は負であり、該スイッチが位置Aおよび位置C
    にある場合、該負荷にわたる電圧は0にクランプされ、両端子はVPに接続され
    、該スイッチが位置Bおよび位置Dにある場合、該負荷にわたる電圧は0にクラ
    ンプされ、両端子はVMに接続される、出力段と、 出力段の各々の出力を負荷に接続する手段と を備える、増幅器。
  10. 【請求項10】 前記切り換え遷移の順序は、AC→(BCまたはAD)→
    BD→(BCまたはAD)→ACの遷移を含む、請求項9の増幅器。
  11. 【請求項11】 前記切り換え遷移の順序は、AC→BDおよびBD→AC
    の遷移をさらに含む、請求項10の増幅器。
  12. 【請求項12】 0は、1サイクルおきにACおよびBDが交互に選択され
    ることを示す、請求項11の増幅器。
  13. 【請求項13】 前記第1のスイッチの各々に接続された電流を感知する手
    段をさらに備える、請求項9の増幅器。
  14. 【請求項14】 前記電流を感知する手段の各々は、前記第1のスイッチの
    それぞれと接地との間で接続された抵抗器を備える、請求項13の増幅器。
  15. 【請求項15】 前記電流を感知する手段の各々は、前記感知された電流に
    基づいて出力制御信号を提供する手段をさらに備える、請求項14の増幅器。
  16. 【請求項16】 各PWM段は、前記電流を感知する手段それぞれからの出
    力制御信号を感知する手段をさらに備え、各PWMによって生成される一連のパ
    ルスは、該出力制御信号それぞれに応答する、請求項15の増幅器。
JP2001525828A 1999-09-22 2000-09-21 浮動電源を用いた出力段 Expired - Fee Related JP3875100B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/404,452 US6259317B1 (en) 1999-09-22 1999-09-22 Output stage utilizing a floating power supply
US09/404,452 1999-09-22
PCT/US2000/025911 WO2001022564A1 (en) 1999-09-22 2000-09-21 Output stage utilizing a floating power supply

Publications (2)

Publication Number Publication Date
JP2003510872A true JP2003510872A (ja) 2003-03-18
JP3875100B2 JP3875100B2 (ja) 2007-01-31

Family

ID=23599664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001525828A Expired - Fee Related JP3875100B2 (ja) 1999-09-22 2000-09-21 浮動電源を用いた出力段

Country Status (5)

Country Link
US (1) US6259317B1 (ja)
EP (1) EP1219009A1 (ja)
JP (1) JP3875100B2 (ja)
AU (1) AU7599800A (ja)
WO (1) WO2001022564A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097249A (en) * 1998-09-02 2000-08-01 Rockford Corporation Method and device for improved class BD amplification having single-terminal alternating-rail dual-sampling topology
US6504426B2 (en) * 2001-03-28 2003-01-07 Guy Picha Methods and systems for power amplifying of signals
JP3499225B2 (ja) * 2001-06-19 2004-02-23 株式会社フライングモール ディジタル電力増幅器
DE10144907A1 (de) 2001-09-12 2003-04-03 Infineon Technologies Ag Sendeanordnung, insbesondere für den Mobilfunk
US7132886B2 (en) * 2003-08-11 2006-11-07 Jam Technologies, Inc. Detecting load current in multi-reference amplifiers
US7406135B2 (en) * 2004-06-22 2008-07-29 International Business Machines Corporation Reducing power consumption in signal detection
US20080309406A1 (en) 2005-12-02 2008-12-18 Bobinados De Transformadores S.L. Full-Bridge Class-D Power Amplifier
US7948308B2 (en) * 2007-01-30 2011-05-24 JM Electronics Ltd. LLC. Filter compensation for switching amplifiers
US9806683B2 (en) * 2015-06-18 2017-10-31 Crestron Electronics, Inc. Average current-mode feedback control of multi-channel class-D audio amplifier

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510749A (en) 1968-02-23 1970-05-05 Trw Inc Power frequency multiplication using natural sampled quad pulse width modulated inverter
US4424557A (en) 1981-12-28 1984-01-03 General Electric Company Full bridge PWM inverter with distributed device switching
US4500844A (en) * 1983-05-20 1985-02-19 At&T Bell Laboratories Ringing signal generator employing delta-modulation power amplification techniques
KR910000543B1 (ko) * 1987-03-24 1991-01-26 자이당호오징 한도오다이 겡큐 싱고오가이 Pwm 전력변환장치
US5023150A (en) 1988-08-19 1991-06-11 Fuji Electric Co., Ltd. Method and apparatus for controlling a fuel cell
JPH0728181B2 (ja) * 1988-12-28 1995-03-29 パイオニア株式会社 パルス幅変調増幅回路
US5365422A (en) 1993-06-01 1994-11-15 Performance Controls, Inc. Pulse-width modulated circuit for applying current to a load
JPH077961A (ja) * 1993-06-15 1995-01-10 Toshiba Corp 電力変換装置
US5923548A (en) 1997-03-28 1999-07-13 Reltec Corporation Active clamp used to maintain proper current transformer operation
JPH11243691A (ja) * 1998-02-24 1999-09-07 Matsushita Electric Works Ltd 電源装置

Also Published As

Publication number Publication date
WO2001022564A1 (en) 2001-03-29
AU7599800A (en) 2001-04-24
EP1219009A1 (en) 2002-07-03
US6259317B1 (en) 2001-07-10
JP3875100B2 (ja) 2007-01-31

Similar Documents

Publication Publication Date Title
US7324357B2 (en) Power supply apparatus for electric operation
TWI682625B (zh) 用於功率放大器的供應調變器的裝置及方法
US5506493A (en) Switching regulator and amplifier system
US6639815B1 (en) Precision switching power amplifier comprising instantaneously interruptible power source
US20020140403A1 (en) Un-interruptible power supply
WO1994011799A1 (en) Switching regulator and amplifier system
US20030231062A1 (en) Efficient supply enhancement circuitry for power amplifiers
KR101124802B1 (ko) 전력 배율기 장치 및 방법
US5969571A (en) Pulse duration amplifier system
US10483802B2 (en) Peak voltage detection in a differentially driven wireless resonant transmitter
JP2003510872A (ja) 浮動電源を用いた出力段
JP4707233B2 (ja) 多重基準、高精度スイッチング増幅器
US7995362B2 (en) High voltage full bridge circuit and method for operating the same
JPS58501401A (ja) 電話ライン回路
US6572546B1 (en) Two level power supply and method for ultrasound transmission
US7102320B1 (en) Half-bridge control circuit
JP2856917B2 (ja) 増幅器
JP2003516014A (ja) パワーブースターアンプ
US20030095000A1 (en) Apparatus with ultra high output power class D audio amplifier
US6538505B1 (en) Distortion reduction technique for inductive boost amplifier
US6744311B2 (en) Switching amplifier with voltage-multiplying output stage
JPH0821995B2 (ja) 積分増幅器用補償回路
JP2004088245A (ja) オーディオ用デジタルパワーアンプ
EP2434644A1 (en) High voltage floating gate driver topology for very high switching frequencies
EP0925642B1 (en) Device for amplifying signals

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060315

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061025

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees