JP3875100B2 - 浮動電源を用いた出力段 - Google Patents

浮動電源を用いた出力段 Download PDF

Info

Publication number
JP3875100B2
JP3875100B2 JP2001525828A JP2001525828A JP3875100B2 JP 3875100 B2 JP3875100 B2 JP 3875100B2 JP 2001525828 A JP2001525828 A JP 2001525828A JP 2001525828 A JP2001525828 A JP 2001525828A JP 3875100 B2 JP3875100 B2 JP 3875100B2
Authority
JP
Japan
Prior art keywords
switch
line
output
load
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001525828A
Other languages
English (en)
Other versions
JP2003510872A (ja
Inventor
ジョン ローレンス メランソン,
Original Assignee
シラス ロジック、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23599664&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3875100(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by シラス ロジック、インコーポレイテッド filed Critical シラス ロジック、インコーポレイテッド
Publication of JP2003510872A publication Critical patent/JP2003510872A/ja
Application granted granted Critical
Publication of JP3875100B2 publication Critical patent/JP3875100B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【0001】
(発明の背景)
(発明の分野)
本発明は、D級増幅器などの出力段に関する。D級増幅器は、接地に対して浮動の電源または他の任意の基準(ただし、電源ピンは除く)を含む。
【0002】
(従来技術の説明)
米国特許第4,424,557号および米国特許第5,023,150号は、本発明に関連する文献であり、スイッチが2重になった方式の電力インバータを記載している。
D級増幅器は、効率が良く、高い電力信号を処理することができるため、音声電力増幅器などに望ましい。D級増幅器は効率が高いため、電源が小さく、またヒートシンクも小さくてすむ。
【0003】
D級増幅器では典型的には、図1(従来技術)に示す出力段に類似する出力段を用いる。この出力段は電源ブロック101を含み、電源ブロック101は、正電圧V+および負電圧V−を供給する2つの個々の電源108および109を含む。これらの電圧は典型的には同じ大きさであるが、極性は異なる。電源ブロック101は、接地を基準としている。出力も、接地を基準としている。一般的には、基準を接地にすることは、無線周波数の干渉を制御するのをより容易にし、またいくつかの取り付け状態によって必要とされるため、出力の基準を接地にするのが望ましい。また、バイポーラ(すなわち、プラスおよびマイナス)の出力を結合コンデンサを用いずに達成することも望まれている。これは、非常に大型のコンデンサを必要とする低周波での動作が必要とされている場合に特にあてはまる。
【0004】
電源101は、正電圧および負電圧を供給する。スイッチ102は単極双投(SPDT)スイッチであり、高速半導体デバイス(例えば、電界効果トランジスタ)から構築されることが多い。フィルタ103はローパスフィルタであり、音声帯域周波数を負荷105(例えば、スピーカまたは他の電力デバイス)に送ると共に、切換周波数を除去するように設計される。この切換周波数は典型的には、100kHz〜3MHzである。出力のデューティサイクルは、任意の所望の出力電圧に応じて変更される。
【0005】
低周波で高振幅の信号を増幅する場合、電源108電源109との2つの電源の間でかなりの量のエネルギーがやり取りされる。図2は、これが発生する理由を示している。電源出力V+およびV−が±64ボルトに設定され、増幅器が4オームの負荷105に接続されていると仮定する。入力信号が+32ボルト出力を要求していると仮定する。簡潔にするため、スイッチは完全であり、オン抵抗が無く、オフ抵抗が無限であり、切換えを即時的に行うと仮定する。32ボルトの出力を生成するために、102の切換え波形は、時間の75%は正方向の位置となり、時間の25%は負方向の位置となる。これをVsとして示す。
【0006】
図2bは、ローパスフィルタ103のインダクタに流れる電流(本明細書中、単純なLCセクションとして示す)を示し、この電流をilとして示す。この電流の平均値は8アンペアである。この電流は、各サイクルにおいて特定のレベルで上昇または下降し、電流の波形の正確な特徴は、ローパスフィルタ103の設計をそのまま反映する。負荷105に送られる電力は、8アンペア*32ボルト(すなわち256ワット)である。電流波形およびその平均値はフィルタ特性によって変動するため、本明細書中において行われる解析値全てには、僅かな近似値化が為されている。しかしながら、実際の回路から得られる結果はこれらの近似値に極めて近く、上記の例は、増幅器の切換システムの構築に伴う技術的困難性を説明するために有用である。この図において、電流を線形の立ち上がりとして図示している。
【0007】
図2cの波形は、時間の75%にわたって電流を送達する正の電源によって送達される電流を示す。電流の送達が行われている間の平均送達量はやはり8アンペアであり、全体の平均値は6アンペアである。従って、電源によって送達される電力は、6アンペア*64ボルト(すなわち384ワット)である。負の電源も、電流を正方向に送達する。これを図2dに示す。平均電流は2アンペアであり、送達電力は2アンペア*−64ボルト(すなわち−128ワット)である。
【0008】
図3は、図1の設計の場合の電力の流れを示す。この設計において発生するのは、正の電源から引き出される384ワットのうち、256ワットが負荷に送達され、残りの128ワットは、負の電源に戻る。電源はこれを考慮して設計されたものでなければならず、電源は、電流を後で用いることができるように電流をコンデンサ中に保管するか、その電流を熱として放散するか、またはその電流を他の電源に移動することのいずれかにより、電力の移動に対応できるものでなければならない。上記のうち、第1の解決法の場合、大型のコンデンサが必要となる(特に、低周波数を増幅する場合はそうである)。第2の解決法は機能的ではあるが、効率の向上というD級増幅器の設計思想に反する。第3の解決法の場合、さらに回路が必要となり、コストおよび複雑性が増す。
【0009】
図4(従来技術)は、電界効果トランジスタを用いたSPDTスイッチの実施の一例を示す。トランジスタ401および402はFETであり、ダイオード403および404は、切換期間の間にトランジスタを保護するキャッチダイオードであり、回路405および406は、切換の間に波形を制御するスナブ(snubbing)ネットワークである。変圧器400は、その出力が相補的に結線されており、トランジスタのうち1つをいつでもオンにすることを確実にし、ゲートの駆動を提供する。他の公知の設計において、スイッチは、バイポーラトランジスタ、絶縁ゲートのバイポーラトランジスタまたは他のデバイスであってもよい。この駆動は、他の変圧器の構成、レベルシフタ、または光学カプラから得ることが可能である。当業者であれば、切換ユニットの多くの他の実施を考案することができる。
【0010】
自身の電源への要件が小さく、大型の減結合コンデンサを不要とし、かつ、接地基準出力と機能するような、D級増幅器などのための出力段が必要とされている。
【0011】
(発明の要旨)
本発明の目的は、D級増幅器などのための出力段を提供することである。上記出力段は、自身の電源への要件が小さく、大型の減結合コンデンサを不要とし、かつ、接地基準出力と機能する。
【0012】
本発明による切換出力段は、第1のラインにおいて相対的に正の出力電圧VPを提供し、第2のラインにおいて相対的に負の出力電圧VMを提供する浮動電源と、第1の単極と、上記第1のラインおよび上記第2のラインにわたって接続された双投スイッチと、第2の単極と、上記第1のラインおよび上記第2のラインに接続された双投スイッチと、上記第2のスイッチの出力に接続されたローパスフィルタと、上記ローパスフィルタの出力を負荷に接続する手段とを含む。
【0013】
上記第1のスイッチは接地と接続し、上記第1のラインに対する位置Aと、上記第2のラインに対する位置Bとの間の切り換えを行い、上記第2のスイッチは上記ローパスフィルタに接続し、上記第1のラインに対する位置Cと、上記第2のラインに対する位置Dとの間の切り換えを行う。従って、上記ローパスフィルタへの入力は、3つの値VP、VMおよび0をとり得る。上記フィルタへの上記入力VPは、上記第1のスイッチをVMに切り換え、上記第2のスイッチをVPに切り換えることにより達成され、上記フィルタへの上記入力VMは、上記第1のスイッチをVPに切り換え、上記第2のスイッチをVMに切り換えることにより、達成される。請求項3の出力段において、上記フィルタへの上記入力0は、2つの方法(すなわち、上記第1のスイッチおよび上記第2のスイッチをVPに切り換えるか、または、上記第1のスイッチおよび上記第2のスイッチをVMに切り換えることのいずれか)により達成される。
【0014】
切り換えの遷移の順序は、以下の遷移を含む。
【0015】
AC→(BCまたはAD)→BD→(BCまたはAD)→AC。また、切り換え遷移の順序は、以下の遷移も含む:すなわち、AC−>BDおよびBD→AC。0は、ACおよびBDが各サイクルごとに交互に選択されることを示す。
【0016】
上記出力段は、記第1のスイッチに接続された電流を感知する回路も含む。この回路は、上記第1のスイッチと接地との間で接続された抵抗器を含み、上記感知された電流に基づいて、出力制御信号を提供する。
【0017】
パルス波変調器(PWM)段は、上記出力制御信号に応答して、上記第1のスイッチおよび上記第2のスイッチを制御する。
【0018】
本発明による増幅器は、2つ(またはそれ以上の)音声信号チャンネルを受信する手段と、各受信された音声チャンネルに応答して一連のパルスを生成する2つのPWMと、各PWMに接続された上述したような出力段と、各出力段の出力を負荷に接続する手段とを含む。
【0019】
(好適な実施形態の詳細な説明)
図5は、本発明による出力段508の好適な実施形態を示すブロック図である。浮動電源500は、正の端子Vpおよび負の端子Vmにより、1つの出力を提供する。スイッチ501は、電流感知抵抗器510を通じて、電源の一方の端子または他方の端子を接地する。第2のスイッチ502の共通端子は、ローパスフィルタ503への入力である。スイッチ501および502は、制御信号514を介してPWMブロック512によって制御される。電流感知ブロック506および電流感知抵抗器510はオプションであるが、負荷電流のモニタリングのために用いるのが望ましい。
【0020】
出力段508は、単一の浮動出力電源500を含む(出力あたりに1つの電源が用いられる)。この電源の端子のいずれも、接地を基準とせず、また、他の電源ピン以外の任意の信号も基準としない。これらの2つのSPDTスイッチ501および502は、従来技術の場合と同様に設計される。501がAの位置にある場合、電源は、vmから負の電圧を供給し得る。501がBの位置にある場合、電源は、正の電圧のみを供給し得る。スイッチ502は、VmまたはVpをローパスフィルタ503に接続する。以下の一覧に示すスイッチの組み合わせを用いると、以下のような結果が得られる。
501 503 Vout
A C 0
B C 正の電圧
A D 負の電圧
B D 0
負および正のどちらの場合においても、出力の大きさは、電源の電圧に等しい。
【0021】
全てのエネルギーは電源500によって供給されるため、電流を再循環、格納または放散させる必要は無い。加えて、3種類の出力状態が可能となるため効率が向上し、忠実度も向上させることが可能である。これは、フィルタによる除去が必要な高周波エネルギーが少なく、切り換えによるスイッチへの放散が小さく、また、従来技術と比較して、全電圧の半分にしか切換えが行われないためである。−100ボルト〜+100ボルトの出力が所望される場合、単一の100ボルトの電源のみが必要となり、切換え対象となるのは100ボルトのみである。従来技術の場合、+100ボルトの電源および−100ボルトの電源両方が必要であり、スイッチは200ボルトで動作することとなる。
【0022】
本発明によるこの回路を用いれば、複雑な切換えシステムを用いなくても、出力のいずれの極性も、単一の電源から得ることが可能である。
【0023】
図5のシステムのさらなる利点は、負荷電流iLをモニタリングする方法が簡単である点である。負荷に流れる電流の種類が分かることが所望されている。増幅器の出力が短絡すると、電流の感知によって、増幅器が自身を自己破壊の可能性または安全性の問題から(信号513を介して)保護することが可能になる。感知電流を用いて、負荷の状態のモニタリングおよび負荷への過駆動の保護を行うことも可能である。従来技術の設計の場合、電流感知回路を挿入するのは困難であるため、任意の抵抗器を浮動させるか、または、複数の抵抗器を用いる必要が出てくる。浮動電源の場合、抵抗器510は、接地を基準とする。接地を基準とする信号の性質によって電圧を容易に増幅することができるため、極めて少量の抵抗を用いることが可能である。抵抗が小さいと、増幅器の効率への影響が最小になるため、抵抗は小さい方が望ましい。電流感知抵抗器を接地に戻すと、通常の回路結線の抵抗を抵抗器として用いることでさえも可能となる。電流感知回路506(例えば、抵抗器およびオペアンプ、インダクタ、ならびにコンデンサを並列に含む回路)は、感知抵抗器510にわたる少量の電圧を増幅し、制御回路は、増幅器または負荷を保護するような様式で制御信号を改変することができる。
【0024】
この電流感知機能によって可能になる機能の一例としては、電流が長期間にわたって高すぎる場合は負荷そのものが損傷を受け得る。この場合、ブロック512中の制御回路は、信号513に応じて当該負荷を保護するような様式で増幅対象の信号のレベルを低下させることができる。
【0025】
同様に、この電流感知機能は、増幅器そのものを保護することもできる。電流が超過するたびに、パルス幅が低減される。出力が短絡すると、例えば、電流は、制御フィードバックによって設定された最大レベルまで成長し、その後、パルス幅が低減されるため、電流は安全な値に制限される。
【0026】
図6は、図5の電源500の1つの可能な実施600を示すブロック図である。350ボルトの主要電源602は、電力入力(例えば、120VACからの倍電圧器、または240VAC主要部からのブリッジ整流器およびコンデンサ)に接続される。この技術は、切換え電源の設計の分野の当業者にとって周知である。1つの浮動電源600は、概して各出力に必要となる。図7は、2つの出力電源の構成の実施のブロック図である。この回路の大部分は、チャンネル間で共有され得る。変圧器を共有すること(図示せず)も可能であり、複数の二次巻線が、複数の出力に用いられる。
【0027】
スイッチ604、変圧器606、整流器608および出力コンデンサ610は、浮動電源を含み、これらの構成要素は、各チャンネルについて同一でなければならない。
【0028】
図8は、図5のスイッチの好適な状態遷移を示す状態図である。2つの異なるスイッチ設定が、0出力状態、ACおよびBDを生成する。好適な実施形態において、これらの2つの状態の両方を用いる。システムが状態ACから開始した場合、次の状態は、正の出力の場合はBC、負の出力の場合はAD、出力が0にとどまる場合はBDである。正または負のパルスが生成された場合、状態は、0出力の場合はBDに戻る。次のサイクルにおいて、経路は、正の出力の場合はBDからBCとなり、負の出力の場合はADとなり、0出力の場合はACとなり、最後は、ACに戻る。このようにして、各スイッチは、各対のサイクルにおいて1回フリップされる。このようにしてスイッチを一貫して用いると、切り換え遷移速度が一定になるため、切換えに起因するひずみが最小化される。
【0029】
図9は、所望の出力のために図8の状態図を適用した場合の図5のスイッチの位置をプロットしたものである。図9は、その結果得られた、PWM出力の5サイクルの波形であり、サイクルは、大きく正、小さく正、0、小さく負、そして大きく負となっている。理解されるように、スイッチは一定の速度で動作し、速度の変動は、当該速度内の位相(タイミング)によって制御される。
【0030】
図10および図11は、図5の出力段からの一定の32Vの出力の様々な波形を示す一連のプロットである。図10は、出力電圧Vout、出力電流iL、およびスイッチ501および502の状態を示す。図11は、スイッチおよびivにおける電流、電源500から得られる電流を示す。完全なスイッチについて、256ワットが浮動電源によって提供され、256ワットが負荷に送達される。
【0031】
図12は、本発明を用いて構築されたステレオ増幅器を示し、2つの出力段508が主要電源1202によって電力供給され、2つのパルス幅変調制御器512が、2つの一連のスイッチ501、502およびフィルタ503を介する負荷105への2つの出力部を制御する。ここでも、2つの出力部は別個であり、電源を含む。出力チャンネルがもっと多数である場合、各出力についてこれらの構成要素が必要になる。
【0032】
当該分野の当業者であれば、この設計には多くの改変を為すことが可能であるが、そのような改変物は、上述した浮動電源およびスイッチの組み合わせの類似物を用いた出力段の模倣に他ならないことを理解する。
【図面の簡単な説明】
【図1】 図1(従来技術)は、電源ブロックおよびフィルタブロックを含む従来のD級出力段を示すブロック図である。
【図2a】 図2a(従来技術)は、図1の出力段のフィルタに提供される電圧を示すプロットである。
【図2b】 図2b(従来技術)は、図1の出力段のフィルタに流れる電流を示すプロットである。
【図2c】 図2c(従来技術)は、図1の電源ブロックの正の電源によって送達される電流を示すプロットである。
【図2d】 図2d(従来技術)は、図1の電源ブロックの負の電源によって送達される電流を示すプロットである。
【図3】 図3は、図1の設計の電力流れを示す。
【図4】 図4(従来技術)は、図1のSPDTスイッチの実施の一例を示すブロック図である。
【図5】 図5は、本発明による出力段の好適な実施形態を示すブロック図である。
【図6】 図6は、図5の電源の実施の一例を示すブロック図である。
【図7】 図7は、2つの出力電源の構成の実施のブロック図である。
【図8】 図8は、図5のスイッチの好適な状態遷移を示す状態図である。
【図9】 図9は、所望の出力のために図8の状態図を適用した場合の図5のスイッチの位置をプロットしたものである。
【図10】 図10は、図5の出力段からの一定の32V出力の様々な波形を示す一連のプロットである。
【図11】 図11は、図5の出力段からの一定の32V出力の様々な波形を示す一連のプロットである。
【図12】 図12は、本発明による2つの出力段を用いたステレオ増幅器を示すブロック図である。

Claims (14)

  1. 第1のラインにおいて相対的に正の出力電圧VP提供し、第2のラインにおいて相対的に負の出力電圧VM提供する浮動電源と、
    該第1のラインおよび該第2のラインに接続された第1スイッチと、
    該第1のラインおよび該第2のラインに接続された第2スイッチと、
    該第2のスイッチの出力に接続されたローパスフィルタと、
    該ローパスフィルタの出力を正の負荷端子に接続する手段と、
    負の負荷端子を接地接続する手段
    を備え、
    該第1のスイッチは、接地接続される共通端子を有し、かつ、該第1のラインが接地接続される第1の位置と、該第2のラインが接地接続される第2の位置との間で切換えを行い、該第2のスイッチは、該ローパスフィルタに接続される共通端子を有し、かつ、該第1のラインが該ローパスフィルタに接続される第1の位置と、該第2のラインが該ローパスフィルタに接続される第2の位置との間で切換えを行い、これにより、該第1のスイッチが第2の位置にあり、かつ、該第2のスイッチが第1の位置にある場合には、負荷にかかる電圧正であり、該第1のスイッチが第1の位置にあり、かつ、該第2のスイッチが第2の位置にある場合には、該負荷にかかる電圧負であり、該第1のスイッチが第1の位置にあり、かつ、該第2のスイッチが第1の位置にある場合には、該負荷にかかる電圧0にクランプされ、該正の負荷端子および該負の負荷端子がVPに接続され、該第1のスイッチが第2の位置にあり、かつ、該第2のスイッチが第2の位置にある場合には、該負荷にかかる電圧0にクランプされ、該正の負荷端子および該負の負荷端子がVMに接続され
    切換え遷移の順序は、
    該第2のスイッチが第1の位置にある間、該第1のスイッチが第1の位置にあることの次に、(i)該第2のスイッチが第1の位置にある間、該第1のスイッチが第2の位置にあること、または、(ii)該第2のスイッチが第2の位置にある間、該第1のスイッチが第1の位置あることのいずれかが続く、という遷移と、
    その次に、該第2のスイッチが第1の位置にある間、該第1のスイッチが第2の位置にあることが続く、という遷移と、
    その次に、(i)該第2のスイッチが第1の位置にある間、該第1のスイッチが第2の位置あること、または、(ii)該第2のスイッチが第2の位置にある間、該第1のスイッチが第1の位置にあることのいずれかが続く、という遷移と、
    その次に、該第2のスイッチが第1の位置にある間、該第1のスイッチが第1の位置にあることが続く、という遷移と
    を含む、切換え出力段。
  2. 前記第1のスイッチおよび前記第2のスイッチのそれぞれは、単極双投スイッチである、請求項1に記載の出力段。
  3. 前記切り換え遷移の順序は、
    前記第2のスイッチが第1の位置にある間、前記第1のスイッチが第1の位置にあることの次に、該第2のスイッチが第2の位置にある間、該第1のスイッチが第2の位置にあることが続く、という遷移と、
    該第2のスイッチが第2の位置にある間、該第1のスイッチが第2の位置にあることの次に、該第2のスイッチが第1の位置にある間、該第1のスイッチが第1の位置にあることが続く、という遷移と
    をさらに含む、請求項の出力段。
  4. (a)前記第2のスイッチが第1の位置にある間、前記第1のスイッチが第1の位置にあることと、
    (b)該第2のスイッチが第2の位置にある間、該第1のスイッチが第2の位置にあることとが、1サイクルごと交互に選択される請求項3の出力段。
  5. 前記第1のスイッチおよび前記第2のスイッチを制御する手段を含むPWM段をさらに備え、かつ、電流を感知する手段からの出力制御信号を感知する手段をさらに備え、該スイッチを制御する手段は、前記出力制御信号に応答する、請求項の出力段。
  6. 2つの音声信号チャンネルを受信する手段と、
    各受信された音声チャンネルに応答して一連のパルスを生成する2つのPWMと、
    各PWMに接続された出力段と、
    各出力段の出力を負荷に接続する手段と
    を備え、
    各出力段は、
    第1のラインにおいて相対的に正の出力電圧VPを提供し、第2のラインにおいて相対的に負の出力電圧VMを提供する浮動電源と、
    該第1のラインおよび該第2のライン接続された第1のスイッチであって、該一連のパルスに応答する第1スイッチと、
    該第1のラインおよび該第2のライン接続された第2のスイッチであって、該一連のパルスに応答する第2スイッチと、
    該第2のスイッチの出力に接続されたローパスフィルタと
    を含み、
    該第1のスイッチは、接地接続される共通端子を有し、かつ、該第1のラインが接地接続される第1の位置と、該第2のラインが接地接続される第2の位置との間で切換えを行い、該第2のスイッチは、該ローパスフィルタに接続される共通端子を有し、かつ、該第1のラインが該ローパスフィルタに接続される第1の位置と、該第2のラインが該ローパスフィルタに接続される第2の位置との間で切換えを行い、これにより、該第1のスイッチが第2の位置にあり、かつ、該第2のスイッチが第1の位置にある場合には、負荷にかかる電圧正であり、該第1のスイッチが第1の位置にあり、かつ、該第2のスイッチが第2の位置にある場合には、該負荷にかかる電圧負であり、該第1のスイッチが第1の位置にあり、かつ、該第2のスイッチが第1の位置にある場合には、該負荷にかかる電圧0にクランプされ、該正の負荷端子および該負の負荷端子がVPに接続され、該第1のスイッチが第2の位置にあり、かつ、該第2のスイッチが第2の位置にある場合には、該負荷にかかる電圧0にクランプされ、該正の負荷端子および該負の負荷端子がVMに接続される増幅器。
  7. 前記第1のスイッチおよび前記第2のスイッチのそれぞれは、単極双投スイッチである、請求項6の増幅器。
  8. 前記切り換え遷移の順序は、
    前記第2のスイッチが第1の位置にある間、前記第1のスイッチが第1の位置にあることの次に、(i)該第2のスイッチが第1の位置にある間、該第1のスイッチが第2の位置にあること、または、(ii)該第2のスイッチが第2の位置にある間、該第1のスイッチが第1の位置あることのいずれかが続く、という遷移と、
    その次に、該第2のスイッチが第1の位置にある間、該第1のスイッチが第2の位置にあることが続く、という遷移と、
    その次に、(i)該第2のスイッチが第1の位置にある間、該第1のスイッチが第2の位置あること、または、(ii)該第2のスイッチが第2の位置にある間、該第1のスイッチが第1の位置にあることのいずれかが続く、という遷移と、
    その次に、該第2のスイッチが第1の位置にある間、該第1のスイッチが第1の位置にあることが続く、という遷移と
    を含む、請求項の増幅器。
  9. 前記切り換え遷移の順序は、
    前記第2のスイッチが第1の位置にある間、前記第1のスイッチが第1の位置にあることの次に、該第2のスイッチが第2の位置にある間、該第1のスイッチが第2の位置にあることが続く、という遷移と、
    該第2のスイッチが第2の位置にある間、該第1のスイッチが第2の位置にあることの 次に、該第2のスイッチが第1の位置にある間、該第1のスイッチが第1の位置にあることが続く、という遷移と
    をさらに含む、請求項の増幅器。
  10. (a)前記第2のスイッチが第1の位置にある間、前記第1のスイッチが第1の位置にあることと、
    (b)該第2のスイッチが第2の位置にある間、該第1のスイッチが第2の位置にあることとが、1サイクルごと交互に選択される請求項の増幅器。
  11. 前記第1のスイッチの各々に接続された電流を感知する手段をさらに備える、請求項の増幅器。
  12. 前記電流を感知する手段の各々は、前記第1のスイッチのそれぞれと接地との間で接続された抵抗器を備える、請求項11の増幅器。
  13. 前記電流を感知する手段の各々は、前記感知された電流に基づいて出力制御信号を提供する手段をさらに備える、請求項12の増幅器。
  14. 各PWM段は、前記電流を感知する手段それぞれからの出力制御信号を感知する手段をさらに備え、各PWMによって生成される一連のパルスは、該出力制御信号それぞれに応答する、請求項13の増幅器。
JP2001525828A 1999-09-22 2000-09-21 浮動電源を用いた出力段 Expired - Fee Related JP3875100B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/404,452 1999-09-22
US09/404,452 US6259317B1 (en) 1999-09-22 1999-09-22 Output stage utilizing a floating power supply
PCT/US2000/025911 WO2001022564A1 (en) 1999-09-22 2000-09-21 Output stage utilizing a floating power supply

Publications (2)

Publication Number Publication Date
JP2003510872A JP2003510872A (ja) 2003-03-18
JP3875100B2 true JP3875100B2 (ja) 2007-01-31

Family

ID=23599664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001525828A Expired - Fee Related JP3875100B2 (ja) 1999-09-22 2000-09-21 浮動電源を用いた出力段

Country Status (5)

Country Link
US (1) US6259317B1 (ja)
EP (1) EP1219009A1 (ja)
JP (1) JP3875100B2 (ja)
AU (1) AU7599800A (ja)
WO (1) WO2001022564A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097249A (en) * 1998-09-02 2000-08-01 Rockford Corporation Method and device for improved class BD amplification having single-terminal alternating-rail dual-sampling topology
US6504426B2 (en) * 2001-03-28 2003-01-07 Guy Picha Methods and systems for power amplifying of signals
JP3499225B2 (ja) * 2001-06-19 2004-02-23 株式会社フライングモール ディジタル電力増幅器
DE10144907A1 (de) 2001-09-12 2003-04-03 Infineon Technologies Ag Sendeanordnung, insbesondere für den Mobilfunk
US7132886B2 (en) * 2003-08-11 2006-11-07 Jam Technologies, Inc. Detecting load current in multi-reference amplifiers
US7406135B2 (en) * 2004-06-22 2008-07-29 International Business Machines Corporation Reducing power consumption in signal detection
WO2007063490A1 (en) 2005-12-02 2007-06-07 Bobinados De Transformadores S.L. Full-bridge class-d power amplifier
WO2008095044A2 (en) * 2007-01-30 2008-08-07 Jm Electronics Ltd. Llc Filter compensation for switching amplifiers
US9806683B2 (en) * 2015-06-18 2017-10-31 Crestron Electronics, Inc. Average current-mode feedback control of multi-channel class-D audio amplifier

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510749A (en) 1968-02-23 1970-05-05 Trw Inc Power frequency multiplication using natural sampled quad pulse width modulated inverter
US4424557A (en) 1981-12-28 1984-01-03 General Electric Company Full bridge PWM inverter with distributed device switching
US4500844A (en) * 1983-05-20 1985-02-19 At&T Bell Laboratories Ringing signal generator employing delta-modulation power amplification techniques
KR910000543B1 (ko) * 1987-03-24 1991-01-26 자이당호오징 한도오다이 겡큐 싱고오가이 Pwm 전력변환장치
US5023150A (en) 1988-08-19 1991-06-11 Fuji Electric Co., Ltd. Method and apparatus for controlling a fuel cell
JPH0728181B2 (ja) * 1988-12-28 1995-03-29 パイオニア株式会社 パルス幅変調増幅回路
US5365422A (en) 1993-06-01 1994-11-15 Performance Controls, Inc. Pulse-width modulated circuit for applying current to a load
JPH077961A (ja) * 1993-06-15 1995-01-10 Toshiba Corp 電力変換装置
US5923548A (en) 1997-03-28 1999-07-13 Reltec Corporation Active clamp used to maintain proper current transformer operation
JPH11243691A (ja) * 1998-02-24 1999-09-07 Matsushita Electric Works Ltd 電源装置

Also Published As

Publication number Publication date
EP1219009A1 (en) 2002-07-03
JP2003510872A (ja) 2003-03-18
WO2001022564A1 (en) 2001-03-29
AU7599800A (en) 2001-04-24
US6259317B1 (en) 2001-07-10

Similar Documents

Publication Publication Date Title
US6211728B1 (en) Modulation scheme for filterless switching amplifiers
KR102068105B1 (ko) 조절 가능 루프 필터 특성들을 갖는 클래스 d 오디오 증폭기
EP1519472A1 (en) Electrosurgical power supply
US20030006837A1 (en) Modulation scheme for filterless switching amplifiers with reduced EMI
KR20010022733A (ko) 스위칭 제어를 구비한 디 급 증폭기
JPH07263973A (ja) Cf−zvs−mrcを用いるアナログ信号用低電力損失増幅器
KR20180004835A (ko) 멀티­레벨 펄스폭 변조를 사용하는 오디오 증폭기
US7489530B2 (en) High voltage full bridge circuit and method for operating the same
EP3241275B1 (en) Multi-level class d audio power amplifiers
CN101834573A (zh) D类放大器
JP5042031B2 (ja) 電力乗算器装置及び方法
US5896280A (en) Frequency converter and improved UPS employing the same
JP3875100B2 (ja) 浮動電源を用いた出力段
US5969571A (en) Pulse duration amplifier system
US7995362B2 (en) High voltage full bridge circuit and method for operating the same
US6034565A (en) Power amplifier for use in an NMR tomography apparatus
JP4939752B2 (ja) 多相インピーダンス変換増幅器
US8217718B2 (en) Highly efficient class-D amplifier
US20050157525A1 (en) Dual AC and DC input DC power supply
JP2856917B2 (ja) 増幅器
US20030095000A1 (en) Apparatus with ultra high output power class D audio amplifier
EP1088392B1 (en) Transmitter amplifier circuit
JP2004088245A (ja) オーディオ用デジタルパワーアンプ
JP2845524B2 (ja) 静電誘導形トランジスタのゲート駆動回路
WO2024017878A1 (en) Tracking amplifier for inductive loads

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060315

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061025

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees