CN101834573A - D类放大器 - Google Patents
D类放大器 Download PDFInfo
- Publication number
- CN101834573A CN101834573A CN201010126298A CN201010126298A CN101834573A CN 101834573 A CN101834573 A CN 101834573A CN 201010126298 A CN201010126298 A CN 201010126298A CN 201010126298 A CN201010126298 A CN 201010126298A CN 101834573 A CN101834573 A CN 101834573A
- Authority
- CN
- China
- Prior art keywords
- signal
- clamp
- level
- output
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
- H03G3/3021—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable by varying the duty cycle
Abstract
一种D类放大器,包括:误差积分器,对输入信号和反馈信号之间的差进行积分以输出积分值信号;脉冲宽度调制电路,输出具有与积分值信号的电平相对应的脉冲宽度的数字信号;输出缓冲器,基于数字信号驱动负载;反馈部,将输出缓冲器的输出信号作为反馈信号馈送到误差积分器;箝位部,执行将积分值信号的电平限制在指定电平范围内的箝位;衰减部,响应于衰减指令将待输入到误差积分器的输入信号的电平进行衰减;和衰减控制部,响应于箝位部执行的箝位向衰减部输出衰减指令。
Description
技术领域
本发明涉及一种适用于音频装置等的功率放大器的D类放大器。
背景技术
D类放大器是一种用于生成具有响应于输入信号解调的脉冲宽度或者脉冲时间密度的脉冲序列(train)并且根据该脉冲序列驱动负载的放大器。D类放大器常常用作用于驱动音频装置等中的扩音器的功率放大器。专利文献1至3每个均公开了一种D类放大器,其包括:误差积分器,用于对输入信号和从D类放大器输出的反馈信号的差进行积分;和脉冲宽度调制电路,用于生成具有与从误差积分器输出的积分值信号的电平相对应的脉冲宽度的脉冲。D类放大器基于脉冲宽度调制电路的输出脉冲来驱动负载。
[专利文献1]JP-A-2007-124624
[专利文献2]JP-A-2007-124625
[专利文献3]JP-A-2006-262104
顺便提及,D类放大器可能需要具有功率限制控制功能,该功率限制控制功能依赖于D类放大器的预期目的而将输出功率限制在用于作为负载的扩音器的音量控制等的预定所期望范围内。在相关D类放大器中,在输入信号到误差积分器的输入路径中提供箝位电路,用于对输入信号箝位,使得输入到误差积分器的输入信号不超过所期望的电平,由此实现功率限制控制功能。然而,在这样的配置中,输入到误差积分器的输入信号被箝位电路箝位,并且因此存在D类放大器的输出信号中出现大的波形失真的问题。
发明内容
考虑到上述情况,本发明的目的在于提供一种D类放大器,其能够在不引起输出信号波形中出现大的失真的情况下将输出功率限制在所期望的上限值内。
本发明提供了一种D类放大器,包括:
误差积分器,对输入信号和反馈信号之间的差进行积分以输出积分值信号;
脉冲宽度调制电路,输出具有与积分值信号的电平相对应的脉冲宽度的数字信号;
输出缓冲器,基于数字信号驱动负载;
反馈部,将输出缓冲器的输出信号作为反馈信号馈送到误差积分器;
箝位部,执行将积分值信号的电平限制在指定电平范围内的箝位;
衰减部,响应于衰减指令对待输入到误差积分器的输入信号的电平进行衰减;和
衰减控制部,响应于箝位部执行的箝位向衰减部输出衰减指令。
根据本发明,箝位部将积分值信号的电平限制在箝位电平范围内,使得D类放大器的输出信号的脉冲宽度调制程度的最大值能够被设定为与箝位电平相对应的值并且D类放大器的输出功率能够被限制在与箝位电平相对应的上限值内。衰减部响应于由箝位部执行的箝位对待输入到误差积分器的输入信号进行衰减。因此,能够防止在D类放大器的输出信号中出现大的波形失真。
附图说明
通过参照附图详细描述本发明的优选实施例,本发明的上述目的和优点将变得更加明显,在附图中:
图1是示出根据本发明的一个实施例的D类放大器的配置的电路图;
图2是示出根据本发明的实施例的三角波信号的波形的示图;
图3A和3B是示出根据本发明的实施例的脉冲宽度调制电路的组件的信号波形的示图;
图4是示出根据本发明的实施例的衰减控制部的组件的信号波形的示图;以及
图5A和5B是示出根据本发明的实施例的D类放大器的组件的信号波形的示图。
具体实施方式
下面将参照附图讨论本发明的实施例:
图1是示出根据本发明的一个实施例的D类放大器的配置的电路图。D类放大器是这样的电路,该电路用于生成数字信号VOp和Von,该数字信号VOp和Von具有响应于输入到输入端子101p和101n的具有正和负两个相位的输入模拟信号VIp和VIn的电平而被脉冲宽度调制的正和负两个相位,并且该电路用于从输出端子102p和102n输出数字信号VOp和VOn。滤波器和诸如扩音器线圈等的负载200被布置在输出端子102p和102n之间。电阻器R11、R12、R13、R14和R15被串联布置在输入端子101p和输出端子102n之间。电阻器R21、R22、R23、R24和R25被串联布置在输入端子101n和输出端子102p之间。电阻器的电阻值满足如下关系:R11=R21,R12=R22,R13=R23,R14=R24,和R15=R25。
正相输入模拟信号VIp通过电阻器R11、R12和R13被输入到误差积分器110(差错积分器110)的正相输入端子111p,并且负相输入模拟信号VIn通过电阻器R21、R22和R23被输入到误差积分器110的负相输入端子111n。负相数字信号VOn通过电阻器R15和14被反馈到误差积分器110的正相输入端子111p中,并且正相数字信号VOp通过电阻器R25和24被反馈到误差积分器110的负相输入端子111n中。误差积分器110对输入模拟信号VIp和VIn以及数字信号VOp和VOn的差进行积分并且分别从正相输出端子112p和负相输出端子112n输出指示积分结果的具有正和负两个相位的积分值信号VDp和VDn。
在输入模拟信号VIp和VIn到误差积分器110的输入路径中,电容器C10被布置在电阻器R12和R13的公共连接点与电阻器R22和R23的公共连接点之间。提供有电容器C10的输入路径起到低通滤波器的作用,用于在输入模拟信号VIp和Vin被输入到误差积分器110的过程中从输入信号中移除高频噪声。
在输入模拟信号VIp和VIn到误差积分器110的输入路径中,衰减器160被布置在电阻器R11和R12的公共连接点与电阻器R21和R22的公共连接点之间。衰减器160对到误差积分器110的输入信号的电平进行衰减。该实施例中的衰减器160是通过MOSFET(金属氧化物半导体场效应晶体管)等配置的开关。当衰减指令脉冲SW被输入到衰减器160时衰减器160被接通,并且对输入模拟信号间歇地进行衰减。后面描述用于生成衰减指令脉冲SW的控制部分。
各种类型的误差积分器能够被应用为误差积分器10。在图中示出的示例中,使用了包括二级误差积分器110,该二级误差积分器110差动放大器113、四个电容器C1至C4和两个电阻器R1和R2。这里,差动放大器113的正相输入端子(+输入端子)和负相输入端子(-输入端子)用作误差积分器110的正相输入端子111p和负相输入端子111n,并且差动放大器113的正相输出端子(+输出端子)和负相输出端子(-输出端子)用作误差积分器110的正相输出端子112p和负相输出端子112n。用于对差(误差)进行积分的电容器C1和C2被串联插入在差动放大器113的正相输入端子和负相输出端子之间,并且电容器C1和C2的公共连接点通过电阻器R1接地。用于对差进行积分的电容器C3和C4也被串联插入在差动放大器113的负相输入端子和正相输出端子之间,并且电容器C3和C4的公共连接点通过电阻器R2接地。
箝位电路120对积分值信号VDp和VDn进行箝位,使得误差积分器110输出的积分值信号VDp和VDn的每一个不超过预设上限箝位电平UL或者下降至低于预设下限箝位电平LL。箝位电平设定电路121例如响应于通过容纳有D类放大器的机壳中提供的操作单元(未示出)的操作而生成的外部设定信号或者从D类放大器的外部装置提供的外部设定信号,来设定箝位电路120的上限箝位电平UL和下限箝位电平LL。
脉冲宽度调制电路130生成两个相位的脉冲VOp′和VOn′,该脉冲VOp′和VOn′具有与从误差积分器110通过箝位电路120提供的积分值信号VDp和VDn的电平相对应的脉冲宽度。更详细地,当VDp>VDn时,脉冲宽度调制电路130输出具有与电平差VDp-VDn相对应的脉冲宽度的负脉冲VOp′。而且,当VDn>VDp时,脉冲宽度调制电路130输出具有与电平差VDn-VDp相对应的脉冲宽度的负脉冲VOn′。后面描述脉冲宽度调制电路130的详细配置示例。
预驱动器140是用于将脉冲宽度调制电路130输出的脉冲VOp′和VOn′传送到输出缓冲器150的电路,输出缓冲器150例如是非反相缓冲器。输出缓冲器150具有反相器151和反相器152。如图1中所示,反相器151和152每一个是已知的反相器,并且具有串联插入在电源+VB和地之间的p沟道MOSFET和n沟道MOSFET。反相器151将从脉冲宽度调制电路130通过预驱动器140提供的脉冲VOn′的电平反转并且从输出端子102n输出该信号作为数字信号VOn。反相器152将从脉冲宽度调制电路130通过预驱动器140提供的脉冲VOp′的电平反转并且从输出端子102p输出该信号作为数字信号VOp。
在数字信号VOp和VOn从输出缓冲器150到误差积分器110的反馈路径中,电容器C20布置在电阻器R15和14的公共连接点与电阻器R25和24的公共连接点之间。其中插入有电容器C20的反馈路径起到低通滤波器的作用,用于在数字信号VOp和VOn被反馈到误差积分器110中时从反馈信号中移除高频噪声。
图1中各参考标记的含义如下:
110:误差积分器
120:箝位电路
121:箝位电平设定电路
130:脉冲宽度调制电路
131:三角波发生器
140:预驱动器
150:输出缓冲器
160:衰减器
200:滤波器和负载
300:衰减控制部
310:失真检测部
320:衰减指令发生部
A:外部设定信号
接下来,将讨论脉冲宽度调制电路130的配置示例。在图1中示出的示例中,脉冲宽度调制电路130包括三角波发生器131、比较器132和133、反相器134和135以及NAND门(与非门)136和137。图2是示出三角波发生器131生成的三角波信号TRp和TRn(周期性信号)的波形的示图。图3A和3B是示出脉冲宽度调制电路130的组件的信号波形的示图。图3A示出了当VDp>VDn时的信号波形并且图3B示出了当VDn>VDp时的信号波形。
如图2所示,三角波发生器131生成具有给定周期的三角波信号TRp,该三角波信号TRp以给定梯度从电压0V上升到预定电压+VP以及以给定梯度从电压+VP下降到电压0V,并且还生成具有与三角波信号TRp相反极性的三角波信号TRn。电压+VP与电源电压+VB可以相同或不同。
如图3A和3B中示出的,比较器132在三角波信号TRp和积分值信号VDn之间进行比较。在三角波信号TRp超过积分值信号VDn时比较器132输出具有低电平的信号VEn,并且在除三角波信号TRp超过积分值信号VDn的上述周期以外的周期中比较器132输出具有高电平的信号VEn。比较器133在三角波信号TRp和积分值信号VDp之间进行比较。在三角波信号TRp超过积分值信号VDp时比较器133输出具有低电平的信号VEp,并且在除三角波信号TRp超过积分值信号VDp的上述周期以外的周期中比较器133输出具有高电平的信号VEp。反相器134将信号VEp的电平反转并且输出所反转的信号。反相器135将信号VEn的电平反转并且输出所反转的信号。
NAND门136对信号VEn和反相器134的输出信号执行逻辑积运算,由此输出上文提及的脉冲VOn′。这里,当三角波信号TRp未超过积分值信号VDn时信号VEn变为高电平,并且当三角波信号TRp超过积分值信号VDp时反相器134的输出信号变为高电平。因此,如图3B所示,仅在当VDn>VDp时三角波信号TRp的信号值存在于VDn和VDp之间时,NAND门136输出具有低电平的负脉冲VOn′。即,当VDn>VDp时,NAND门136输出具有与电平差VDn-VDp成比例的脉冲宽度的脉冲VOn′。
NAND门137对信号VEp和反相器135的输出信号执行逻辑积运算,由此输出上文提及的脉冲VOp′。这里,当三角波信号TRp未超过积分值信号VDp时信号VEp变为高电平,并且当三角波信号TRp超过积分值信号VDn时反相器135的输出信号变为高电平。因此,如图3A所示,仅在当VDp>VDn时三角波信号TRp的信号值存在于VDn和VDp之间时,NAND门137输出具有低电平的负脉冲VOp′。即,当VDp>VDn时,NAND门137输出具有与电平差VDp-VDn成比例的脉冲宽度的脉冲VOp′。
已详细描述了脉冲宽度调制电路130。
接下来,将讨论衰减控制部300。衰减控制部300响应于箝位电路120对积分值信号VDp和VDn的箝位而生成衰减指令脉冲SW并且将该脉冲提供给衰减器160,并且对到误差积分器110的输入信号衰减执行控制。图4是示出衰减控制部300的组件的信号波形的示图。
衰减控制部300包括失真检测部310和衰减指令发生部320。失真检测部310基于误差积分器110的正相输入端子111p的输入电平V1和负相输入端子111n的输入电平V2,检测在箝位电路120对积分值信号VDp或VDn进行箝位时从D类放大器到滤波器和负载200的输出波形(下文中将被称为负载驱动波形)中是否出现给定量的失真。由失真检测部310进行的失真检测原理如下:
在箝位电路120没有对积分值信号VDp和VDn执行箝位的状态下,具有与到误差积分器110的输入信号相匹配的电平的反馈信号从输出端子102n和102p反馈到误差积分器110的输入。因此,误差积分器110在它将正相输入端子111p的输入电平V1和负相输入端子111n的输入电平V2保持在相同电压的状态下操作。更详细地,当输入信号VIp和VIn处于误差积分器110操作点的基准电平VREF处时,误差积分器110的正相输入端子111p的输入电平V1由下述公式(1)确定:
V1={(R14+R15)/(R11+R12+R13+R14+R15)}VREF……公式(1)
公式(1)中的输入电平V1是通过利用电阻器R11、R12和R13以及电阻器R14和R15对电压VIp(=VREF)和接地状态下的电压VOn(=0V)之间的差电压(=VREF)进行分压而提供的。
同样地,误差积分器110的负相输入端子111n的输入电平V2由下述公式(2)确定:
V2={(R24+R25)/(R21+R22+R23+R24+R25)}VREF
={(R14+R15)/(R11+R12+R13+R14+R15)}VREF=V1……公式(2)
输入电平V2是通过利用电阻器R21、R22和R23以及电阻器R24和R25对电压VIn(=VREF)和接地状态下的电压VOp(=0V)之间的差电压(=VREF)进行分压而提供的。
如图4中所示,在输入信号VIp和VIn振动以便于变为以基准电平VREF为中心的相互相反的相位并且输入信号VIp和VIn的幅度是小的并且没有执行积分值信号VDp和VDn的箝位的状态下,误差积分器110的输入电平V1和V2在保持相互相同的电平的同时,从由上述公式(1)和公式(2)所确定的输入电平V1和V2振动了响应于高电势方向中输入信号VIp和VIn幅度的电压。
然而,当箝位电路120对积分值信号VDp或VDn进行箝位时,具有与到误差积分器110的输入信号相匹配电平的反馈信号不被反馈到误差积分器110的输入中,并且输入电平的电平变得相对于反馈信号过大。因此,如图4中所示,每当箝位电路120进行箝位时,在输入电平V1和V2之间出现了响应于通过箝位生成的负载驱动波形失真量的电平差。
如果输入电平V1和V2之间的电平差超过给定的阈值,则失真检测部310输出失真检测信号Cdet,该失真检测信号Cdet指示由于箝位电路120的箝位而在负载驱动波形中出现给定量的失真。
在该实施例中,失真检测部310包括比较器311和312以及OR(或)门313。这里,比较器311和312具有与正相输入端子和负相输入端子之间的阈值相对应的偏移电压Vofs。电压V1被提供给比较器311的正相输入端子,并且电压V2被提供给负相输入端子。当正相输入端子的电压V1比负相输入端子的电压V2高了偏移电压Vofs或更多时,比较器311输出高信号。电压V2被提供给比较器312的正相输入端子,并且电压V1被提供给负相输入端子。当正相输入端子的电压V2比负相输入端子的电压V1高了偏移电压Vofs或更多时,比较器312输出高信号。如图4中所示,当比较器311的输出信号或者比较器312的输出信号是高的时候,即,当箝位电路120对积分值信号VDp或VDn进行箝位时,在负载驱动波形中出现给定量的失真,并且|V1-V2|超过偏移电压Vofs,OR门313将失真检测信号Cdet设定为高(有效电平)。
衰减指令发生部320包括恒流源321、开关322、和串联插入在电源+VB和地之间的电容器C30、与电容器C30并联连接的电阻器R30、比较器323和324和低有效OR门325。失真检测信号Cdet被输入到开关322。当失真检测信号Cdet变为高电平时,开关322被接通,并且通过恒流源321的输出电流对电容器C30充电。电阻器R30使电容器C30的电荷放电。当三角波信号TRp被输入到正相输入端子并且电容器C30的电压VC1被提供给负相输入端子并且三角波信号TRp下降至低于电容器C30的电压VC1时,比较器323向低有效OR门325输出低信号。当三角波信号TRn被输入到正相输入端子并且电容器C30的电压VC1被提供给负相输入端子并且三角波信号TRn下降至低于电容器C30的电压VC1时,比较器324向低有效OR门325输出低信号。因此,如图4中所示,在三角波信号TRp下降至低于电容器C30的电压VC1的时间周期和其间三角波信号TRn下降至低于电容器C30的电压VC1的时间周期的每一个中,低有效OR门325生成具有高电平的衰减指令脉冲并且将该衰减指令脉冲SW提供给衰减器160,用于接通具有开关的衰减器160。
已详细描述了根据该实施例的D类放大器的配置。
接下来,该实施例的操作如下:图5A和5B是示出D类放大器的组件的信号波形的示图。如上文所述,误差积分器110对输入模拟信号和输出数字信号的差进行积分。因此,如果箝位电路120没有对积分值信号VDp和VDn进行箝位,则由误差积分器110提供的积分值信号VDp和VDn变为具有纹波的波形,该纹波与叠加在输入模拟信号VIp和VIn的波形上的输出数字信号相对应。
在图5A中示出的示例中,由于输入模拟信号VIp和VIn的电平是低的,因此积分值信号VDp和VDn存在于下限箝位电平LL和上限箝位电平UL之间的范围中,并且没有执行箝位电路120对积分值信号VDp和VDn的箝位。脉冲宽度调制电路130比较积分值信号VDp和VDn和三角波信号TRp。当VDp>VDn时,脉冲宽度调制电路130输出具有响应于VDp-VDn的脉冲宽度的正脉冲作为数字信号VOp并且将数字信号VOn连续设定为低。当VDn>VDp时,脉冲宽度调制电路130生成具有响应于VDn-VDp的脉冲宽度的正脉冲作为数字信号VOp并且将数字信号VOn连续设定为低。
在没有执行箝位电路120对积分值信号VDp和VDn的箝位的状态下,提供具有响应于输入模拟信号VIp和VIn的电平的脉冲宽度的数字信号VOp和VOn。因此,输入信号和反馈信号在误差积分器110中被平衡,并且误差积分器110将正相输入端子的电平V1和负相输入端子的电平V2保持在相同的电平并且进行操作。在该状态下,在失真检测部310中失真检测信号Cdet变为低电平,并且在衰减指令发生部320中电容器C30的电压VC1变为0V,并且因此没有生成衰减指令脉冲SW。因此,跨衰减器160呈现的模拟信号VIp′和VIn′的波形变为通过将输入模拟信号VIp和VIn乘以预定系数而提供的相似波形。
然而,如图5B中说明的,当输入模拟信号VIp和VIn的电平变为高时,误差积分器110输出的积分值信号VDp和VDn迅速达到箝位电平LL和UL,并且箝位电路120对积分值信号VDp和VDn进行箝位。当箝位电路120对积分值信号VDp和VDn进行箝位时,在误差积分器110中,输入信号变为相对于反馈信号过大,并且出现正相输入端子的电平V1和负相输入端子的电平V2之间的电平差。每当箝位电路120进行箝位并且电平差|V1-V2|超过偏移电压Vofs时,在失真检测部310中失真检测信号Cdet变为高电平,并且在衰减指令发生部320中电容器C30的电压VC1上升并且因此衰减指令脉冲SW被生成为与三角波信号TRp和TRn的每个峰值点同步。因此,在衰减指令脉冲SW是低电平时,跨衰减器160的模拟信号VIp′和VIn′变为与原始输入模拟信号VIp和Vin相对应的信号值,并且在衰减指令脉冲SW是高电平时,模拟信号VIp′和VIn′变为0V。因此,随着在给定的时间间隔中对模拟信号VIp′和VIn′进行间隙剔除(thinned out),模拟信号VIp′和VIn′变为如图中示出的波形。因此,基本上输入到误差积分器110的模拟信号被衰减,并且积分值信号VDp和VDn被减小以便于提供给定的失真量。
更详细地,在输入模拟信号VIp和VIn的幅度变大并且执行箝位操作以便于将积分值信号VDp和VDn的幅度限制在从下限箝位电平LL到上限箝位电平UL的范围内的情形中,随着输入模拟信号VIp和VIn的幅度变得更大,使得衰减指令脉冲SW的脉冲宽度是大的,间隙剔除率增加,并且整体D类放大器的增益下降;这意味着执行负反馈控制。这样的负反馈控制发挥作用,使得整体D类放大器的增益被调节至最佳值,使得输出数字信号VOp和VOn的脉冲宽度调制程度落于一个上限值内。输出数字信号VOp和VOn的脉冲宽度调制程度的上限值取决于下限箝位电平LL和上限箝位电平UL。该上限值取决于上限和下限箝位电平的原因如下。在根据该实施例的D类放大器中,响应于误差积分器110输出的积分值信号VDp和VDn的电平,确定输出数字信号VOp和VOn的脉冲宽度调制程度。另一方面,当积分值信号VDp和VDn超过从下限箝位电平LL到上限箝位电平UL的范围时,积分值信号VDp和VDn被箝位,生成用于间隙剔除的衰减指令脉冲SW,并且抑制积分值信号VDp和VDn的电平的增加以及与之伴随的脉冲宽度调制程度的增加。
根据电容器C30的电容值和电阻器R30的电阻值可以调节该实施例中的衰减指令脉冲SW的响应于箝位操作的响应特性。在有必要针对箝位操作的出现而在短时间中生成衰减指令脉冲SW时,电容器C30的电容值可以减小。在取消箝位状态之后,在有必要延长时间直至衰减指令脉冲SW停止时,电阻器R30的电阻值可以增加。通过操作操作单元可以调节电容器C30的电容值和电阻器R30的电阻值。
如上文所述,根据该实施例,当误差积分器110输出的积分值信号VDp和VDn超过下限箝位电平LL至上限箝位电平UL的范围时,对积分值信号VDp和VDn进行箝位,并且然后响应于所述箝位,执行在时间轴上间歇地对输入到误差积分器110的模拟信号进行间隙剔除的操作,并且D类放大器的增益下降。在该情况中,间歇地对输入到误差积分器110的模拟信号进行间隙剔除,D类放大器的输出数字信号VOp和VOn的最大脉冲宽度调制程度能够被设定为任何所期望的值,并且输出功率能够被限制在任何所期望的范围内。
该实施例具有如下优点,通过对积分值信号VDp和VDn进行箝位,限制了最大脉冲宽度调制程度,使得能够以良好的准确性限制最大脉冲宽度调制程度。为了限制最大脉冲宽度调制程度,考虑对误差积分器110的输入侧的信号(例如跨电容器C10的信号)进行箝位。然而,在该实施例中,开关用作衰减器160并且采用开关被接通/断开用于对到误差积分器110的输入信号进行衰减的配置,并且因此开关的衰减器160的接通/断开切换所牵涉的噪声叠加在跨电容器C10的信号上。而且,噪声的幅度依赖于衰减指令脉冲SW的脉冲宽度和输入信号幅度而改变。因此,如果对跨电容器C10的信号进行箝位,则不能执行具有良好准确性的箝位并且不能精确地控制被提供给误差积分器110的输入信号的衰减量。相反地,在该实施例中,对积分值信号VDp和VDn进行箝位,由此限制了最大脉冲宽度调制程度。D类放大器的输出数字信号VOp和VOn的反馈中牵涉的纹波被叠加在积分值信号VDp和VDn上,但是该纹波的幅度是比较小的并且不依赖于衰减指令脉冲SW的脉冲宽度。因此,根据该实施例,最大脉冲宽度调制程度能够被限制为以良好准确性响应于箝位电平的值。
<其他实施例>
尽管已描述了本发明的实施例,但是本发明的其他各种实施例也是可行的,例如,如下:
(1)在上述实施例中,本发明应用于具有差分配置的平衡类型的D类放大器,但是当然,本发明也可以应用于具有非差分配置的非平衡类型的D类放大器。
(2)在上述实施例中,基于误差积分器110的正相输入端子和负相输入端子之间的电平差来检测箝位电路120的箝位,但是可以根据任何其他方法检测箝位电路120的箝位。例如,还考虑了如下配置。作为箝位电路120,两个二极管的阴极连接到输出积分值信号VDp和VDn的信号线,这两个二极管的阳极连接到恒压源,该恒压源用于输出比下限箝位电平LL高了二极管前向电压的电压,两个不同二极管的阳极连接到输出积分值信号VDp和VDn的信号线,这两个二极管的阴极连接到恒压源,该恒压源用于输出比上限箝位电平UL低了二极管前向电压的电压。在所描述的箝位电路120中,当积分值信号VDp和VDn超出下限箝位电平LL至上限箝位电平UL的范围并且执行箝位时,电流通过二极管流入恒压源。可以通过检测该电流来检测箝位电路120的箝位。
(3)通过对操作单元等进行操作,可以能够调节电容器C30的电容值、电阻器R30的电阻值、衰减指令发生部320中的恒流源321的电流值或者比较器311和312的偏移电压Vofs。根据该配置,通过对操作单元等进行操作,能够控制开始输出衰减指令脉冲SW时(例如,积分值信号VDp和VDn保持箝位电平的时间)的积分值信号VDp和VDn的箝位程度,并且使得能够控制所允许的D类放大器的输出信号的波形失真程度。
下面是上述实施例的总结。
一种D类放大器包括:
误差积分器,所述误差积分器对输入信号和反馈信号之间的差进行积分,以输出积分值信号;
脉冲宽度调制电路,所述脉冲宽度调制电路输出数字信号,该数字信号具有与积分值信号的电平相对应的脉冲宽度;
输出缓冲器,所述输出缓冲器基于数字信号来驱动负载;
反馈部,所述反馈部将输出缓冲器的输出信号作为反馈信号馈送到误差积分器;
箝位部,所述箝位部执行将积分值信号的电平限制在指定电平范围内的箝位;
衰减部,所述衰减部响应于衰减指令,将待输入到误差积分器的输入信号的电平进行衰减;和
衰减控制部,所述衰减控制部响应于由箝位部执行的箝位而向衰减部输出衰减指令。
优选地,衰减部具有开关,该开关响应于衰减指令来切换针对误差积分器的输入信号的供给和断开。
优选地,脉冲宽度调制电路将三角波信号与积分值信号进行比较,以生成数字信号。
优选地,衰减控制部响应于因所述箝位部所执行的所述箝位引起的失真而向衰减部输出衰减指令,所述失真出现在由输出缓冲器输出的用于驱动负载的驱动波形中。
优选地,该D类放大器进一步包括箝位电平设定电路,该箝位电平设定电路设定箝位部中的指定电平范围的上限箝位电平和下限箝位电平。
优选地,数字信号的脉冲宽度调制程度的上限值取决于指定电平范围的上限箝位电平和下限箝位电平。
优选地,该D类放大器进一步包括响应特性调节部,该响应特性调节部响应于由箝位部执行的箝位来调节衰减指令的响应特性。
本申请基于在2009年2月27日提交的日本专利申请No.2009-045306,其内容在此处并入作为参考。
Claims (7)
1.一种D类放大器,包括:
误差积分器,所述误差积分器对输入信号和反馈信号之间的差进行积分,以输出积分值信号;
脉冲宽度调制电路,所述脉冲宽度调制电路输出数字信号,该数字信号具有与所述积分值信号的电平相对应的脉冲宽度;
输出缓冲器,所述输出缓冲器基于所述数字信号来驱动负载;
反馈部,所述反馈部将所述输出缓冲器的输出信号作为反馈信号馈送到所述误差积分器;
箝位部,所述箝位部执行将所述积分值信号的电平限制在指定电平范围内的箝位;
衰减部,所述衰减部响应于衰减指令,将待输入到所述误差积分器的所述输入信号的电平进行衰减;和
衰减控制部,所述衰减控制部响应于由所述箝位部执行的箝位,向所述衰减部输出所述衰减指令。
2.如权利要求1所述的D类放大器,其中所述衰减部具有开关,所述开关响应于所述衰减指令,切换针对所述误差积分器的输入信号的供给和断开。
3.如权利要求1所述的D类放大器,其中所述脉冲宽度调制电路将三角波信号与所述积分值信号进行比较,以生成所述数字信号。
4.如权利要求1所述的D类放大器,其中所述衰减控制部响应于因所述箝位部所执行的所述箝位引起的失真而向所述衰减部输出所述衰减指令,所述失真出现在由所述输出缓冲器输出的用于驱动所述负载的驱动波形中。
5.如权利要求1所述的D类放大器,进一步包括:
箝位电平设定电路,所述箝位电平设定电路设定所述箝位部中所述指定电平范围的上限箝位电平和下限箝位电平。
6.如权利要求5所述的D类放大器,其中所述数字信号的脉冲宽度调制程度的上限值取决于所述指定电平范围的所述上限箝位电平和所述下限箝位电平。
7.如权利要求1所述的D类放大器,进一步包括:
响应特性调节部,所述响应特性调节部响应于由所述箝位部执行的箝位来调节所述衰减指令的响应特性。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009045306A JP5157959B2 (ja) | 2009-02-27 | 2009-02-27 | D級増幅器 |
JP2009-045306 | 2009-02-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101834573A true CN101834573A (zh) | 2010-09-15 |
CN101834573B CN101834573B (zh) | 2013-02-06 |
Family
ID=42666789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101262982A Expired - Fee Related CN101834573B (zh) | 2009-02-27 | 2010-02-26 | D类放大器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8040184B2 (zh) |
JP (1) | JP5157959B2 (zh) |
KR (1) | KR101120492B1 (zh) |
CN (1) | CN101834573B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016161839A1 (zh) * | 2015-04-10 | 2016-10-13 | 无锡华润上华半导体有限公司 | 信号放大电路 |
CN107112958A (zh) * | 2014-08-29 | 2017-08-29 | 思睿逻辑国际半导体有限公司 | D类放大器电路 |
CN107689833A (zh) * | 2017-09-29 | 2018-02-13 | 武汉光迅科技股份有限公司 | 一种voa恒功率控制的装置和方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011066558A (ja) * | 2009-09-15 | 2011-03-31 | Yamaha Corp | D級増幅器 |
JP5488074B2 (ja) * | 2010-03-15 | 2014-05-14 | 株式会社リコー | パルス幅変調信号生成回路 |
EP2391002B1 (en) * | 2010-05-25 | 2017-07-05 | OCT Circuit Technologies International Limited | Self oscillating modulator |
EP3210517B1 (en) | 2011-12-13 | 2021-03-31 | Ecolab USA Inc. | Dishmachine |
CN103326677B (zh) * | 2012-03-22 | 2016-05-04 | 炬芯(珠海)科技有限公司 | 音频功率放大器及音频功率放大器的调节方法 |
US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
KR101727626B1 (ko) * | 2015-11-19 | 2017-05-02 | 한국과학기술원 | 클래스-디 증폭기, 이를 포함하는 오디오 처리 장치 및 클래스-디 증폭기의 구동 방법 |
KR102116127B1 (ko) | 2018-01-17 | 2020-05-27 | 제주대학교 산학협력단 | Bto 기반 유연성 압전소자 및 이의 제조방법 |
KR102173739B1 (ko) | 2018-04-12 | 2020-11-03 | 제주대학교 산학협력단 | 티타늄 기반 광센싱 와이어의 제조방법 및 광센싱 장치 |
CN111900940B (zh) * | 2020-07-28 | 2024-04-19 | 上海艾为电子技术股份有限公司 | 输入级钳位电路及其钳位方法、功率放大器 |
US11522507B2 (en) * | 2021-03-25 | 2022-12-06 | Synaptics Incorporated | Active common mode compensation for improved amplifier performance |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941613A (zh) * | 2005-09-28 | 2007-04-04 | 雅马哈株式会社 | D类放大器 |
CN101079602A (zh) * | 2006-05-23 | 2007-11-28 | 三星电子株式会社 | 自动输入增益控制电路及其方法 |
CN101167326A (zh) * | 2005-04-27 | 2008-04-23 | 松下电器产业株式会社 | 极化调制传输电路和通信设备 |
CN101325407A (zh) * | 2007-05-30 | 2008-12-17 | 雅马哈株式会社 | 放大器 |
WO2009142718A2 (en) * | 2008-05-21 | 2009-11-26 | Silicon Laboratories Inc. | Predictive feedback compensation for pwm switching amplifiers |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5815581A (en) * | 1995-10-19 | 1998-09-29 | Mitel Semiconductor, Inc. | Class D hearing aid amplifier with feedback |
JP2002158548A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | デジタルパワーアンプ |
JP3811030B2 (ja) * | 2001-08-01 | 2006-08-16 | 株式会社ディーアンドエムホールディングス | デジタルアンプ |
JP4710298B2 (ja) * | 2003-11-26 | 2011-06-29 | ヤマハ株式会社 | D級増幅器 |
US7279967B2 (en) | 2005-01-12 | 2007-10-09 | Qsc Audio Products, Inc. | Multi-channel, multi-power class D amplifier with regulated power supply |
JP4992189B2 (ja) | 2005-03-17 | 2012-08-08 | ヤマハ株式会社 | D級増幅器 |
US20070057721A1 (en) | 2005-08-31 | 2007-03-15 | Texas Instruments Incorporated | System for amplifiers with low distortion and low output impedance |
JP4853176B2 (ja) | 2005-09-28 | 2012-01-11 | ヤマハ株式会社 | D級増幅器 |
JP4529958B2 (ja) * | 2005-09-28 | 2010-08-25 | ヤマハ株式会社 | D級増幅器 |
-
2009
- 2009-02-27 JP JP2009045306A patent/JP5157959B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-25 US US12/660,368 patent/US8040184B2/en not_active Expired - Fee Related
- 2010-02-26 KR KR1020100017903A patent/KR101120492B1/ko not_active IP Right Cessation
- 2010-02-26 CN CN2010101262982A patent/CN101834573B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101167326A (zh) * | 2005-04-27 | 2008-04-23 | 松下电器产业株式会社 | 极化调制传输电路和通信设备 |
CN1941613A (zh) * | 2005-09-28 | 2007-04-04 | 雅马哈株式会社 | D类放大器 |
CN101079602A (zh) * | 2006-05-23 | 2007-11-28 | 三星电子株式会社 | 自动输入增益控制电路及其方法 |
CN101325407A (zh) * | 2007-05-30 | 2008-12-17 | 雅马哈株式会社 | 放大器 |
WO2009142718A2 (en) * | 2008-05-21 | 2009-11-26 | Silicon Laboratories Inc. | Predictive feedback compensation for pwm switching amplifiers |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107112958A (zh) * | 2014-08-29 | 2017-08-29 | 思睿逻辑国际半导体有限公司 | D类放大器电路 |
CN107112958B (zh) * | 2014-08-29 | 2020-08-25 | 思睿逻辑国际半导体有限公司 | D类放大器电路 |
WO2016161839A1 (zh) * | 2015-04-10 | 2016-10-13 | 无锡华润上华半导体有限公司 | 信号放大电路 |
CN106160671A (zh) * | 2015-04-10 | 2016-11-23 | 无锡华润上华半导体有限公司 | 信号放大电路 |
US10079577B2 (en) | 2015-04-10 | 2018-09-18 | Csmc Technologies Fab2 Co., Ltd. | Signal amplification circuit |
CN106160671B (zh) * | 2015-04-10 | 2019-03-15 | 无锡华润上华科技有限公司 | 信号放大电路 |
CN107689833A (zh) * | 2017-09-29 | 2018-02-13 | 武汉光迅科技股份有限公司 | 一种voa恒功率控制的装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
US8040184B2 (en) | 2011-10-18 |
JP2010200216A (ja) | 2010-09-09 |
JP5157959B2 (ja) | 2013-03-06 |
CN101834573B (zh) | 2013-02-06 |
KR20100098331A (ko) | 2010-09-06 |
US20100219891A1 (en) | 2010-09-02 |
KR101120492B1 (ko) | 2012-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101834573B (zh) | D类放大器 | |
CN102025330B (zh) | D类放大器 | |
CN1941613B (zh) | D类放大器 | |
CN101278477B (zh) | 数字音频放大器及其数字音频放大方法 | |
CN1237711C (zh) | D类声频放大器 | |
US4016501A (en) | Switching amplifier system | |
US20130154484A1 (en) | LED Driving System for Driving Multi-String LEDS and the Method Thereof | |
CN100592237C (zh) | 智能开关电源功率检测及控制装置 | |
CN101516151A (zh) | Led驱动电路及使用它的led照明设备 | |
CN102792586A (zh) | 数字放大器 | |
CN101647199A (zh) | 用于增大开关放大器的采样频率的方法和系统 | |
JP3875100B2 (ja) | 浮動電源を用いた出力段 | |
US8217718B2 (en) | Highly efficient class-D amplifier | |
KR100377133B1 (ko) | 피더블유엠 입력 모터 구동 회로 | |
CN105119574B (zh) | 带pop噪声抑制的d类功放电路 | |
WO1998059412A1 (fr) | Dispositif de commande d'un element de puissance de type a auto-extinction d'arc | |
US7046727B2 (en) | Method and apparatus for self-oscillating differential feedback class-D amplifier | |
CN101106325A (zh) | 开关式稳压器 | |
KR20210102438A (ko) | 캐스코드 증폭기의 최적화된 턴-오프를 위한 장치 | |
CN105978510A (zh) | 功率放大器和输入信号调节方法 | |
US6509793B2 (en) | Switching amplifier resolution enhancement apparatus and methods | |
US7388431B2 (en) | Switching amplifier and control method thereof | |
CN205111026U (zh) | 送丝机驱动控制电路 | |
KR100770747B1 (ko) | 디지털 앰프 및 음성 재생 방법 | |
CN104993744B (zh) | 正弦波电流驱动的单线圈直流无刷电机驱动集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130206 |
|
CF01 | Termination of patent right due to non-payment of annual fee |