JP2003506872A - マイクロエレクトロニックパッケージ内のリードボンディングを補強する装置および方法 - Google Patents

マイクロエレクトロニックパッケージ内のリードボンディングを補強する装置および方法

Info

Publication number
JP2003506872A
JP2003506872A JP2001514480A JP2001514480A JP2003506872A JP 2003506872 A JP2003506872 A JP 2003506872A JP 2001514480 A JP2001514480 A JP 2001514480A JP 2001514480 A JP2001514480 A JP 2001514480A JP 2003506872 A JP2003506872 A JP 2003506872A
Authority
JP
Japan
Prior art keywords
lead
conductive
microelectronic package
bond
partially around
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001514480A
Other languages
English (en)
Inventor
トンビ ジアン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2003506872A publication Critical patent/JP2003506872A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4024—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 本発明は、マイクロエレクトロニックパッケージ（１０）内のリードボンディングを補強する装置および方法に関する。マイクロエレクトロニックパッケージ（１０）は、ボンドパッド（１４）を有するマイクロエレクトロニックデバイス（１６）と、ボンドパッド（１４）にボンディングされてリードボンド（２４）を形成する第１の端部（２６）を有する導電リードと、導電リードの周りに配置された封止材料（３０）と、リードボンド（２４）の周りに配置され、第１の端部（２６）をボンドパッド（１４）に結合する補強部（１１０）とを含む。補強部（１１０）は、封止材料（３０）よりも大きな弾性係数および／またはボンディング強度を有する。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、マイクロエレクトロニクスパッケージにおけるリードボンディング
を補強する装置および方法に関する。
【０００２】 （発明の背景） マイクロエレクトロニクスパッケージは、動作環境の温度の反復的な変動また
は周期的な変動を含む様々な条件下で動作することが必要とされる。通常、マイ
クロエレクトロニクスパッケージの品質保証テストは、「焼付け（ｂｕｒｎ ｉ
ｎ）」テストとして公知の処理の間、パッケージを反復熱サイクルにさらすこと
を含む。マイクロエレクトロニクスパッケージのサイズを縮小させる傾向が続く
につれて、テスト中および動作中の反復熱サイクルに関連する問題は、さらに顕
著となる。
【０００３】 図１は、従来技術による、マイクロボールグリッドアレイ（ｍｉｃｒｏ−ｂａ
ｌｌ ｇｒｉｄ ａｒｒａｙ）（マイクロＢＧＡ）パッケージ１０の一部分を示
す部分断面図である。マイクロＢＧＡパッケージ１０は、ダイ１２を含み、ダイ
１２の上に複数のボンドパッド１４が形成される。マイクロＢＧＡパッケージ１
０はまた、インターポーザ（またはリードフレーム）１６を含み、インターポー
ザ１６は、誘電体基板１８を有し、誘電体基板１８の上には、複数のコンタクト
パッド２０が形成される。
【０００４】 スペーシング層２２は、ダイ１２とインターポーザ１６との間に配置され、複
数の導電リード２４は、ダイ１２とインターポーザ１６との間に結合される。各
導電リード２４は、ボンドパッド１４の１つにボンディングされた第１の端部２
６、およびコンタクトパッド２０の１つにボンディングされた第２の端部２８を
有し、それにより、ダイ１２をインターポーザ１６に電気的に結合する。封止材
料３０が、導電リード２４上、およびダイ１２の露出した領域上に配置されて、
脆い導電リード２４、およびダイ１２の回路を環境から密封し、保護する。最後
に、導電バンプ３２が、各コンタクトパッド２０上に形成される。図１に示され
る種類のマイクロＢＧＡパッケージ、およびこのようなパッケージを形成する方
法は、例えば、Ｋａｒａｖａｋｉｓらの米国特許第５，６６３，１０６号および
第５，７７７，３７９号、ならびにＤｉＳｔｅｆａｎｏらの米国特許第５，８２
１，６０８号に示され、そして記載される。これらの文献を本明細書中において
参考として援用する。
【０００５】 通常、ボンドパッド１４は、アルミニウムまたは他の適切な電気導電性材料に
よって形成され得、一方、ダイ１２は、主にシリコンによって構成される。イン
ターポーザ１６の誘電体基板１８は、成形プラスチック材料またはセラミック材
料であり得、コンタクトパッド２０は、アルミニウムまたは他の適切な金属材料
であり得る。通常、金のワイヤが、導電リード２４に使用される。これらの材料
の熱膨張係数（ＣＴＥ）が著しく異なるので、パッケージがテスト中または動作
中の温度範囲にさらされる場合、これらの構成要素のＣＴＥ不整合によって、マ
イクロＢＧＡパッケージ１０内に著しい機械的応力が発生し得る。
【０００６】 マイクロＢＧＡパッケージの構成要素のＣＴＥの差が原因で起こる１つの重要
な問題は、ダイ１２のボンドパッド１４から、導電リード２４の第１の端部２６
が外れることである。インターポーザ１６およびダイ１２は、異なるＣＴＥを有
するので、温度変動によって、第１の端部２６とボンドパッド１４との間のボン
ドに沿って、およびそのボンド中に機械的応力が発生する。反復熱サイクルの後
に、ボンドが疲労し、導電リード２４の第１の端部２６が、ボンドパッド１４か
ら外れる。ボンドパッド１４から導電リード２４が外れる問題は、一般に「ボン
ドリフトオフ」と呼ばれる。
【０００７】 ボンドパッド１４からの導電リード２４の第１の端部２６のボンドリフトオフ
を防ぐための試みがなされてきた。例えば、米国特許第５，８２１，６０８号に
記載されるように、導電リード２４は、横方向に曲がった、または横方向に伸び
得る中間部２７（図１）を有し得、この中間部２７は、導電リード２４が熱サイ
クル中にわずかに撓み、曲がることを可能にし、それにより、はんだ界面上の機
械的応力を減少させる。マイクロＢＧＡパッケージ１０が加熱または冷却される
と、ＣＴＥ不整合による構成要素の相対的な移動は、可撓性で曲げられ得る中間
部２７によって吸収され、ボンドパッド１４と第１の端部２６との間のボンド内
で応力が増加することを防ぐ。
【０００８】 さらに、スペーシング層２２は、インターポーザ１６とダイ１２との間のＣＴ
Ｅ不整合によるはんだ界面上の応力をさらに減少させるコンプライアント材料ま
たはエラストマー材料によって形成され得る。このことは、米国特許第５，１４
８，２６５号および第５，１４８，２６６号に開示されており、本明細書中、こ
れらの文献を参考として援用する。スペーシング層２２の可撓性は、熱サイクル
の間、ダイ１２とインターポーザ１６との間の相対的な移動を可能にし、ＣＴＥ
不整合によって引き起こされる応力の拡大を防ぐ。
【０００９】 上記のマイクロＢＧＡパッケージ１０において、導電リード２４またはスペー
シング層２２の所望の撓みを引き起こすために、封止材料３０は、低い弾性係数
、低いボンド強度、高いＣＴＥ、および低いガラス転移温度を有する材料によっ
て構成される。材料のガラス転移温度（ＴG）は、アモルファスのポリマー材料
が、硬く比較的脆い状態から、軟く比較的ゴム状の状態に変化する温度である。
このようにして、上記の従来技術のパッケージにおいて、封止材料３０は通常、
軟くコンプライアントポリマー材料によって構成され、このコンプライアントポ
リマー材料は、通常約４００ｐｓｉ〜約８００ｐｓｉの弾性係数、約１００ｐｐ
ｍ／℃〜約３００ｐｐｍ／℃のＣＴＥ、および約−１２０℃〜約１０℃のＴGを
有するシリコンゴムまたは他の鋳造可能なエラストマーのような材料である。
【００１０】 しかし、これらの試みは、反復熱サイクルの間に起こる導電リード２４のボン
ドパッド１４からのボンドリフトオフ、または他の応力源によるボンドリフトオ
フを防ぐ効果が十分ではなかった。
【００１１】 （発明の要旨） 本発明は、マイクロエレクトロニクスパッケージにおけるリードボンディング
を補強する装置および方法に関する。本発明のある局面において、マイクロエレ
クトロニクスパッケージは、ボンドパッド、ボンドパッドに第１の端部がボンデ
ィングされた導電リード、導電リードの周りに少なくとも部分的に配置された封
止材料、および、リードボンドの周囲に少なくとも部分的に配置され、第１の端
部をボンドパッドに少なくとも部分的に結合させる補強部を有するマイクロエレ
クトロニクス装置を含み、補強部は、封止材料よりも大きなボンド強度および大
きな弾性係数を有する。マイクロエレクトロニクスパッケージの熱サイクル中、
ＣＴＥ不整合によるボンドリフトオフは、導電リードとボンドパッドとの間のボ
ンドをサポートする補強部によって防がれる。
【００１２】 本発明の別の局面において、補強部は、導電リードをボンドパッドに物理的に
固定する非導電性接着材料を含む。あるいは、補強部は、物理的および／または
電気的の両方で導電リードをボンドパッドに結合させる導電性接着材料を含む。
【００１３】 本発明のさらに別の局面において、マイクロエレクトロニクスパッケージは、
複数の導電リードおよび複数のボンドパッドを含み、補強部は、複数のリードボ
ンドの周りに少なくとも部分的に配置される。この局面において、補強部は、非
導電性接着材料、または異方性導電材料を含み得る。
【００１４】 （発明の詳細な説明） 以下の説明は概して、マイクロエレクトロニクスパッケージ内のリードボンデ
ィングを補強する装置および方法に関する。本発明のある実施形態が完全に理解
されるように、このような実施形態の多くの特定的な詳細を、以下および図２〜
４に説明する。しかし、本発明にはさらなる実施形態が有り得ること、または以
下の記載で説明される詳細のいくつかがなくとも本発明が実施され得ることを、
当業者は理解する。
【００１５】 図２は、本発明の実施形態によるマイクロボールグリッドアレイパッケージ１
００の部分断面立面図である。マイクロＢＧＡパッケージ１００は、その上に複
数のボンドパッド１４を有するダイ１２と、その上に複数の接触パッド２０が形
成された誘電性基板１８を有するインターポーザ（またはリードフレーム）１６
とを含む。上述の従来のパッケージと同様に、マイクロＢＧＡパッケージ１００
は、ダイ１２とインターポーザ１６との間に配置されたスペーシング層２２と、
ダイ１２をインターポーザ１６に電気的に結合する複数の導電リード２４とを含
む。各導電リード２４は、任意の従来の方法（例えば、はんだ付け、熱ボンディ
ング、超音波ボンディングなど）でボンドパッド１４のうちの１つにボンディン
グされた第１の端部２６を有する。導電リード２４は、接触パッド２０のうちの
１つにボンディングされた第２の端部２８を有し、そしてまた可撓性の（または
膨張可能な）中央部２７も含み得る。
【００１６】 マイクロＢＧＡパッケージ１００はまた、導電リード２４の第１の端部２６の
周囲およびボンドパッド１４の周囲に少なくとも部分的に配置された補強部１１
０を含む。封止材料３０は、補強部１１０の周囲、導電リード２４上およびダイ
１２の露出された領域に少なくとも部分的に配置される。最後に、導電バンプ３
２が各接触パッド２０上に形成される。
【００１７】 図３は、図２のマイクロＢＧＡパッケージ１００の部分上面図である。この図
に示すように、導電リード２４の第１の端部２６とダイ１２のボンドパッド１４
との間のボンディングされた接続部のそれぞれが、個々の補強部１１０内に収容
される。それゆえ、各補強部１１０は、導電リード２４とボンドパッド１４との
間のボンドを支持し、ボンドパッド１４に第１の端部２６を少なくとも部分的に
固定する。
【００１８】 補強部１１０は、封止材料３０に利用される材料に比べて、高い弾性係数およ
び／または高い接着強度を特徴とする接着材料からなる。通常、このような接着
材料はまた、比較的低いＣＴＥおよび高いＴGを有することを特徴とし得る。補
強部１１０に適した接着材料は、通常、約１０、０００ｐｓｉから約１、０００
、０００ｐｓｉの弾性係数を有する。これらの材料はまた、約２０〜約５０ｐｐ
ｍ／℃のＣＴＥおよび約５０〜約１５０℃のＴGを有し得るが、これらの範囲外
の特性を有する材料も適し得る。補強部に適した代表的な材料は、例えば、Ｃａ
ｌｉｆｏｒｎｉａ州Ｓａｎ ＤｉｅｇｏのＱｕａｎｔｕｍ Ｍａｔｅｒｉａｌ．
Ｉｎｃ．から入手可能な非電気導電性の接着剤ＱＭＩ ５３６（約３８、４５０
ｐｓｉの弾性係数を有する）、またはＣａｌｉｆｏｒｎｉａ州Ｒａｎｃｈｏ Ｄ
ｏｍｉｎｇｕｅｚのＡｂｌｅｓｔｉｃｋ ＵＳが販売している電気導電性の接着
剤Ａｂｌｅｓｔｉｋ８３６０（約７２０、０００ｐｓｉの弾性係数を有する）を
含む。結合強度（すなわち、ボンドパッド１４から第１の端部２６を引き出すの
に必要な力）は、補強部１１０を加えることによって、補強部１１０がない場合
の１０ｇ未満から、１００ｇを超える強度にまで高められ得る。
【００１９】 マイクロＢＧＡパッケージ１００の熱的サイクル中、パッケージの種々の構成
要素のＣＴＥの不整合が原因で、導電リード２４の中央部２７と、対応するスペ
ーシング層２２とがたわむ。低い弾性係数の封止材料３０により、導電リード２
４とスペーシング層２２とのたわみおよび湾曲が調整される。しかし、補強部１
１０は、熱的サイクル中比較的堅いままであり、これにより、ボンドパッド１４
と導電リード２４との間の接続部に、支持が提供され、応力が緩和される。補強
部１１０はまた、さらなる接着強度を接続部に提供する。高い係数の補強部１１
０により、導電リード２４とボンドパッド１４との間の界面における疲労が防止
され、パッケージ１００の繰り返される熱的サイクルの間、ボンドのリフトオフ
が減少または排除される。
【００２０】 上述のように、図３に示す実施形態に関しては、導電性の接着材料および非導
電性の接着材料の両方を、補強部１１０を形成するために用い得る。両方の種類
の材料は、マイクロＢＧＡパッケージ１００の繰り返しの熱的サイクル中に、導
電リード２４とボンドパッド１４との間の所望の物理的接触を有利に維持し、Ｃ
ＴＥの不整合に起因するボンドのリフトオフを防ぎ得る。しかし、導電リード２
４とボンドパッド１４との間の物理的接触が維持されない場合は、電気導電性の
接着材料が、導電リード２４とボンドパッド１４との間の所望の電気的接続を維
持する役割を果たし得る。したがって、導電接着材料からなる補強部１１０は、
マイクロＢＧＡパッケージ１００の故障を防ぐ別の方法を有利に提供する。
【００２１】 ほぼ多角形でかつ均一な形状の補強部１１０を図２および図３に示すが、補強
部１１０は、任意の適した形状に形成され得、そしてマイクロＢＧＡパッケージ
１００上の位置によって、サイズおよび形状が異なってもよい。補強部１１０の
実際のサイズおよび形状は、用途または製造プロセス、用いられる材料のボンデ
ィング特性、ならびにマイクロＢＧＡパッケージ１００の予測圧力および動作環
境を含む、いくつかの変数に応じて異なり得る。さらに、補強部１１０のサイズ
が縮小され得、これにより、第１の端部２６の１部分およびボンドパッド１４の
みが補強部１１０内に配置されるか、または、補強部１１０のサイズが増加され
得、これにより、ボンドパッド１４全体、第１の端部２６、そしてまた必要に応
じて、または所望の場合には、フレキシブル中央部２７の一部が含まれる。
【００２２】 図４は、本発明の別の実施形態によるマイクロＢＧＡパッケージ２００の部分
上面図である。この実施形態において、マイクロＢＧＡパッケージ２００は、複
数の導電リード２４とボンドパッド１４との接続部上に配置される単一の補強部
２１０を含む。補強部２１０は、上述のように、導電リード２４とボンドパッド
１４との間の接続部を支持し、第１の端部２６をボンドパッド１４に少なくとも
部分的にボンディングして、ボンドのリフトオフを防ぐ。
【００２３】 補強部２１０を形成するために用いられ得る種々の材料が、上述の実施形態に
用いられ得る材料より限定されることに留意されたい。特に、等方性電気導電性
の材料を用いることができない。なぜならば、補強部２１０を介して電気的に短
絡する可能性があるためである。通常、補強部２１０を形成することに適した材
料には、非導電性の接着材料、または異方性導電性の（すなわち、単一方向のみ
に導電性を有する）材料がある。適切な異方性導電性の接着剤は、Ｎｅｗ Ｊｅ
ｒｓｅｙのＴｒｅｎｔｏｎのＡ．Ｉ．Ｔｅｃｈｎｏｌｏｇｙ、Ｉｎｃ．から入手
可能な、いわゆる「ｚ軸」導電性の接着剤を含む。
【００２４】 単一の補強部２１０を有するマイクロＢＧＡパッケージ２００により、単一の
「ギャングボンディング（ｇａｎｇ−ｂｏｎｄｉｎｇ）」または複数のボンディ
ングプロセスを用いて、導電リード２４の第１の端部２６のいくつかまたはすべ
てを、ダイ１２のボンドパッド１４にボンディングすることが可能となる。これ
により、各個々の補強部１１０を設けるのに、さらなる精度および時間を必要と
し得る、個々の補強部１１０が各接続部の周辺に配置された別の実施形態（図３
）に比べて、マイクロＢＧＡパッケージ２００の製造プロセスを有利に簡略化し
得る。それゆえ、単一の補強部２１０を有するマイクロＢＧＡパッケージ２００
によって、製造時間およびコストが縮小され得る。
【００２５】 マイクロエレクトロニクスパッケージにおけるリードボンディングを補強する
装置および方法を、特にマイクロＢＧＡパッケージに関して図示および説明した
が、本明細書に開示される装置および方法は、ボンドパッドにボンディングされ
た１つ以上の導電リードを有する、任意のタイプのマイクロエレクトロニクスパ
ッケージに適用可能であることに留意されたい。ボンドのリフトオフは、任意の
このようなマイクロエレクトロニクスパッケージにおいて生じ得るが、繰り返さ
れる熱的サイクルの間のＣＴＥの不整合のみによっては生じない。それゆえ、本
明細書に開示されるリードボンディングを補強する装置および方法は、幅広く種
々のマイクロエレクトロニクスパッケージおよびデバイスに適用され得る。
【００２６】 上記実施形態の詳細な説明は、発明者らが本発明の範囲内であると考えるすべ
ての実施形態の包括的な説明ではない。実際、上述の実施形態のある構成要素を
、種々に組み合わせたり、省いたりして、さらなる実施形態を形成してもよく、
このようなさらなる実施形態が、本発明の範囲および教示内に含まれることを当
業者は理解する。さらに、上述の実施形態の全体または一部を、従来技術の装置
および方法と組み合わせて、本発明の範囲および教示内に含まれるさらなる実施
形態を形成してもよいことが、当業者に明らかである。
【００２７】 それゆえ、当業者が理解するように、本発明の特定的な実施形態および本発明
の実施例が、例示を目的としてのみ、本明細書において説明されるが、種々の均
等な変形が本発明の範囲内で可能である。本明細書において提供される本発明に
関する教示は、上で説明し、図面に示した装置および方法にだけでなく、マイク
ロエレクトロニクスパッケージ内のリードボンディングを補強する他の装置およ
び方法にも適用され得る。概して、上掲の特許請求の範囲において、用いられる
用語は本発明を本明細書および特許請求の範囲において開示される特定の実施形
態に限定するものとして解釈されるべきではなく、特許請求の広い範囲内におい
て実施されるマイクロエレクトロニクスパッケージ内のリードボンディングを補
強するすべての装置および方法を含むものとして解釈されるべきである。したが
って、本発明は、上述の開示によって限定されるのではなく、本発明の範囲は上
掲の特許請求の範囲によって決定されるべきである。
【図面の簡単な説明】
【図１】 図１は、従来技術による、マイクロボールグリッドアレイパッケージの一部分
の部分断面図である。
【図２】 図２は、本発明のある実施形態による、マイクロボールグリッドアレイパッケ
ージの一部分の部分断面図である。
【図３】 図３は、図２のマイクロボールグリッドアレイパッケージの部分上面図である
。
【図４】 図４は、本発明の別の実施形態による、マイクロボールグリッドアレイパッケ
ージの部分上面図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ， ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ， ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，Ｋ Ｒ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ， ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，Ｓ Ｉ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ

Claims (51)

    【特許請求の範囲】
  1. 【請求項１】 ボンドパッドを有するマイクロエレクトロニクスデバイスと
    、 該ボンドパッドにボンディングされてリードボンドを形成する第１の端部を有
    する導電リードと、 該導電リードの周りに少なくとも部分的に配置された封止材料と、 該リードボンドパッドの周りに少なくとも部分的に配置され、該ボンドパッド
    の該第１の端部に少なくとも部分的に結合された補強部であって、該補強部が該
    封止材料よりも大きな弾性係数を有する、補強部と、 を含む、マイクロエレクトロニクスパッケージ。
  2. 【請求項２】 前記補強部が、前記封止材料よりも大きなボンディング強度
    を有する、請求項１に記載のマイクロエレクトロニクスパッケージ。
  3. 【請求項３】 前記補強部が非電気導電性材料を含む、請求項１に記載のマ
    イクロエレクトロニクスパッケージ。
  4. 【請求項４】 前記補強部が電気導電性材料を含む、請求項１に記載のマイ
    クロエレクトロニクスパッケージ。
  5. 【請求項５】 前記電気導電性材料が異方性導電性材料を含む、請求項４に
    記載のマイクロエレクトロニクスパッケージ。
  6. 【請求項６】 前記導電リードが、前記第１の端部の近傍に可撓性部を含み
    、前記封止材料が、該可撓性部の周りに少なくとも部分的に配置される、請求項
    １に記載のマイクロエレクトロニクスパッケージ。
  7. 【請求項７】 前記補強部が、該可撓性部の周りに少なくとも部分的に配置
    される、請求項６に記載のマイクロエレクトロニクスパッケージ。
  8. 【請求項８】 前記封止材料がエラストマー材料を含む、請求項１に記載の
    マイクロエレクトロニクスパッケージ。
  9. 【請求項９】 前記マイクロエレクトロニクスデバイスがダイを含む、請求
    項１に記載のマイクロエレクトロニクスパッケージ。
  10. 【請求項１０】 前記導電リードの前記第１の端部が、超音波ボンディング
    によって、前記ボンドパッドにボンディングされる、請求項１に記載のマイクロ
    エレクトロニクスパッケージ。
  11. 【請求項１１】 前記第１の端部が、熱ボンディングによって、前記ボンド
    パッドにボンディングされる、請求項１に記載のマイクロエレクトロニクスパッ
    ケージ。
  12. 【請求項１２】 前記第１の端部が、前記ボンドパッドにはんだ付けされる
    、請求項１に記載のマイクロエレクトロニクスパッケージ。
  13. 【請求項１３】 コンタクトパッドを有するリードフレームをさらに含み、
    前記導電リードが、該コンタクトパッドに電気的に結合された第２の端部を有す
    る、請求項１に記載のマイクロエレクトロニクスパッケージ。
  14. 【請求項１４】 前記コンタクトパッド上に形成された導電バンプをさらに
    含む、請求項１３に記載のマイクロエレクトロニクスパッケージ。
  15. 【請求項１５】 前記マイクロエレクトロニクスデバイスと接触した第１の
    表面と、前記リードフレームと接触した、該第１の表面と実質的に対向する第２
    の表面とを有するスペーシング層をさらに含む、請求項１３に記載のマイクロエ
    レクトロニクスパッケージ。
  16. 【請求項１６】 ボンドパッドを有するマイクロエレクトロニクスデバイス
    と、 該ボンドパッドにボンディングされてリードボンドを形成する第１の端部を有
    する導電リードと、 該導電リードの周りに少なくとも部分的に配置された封止材料と、 該リードボンドパッドの周りに少なくとも部分的に配置され、該ボンドパッド
    の該第１の端部に少なくとも部分的に結合された補強部であって、該補強部が該
    封止材料よりも大きなボンディング強度を有する、補強部と、 を含む、マイクロエレクトロニクスパッケージ。
  17. 【請求項１７】 前記補強部が、前記封止材料よりも大きな弾性係数を有す
    る、請求項１６に記載のマイクロエレクトロニクスパッケージ。
  18. 【請求項１８】 前記補強部が非電気導電性材料を含む、請求項１６に記載
    のマイクロエレクトロニクスパッケージ。
  19. 【請求項１９】 前記補強部が導電性材料を含む、請求項１６に記載のマイ
    クロエレクトロニクスパッケージ。
  20. 【請求項２０】 前記導電性材料が異方性導電性材料を含む、請求項１９に
    記載のマイクロエレクトロニクスパッケージ。
  21. 【請求項２１】 前記導電リードが、該第１の端部の近傍に可撓性部を含み
    、前記封止材料が、該可撓性部の周りに少なくとも部分的に配置される、請求項
    １６に記載のマイクロエレクトロニクスパッケージ。
  22. 【請求項２２】 前記補強部が、前記可撓性部の周りに少なくとも部分的に
    配置される、請求項２１に記載のマイクロエレクトロニクスパッケージ。
  23. 【請求項２３】 前記封止材料がエラストマー材料を含む、請求項１６に記
    載のマイクロエレクトロニクスパッケージ。
  24. 【請求項２４】 コンタクトパッドを有するリードフレームをさらに含み、
    前記導電リードが、該コンタクトパッドに電気的に結合された第２の端部を有す
    る、請求項１６に記載のマイクロエレクトロニクスパッケージ。
  25. 【請求項２５】 前記マイクロエレクトロニクスデバイスと接触した第１の
    表面と、前記リードフレームと接触した、該第１の表面と実質的に対向する第２
    の表面とを有するスペーシング層をさらに含む、請求項２４に記載のマイクロエ
    レクトロニクスパッケージ。
  26. 【請求項２６】 複数のボンドパッドを有するマイクロエレクトロニクスデ
    バイスと、 それぞれ該ボンドパッドの１つにボンディングされて複数のリードボンドを形
    成する第１の端部を有する、複数の導電リードと、 複数のコンタクトパッドを有するインターポーザであって、各導電リードが、
    該コンタクトパッドの１つに電気的に結合された第２の端部を有する、インター
    ポーザと、 該マイクロエレクトロニクスデバイスに接する第１の表面と、該第１の表面に
    実質的に対向し、該インターポーザに接触する第２の表面とを有するスペーシン
    グ層と、 該導電リードの周りに少なくとも部分的に配置された封止材料と、 該リードボンドのうちの少なくともいくつかの周りに少なくとも部分的に配置
    され、該少なくともいくつかの第１の端部を該ボンドパッドに少なくとも部分的
    に結合する補強部であって、該補強部が該封止材料よりも大きな弾性係数を有す
    る、補強部と、 を含むマイクロエレクトロニクスパッケージ。
  27. 【請求項２７】 前記補強部が、前記封止材料よりも大きなボンディング強
    度を有する、請求項２６に記載のマイクロエレクトロニクスパッケージ。
  28. 【請求項２８】 前記補強部が非電気導電性材料を含む、請求項２６に記載
    のマイクロエレクトロニクスパッケージ。
  29. 【請求項２９】 前記補強部が異方性導電性材料を含む、請求項２６に記載
    のマイクロエレクトロニクスパッケージ。
  30. 【請求項３０】 少なくとも１つの前記導電リードが、該第１の端部の近傍
    に可撓性部を含み、前記封止材料が、該可撓性部の周りに少なくとも部分的に配
    置される、請求項２６に記載のマイクロエレクトロニクスパッケージ。
  31. 【請求項３１】 前記補強部が、該可撓性部の周りに少なくとも部分的に配
    置される、請求項３０に記載のマイクロエレクトロニクスパッケージ。
  32. 【請求項３２】 前記コンタクトパッド上に形成された複数の導電バンプを
    さらに含む、請求項２６に記載のマイクロエレクトロニクスパッケージ。
  33. 【請求項３３】 複数のボンドパッドを有するマイクロエレクトロニクスデ
    バイスと、 それぞれ該ボンドパッドの１つにボンディングされて複数のリードボンドを形
    成する第１の端部を有する、複数の導電リードと、 複数のコンタクトパッドを有するインターポーザであって、各導電リードが、
    該コンタクトパッドの１つに電気的に結合された第２の端部を有する、インター
    ポーザと、 該マイクロエレクトロニクスデバイスに接する第１の表面と、該第１の表面に
    実質的に対向し、該インターポーザに接触する第２の表面とを有するスペーシン
    グ層と、 該導電リードの周りに少なくとも部分的に配置された封止材料と、 該リードボンドのうちの少なくともいくつかの周りに少なくとも部分的に配置
    され、該少なくともいくつかの第１の端部を該ボンドパッドに少なくとも部分的
    に結合する補強部であって、該補強部が該封止材料よりも大きなボンディング強
    度を有する、補強部と、 を含むマイクロエレクトロニクスパッケージ。
  34. 【請求項３４】 前記補強部が、前記封止材料よりも大きな弾性係数を有す
    る、請求項３３に記載のマイクロエレクトロニクスパッケージ。
  35. 【請求項３５】 前記補強部が非電気導電性材料を含む、請求項３３に記載
    のマイクロエレクトロニクスパッケージ。
  36. 【請求項３６】 前記補強部が異方性導電性材料を含む、請求項３３に記載
    のマイクロエレクトロニクスパッケージ。
  37. 【請求項３７】 前記少なくとも１つの導電リードが、該第１の端部の近傍
    に可撓性部を含み、前記封止材料が、該可撓性部の周りに少なくとも部分的に配
    置される、請求項３３に記載のマイクロエレクトロニクスパッケージ。
  38. 【請求項３８】 前記補強部が、該可撓性部の周りに少なくとも部分的に配
    置される、請求項３７に記載のマイクロエレクトロニクスパッケージ。
  39. 【請求項３９】 前記コンタクトパッド上に形成された複数の導電バンプを
    さらに含む、請求項３３に記載のマイクロエレクトロニクスパッケージ。
  40. 【請求項４０】 マイクロエレクトロニクスパッケージ内のリードボンドを
    補強する方法であって、 該導電リードの周りに少なくとも部分的に封止材料を配置するステップと、 該リードボンドの周りに少なくとも部分的に該補強部を配置するステップであ
    って、該補強部が該封止材料よりも大きな弾性係数を有する、ステップと、 を含む方法。
  41. 【請求項４１】 前記リードボンドの周りに少なくとも部分的に補強部を配
    置するステップは、該リードボンドの周りに少なくとも部分的に、前記封止材料
    よりも大きなボンディング強度を有する補強部を配置するステップを含む、請求
    項４０に記載の方法。
  42. 【請求項４２】 前記リードボンドの周りに少なくとも部分的に補強部を配
    置するステップは、該リードボンドに少なくとも部分的に、非導電性の補強部を
    配置するステップを含む、請求項４０に記載の方法。
  43. 【請求項４３】 前記リードボンドの周りに少なくとも部分的に補強部を配
    置するステップは、該リードボンドの周りに少なくとも部分的に、導電性の補強
    部を配置するステップを含む、請求項４０に記載の方法。
  44. 【請求項４４】 前記リードボンドの周りに少なくとも部分的に補強部を配
    置するステップは、該リードボンドの周りに少なくとも部分的に、異方性導電性
    の補強部を配置するステップを含む、請求項４０に記載の方法。
  45. 【請求項４５】 前記導電リードの周りに少なくとも部分的に封止材料を配
    置するステップは、前記導電リードの周りに少なくとも部分的にエラストマー材
    料を配置するステップを含む、請求項４０に記載の方法。
  46. 【請求項４６】 マイクロエレクトロニクスパッケージ内のリードボンドを
    補強する方法であって、 該導電リードの周りに少なくとも部分的に封止材料を配置するステップと、 該リードボンドの周りに少なくとも部分的に該補強部を配置するステップであ
    って、該補強部が該封止材料よりも大きなボンディング係数を有する、ステップ
    と、 を含む方法。
  47. 【請求項４７】 前記リードボンドの周りに少なくとも部分的に補強部を配
    置するステップは、該リードボンドの周りに少なくとも部分的に、前記封止材料
    よりも大きな弾性係数を有する補強部を配置するステップを含む、請求項４６に
    記載の方法。
  48. 【請求項４８】 前記リードボンドの周りに少なくとも部分的に補強部を配
    置するステップは、該リードボンドに少なくとも部分的に、非導電性の補強部を
    配置するステップを含む、請求項４６に記載の方法。
  49. 【請求項４９】 前記リードボンドの周りに少なくとも部分的に補強部を配
    置するステップは、該リードボンドの周りに少なくとも部分的に、導電性の補強
    部を配置するステップを含む、請求項４６に記載の方法。
  50. 【請求項５０】 前記リードボンドの周りに少なくとも部分的に補強部を配
    置するステップは、該リードボンドの周りに少なくとも部分的に、異方性導電性
    の補強部を配置するステップを含む、請求項４６に記載の方法。
  51. 【請求項５１】 前記導電リードの周りに少なくとも部分的に封止材料を配
    置するステップは、該導電リードの周りに少なくとも部分的にエラストマー材料
    を配置するステップを含む、請求項４６に記載の方法。
JP2001514480A 1999-07-30 2000-07-28 マイクロエレクトロニックパッケージ内のリードボンディングを補強する装置および方法 Pending JP2003506872A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/365,599 US6239489B1 (en) 1999-07-30 1999-07-30 Reinforcement of lead bonding in microelectronics packages
US09/365,599 1999-07-30
PCT/US2000/020669 WO2001009949A1 (en) 1999-07-30 2000-07-28 Apparatus and methods of reinforcement of lead bonding in microelectronic packages

Publications (1)

Publication Number Publication Date
JP2003506872A true JP2003506872A (ja) 2003-02-18

Family

ID=23439533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001514480A Pending JP2003506872A (ja) 1999-07-30 2000-07-28 マイクロエレクトロニックパッケージ内のリードボンディングを補強する装置および方法

Country Status (5)

Country Link
US (2) US6239489B1 (ja)
JP (1) JP2003506872A (ja)
KR (1) KR100614430B1 (ja)
AU (1) AU6613200A (ja)
WO (1) WO2001009949A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
US6429528B1 (en) * 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
US6337698B1 (en) * 1998-11-20 2002-01-08 Microsoft Corporation Pen-based interface for a notepad computer
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US7183138B2 (en) * 2000-08-23 2007-02-27 Micron Technology, Inc. Method and apparatus for decoupling conductive portions of a microelectronic device package
US6564979B2 (en) 2001-07-18 2003-05-20 Micron Technology, Inc. Method and apparatus for dispensing adhesive on microelectronic substrate supports
US6548376B2 (en) 2001-08-30 2003-04-15 Micron Technology, Inc. Methods of thinning microelectronic workpieces
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
US6903001B2 (en) * 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
US6845901B2 (en) * 2002-08-22 2005-01-25 Micron Technology, Inc. Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US6879050B2 (en) * 2003-02-11 2005-04-12 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
SG143931A1 (en) * 2003-03-04 2008-07-29 Micron Technology Inc Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths
US7183485B2 (en) * 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
US7071421B2 (en) * 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US6924655B2 (en) * 2003-09-03 2005-08-02 Micron Technology, Inc. Probe card for use with microelectronic components, and methods for making same
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
SG145547A1 (en) * 2004-07-23 2008-09-29 Micron Technology Inc Microelectronic component assemblies with recessed wire bonds and methods of making same
US7632747B2 (en) * 2004-08-19 2009-12-15 Micron Technology, Inc. Conductive structures for microfeature devices and methods for fabricating microfeature devices
US20060043534A1 (en) * 2004-08-26 2006-03-02 Kirby Kyle K Microfeature dies with porous regions, and associated methods and systems
US7095122B2 (en) * 2004-09-01 2006-08-22 Micron Technology, Inc. Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
US7442049B2 (en) * 2005-02-09 2008-10-28 International Business Machines Corporation Electrical connecting device and method of forming same
SG130061A1 (en) * 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US20070148820A1 (en) * 2005-12-22 2007-06-28 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
SG133445A1 (en) * 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
SG138501A1 (en) * 2006-07-05 2008-01-28 Micron Technology Inc Lead frames, microelectronic devices with lead frames, and methods for manufacturing lead frames and microelectronic devices with lead frames
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US20090016036A1 (en) * 2007-07-13 2009-01-15 Wong Shaw Fong Conductor reinforcement for circuit boards
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG149725A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Thin semiconductor die packages and associated systems and methods
SG149724A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Semicoductor dies with recesses, associated leadframes, and associated systems and methods
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
CN101836289B (zh) * 2007-10-22 2012-07-18 日本电气株式会社 半导体装置
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334447A (ja) * 1989-06-20 1991-02-14 Internatl Business Mach Corp <Ibm> 電気的組み立て品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
KR930006868A (ko) * 1991-09-11 1993-04-22 문정환 반도체 패키지
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
JP2586344B2 (ja) * 1994-09-30 1997-02-26 日本電気株式会社 キャリアフィルム
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
KR0179802B1 (ko) * 1995-12-29 1999-03-20 문정환 반도체 패키지
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
US6028354A (en) * 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334447A (ja) * 1989-06-20 1991-02-14 Internatl Business Mach Corp <Ibm> 電気的組み立て品

Also Published As

Publication number Publication date
US20010028116A1 (en) 2001-10-11
AU6613200A (en) 2001-02-19
KR100614430B1 (ko) 2006-08-23
WO2001009949A1 (en) 2001-02-08
US6406944B2 (en) 2002-06-18
KR20020030086A (ko) 2002-04-22
US6239489B1 (en) 2001-05-29

Similar Documents

Publication Publication Date Title
JP2003506872A (ja) マイクロエレクトロニックパッケージ内のリードボンディングを補強する装置および方法
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
US6387731B1 (en) Method and apparatus for reducing BGA warpage caused by encapsulation
US6396156B1 (en) Flip-chip bonding structure with stress-buffering property and method for making the same
US6734092B2 (en) Semiconductor device and manufacturing method thereof
TW200532751A (en) Semiconductor device and multilayer substrate therefor
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP3568402B2 (ja) 半導体装置
JPH10125734A (ja) 半導体ユニットおよびその製造方法
KR20010017143A (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP3243988B2 (ja) 半導体装置の製造方法
JP3572254B2 (ja) 回路基板
JPH11204692A (ja) 半導体装置
JP3419398B2 (ja) 半導体装置の製造方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP4243077B2 (ja) 半導体装置およびその製造方法
JPH0775253B2 (ja) 半導体装置およびその製造方法
JPH11145345A (ja) 半導体装置およびその製造方法
JPH0927515A (ja) 半導体実装方法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JP3693633B2 (ja) 半導体装置の製造方法
JPH10242616A (ja) Ｉｃパッケージ及びこれを用いた回路基板
JP3223449B2 (ja) 半導体装置の製造方法
JP3305308B2 (ja) 半導体素子の製造方法
JPH0493052A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070410

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070907

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928