JP2003505844A - 真空電界効果デバイスおよびその製造方法 - Google Patents

真空電界効果デバイスおよびその製造方法

Info

Publication number
JP2003505844A
JP2003505844A JP2001512614A JP2001512614A JP2003505844A JP 2003505844 A JP2003505844 A JP 2003505844A JP 2001512614 A JP2001512614 A JP 2001512614A JP 2001512614 A JP2001512614 A JP 2001512614A JP 2003505844 A JP2003505844 A JP 2003505844A
Authority
JP
Japan
Prior art keywords
vacuum
oxide
field effect
effect device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001512614A
Other languages
English (en)
Inventor
ポッター、マイケル、ディ
Original Assignee
アドバンスド ビジョン テクノロジーズ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスド ビジョン テクノロジーズ，インコーポレイテッド filed Critical アドバンスド ビジョン テクノロジーズ，インコーポレイテッド
Publication of JP2003505844A publication Critical patent/JP2003505844A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/05—Preparation or purification of carbon not covered by groups C01B32/15, C01B32/20, C01B32/25, C01B32/30
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J21/00—Vacuum tubes
    • H01J21/02—Tubes with a single discharge path
    • H01J21/06—Tubes with a single discharge path having electrostatic control means only
    • H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
    • H01J21/105—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

(57)【要約】 横形電界放出ソース（６０）、ドレーン（１５０）、および一つまたはそれ以上の絶縁ゲート（４０、１６０）を備える超高周波真空チャネル電界効果超小型電子デバイス（ＶＦＥＤまたはＩＧＶＦＥＤ）。絶縁ゲートは、好適には、横形電界放出ソースの放射縁部（８５）および真空チャネル領域（１２０）の一部と重畳状態で整合して延びるように配置するのが望ましい。ゲートを使用しない場合には、デバイスは、超高速ダイオードとして動作する。このデバイスに対する好適な製造方法は、絶縁層カバーで被覆されている真空チャネル領域用のトレンチ内に一次的に位置する犠牲材料を使用する。犠牲材料は、カバー内のアクセス孔部により除去することができる。好適な製造方法の一部として、ドレーンは、好適には、真空チャネル領域が真空になった後で、アクセス孔部を塞ぎ、真空チャネル領域を密封する密封プラグとして機能することが好ましい。

Description

【発明の詳細な説明】
【０００１】 （発明の分野） 本発明は、超小型電子デバイスに関し、特に、横形電界放出ソースを含む、好
適には、絶縁ゲートを含むことが好ましい真空チャネル電界効果超小型電子デバ
イスに関する。
【０００２】 本出願は、１９９９年７月２６日付の米国仮特許出願第６０／１４５，５７０
号；１９９９年３月２５日付の米国特許出願第０９／２７６，１９８号（現在の
米国特許第６，００４，８３０号）および同じ日付の第０９／２７６，２００号
；および１９９９年１２月１３日付の米国特許出願第０９／４７７，７８８号、
および同じ日付の第０９／４７６，９８４号に関する。
【０００３】 （用語および表記法） 本明細書および添付の特許請求の範囲全体を通して、「横形エミッタ」または
「横形電界放出ソース」という二つの用語は、両方とも基板に平行に配置された
電界放出ソースを意味するもので、どちらを使用してもよい。説明を分かりやす
くし、簡単にするために、本明細書においては、「水平」および「垂直」という
用語は、それぞれ、基板に水平および垂直なことを意味するもので、空間内の任
意の好適な方向、または地表面または重力の方向に対する任意の好適な方向を意
味するものではない。頭字語「ＶＦＥＤ」および「ＩＧＶＦＥＤ」は、それぞれ
、「真空電界効果デバイス」および「絶縁ゲート真空電界効果デバイス」を意味
する。「絶縁基板」または「絶縁層」の場合のような「絶縁」という用語は、通
常の意味で使用されていて、１０8Ω−ｃｍより高い比抵抗を特徴とする基板を
意味する。「導電性」という用語は１０8Ω−ｃｍ以下の、すなわち、導電性基
板および半導体基板の両方の比抵抗を含むことを特徴とする物質を意味する。
【０００４】 （背景技術） Ｋ．Ｒ．ショルダーズは、（１９６１年、ニューヨーク所在のアカデミック・
プレス発行の）「コンピュータの進歩」、２巻、１３５〜１９７ページ掲載の、
Ｆ．Ｌ．アルト（編集者）の「電子ビーム作動機械工作技術を使用するマイクロ
エレクトロニクス」で、ある種の真空集積回路を記載している。（１９８５年、
ニュージャージー州ピスカタウェイ、ＩＥＥＥ、１９８５年国際電子デバイス会
議［ＩＥＤＭ］の技術ダイジェスト、１７２〜１７５ページ）掲載の、Ｒ．グリ
ーン他の論文「真空集積回路」は、真空電子デバイスの物理学と製造方法を再検
討し、ＦＥＴ類似の真空電界エミッタ三極管の概念を示した。上記論文で、Ｒ．
グリーン他が発表した電界放出デバイスは、約１００ボルトのグリッド・バイア
ス、および約２００〜５００ボルトのアノード電圧を必要とする。（１９８６年
、ニュージャージー州ピスカタウェイ、ＩＥＥＥ、１９８６年国際電子デバイス
会議［ＩＥＤＭ］の技術ダイジェスト、７７６〜７７９ページ）掲載の、グレイ
他の論文、「シリコン電界エミッタ・アレーを使用する真空電界効果トランジス
タ」は、シリコン電界エミッタ・アレーを使用する真空電界効果トランジスタ類
似のデバイスを記載している。（１９８９年、ニュージャージー州ピスカタウェ
イ、ＩＥＥＥ、１９８９年国際電子デバイス会議［ＩＥＤＭ］の技術ダイジェス
ト、８９−１５〜８９−１９ページ）掲載の、Ｒ．グリーン他の論文、「真空マ
イクロエレクトロニクス」は、一体化グリッドを持つ電界エミッタ・アレー、お
よび交互配置形シリコン・プレーナー電界エミッタ・アレー真空ＦＥＴ」を報告
している。
【０００５】 （１９８９年、ニュージャージー州ピスカタウェイ、ＩＥＥＥ、１９８９年国
際電子デバイス会議［ＩＥＤＭ］の技術ダイジェスト、８９−５３３〜８９−５
３６ページ）掲載の、Ｈ．Ｈ．ブスタ他の論文、「横形ミニアチュア化真空デバ
イス」は、二つのタイプの横形電界エミッタ三極管を報告している。一方のタイ
プは、三角形の金属エミッタ、コレクタ電極、および抽出電極を含み、他方のタ
イプは、多結晶シリコン層の側壁上に固定されているタングステン・フィラメン
ト、コレクタ電極、および抽出電極を含む。
【０００６】 （１９８９年、ニュージャージー州ピスカタウェイ、ＩＥＥＥ、１９８９年国
際電子デバイス会議［ＩＥＤＭ］の技術ダイジェスト、８９−５２９〜８９−５
３１ページ）掲載の、Ｗ．Ｊ．オーヴィス他の論文、「リバーモア・ミニアチュ
ア真空管プロジェクトの進展報告」は、スピント・タイプの電界エミッタを含む
ミニアチュア真空ダイオードおよび三極管の製造方法を報告している。オーヴィ
ス他の三極管は、自立アノードおよびグリッドを含む。
【０００７】 （１９８９年１０月発行の）ＩＢＭ技術開示ブレティン、３２巻、５Ｂ号、２
４２〜２４３ページ掲載の、Ｊ．Ｅ．クローニン他の論文、「電界放出三極管集
積回路製造方法」は、制御グリッドに対して自己整合している電界放出チップを
持つ電界放出三極管の製造方法を報告している。
【０００８】 １９９０年３月発行のディスカバー掲載の、Ｂ．グッドマンの論文、「真空管
への回帰」は、真空マイクロエレクトロニクスの開発における進歩と問題を報告
している。１９９１年１０月発行の、「電子デバイスに関するＩＥＥＥ議事録、
３８巻、１０号、２３３４〜２３３６ページ掲載の、Ｓ．カネムラ他の論文、「
横形電界放出三極管の製造と特性付け」は、間隔が１０ミクロンの１７０の電界
エミッタ・チップ、柱状ゲート、およびアノードを含むアレーを持つ横形電界エ
ミッタ三極管を報告している。
【０００９】 １９９０年７／８月発行の、真空科学技術ジャーナル、Ａ８（４）巻、３５８
１〜３５８５ページ掲載の、Ｗ．Ｎ．カー他の論文、「真空マイクロトライオー
ド特性」は、楔形電界放出カソードを備える横形真空超小型電子デバイスに対し
てシミュレートした５極管類似のＩ／Ｖ特性を報告している。
【００１０】 （１９９９年１１月１日付の）アプライド・フィジックス・レターズ、７５巻
、１８号、２８４５〜２８４７ページ掲載の、Ａ．Ａ．Ｇ．ドリスキル−スミス
他の論文、「ナノトライオード：ナノ規模電界放出管」は、電界放出カソード（
約１ナノメートルの半径を持つ垂直な金属「ナノピラ」）、集積アノード、およ
び制御ゲートを備えるナノ規模の電子管を報告している。上記すべての部材は、
約１００ナノメートルの垂直および水平次元内に含まれる。（１９９９年１１月
６日付の）サイエンス・ニュース、１５６巻掲載の、Ｐ．ワイスの論文、「真空
管の新しい映像：小さすぎて見えない」は、ドリスキル−スミス他の真空管開発
の要約を報告し、この分野の他の当業者のいくつかの意見を報告している。１９
９９年１２月発行の、フィジックス・トゥデイの９ページ掲載の、論文、「真空
管の復帰の試み」は、ドリスキル−スミス他の垂直方向のデバイスのいくつかの
利点、論文およびデバイス設計に関連するいくつかの残りの問題の要約を報告し
ている。
【００１１】 多くの過去の米国特許が、真空超小型電子デバイス（特に、電界放出デバイス
）およびその製造方法を開示している。上記米国特許としては、フレーザ・ジュ
ニアの第３，７５３，０２２号；スピント他の第３，７５５，７０４号および第
３，７８９，４７１号；シェルトンの第４，１６３，９４９号；グレイ他の第４
，５７８，６１４号；ブローディの第４，７２１，８８５号；リーの第４，８２
７，１７７号；リー他の第４，９８３，８７８号；ゴロンキン他の第５，００７
，８７３号；アトキンソン他の第５，０１２，１５３号；エプスタインの第５，
０７０，２８２号；ケーンの第５，０７９，４７６号；ボルの第５，１１２，４
３６号；ジョーンズの第５，１２６，２８７号；バスケスの第５，１３６，７６
４号；ジョーンズ他の第５，１４４，１９１号；グレイの第５，２１４，３４７
号；オカニワの第５，２２１，２２１号；ホソギの第５，２４５，２４７号及び
第５，２６７，８８４号；カルカテラの第５，２６８，６４８号；吉田の第５，
２７０，２５８号及び第５，３６７，１８１号；リューの第５，３９４，００６
号；ミューラ他の第５，４９３，１７７号；および鈴木の第５，８３４，７９０
号および５,９２５,９７５号などがある。
【００１２】 多数の過去の米国特許が、横形電界放出カソードを備える超小型電子デバイス
構造体、およびその製造方法を開示している。上記米国特許としては、リーの第
４，８２７，１７７号；ボルの第５，１１２，４３６号；ジョーンズ他の第５，
１４４，１９１号；グレイの第５，２１４，３４７号；クローニン他の第５，２
３３，２６３号；５，３０８，４３９号；５，３１２，７７７号；および５，５
３０，２６２号；キシー他の第５，５２８，０９９号；メンデルマン他の第５，
６０４，３９９号；５，６２９，５８０号；５，７３６，８１０号；および５，
７５１，０９７号；およびポッターの第５，６１６，０６１号；５，６１８，２
１６号；５，６２８，６６３号；５，６３０，７４１号；５，６４４，１８８号
；５，６４４，１９０号；５，６４７，９９８号；５，６６６，０１９号；５，
６６９，８０２号；５，６９１，５９９号；５，７００，１７６号；５，７０３
，３８０号；５，８１１，９２９号；５，８３１，３８４号；５，８５０，１２
３号；５，８７２，４２１号；５，９２０，１４８号；５，９６５，１９２号；
６，００４，８３０号；６，００５，３３５号；６，０１５，３２４号；６，０
１５，３２６号；６，０１７，２５７号；６，０３７，７０８号および６，０７
１，６３３号等がある。
【００１３】 超高周波電子デバイスの開発が引続き待望されている。現在、超高周波デバイ
スに対する多くのニーズは、半導体デバイスおよび集積回路により満たされてい
る。半導体デバイス内の電子の移動速度は、キャリヤと結晶格子の原子との間の
衝突により減速するので、ミニアチュア真空デバイスの潜在的な超高周波性能は
魅力的なものである。十分小さく、十分低い電圧で、また十分高く、安定してい
る電流で動作できるように製造した場合には、このような真空デバイスは、デジ
タルおよびアナログの両方の分野で、広い範囲のエレクトロニクス用途で使用さ
れるだろう。
【００１４】 （発明の開示） 超高周波真空チャネル電界効果超小型電子デバイス（ＶＦＥＤまたはＩＧＶＦ
ＥＤ）は、横形電界放出ソース、ドレーン、および一つまたはそれ以上の絶縁ゲ
ートを備える。絶縁ゲートは、好適には、横形電界放出ソースの放射縁部および
真空チャネル領域の一部と重畳状態で整合して延びるように配置するのが望まし
い。ゲートを使用しない場合には、デバイスは、超高速ダイオードとして動作す
る。このデバイスに対する好適な製造方法は、絶縁層カバーで被覆されている真
空チャネル領域用のトレンチ内に一次的に位置する犠牲材料を使用する。カバー
内のアクセス孔部により犠牲材料を除去することができる。好適な製造方法の一
部として、ドレーンは、好適には、真空チャネル領域に真空が導入された後で、
アクセス孔部を塞ぎ、真空チャネル領域を密封する密封プラグとして機能するこ
とが好ましい。
【００１５】 （発明を実施するための形態） 本明細書は、新規の超高速スイッチング速度の真空電界効果デバイス（ＶＦＥ
Ｄ）を開示する。ＶＦＥＤ用の電荷キャリヤ・ソースは、ファウラー−ノルトハ
イム放射により動作することができる電子エミッタ・ソースである。チャネル領
域は真空である。チャネル領域には電子を散乱させる材料がなく、チャネルの長
さが短いので、電子の通過時間は非常に短い。上記ソースとゲートの間には、ま
たは上記ドレーンとゲートの間には真空経路は存在しない。それ故、ゲートから
電子を放出させないで、比較的高いドレーン電位を維持することができる。ドレ
ーン電位が高く、また真空チャネルが短いので、電子の通過時間は数ピコ秒以下
になる。さらに、新規なＶＦＥＤの寄生キャパシタンスが非常に小さい（サブフ
ェムトファラッド／マイクロメートル）ことを考慮に入れると、綿密な計算によ
り、０．５マイクロメートルの真空チャネル長さに対するスイッチング速度は１
０テラヘルツまでと予想される。真空チャネル長さが、０．１マイクロメートル
の場合には、計算によるデバイスの速度は、約３０テラヘルツである。
【００１６】 出力インピーダンスをできるだけ低くしたいという用途の場合には、（ｒp＝
∂Ｖd／∂Ｉd、Ｖg＝一定）、真空チャネルの長さを非常に短くすることにより
、またソース電界へのドレーンの潜在的な影響によりドレーン電流を有意に変え
ることができる。ここで、Ｖdはドレーン電圧であり、Ｉdはドレーン電流であり
、Ｖgはゲート電圧である。さらに、電気的に並列に配置されている多数の個々
のデバイスは、スイッチング速度を遅くしないで、実効出力インピーダンスを低
減する。相互コンダクタンス（ｇｍ＝∂Ｉd／∂Ｖg、Ｖd＝一定）は、ソースに
ゲートが実効的に近接するために、高くなる場合がある。誘電率の高い絶縁材料
を使用することによりゲートの影響を強化することができる。しかし、ゲート−
ソース間の寄生キャパシタンスの増大を考慮に入れる必要がある。誘電率は、好
適には、２より大きい値であることが好ましい。真空チャネルの長さが、０．５
ミクロンにほぼ等しいか、それより大きい範囲内にある場合には、チャネル電流
に対するゲートの強い影響のために、利得パラメータ（μ＝｜∂Ｖd／∂Ｖg｜、
Ｉd＝一定）が、大きくなる場合がある。
【００１７】 図１（正確な縮尺ではない）は、本発明の絶縁ゲート真空チャネル電界効果デ
バイス１０の一部が断面になっている斜視図である。デバイス１０は、絶縁基板
２０上に作られる。ソース層６０（放出チップ８５を備える横形電界放出冷陰極
）は、基板２０に平行である。図１および断面図２ｆ−２ｊは、長方形の形をし
ている放出チップ８５の略図である。放出チップ８５の実際の形は、電界放出カ
ソード技術においては周知のように、非常に鋭角、すなわち、半径が非常に小さ
い縁部とすることができる。ドレーン１５０は、安定なバイアス電圧が、ソース
６０およびドレーン１５０に掛けられている場合には、ソース６０の放出チップ
８５が放出する電子を収集する。ドレーン１５０は、好適には、約１ナノメート
ルから約１ミリの間隔で、ソース６０の放出チップ８５から横方向に離れている
ことが好ましい。好適には、底部ゲート４０および頂部ゲート１６０であること
が好ましい、ゲートは、ソース６０の放出縁部８５と、少なくとも部分的に整合
している状態で配置されていて、真空チャネル領域１２０の一部と重畳するよう
に延びることが好ましい。導電性底部ゲート接点１５５は、下方に向かって延び
、底部ゲート４０とオーム電気接触を行う。接点１５５は、図１の実施形態の場
合には、頂部ゲート１６０に接続している。基板２０内の底部ゲート４０用の凹
部を使用することにより、ゲート４０を平らにすることができ、それにより、好
適な製造プロセス中に正確な制御を行うことができ、ゲート４０上に蒸着される
絶縁層５０の厚さを均一にすることができる。これについては以下に詳細に説明
する。しかし、他の実施形態の場合には、ゲート４０は、凹部を設けないで、基
板２０の頂部面上に配置することができる。
【００１８】 各ゲートと真空チャネル領域との間の絶縁層により、ソースが放出した電子が
、どちらかのゲートに到着するのが防止される。各ゲートは、そのそれぞれの絶
縁層（５０または７０と１００との組合せ）により、真空チャネル領域から完全
に分離される。これら各絶縁層は、また、その対応するゲートとドレーン１５０
との間の真空経路の形成を防止し、そのため、（例えば、二次電子電流のような
）電子の流れが、各ゲートとドレーンとの間を通って流れるのが防止される。こ
のことは、本明細書で説明する二つのゲートを持つ好適な実施形態の代わりに、
ゲートを一つしか持たないＩＧＶＦＥＤの場合にも当てはまることを理解するこ
とができるだろう。二つのゲートを持つ、図１の実施形態の場合、これら二つの
ゲートを相互に接続する導電性接点１５５は、絶縁材５０、７０および１００に
より、真空チャネル領域１２０から完全に絶縁されている。図１に示すように、
真空チャネル領域１２０の大きさは、真空チャネル領域１２０が、導電性接点１
５５の領域に入り込むのを防止するように設計されている。
【００１９】 デバイスを保護し、表面漏洩電流を防止するために、従来の不動態層（図示せ
ず）をデバイス１０の上に蒸着することができる。従来のブァイア開口部を形成
することができ、従来のターミナル冶金（図示せず）は、図１の導電性素子と接
触するように蒸着することができる。
【００２０】 それ故、ある観点から見た場合、本発明は、電子を放出するための放出チップ
８５を含む横形電界エミッタを備えるソース６０を持ち、放出チップから横方向
に間隔をおいて設置されている導電性ドレーン１５０を持ち、少なくともソース
の放出チップ８５と、ドレーン１５０との間を延びる真空チャネル領域１２０を
持ち、ソースが放出したすべての電子が、ゲートに到着するのを防止するために
、ゲートと真空チャネル領域１２０との間に配置された絶縁層５０、７０または
１００により、真空チャネル領域から完全に分離している少なくとも一つのゲー
ト４０または１６０を持ち、また、ドレーンとソースとの間にバイアス電圧を供
給し、ゲートに制御信号を供給するためのターミナル（例えば、１４０）を持つ
真空電界効果デバイス１０である。上記ターミナルは、図１の１５０および１６
０のような各電極と一体に形成することができる。上記デバイスは、好適には、
集積導電性ゲート接点１５５により接続することができる二つの電気的に共通な
ゲート４０および１６０を持つことが好ましい。このデバイスは、導電性基板ま
たは半導電性基板上の絶縁フィルムから作ることができる絶縁基板２０上に形成
される。
【００２１】 （製造方法） 新規なテラヘルツ真空電界効果デバイス（ＶＦＥＤ）は、複合半導体デバイス
またはヘテロ接合半導体デバイスと比較すると、遥かに簡単に製造することがで
きる。好適な実施形態の場合には、半導体材料は使用していない。しかし、構造
体の製造は、標準ＩＣの金属化、不動態化および相互接続処理に匹敵する。さら
に、新規なデバイスは、好適な実施形態の製造プロセス、または他の集積回路の
製造プロセスの修正例と一緒に集積することができる。
【００２２】 真空電界効果デバイスの全製造プロセスは、適当な平らな絶縁基板を供給する
ステップと、基板に平行に横形電界エミッタを蒸着することによってソースを形
成するステップと、ソースの横形電界エミッタ上に放出チップを形成するステッ
プと、電子を受け取るために、放出チップから、横方向に間隔をおいて設置され
ている導電性ドレーンを形成するステップと、少なくとも放出チップとドレーン
との間に真空チャネル領域用の第一の開口部を形成するステップと、放出チップ
に対して少なくとも一部が整合している状態で、また、第一の開口部と少なくと
も一部が重畳状態で整合している状態で、少なくとも一つのゲートを蒸着するス
テップと、密封真空チャネル・チャンバを形成するために、第一の開口部をほぼ
カバーするステップと、真空状態にするために、第一の開口部からすべてのガス
を除去するステップと、真空チャネル・チャンバを密封するステップとを含む。
また、全プロセスは、ソースが放出した電子が、ゲートに到着するのを防止する
ために、ゲートと真空チャネル領域との間に絶縁層を設置するステップを含むこ
とができる。ゲートは、絶縁層により真空チャネル領域から完全に分離される。
ソースとドレーンの間にバイアス電圧を供給し、ゲートに制御信号を供給するた
めに、ターミナルを追加することができる。
【００２３】 絶縁基板を供給するステップは、ベース基板が、任意の程度の導電性または半
導体性を持つことができる状態で、最初に基板を供給し、その後で、ベース基板
上に絶縁表面層を蒸着することにより実行することができる。それ故、ベース基
板は、導体であっても、半導体であっても、約１０8Ω−ｃｍ以下の比抵抗を特
徴とする任意の基板であっても、またはその上に蒸着される絶縁層とは組成が異
なる絶縁材料であってもよい。例えば、ベース基板は、金属であっても、シリコ
ンであっても、ゲルマニウムであっても、III−Ｖ化合物（ガリウム・砒素、ア
ルミニウム・ガリウム・砒素、ＩｎＰ、ＧａＮ等）であっても、導電性酸化物（
例えば、酸化インジウム錫、酸化インジウム、酸化錫、酸化銅、または酸化亜鉛
）であっても、窒化遷移金属、または炭化遷移金属であってもよい。
【００２４】 この全製造プロセスの枠組み内において、特定の材料および特定のプロセスの
方法を種々様々に変化させることができる。図２ａ−図２ｊ及び図３を参照しな
がら、以下の説明を読めば、特に好適な製造プロセスの詳細を理解することがで
きる。図２ａ−図２ｊは正確な縮尺ではない。この説明は、二つのゲートを供給
するステップを含むが、ＶＦＦＤデバイスは、一つまたはそれ以上のゲートを含
むように製造することもできるし、高速ダイオードを製造するために、ゲートを
使用しないで作ることもできることを理解されたい。
【００２５】 図２ａ−図２ｊは、好適なプロセスの特定のステップの結果を示す一連の側断
面図である。図３は、好適な製造プロセスのフローチャートである。このフロー
チャート中においては、各ステップは、参照番号Ｓ１，．．．，Ｓ２１で示す。
表１は、これら各ステップの場合に実行する行動を示す。
【００２６】 表１．図３のプロセスのステップ Ｓ１ 基板の供給 Ｓ２ 第一のトレンチの形成 Ｓ３ 第一のトレンチの導電性層による充填と平坦化 Ｓ４ 第一の絶縁層の蒸着 Ｓ５ 導電性材料の蒸着とソースのパターン形成 Ｓ６ 第二の絶縁層の蒸着 Ｓ７ 真空チャネル領域を形成するための第二のトレンチの形成 Ｓ８ 第二のトレンチの犠牲材料による充填と平坦化 Ｓ９ 第三の絶縁層の蒸着 Ｓ１０ 第三の絶縁層を貫通してのアクセス孔部の形成 Ｓ１１ ソース・ブァイアと底部ゲート・ブァイア開口部の形成 Ｓ１２ 犠牲材料の除去 Ｓ１３ 真空環境の供給 Ｓ１４ 導電性ソース接点の蒸着とパターン形成 Ｓ１５ 導電性頂部ゲートの蒸着とパターン形成 Ｓ１６ 導電性底部ゲート接点の蒸着とパターン形成 Ｓ１７ 導電性ドレーンの蒸着とパターン形成 Ｓ１８ 真空チャネル領域の密封 Ｓ１９ （ステップＳ１４−Ｓ１８の組合せ同時実行） Ｓ２０ 必要な場合には、不動態層の蒸着 Ｓ２１ 必要な場合には、ブァイア孔部とターミナル冶金の形成
【００２７】 ステップＳ１においては、平らな適当な絶縁基板２０が供給される。絶縁基板
２０は、ガラス、セラミック、ガラス・セラミック、ダイヤモンド、石英、酸化
アルミニウム、サファイヤ、酸化シリコン、窒化シリコン、窒化アルミニウム、
酸化ニッケル、プラスチック、ポリマ、ポリイミド、パリレーン、ポロエチレン
・テレフタレート、およびこれらの混合物および組合せのような任意の適当な材
料を含むことができる。すでに説明したように、ステップＳ１で供給された平ら
な絶縁基板２０は、最初に、シリコン半導体ウエハのような、導電性のベース基
板を供給し、絶縁表面を形成するために、導電性ベース基板上に適当な絶縁材料
の表面層を蒸着することにより形成することができる。絶縁層としては、例えば
、上記の絶縁材料の中の任意のものを使用することができる。
【００２８】 ステップＳ２においては、トレンチ３０が絶縁基板の表面内に形成される（図
２ａ）。ステップＳ３においては、第一のゲートを形成するために、トレンチ３
０に導電性層４０が充填され、平らに均される（図２ｂ）。この平らに均す作業
は、化学的機械的研磨（ＣＭＰ）により行うことができる。導電性層４０の適当
な材料の例としては、アルミニウム、銅、銀、金、プラチナ、パラジウム、ビス
マス、導電性酸化物、導電性窒化物、耐火性遷移金属（チタン、バナジウム、ク
ローム、ジルコニウム、ニオビウム、モリブデン、ハフニウム、タンタルおよび
タングステン）、耐火性炭化遷移金属、耐火性窒化遷移金属、炭化ホウ素、ドー
ピングした窒化ホウ素、珪化遷移金属、導電性炭素（例えば、ドーピングしたダ
イヤモンド、黒鉛、無定型炭素、フラーレン、ナノチューブ、またはナノコラリ
ン）、シリコン（Ｎタイプ、Ｐタイプ、多結晶、無定型、または単結晶）、ゲル
マニウム、および混合物、合金、およびこれらの組合せ等がある。導電性材料は
、処理中に、デバイスの他の材料と相性のいいものを選ぶ。
【００２９】 ステップＳ４においては、平らに均した表面上へ第一の絶縁層５０の蒸着が行
われる（図２ｃ）。第一の絶縁層５０は、ガラス、ガラス・セラミック、石英、
酸化アルミニウム、サファイヤ、酸化シリコン、窒化シリコン、チタン酸バリウ
ム・ストロンチウム、酸化チタン、酸化サマリウム、酸化イットリウム、酸化タ
ンタル、酸化バリウム・チタン、酸化バリウム・タンタル、酸化鉛チタン、酸化
ストロンチウム・チタン、酸化ストロンチウム（ジルコニウム、チタン）、窒化
アルミニウム、ポリイミド、パリレンまたはこれらの混合物および組合せのよう
な任意の適当な絶縁材料を含むことができる。第一の絶縁層５０の絶縁誘電率ε
は、好適には、２より大きい値であることが好ましい。
【００３０】 ステップＳ５においては、ソース層６０を形成するために、導電性材料が蒸着
され、パターン形成される（図２ｄ）。ステップＳ６においては、第二の絶縁層
７０が、蒸着され、ソース層６０をカバーする（図２ｅ）。第二の絶縁層７０は
、第一の絶縁層５０用に使用した材料（ガラス、ガラス・セラミック、石英、酸
化アルミニウム、サファイヤ、酸化シリコン、窒化シリコン、チタン酸バリウム
・ストロンチウム、酸化チタン、酸化サマリウム、酸化イットリウム、酸化タン
タル、酸化バリウム・チタン、酸化バリウム・タンタル、酸化鉛チタン、酸化ス
トロンチウム・チタン、酸化ストロンチウム（ジルコニウム、チタン）、窒化ア
ルミニウム、ポリイミド、パリレンまたはこれらの混合物および組合せ）の中の
任意のもののような任意の適当な絶縁材料を含むことができる。しかし、好適に
は、絶縁層５０および７０は、同じ絶縁材料からできていることが好ましい。第
二の絶縁層７０の誘電率εは、好適には、２より大きい値であることが好ましい
。
【００３１】 真空チャネル領域用の第二のトレンチ８０は、少なくとも第二の絶縁層７０お
よびソース層６０をエッチングするが、第一のゲート層４０まではエッチングし
ないという方法で形成される（図２ｆのステップＳ７）。トレンチ８０は、指向
反応性イオンエッチングにより形成することができる。このトレンチを形成する
際にも、放出チップ８５を形成するために、ソース層６０がエッチングされる。
必要な場合には、放出チップ８５をさらにエッチングするために、等方性湿式エ
ッチングまたはプラズマ・エッチングのような他のエッチングを使用することも
できる。電界放出カソードの当業者であれば周知のように、非常に切れ味のいい
ナイフの刃の形に形成する目的で、極めて短い半径の放出縁部を８５を形成する
ことが好ましい。このことは、ステップＳ５において、非常に薄いソース層６０
を蒸着し、その後で、ステップＳ７において、薄い層の縁部の形にエッチングす
ることにより実行することができる。ソース層６０用の適当な導電性材料として
は、アルミニウム、銅、銀、金、プラチナ、パラジウム、ビスマス、導電性酸化
物、導電性窒化物、耐火性遷移金属（チタン、バナジウム、クローム、ジルコニ
ウム、ニオビウム、モリブデン、ハフニウム、タンタルおよびタングステン）、
耐火性炭化遷移金属、耐火性窒化遷移金属、炭化ホウ素、ドーピングした窒化ホ
ウ素、珪化遷移金属、導電性炭素（例えば、ドーピングしたダイヤモンド、黒鉛
、無定型炭素、フラーレン、ナノチューブ、またはナノコラリン）、シリコン（
Ｎタイプ、Ｐタイプ、多結晶、無定型、または単結晶）、ゲルマニウム、および
混合物、合金、およびこれらの組合せ等がある。当業者であれば周知のように、
少なくともソース層６０の放出縁部８５のところには、仕事関数の低い材料を使
用することが好ましい。
【００３２】 ステップＳ８においては、第二のトレンチ８０が、犠牲材料９０で充填され、
平らに均される（図２ｇ）。犠牲材料９０としては、無機材料またはパリレンの
ような有機材料を使用することができる。第三の絶縁層１００が、蒸着され（図
２ｈのステップＳ９）。第三の絶縁層１００は、第一の絶縁層５０および第二の
絶縁層７０用に使用した材料の中の任意のもののような任意の適当な絶縁材料を
含むことができる。絶縁層１００は、好適には、絶縁層５０および７０と同じ絶
縁材料からなることが好ましく、また、好適には、２より大きい誘電率εを持つ
ことが好ましい。
【００３３】 ステップＳ１０においては、アクセス孔部１１０が、第三の絶縁層１００を貫
通して、少なくとも犠牲材料９０に達するまで形成される（図２ｉ）。アクセス
孔部１１０は、好適には、放出チップ８５から最も離れているトレンチ８０の縁
部または縁部付近に設けることが好ましい。ステップＳ１１においては、ソース
・ブァイア開口部１３０、および底部ゲート４０用のブァイア開口部（図示せず
）が設けられる。底部ゲート接点１５５（図１に示す）は、図２ａ−図２ｊの断
面の面からズレているこの底部ゲート・ブァイア開口部を使用する。そうしたい
場合には、図３に、ステップＳ１０とステップＳ１１結合している括弧により示
すように、これら二つのステップを結合して同時に実行することができる。ステ
ップＳ１２においては、例えば、適当な溶媒により犠牲材料９０を溶かし、アク
セス孔部１１０から溶液を除去することにより、アクセス孔部１１０を通して、
犠牲材料９０が除去される。例えば、犠牲材料９０が、ホトレジストまたは蝋で
ある場合には、溶媒としてアセトンを使用することができる。犠牲材料９０が二
酸化シリコンである場合には、この二酸化シリコンを、例えば、ＨＦを使用して
、湿式化学エッチングにより除去することができる。多くの犠牲材料の場合、除
去プロセスを酸素プラズマ・エッチングにより行うことができる。犠牲材料を除
去すると、中空の真空チャネル領域１２０が残る。次のいくつかのステップは、
真空環境で行うことができる。この場合、真空圧は、好適には、ステップＳ１３
において供給された約１トルより低いか、等しいものであることが好ましい。
【００３４】 ステップＳ１４においては、導電性ソース接点１４０が蒸着され、パターン形
成される。ステップＳ１５においては、導電性頂部ゲート１６０が蒸着され、パ
ターン形成される。ステップＳ１６においては、導電性底部ゲート接点１５５（
図１）が、蒸着され、パターン形成される。ステップＳ１７においては、導電性
ドレーン１５０が、蒸着され、パターン形成される。導電性頂部ゲート１６０、
導電性底部ゲート接点１５５、および導電性ドレーン１５０用の適当な導電性材
料としては、アルミニウム、銅、銀、金、プラチナ、パラジウム、ビスマス、導
電性酸化物、導電性窒化物、耐火性遷移金属（チタン、バナジウム、クローム、
ジルコニウム、ニオビウム、モリブデン、ハフニウム、タンタルおよびタングス
テン）、耐火性炭化遷移金属、耐火性窒化遷移金属、炭化ホウ素、ドーピングし
た窒化ホウ素、珪化遷移金属、導電性炭素（例えば、ドーピングしたダイヤモン
ド、黒鉛、無定型炭素、フラーレン、ナノチューブ、またはナノコラリン）、シ
リコン（Ｎタイプ、Ｐタイプ、多結晶、無定型、または単結晶）、ゲルマニウム
、および混合物、合金、およびこれらの組合せ等がある。
【００３５】 ステップＳ１８においては、真空チャネル領域１２０を密封するためにアクセ
ス孔部１１０が充填される。このステップＳ１８は、好適には、約１トル以下か
、または等しい真空圧で実行することが好ましい。真空チャネル領域１２０が密
封されると、チャネル領域が真空になる。ステップＳ１４−Ｓ１８は、好適には
、図３に括弧で示すようにステップＳ１９と同時に実行することが好ましい。こ
の好適なプロセスにおいては、アクセス孔部１１０は、また、（真空チャンバ・
チャネル領域１２０の内部で）ドレーン１５０の下部用のパターンを形成する。
図２ｊの断面図、および図１の一部が断面になっている斜視図は、ステップＳ１
４−Ｓ１８または結合ステップＳ１９を実行した後で、結果として得られるデバ
イスを示す。別の方法としては、導電性ドレーン１５０の形成、および真空チャ
ネル領域１２０の密封は、ポッタの米国特許第５，７００，１７６号の方法によ
っても実行することができる。上記米国特許の全文は、引用によって本明細書の
記載に援用する。そうしたい場合には、不動態層を蒸着し（ステップＳ２０）、
ブァイア開口部を形成し、ターミナル冶金を蒸着（ステップＳ２１）することが
できる。
【００３６】 当業者であれば、制御ゲート素子４０および１６０を内蔵させるこれらのプロ
セスのステップを単に省略するだけで、超高周波ダイオード構造体を製造するこ
とができることを理解することができるだろう。制御ゲート素子４０および１６
０の中の一方を省略し、他の素子を設置した場合でも、デバイスは、依然として
三極管として動作する。
【００３７】 本発明の真空電界効果デバイスは、非常に種々様々な大きさに、また絶縁体の
誘電率のような材料特性で製造することができる。例えば、用途によって、真空
チャネルの長さを約１ナノメートルから約１ミリの間の範囲で製造することがで
きる。種々様々な範囲の誘電率ε、ドレーン電圧値、結合キャパシタンス、およ
び動作の向上対遅延モードとの間で折り合いが行われる。絶縁層の誘電率が２０
より小さいか、または等しい場合には、絶縁層５０および絶縁層７０と１００と
の組合せの厚さ（すなわち、ゲートとソース層６０との間の間隔）は、好適には
、約１ナノメートルから約１０００ナノメートルの間に選択することが好ましく
、絶縁層の誘電率が２０より大きい場合には、上記間隔は、好適には、約１０ナ
ノメートルから約５０００ナノメートルの間に選択することが好ましい。
【００３８】 （工業的用途） 本明細書に開示しているデバイスは、特に、高帯域通信要件に有用である。本
発明のデバイスのこのような用途としては、チップ・レベルでのデータの送受信
等がある。すなわち、本発明のデバイスは、有線または無線の狭い範囲のＬＡＮ
通信に適している。本発明のデバイスは、また、本来、高いターミナル許容範囲
および放出抵抗を持つ。それ故、悪い環境内で使用することが望ましい。そのよ
うな用途としては、核分裂原子炉、核融合原子炉用のセンサ、ボアホール・セン
サ、加速装置用センサ、および計器装備、衛星内での使用、ディープスペースお
よび地球大気圏外の探査用乗り物、および多くの他の類似の用途等がある。
【００３９】 本明細書、または本明細書に開示している本発明の実施形態を読めば、当業者
であれば、種々の用途および条件用に使用することができる他の実施形態を思い
つくことができるだろう。例えば、本発明の構造体内に他のゲート電極を追加す
ることもできる。他の実施形態の場合には、適当なプラスチック、または柔軟お
よび／または透明な他のポリマからなる絶縁基板上に本発明のデバイスを形成す
ることができ、または、導電性素子を導電性ポリマから作ることができる。また
、種々の製造プロセスのステップの順序を目的により変更することもできるし、
もっと簡単な構造体を製造するためにいくつかのプロセスのステップを省略する
こともできる。本明細書および実施形態は説明のためだけのものであって、本発
明の真の範囲および精神は特許請求の範囲に記載されている。
【図面の簡単な説明】
【図１】 本発明の絶縁ゲート真空電界効果デバイスの一部が断面になっている斜視図で
ある。
【図２ａ】 好適な製造方法の種々の段階における上記デバイスの側断面図である。
【図２ｂ】 好適な製造方法の種々の段階における上記デバイスの側断面図である。
【図２ｃ】 好適な製造方法の種々の段階における上記デバイスの側断面図である。
【図２ｄ】 好適な製造方法の種々の段階における上記デバイスの側断面図である。
【図２ｅ】 好適な製造方法の種々の段階における上記デバイスの側断面図である。
【図２ｆ】 好適な製造方法の種々の段階における上記デバイスの側断面図である。
【図２ｇ】 好適な製造方法の種々の段階における上記デバイスの側断面図である。
【図２ｈ】 好適な製造方法の種々の段階における上記デバイスの側断面図である。
【図２ｉ】 好適な製造方法の種々の段階における上記デバイスの側断面図である。
【図２ｊ】 好適な製造方法の種々の段階における上記デバイスの側断面図である。
【図３】 本発明の好適な製造方法のステップを示すフローチャートである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/66 Ｈ０１Ｊ 1/30 Ｂ (31)優先権主張番号 ０９／４７７，７８８ (32)優先日 平成11年12月31日(1999．12．31) (33)優先権主張国 米国（ＵＳ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＣＡ，ＣＮ，Ｊ Ｐ，ＫＲ，ＳＧ

Claims (75)

    【特許請求の範囲】
  1. 【請求項１】 真空電界効果デバイスであって、 ａ）電子を放出するための放出チップを有する横形電界エミッタを備えるソー
    スを備えていて、前記真空電界効果デバイスが、さらに、 ｂ）前記横形電界エミッタの前記放出チップから横方向に間隔をおいて設置さ
    れている導電性電極を備えるドレーンと、 ｃ）少なくとも前記横形電界エミッタの前記放出チップと前記ドレーンとの間
    に位置する真空チャネル領域と、 ｄ）ソースが放出したすべての電子が、前記少なくとも一つのゲートに到着す
    るのを防止するために、前記少なくとも一つのゲートと前記真空チャネル領域と
    の間に配置された第一絶縁層により真空チャネル領域から完全に分離している導
    電性材料を含む少なくとも一つの第一のゲートと、 ｅ）前記ドレーンと前記ソースとの間にバイアス電圧を供給し、前記少なくと
    も一つの第一のゲートに制御信号を供給するためのターミナルを備えることを特
    徴とする真空電界効果デバイス。
  2. 【請求項２】 請求項１記載の真空電界効果デバイスにおいて、さらに、絶
    縁基板を備え、前記ソースの前記横形電界エミッタが前記絶縁基板に平行に設置
    されている真空電界効果デバイス。
  3. 【請求項３】 請求項２記載の真空電界効果デバイスにおいて、前記絶縁基
    板が、ガラス、セラミック、ガラス・セラミック、ダイヤモンド、石英、酸化ア
    ルミニウム、サファイヤ、酸化シリコン、窒化シリコン、窒化アルミニウム、酸
    化ニッケル、プラスチック、ポリマ、ポリイミド、パリレン、ポリエチレン・テ
    レフタノール、およびこれらの混合物および組合せからなるリストの中のから選
    択した材料を含む真空電界効果デバイス。
  4. 【請求項４】 請求項１記載の真空電界効果デバイスにおいて、前記第一の
    絶縁層が、ガラス、ガラス・セラミック、石英、酸化アルミニウム、サファイヤ
    、酸化シリコン、窒化シリコン、チタン酸バリウム・ストロンチウム、酸化チタ
    ン、酸化サマリウム、酸化イットリウム、酸化タンタル、酸化バリウム・チタン
    、酸化バリウム・タンタル、酸化鉛チタン、酸化ストロンチウム・チタン、酸化
    ストロンチウム（ジルコニウム、チタン）、窒化アルミニウム、ポリイミド、パ
    リレンまたはこれらの混合物および組合せからなるリストの中から選択した材料
    を含む真空電界効果デバイス。
  5. 【請求項５】 請求項１記載の真空電界効果デバイスにおいて、前記第一の
    絶縁層が２と等しいか、または２より大きい誘電率を持つ材料を含む真空電界効
    果デバイス。
  6. 【請求項６】 請求項１記載の真空電界効果デバイスにおいて、前記少なく
    とも一つのゲートが、前記横形電界エミッタの前記放出チップと少なくとも部分
    的に整合していて、前記真空チャネル領域と少なくとも部分的に重畳した状態で
    設置されている真空電界効果デバイス。
  7. 【請求項７】 請求項１記載の真空電界効果デバイスにおいて、前記少なく
    とも一つのゲートが、アルミニウム、銅、銀、金、プラチナ、パラジウム、ビス
    マス、導電性酸化物、導電性窒化物、耐火性遷移金属（チタン、バナジウム、ク
    ローム、ジルコニウム、ニオビウム、モリブデン、ハフニウム、タンタルおよび
    タングステン）、耐火性炭化遷移金属、耐火性窒化遷移金属、炭化ホウ素、ドー
    ピングした窒化ホウ素、珪化遷移金属、導電性炭素（例えば、ドーピングしたダ
    イヤモンド、黒鉛、無定型炭素、フラーレン、ナノチューブ、またはナノコラリ
    ン）、シリコン（Ｎタイプ、Ｐタイプ、多結晶、無定型、または単結晶）、ゲル
    マニウム、および混合物、合金、およびこれらの組合せからなるリストの中から
    選択した導電性材料を含む真空電界効果デバイス。
  8. 【請求項８】 請求項１記載の真空電界効果デバイスにおいて、前記横形電
    界エミッタは、前記第一の絶縁層上に位置する薄膜導体を備える真空電界効果デ
    バイス。
  9. 【請求項９】 請求項８記載の真空電界効果デバイスにおいて、さらに、前
    記薄膜導体上に位置する第二の絶縁層を備える真空電界効果デバイス。
  10. 【請求項１０】 請求項９記載の真空電界効果デバイスにおいて、前記第二
    の絶縁層が、ガラス、ガラス・セラミック、石英、酸化アルミニウム、サファイ
    ヤ、酸化シリコン、窒化シリコン、チタン酸バリウム・ストロンチウム、酸化チ
    タン、酸化サマリウム、酸化イットリウム、酸化タンタル、酸化バリウム・チタ
    ン、酸化バリウム・タンタル、酸化鉛チタン、酸化ストロンチウム・チタン、酸
    化ストロンチウム（ジルコニウム、チタン）、窒化アルミニウム、ポリイミド、
    パリレンまたはこれらの混合物および組合せからなるリストの中から選択した材
    料を含む真空電界効果デバイス。
  11. 【請求項１１】 請求項９記載の真空電界効果デバイスにおいて、前記第二
    の絶縁層が２と等しいか、または２より大きい誘電率を持つ材料を含む真空電界
    効果デバイス。
  12. 【請求項１２】 請求項９記載の真空電界効果デバイスにおいて、前記第一
    および第二の絶縁層が同じ絶縁材料からなる真空電界効果デバイス。
  13. 【請求項１３】 請求項１記載の真空電界効果デバイスにおいて、さらに、
    前記ソースが放出したすべての電子が、前記少なくとも一つの第二ゲートに到着
    するのを防止するために、前記少なくとも一つの第二のゲートと前記真空チャネ
    ル領域との間に配置された第三の絶縁層により前記真空チャネル領域から完全に
    分離している導電性材料を含む少なくとも一つの第二のゲートを備え、さらに、
    前記少なくとも一つの第二のゲートに制御信号を供給するためのターミナルを備
    える真空電界効果デバイス。
  14. 【請求項１４】 請求項１３記載の真空電界効果デバイスにおいて、前記少
    なくとも一つの第二のゲートが、前記横形電界エミッタの前記放出チップと少な
    くとも部分的に整合していて、前記真空チャネル領域と少なくとも部分的に重畳
    した状態で設置されている真空電界効果デバイス。
  15. 【請求項１５】 請求項１３記載の真空電界効果デバイスにおいて、前記少
    なくとも一つの第二のゲートが、アルミニウム、銅、銀、金、プラチナ、パラジ
    ウム、ビスマス、導電性酸化物、導電性窒化物、耐火性遷移金属（チタン、バナ
    ジウム、クローム、ジルコニウム、ニオビウム、モリブデン、ハフニウム、タン
    タルおよびタングステン）、耐火性炭化遷移金属、耐火性窒化遷移金属、炭化ホ
    ウ素、ドーピングした窒化ホウ素、珪化遷移金属、導電性炭素（例えば、ドーピ
    ングしたダイヤモンド、黒鉛、無定型炭素、フラーレン、ナノチューブ、または
    ナノコラリン）、シリコン（Ｎタイプ、Ｐタイプ、多結晶、非晶質、または単結
    晶）、ゲルマニウム、および混合物、合金、およびこれらの組合せからなるリス
    トの中から選択した導電性材料を含む真空電界効果デバイス。
  16. 【請求項１６】 請求項１３記載の真空電界効果デバイスにおいて、前記少
    なくとも一つの第二のゲートが、前記少なくとも一つの第一のゲートと部分的に
    整合している真空電界効果デバイス。
  17. 【請求項１７】 請求項１３記載の真空電界効果デバイスにおいて、前記少
    なくとも一つの第一のゲート、および前記少なくとも一つの第二のゲートが相互
    に整合していて、前記ソースを通る平面の周囲で相互に対称的に配置されている
    真空電界効果デバイス。
  18. 【請求項１８】 請求項１３記載の真空電界効果デバイスにおいて、前記少
    なくとも一つの第二のゲートが、第一の予め定めた間隔により前記ソースから垂
    直方向に離れている真空電界効果デバイス。
  19. 【請求項１９】 請求項１８記載の真空電界効果デバイスにおいて、前記第
    二の絶縁層の誘電率が２０より小さいか、または等しい場合に、前記第一の予め
    定めた間隔が、約１ナノメートルと約１０００ナノメートルの間の範囲内にあり
    、前記第二の絶縁層の誘電率が２０より大きい場合に、前記間隔が、約１０ナノ
    メートルと約５０００ナノメートルの間の範囲内にある真空電界効果デバイス。
  20. 【請求項２０】 請求項１３記載の真空電界効果デバイスにおいて、前記少
    なくとも一つの第一のゲートが、第二の予め定めた間隔により前記ソースから垂
    直方向に離れている真空電界効果デバイス。
  21. 【請求項２１】 請求項２０記載の真空電界効果デバイスにおいて、前記第
    一の絶縁層の誘電率が２０より小さいか、または等しい場合に、前記第二の予め
    定めた間隔が、約１ナノメートルと約１０００ナノメートルの間の範囲内にあり
    、前記第一の絶縁層の誘電率が２０より大きい場合には、前記第二の予め定めた
    間隔が、約１０ナノメートルと約５０００ナノメートルの間の範囲内にある真空
    電界効果デバイス。
  22. 【請求項２２】 請求項２０記載の真空電界効果デバイスにおいて、前記少
    なくとも一つの第二のゲートが、前記第二の予め定めた間隔にほぼ等しい間隔に
    より前記ソースから垂直方向に離れている真空電界効果デバイス。
  23. 【請求項２３】 請求項１３記載の真空電界効果デバイスにおいて、前記第
    一および第二のゲートが電気的に共通であり、前記第一および第二の制御信号が
    、前記第一および第二のゲートに対して共通である真空電界効果デバイス。
  24. 【請求項２４】 請求項１記載の真空電界効果デバイスにおいて、前記ソー
    スが、アルミニウム、銅、銀、金、プラチナ、パラジウム、ビスマス、導電性酸
    化物、導電性窒化物、耐火性遷移金属（チタン、バナジウム、クローム、ジルコ
    ニウム、ニオビウム、モリブデン、ハフニウム、タンタルおよびタングステン）
    、耐火性炭化遷移金属、耐火性窒化遷移金属、炭化ホウ素、ドーピングした窒化
    ホウ素、珪化遷移金属、導電性炭素（例えば、ドーピングしたダイヤモンド、黒
    鉛、無定型炭素、フラーレン、ナノチューブ、またはナノコラリン）、シリコン
    （Ｎタイプ、Ｐタイプ、多結晶、無定型、または単結晶）、ゲルマニウム、およ
    び混合物、合金、およびこれらの組合せからなるリストの中から選択した導電性
    材料を含む真空電界効果デバイス。
  25. 【請求項２５】 請求項１記載の真空電界効果デバイスにおいて、前記ドレ
    ーンが、アルミニウム、銅、銀、金、プラチナ、パラジウム、ビスマス、導電性
    酸化物、導電性窒化物、耐火性遷移金属（チタン、バナジウム、クローム、ジル
    コニウム、ニオビウム、モリブデン、ハフニウム、タンタルおよびタングステン
    ）、耐火性炭化遷移金属、耐火性窒化遷移金属、炭化ホウ素、ドーピングした窒
    化ホウ素、珪化遷移金属、導電性炭素（例えば、ドーピングしたダイヤモンド、
    黒鉛、無定型炭素、フラーレン、ナノチューブ、またはナノコラリン）、シリコ
    ン（Ｎタイプ、Ｐタイプ、多結晶、無定型、または単結晶）、ゲルマニウム、お
    よび混合物、合金、およびこれらの組合せからなるリストの中から選択した導電
    性材料を含む真空電界効果デバイス。
  26. 【請求項２６】 請求項１記載の真空電界効果デバイスにおいて、前記ドレ
    ーンが、約１ナノメートルから約１ミリの間隔で、前記横形電界エミッタの放出
    チップから横方向に離れている真空電界効果デバイス。
  27. 【請求項２７】 真空電界効果デバイスであって、 ａ）絶縁基板と、 ｂ）第一の絶縁層と、 ｃ）前記絶縁基板に対して平行に配置されている前記第一の絶縁層上に位置す
    る薄膜導体を備え、電子を放出するための放出チップを有する横形電界エミッタ
    を備えるソースと、 ｄ）前記横形電界エミッタの放出チップから横方向に離れていて、前記絶縁基
    板に対してほぼ垂直に配置されている導電性ドレーンと、 ｅ）少なくとも前記横形電界エミッタの前記放出チップと前記導電性ドレーン
    との間に配置されていて、それにより、電子が、前記横形電界エミッタの放出チ
    ップから前記ドレーンへ自由に移動することができる真空チャネル領域と、 ｆ）前記ソースから放出された電子が、前記第一および第二のゲートに到着す
    るのを防止するために、前記第一および第二のゲートと前記真空チャネル領域と
    の間に、それぞれ配置されている第二および第三の絶縁層により前記真空チャネ
    ル領域から完全に分離されている第一および第二のゲートと、 ｇ）前記ドレーンと前記ソースとの間にバイアス電圧を供給し、前記第一およ
    び第二のゲートに、それぞれ、第一および第二の制御信号を供給するためのター
    ミナルとを備える真空電界効果デバイス。
  28. 【請求項２８】 請求項２７記載の真空電界効果デバイスにおいて、前記絶
    縁基板が、絶縁表面層でカバーされた導電性ベース基板を備える真空電界効果デ
    バイス。
  29. 【請求項２９】 請求項２７記載の真空電界効果デバイスにおいて、前記第
    一および第二のゲートが、前記第一および第二のゲートに共通に、前記第一およ
    び第二の制御信号を供給するために電気的に共通である真空電界効果デバイス。
  30. 【請求項３０】 超高周波真空ダイオード・デバイスであって、 ａ）絶縁基板と、 ｂ）前記絶縁基板に対して平行に配置されていて、電子を放出するための放出
    チップを有する横形電界エミッタを備えるソースと、 ｃ）前記横形電界エミッタの放出チップから横方向に離れていて、導電性電極
    を備えるドレーンと、 ｄ）少なくとも前記横形電界エミッタの前記放出チップと前記ドレーンとの間
    に配置されている真空チャネル領域と、 ｅ）前記ドレーンと前記ソースとの間に電圧信号を供給するためのターミナル
    とを備える超高周波真空ダイオード・デバイス。
  31. 【請求項３１】 超高周波真空ダイオード・デバイスであって、 ａ）絶縁基板と、 ｂ）第一の絶縁層と、 ｃ）前記絶縁基板に対して平行に配置されていて、前記第一の絶縁層上に位置
    する薄膜導体を備え、電子を放出するための放出チップを有する横形電界エミッ
    タを備えるソースと、 ｄ）前記横形電界エミッタの放出チップから約１ナノメートルと約１ミリの範
    囲の間隔で横方向に離れていて、前記絶縁基板に対してほぼ垂直に配置されてい
    る導電性ドレーンと、 ｅ）少なくとも、前記横形電界エミッタの前記放出チップと前記導電性ドレー
    ンとの間に配置されていて、それにより、電子が、前記横形電界エミッタの放出
    チップから前記ドレーンへ自由に移動することができる真空チャネル領域と、 ｆ）前記電子の流れを前記ソースから前記導電性ドレーンに直接流すために、
    前記ドレーンと前記ソースとの間に電圧信号を供給するためのターミナルとを備
    える超高周波真空ダイオード・デバイス。
  32. 【請求項３２】 真空電界効果デバイスを製造するための方法であって、 ａ）絶縁基板を供給するステップと、 ｂ）前記基板に平行に横形電界エミッタを蒸着することによってソースを形成
    するステップと、 ｃ）前記ソースの前記横形電界エミッタ上に放出チップを形成するステップと
    、 ｄ）電子を受け取るために、前記横形電界エミッタの前記放出チップから横方
    向に間隔をおいて設置されている導電性ドレーンを供給するステップと、 ｅ）少なくとも前記横形電界エミッタの前記放出チップと前記ドレーンとの間
    に真空チャネル領域用の第一の開口部を形成するステップと、 ｆ）前記放出チップに対して少なくとも一部が整合している状態で、また、第
    一の開口部と少なくとも一部が重畳状態で整合している状態で、少なくとも一つ
    の第一ゲートを配置するステップと、 ｇ）密封真空チャネル・チャンバを形成するために、前記第一の開口部をほぼ
    カバーするステップと、 ｈ）真空状態にするために、前記第一の開口部からすべてのガスを除去するス
    テップと、 ｉ）真空チャネル・チャンバを密封するステップとを含む真空電界効果デバイ
    スを製造するための方法。
  33. 【請求項３３】 請求項３２記載の方法により製造した真空電界効果デバイ
    ス。
  34. 【請求項３４】 請求項３２記載の方法において、さらに、 ｊ）前記ソースから放出された電子が、前記少なくとも一つの第一のゲートに
    到着するのを防止するために、前記少なくとも一つの第一のゲートと前記真空チ
    ャネル領域との間に第一の絶縁層を配置するステップを含み、その場合、前記少
    なくとも一つの第一のゲートが、前記第一の絶縁層により前記真空チャネル領域
    から完全に分離されている方法。
  35. 【請求項３５】 請求項３２記載の方法において、さらに、 ｋ）前記ドレーンと前記ソースとの間にバイアス電圧を供給し、前記少なくと
    も一つの第一のゲートに制御信号を供給するためのターミナルを形成するステッ
    プを含む方法。
  36. 【請求項３６】 請求項３２記載の方法において、絶縁材料を供給するステ
    ップ（ａ）が、任意のレベルの導電性または半導電性を持つベース基板を供給し
    、前記ベース基板上に絶縁層を蒸着することにより実行される方法。
  37. 【請求項３７】 請求項３２記載の方法において、放出チップを形成するス
    テップ（ｃ）と第一の開口部を形成するステップ（ｅ）が一緒にほぼ同時に実行
    される方法。
  38. 【請求項３８】 請求項３７記載の方法において、さらに、少なくとも前記
    横形電界エミッタを貫通して指向性を持つエッチングを行う方法。
  39. 【請求項３９】 請求項３２記載の方法において、前記導電性ドレーンを供
    給するステップ（ｄ）と前記真空チャネル・チャンバを密封するステップ（ｉ）
    が一緒にほぼ同時に実行される方法。
  40. 【請求項４０】 真空電界効果デバイスを製造するための方法であって、 ａ）絶縁基板を供給するステップと、 ｂ）前記絶縁基板内に第一のトレンチを形成するステップと、 ｃ）底部ゲートを形成するために、前記第一のトレンチを第一の導電性層で充
    填し、平らに均すステップと、 ｄ）前記絶縁基板上、および前記底部ゲート用の前記第一の導電性層上に第一
    の絶縁層を蒸着するステップと、 ｅ）前記基板に平行にソースを形成するために、第二の導電性層を蒸着し、パ
    ターン形成するステップと、 ｆ）前記ソース層の上に第二の絶縁層を蒸着するステップと、 ｇ）前記ソース層の放出チップを形成しながら真空チャネル領域用の第二のト
    レンチを形成して横方向フィールド・エミッター・ソースの形成を完了するステ
    ップと、 ｈ）前記第二のトレンチを犠牲材料で充填し、平らに均すステップと、 ｉ）前記犠牲材料の上を延びる第三の絶縁層を蒸着するステップと、 ｊ）前記第三の絶縁層を貫通して前記犠牲材料に達するアクセス孔部を形成す
    るステップと、 ｋ）ソース・ブァイアおよび底部ゲート・ブァイア用の開口部を形成するステ
    ップと、 ｌ）前記アクセス孔部を通して前記犠牲材料を除去するステップと、 ｍ）真空環境を供給するステップと、 ｎ）前記真空チャネル領域を密封しながら、頂部ゲート、導電性ソース接点、
    底部ゲート接点、および導電性ドレーンを蒸着し、パターン形成し、それにより
    前記頂部ゲートが、前記絶縁層により前記真空チャネル領域から絶縁されるステ
    ップとを含む方法。
  41. 【請求項４１】 請求項４０記載の方法により製造した真空電界効果デバイ
    ス。
  42. 【請求項４２】 請求項４０記載の方法において、絶縁材料を供給するステ
    ップ（ａ）が、任意のレベルの導電性または半導電性を持つベース基板を供給し
    、前記ベース基板上に絶縁層を蒸着することにより実行される方法。
  43. 【請求項４３】 請求項４０記載の方法において、前記真空環境を供給する
    ステップ（ｍ）が、約１トルより低いか、または等しい真空圧により実行される
    方法。
  44. 【請求項４４】 請求項４０記載の方法において、前記真空環境を供給する
    ステップ（ｍ）および前記蒸着およびパターン形成ステップ（ｎ）が一緒にほぼ
    同時に実行される方法。
  45. 【請求項４５】 請求項４０記載の方法において、前記絶縁基板を供給する
    ステップ（ａ）が、ガラス、セラミック、ガラス・セラミック、ダイヤモンド、
    石英、酸化アルミニウム、サファイヤ、酸化シリコン、窒化シリコン、窒化アル
    ミニウム、酸化ニッケル、プラスチック、ポリマ、ポリイミド、パリレン、ポリ
    エチレン・テレフタノール、およびこれらの混合物および組合せからなるリスト
    の中のから選択した絶縁材料の基板を供給するステップを含む方法。
  46. 【請求項４６】 請求項４０記載の方法において、前記第一のトレンチを形
    成するステップ（ｂ）が、前記絶縁基板ないに凹部をエッチングするステップを
    含む方法。
  47. 【請求項４７】 請求項４６記載の方法において、前記第一のトレンチを形
    成するステップ（ｂ）が、イオンによる指向性エッチングを含む方法。
  48. 【請求項４８】 請求項４０記載の方法において、前記第一のトレンチを充
    填するステップ（ｃ）が、アルミニウム、銅、銀、金、プラチナ、パラジウム、
    ビスマス、導電性酸化物、導電性窒化物、耐火性遷移金属（チタン、バナジウム
    、クローム、ジルコニウム、ニオビウム、モリブデン、ハフニウム、タンタルお
    よびタングステン）、耐火性炭化遷移金属、耐火性窒化遷移金属、炭化ホウ素、
    ドーピングした窒化ホウ素、珪化遷移金属、導電性炭素（例えば、ドーピングし
    たダイヤモンド、黒鉛、無定型炭素、フラーレン、ナノチューブ、またはナノコ
    ラリン）、シリコン（Ｎタイプ、Ｐタイプ、多結晶、無定型、または単結晶）、
    ゲルマニウム、および混合物、合金、およびこれらの組合せからなるリストの中
    から選択した導電性材料により前記第一のトレンチを充填するステップを含む方
    法。
  49. 【請求項４９】 請求項４０記載の方法において、前記第一の絶縁層を蒸着
    するステップ（ｄ）が、ガラス、ガラス・セラミック、石英、酸化アルミニウム
    、サファイヤ、酸化シリコン、窒化シリコン、チタン酸バリウム・ストロンチウ
    ム、酸化チタン、酸化サマリウム、酸化イットリウム、酸化タンタル、酸化バリ
    ウム・チタン、酸化バリウム・タンタル、酸化鉛チタン、酸化ストロンチウム・
    チタン、酸化ストロンチウム（ジルコニウム、チタン）、窒化アルミニウム、ポ
    リイミド、パリレンまたはこれらの混合物および組合せからなるリストの中から
    選択した絶縁材料を蒸着するステップを含む方法。
  50. 【請求項５０】 請求項４０記載の方法において、前記第一の絶縁層を蒸着
    するステップ（ｄ）が２と等しいか、または２より大きい誘電率を持つ絶縁材料
    を蒸着するステップを含む方法。
  51. 【請求項５１】 請求項４０記載の方法において、前記第二の導電性層を蒸
    着し、平らに均し、ソース層を形成するステップ（ｅ）が、アルミニウム、銅、
    銀、金、プラチナ、パラジウム、ビスマス、導電性酸化物、導電性窒化物、耐火
    性遷移金属（チタン、バナジウム、クローム、ジルコニウム、ニオビウム、モリ
    ブデン、ハフニウム、タンタルおよびタングステン）、耐火性炭化遷移金属、耐
    火性窒化遷移金属、炭化ホウ素、ドーピングした窒化ホウ素、珪化遷移金属、導
    電性炭素（例えば、ドーピングしたダイヤモンド、黒鉛、無定型炭素、フラーレ
    ン、ナノチューブ、またはナノコラリン）、シリコン（Ｎタイプ、Ｐタイプ、多
    結晶、無定型、または単結晶）、ゲルマニウム、および混合物、合金、およびこ
    れらの組合せからなるリストの中から選択した導電性材料を蒸着するステップを
    含む方法。
  52. 【請求項５２】 請求項４０記載の方法において、前記第二の絶縁層を蒸着
    するステップ（ｆ）が、ガラス、ガラス・セラミック、石英、酸化アルミニウム
    、サファイヤ、酸化シリコン、窒化シリコン、チタン酸バリウム・ストロンチウ
    ム、酸化チタン、酸化サマリウム、酸化イットリウム、酸化タンタル、酸化バリ
    ウム・チタン、酸化バリウム・タンタル、酸化鉛チタン、酸化ストロンチウム・
    チタン、酸化ストロンチウム（ジルコニウム、チタン）、窒化アルミニウム、ポ
    リイミド、パリレンまたはこれらの混合物および組合せからなるリストの中から
    選択した絶縁材料を蒸着するステップを含む方法。
  53. 【請求項５３】 請求項４０記載の方法において、前記第二の絶縁層を蒸着
    するステップ（ｆ）が２と等しいか、または２より大きい誘電率を持つ絶縁材料
    を蒸着するステップを含む方法。
  54. 【請求項５４】 請求項４０記載の方法において、前記第二のトレンチを形
    成するステップ、および放出チップを形成するステップ（ｇ）がイオンによる指
    向性エッチングを含む方法。
  55. 【請求項５５】 請求項５４記載の方法において、前記第二のトレンチを形
    成するステップ、および放出チップを形成するステップ（ｇ）が、さらに、プラ
    ズマ・エッチングを含む方法。
  56. 【請求項５６】 請求項５４記載の方法において、前記第二のトレンチを形
    成するステップ、および放出チップを形成するステップ（ｇ）が、さらに、湿式
    エッチングを含む方法。
  57. 【請求項５７】 請求項４０記載の方法において、前記第二のトレンチを充
    填し、平らに均すステップ（ｈ）が、前記第二のトレンチを有機犠牲材料で充填
    するステップを含む方法。
  58. 【請求項５８】 請求項４０記載の方法において、前記第二のトレンチを充
    填し、平らに均すステップ（ｈ）が、前記第二のトレンチをパリレン、ホトレジ
    スト、ワックス、二酸化シリコンからなるリストの中から選択した犠牲材料で充
    填するステップを含む方法。
  59. 【請求項５９】 請求項４０記載の方法において、前記第三の絶縁層蒸着ス
    テップ（ｉ）が、無機絶縁材料を蒸着するステップを含む方法。
  60. 【請求項６０】 請求項４０記載の方法において、前記第三の絶縁層を蒸着
    するステップ（ｉ）が、ガラス、ガラス・セラミック、石英、酸化アルミニウム
    、サファイヤ、酸化シリコン、窒化シリコン、チタン酸バリウム・ストロンチウ
    ム、酸化チタン、酸化サマリウム、酸化イットリウム、酸化タンタル、酸化バリ
    ウム・チタン、酸化バリウム・タンタル、酸化鉛チタン、酸化ストロンチウム・
    チタン、酸化ストロンチウム（ジルコニウム、チタン）、窒化アルミニウム、ポ
    リイミド、パリレンまたはこれらの混合物および組合せからなるリストの中から
    選択した絶縁材料蒸着ステップを含む方法。
  61. 【請求項６１】 請求項４０記載の方法において、前記第三の絶縁層蒸着ス
    テップ（ｉ）が２と等しいか、または２より大きい誘電率を持つ絶縁材料を蒸着
    するステップを含む方法。
  62. 【請求項６２】 請求項４０記載の方法において、前記アクセス孔部を形成
    するステップ（ｊ）が、前記第三の絶縁層を貫通して少なくとも前記犠牲材料に
    達する反応性イオンエッチングを含む方法。
  63. 【請求項６３】 請求項４０記載の方法において、前記犠牲材料を除去する
    ステップ（ｌ）が、前記アクセス孔部を貫通する酸素プラズマ・エッチングを含
    む方法。
  64. 【請求項６４】 請求項４０記載の方法において、前記犠牲材料を除去する
    ステップ（ｌ）が、溶媒で前記犠牲材料を溶かすステップを含む方法。
  65. 【請求項６５】 請求項４０記載の方法において、前記犠牲材料を除去する
    ステップ（ｌ）が、前記アクセス孔部を貫通して湿式化学エッチングを含む方法
    。
  66. 【請求項６６】 請求項４０記載の方法において、前記真空環境を供給する
    ステップ（ｍ）が、約１トルより低いか、または等しい真空圧を供給するステッ
    プを含む方法。
  67. 【請求項６７】 請求項４０記載の方法において、前記蒸着および密封を行
    うステップ（ｎ）が、 ｏ）頂部ゲートを蒸着し、パターン形成するステップと、 ｐ）導電性ソース接点を蒸着し、パターン形成するステップと、 ｑ）底部ゲート接点を蒸着し、パターン形成するステップと、 ｒ）導電性ドレーンを蒸着し、パターン形成するステップと、 ｓ）前記真空チャネル領域を密封するステップとを含む方法。
  68. 【請求項６８】 請求項４０記載の方法において、前記蒸着および密封を行
    うステップ（ｎ）が、 ｔ）前記ソース層の放出チップから横方向に間隔を前記導電性ドレーンを蒸着
    するステップを含む方法。
  69. 【請求項６９】 請求項４０記載の方法において、さらに、前記デバイス上
    に、不動態層を蒸着するステップを含む方法。
  70. 【請求項７０】 請求項４０記載の方法において、さらに、ブァイア開口部
    を形成し、ターミナル冶金を蒸着し、パターン形成するステップを含む方法。
  71. 【請求項７１】 超高周波真空ダイオード・デバイスの製造方法であって、 ａ）絶縁基板を供給するステップと、 ｂ）前記基板に平行に横形電界エミッタを蒸着することによって、ソースを形
    成するステップと、 ｃ）前記ソースの前記横形電界エミッタ上に放出チップを形成するステップと
    、 ｄ）電子を受け取るために、前記横形電界エミッタの前記放出チップから横方
    向に間隔をおいて設置されている導電性ドレーンを形成するステップと、 ｅ）少なくとも前記横形電界エミッタの前記放出チップと真空チャネル領域用
    の前記ドレーンとの間に第一の開口部を形成するステップと、 ｆ）密封真空チャネル・チャンバを形成するために、前記第一の開口部をほぼ
    カバーするステップと、 ｇ）前記第一の開口部を真空にするステップと、 ｈ）前記真空チャネル・チャンバを密封するステップとを含む方法。
  72. 【請求項７２】 請求項７１記載の方法において、絶縁材料を供給するステ
    ップ（ａ）が、任意のレベルの導電性または半導電性を持つベース基板を供給し
    、前記ベース基板上に絶縁層を蒸着することにより実行される方法。
  73. 【請求項７３】 超高周波真空ダイオード・デバイスの製造方法であって、 ａ）絶縁基板を供給するステップと、 ｂ）前記絶縁基板上に第一の絶縁層を蒸着するステップと、 ｃ）前記基板に平行にソース層を形成するために、第一の導電性層を蒸着し、
    平らに均すステップと、 ｄ）蒸着ソース層の上に第二の絶縁層を蒸着するステップと、 ｅ）前記ソース層の放出チップを形成しながら、真空チャネル領域用のトレン
    チを形成し、それにより、横形電界エミッタ・ソースの形成を完了するステップ
    と、 ｆ）前記トレンチを犠牲材料で充填し、平らに均すステップと、 ｇ）前記犠牲材料の上を延びる第三の絶縁層を蒸着するステップと、 ｈ）前記第三の絶縁層を貫通して前記犠牲材料に達するアクセス孔部を形成す
    るステップと、 ｉ）ソース・ブァイア用の開口部を形成するステップと、 ｊ）前記アクセス孔部を通して前記犠牲材料を除去するステップと、 ｋ）真空環境を供給するステップと、 ｌ）前記真空チャネル領域を密封しながら、導電性ソース接点、および導電性
    ドレーンを蒸着し、パターン形成するステップとを含む方法。
  74. 【請求項７４】 請求項７３の方法により作られた真空電界効果デバイス。
  75. 【請求項７５】 請求項７３記載の方法において、絶縁基板を供給するステ
    ップ（ａ）が、任意のレベルの導電性または半導電性を持つベース基板を供給し
    、前記ベース基板上に絶縁層を蒸着することにより実行される方法。
JP2001512614A 1999-07-26 2000-07-25 真空電界効果デバイスおよびその製造方法 Pending JP2003505844A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US14557099P 1999-07-26 1999-07-26
US60/145,570 1999-07-26
US47778899A 1999-12-31 1999-12-31
US47698499A 1999-12-31 1999-12-31
US09/477,788 1999-12-31
US09/476,984 1999-12-31
PCT/US2000/020230 WO2001008193A1 (en) 1999-07-26 2000-07-25 Vacuum field-effect device and fabrication process therefor

Publications (1)

Publication Number Publication Date
JP2003505844A true JP2003505844A (ja) 2003-02-12

Family

ID=27386281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001512614A Pending JP2003505844A (ja) 1999-07-26 2000-07-25 真空電界効果デバイスおよびその製造方法

Country Status (6)

Country Link
EP (1) EP1116256A1 (ja)
JP (1) JP2003505844A (ja)
KR (1) KR20010075312A (ja)
CN (1) CN1327610A (ja)
CA (1) CA2345629A1 (ja)
WO (1) WO2001008193A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014527720A (ja) * 2011-08-16 2014-10-16 エレツ ハラーミ 電界効果トランジスタの非接触制御のためのシステム
CN104143513A (zh) * 2013-05-09 2014-11-12 中芯国际集成电路制造(上海)有限公司 纳米真空场效应电子管及其形成方法
WO2016182080A1 (ja) * 2015-05-14 2016-11-17 国立大学法人山口大学 真空チャネルトランジスタおよびその製造方法
JP2022046349A (ja) * 2020-09-10 2022-03-23 善文 安藤 真空チャネル電界効果トランジスタ、その製造方法及び半導体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MXPA03011487A (es) 2001-06-14 2004-03-18 Hyperion Cataysis Internationa Dispositivos de emision de campo utilizando nanotubos de carbono modificado.
WO2002103737A2 (en) 2001-06-14 2002-12-27 Hyperion Catalysis International, Inc. Field emission devices using ion bombarded carbon nanotubes
US7341498B2 (en) 2001-06-14 2008-03-11 Hyperion Catalysis International, Inc. Method of irradiating field emission cathode having nanotubes
JP2003308798A (ja) * 2002-04-17 2003-10-31 Toshiba Corp 画像表示装置および画像表示装置の製造方法
CN101086940B (zh) * 2006-06-09 2011-06-22 清华大学 场发射阴极装置的制造方法
KR100880562B1 (ko) 2007-07-09 2009-01-30 (주)제이디에이테크놀로지 진공 채널 트랜지스터 및 전계 방출형 평판 표시 장치
WO2012177900A1 (en) 2011-06-22 2012-12-27 Research Triangle Institute, International Bipolar microelectronic device
ITMI20130897A1 (it) * 2013-05-31 2014-12-01 St Microelectronics Srl Dispositivo microelettronico a vuoto integrato e relativo metodo di fabbricazione.
CN204905205U (zh) 2014-03-31 2015-12-23 意法半导体股份有限公司 集成真空微电子结构
CN106571367A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 真空管闪存结构及其制造方法
ES2868723T3 (es) 2016-04-06 2021-10-21 Amcor Rigid Plastics Usa Llc Preforma multicapa y recipiente
CN107346720B (zh) * 2016-05-04 2020-09-01 中国科学院苏州纳米技术与纳米仿生研究所 场发射器件及其制作方法
CN108242466B (zh) * 2016-12-26 2020-09-01 中国科学院苏州纳米技术与纳米仿生研究所 场发射器件及其制作方法
WO2017190511A1 (zh) * 2016-05-04 2017-11-09 中国科学院苏州纳米技术与纳米仿生研究所 场发射器件及其制作方法
RU2703292C1 (ru) * 2019-03-26 2019-10-16 Акционерное общество "Научно-производственное предприятие "Алмаз" (АО "НПП "Алмаз") Способ изготовления катодно-сеточного узла с углеродными автоэмиттерами
CN110246889B (zh) * 2019-05-10 2021-05-28 西安交通大学 一种双栅型真空场发射三极管结构及其制作方法
CN110767519B (zh) * 2019-10-21 2022-03-04 中国电子科技集团公司第十二研究所 一种场发射电子源结构及其形成方法、电子源、微波管
CN111613662B (zh) * 2020-05-27 2021-06-11 东北大学 偏压诱导共线反铁磁材料产生自旋极化电流的调控方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2635913B1 (fr) * 1988-08-31 1990-11-09 Saint Louis Inst Diode a emission de champ
JPH0340332A (ja) * 1989-07-07 1991-02-21 Matsushita Electric Ind Co Ltd 電界放出型スウィチング素子およびその製造方法
JP2574500B2 (ja) * 1990-03-01 1997-01-22 松下電器産業株式会社 プレーナ型冷陰極の製造方法
DE4010909A1 (de) * 1990-04-04 1991-10-10 Siemens Ag Diode
US5289086A (en) * 1992-05-04 1994-02-22 Motorola, Inc. Electron device employing a diamond film electron source
US5534743A (en) * 1993-03-11 1996-07-09 Fed Corporation Field emission display devices, and field emission electron beam source and isolation structure components therefor
US5445550A (en) * 1993-12-22 1995-08-29 Xie; Chenggang Lateral field emitter device and method of manufacturing same
US5442193A (en) * 1994-02-22 1995-08-15 Motorola Microelectronic field emission device with breakdown inhibiting insulated gate electrode
US5629580A (en) * 1994-10-28 1997-05-13 International Business Machines Corporation Lateral field emission devices for display elements and methods of fabrication
US5644188A (en) * 1995-05-08 1997-07-01 Advanced Vision Technologies, Inc. Field emission display cell structure
AU5727496A (en) * 1995-05-08 1996-11-29 Advanced Vision Technologies, Inc. Field emission display cell structure and fabrication proces s
US5604399A (en) * 1995-06-06 1997-02-18 International Business Machines Corporation Optimal gate control design and fabrication method for lateral field emission devices
WO1996042113A1 (en) * 1995-06-13 1996-12-27 Advanced Vision Technologies, Inc. Laminar composite lateral field-emission cathode and fabrication process
WO1997002586A1 (en) * 1995-07-05 1997-01-23 Advanced Vision Technologies, Inc. Direct electron injection field-emission display device and fabrication process
AU6850496A (en) * 1995-09-06 1997-03-27 Advanced Vision Technologies, Inc. High-frequency field-emission device and fabrication process
AU2661399A (en) * 1998-02-09 1999-08-23 Advanced Vision Technologies, Inc. Confined electron field emission device and fabrication process
JP3936841B2 (ja) * 1998-03-21 2007-06-27 コリア アドバンスト インスティテュート オブ サイエンス アンド テクノロジー 平面電界放出型ディスプレイ
CN1202576C (zh) * 1998-03-25 2005-05-18 韩国科学技术院 真空场效应晶体管

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014527720A (ja) * 2011-08-16 2014-10-16 エレツ ハラーミ 電界効果トランジスタの非接触制御のためのシステム
CN104143513A (zh) * 2013-05-09 2014-11-12 中芯国际集成电路制造(上海)有限公司 纳米真空场效应电子管及其形成方法
WO2016182080A1 (ja) * 2015-05-14 2016-11-17 国立大学法人山口大学 真空チャネルトランジスタおよびその製造方法
JPWO2016182080A1 (ja) * 2015-05-14 2018-03-08 国立大学法人山口大学 真空チャネルトランジスタおよびその製造方法
JP2022046349A (ja) * 2020-09-10 2022-03-23 善文 安藤 真空チャネル電界効果トランジスタ、その製造方法及び半導体装置
US11476074B2 (en) 2020-09-10 2022-10-18 Yoshiyuki Ando Vacuum channel field effect transistor, producing method thereof, and semiconductor device

Also Published As

Publication number Publication date
KR20010075312A (ko) 2001-08-09
EP1116256A1 (en) 2001-07-18
WO2001008193A1 (en) 2001-02-01
CN1327610A (zh) 2001-12-19
CA2345629A1 (en) 2001-02-01

Similar Documents

Publication Publication Date Title
JP2003505844A (ja) 真空電界効果デバイスおよびその製造方法
US6568979B2 (en) Method of manufacturing a low gate current field emitter cell and array with vertical thin-film-edge emitter
US6740910B2 (en) Field-effect transistor, circuit configuration and method of fabricating a field-effect transistor
US5666019A (en) High-frequency field-emission device
US5312777A (en) Fabrication methods for bidirectional field emission devices and storage structures
US8115187B2 (en) Triodes using nanofabric articles and methods of making the same
US5374868A (en) Method for formation of a trench accessible cold-cathode field emission device
US8803130B2 (en) Graphene transistors with self-aligned gates
US6590322B2 (en) Low gate current field emitter cell and array with vertical thin-film-edge emitter
US5793155A (en) Microelectronic vacuum triode structure and method of fabrication
WO2005106927A2 (en) Hot electron transistor
US5181874A (en) Method of making microelectronic field emission device with air bridge anode
US20040119127A1 (en) Active electronic device and electronic apparatus
US5136205A (en) Microelectronic field emission device with air bridge anode
CN101971285B (zh) 高频三极管型场致发射器件及其制造方法
US5628663A (en) Fabrication process for high-frequency field-emission device
JP3266503B2 (ja) 側面電界放出素子のための最適ゲート制御設計及び製作方法
US20060192494A1 (en) In-situ sealed carbon nanotube vacuum device
JP2002157961A (ja) オンチップ真空管デバイスおよびその製造方法
JPH0878669A (ja) 半導体装置および半導体装置の製造方法
US7432521B2 (en) Logical operation element field emission emitter and logical operation circuit
US20030080672A1 (en) Organic field emission device
JPH0567426A (ja) 電界放出型電子源
WO1997009733A1 (en) High-frequency field-emission device and fabrication process
JP2760452B2 (ja) 固体素子