JP2002157961A - オンチップ真空管デバイスおよびその製造方法 - Google Patents
オンチップ真空管デバイスおよびその製造方法Info
- Publication number
- JP2002157961A JP2002157961A JP2001260534A JP2001260534A JP2002157961A JP 2002157961 A JP2002157961 A JP 2002157961A JP 2001260534 A JP2001260534 A JP 2001260534A JP 2001260534 A JP2001260534 A JP 2001260534A JP 2002157961 A JP2002157961 A JP 2002157961A
- Authority
- JP
- Japan
- Prior art keywords
- grid
- cathode
- device substrate
- forming
- flexures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J23/00—Details of transit-time tubes of the types covered by group H01J25/00
- H01J23/16—Circuit elements, having distributed capacitance and inductance, structurally associated with the tube and interacting with the discharge
- H01J23/165—Manufacturing processes or apparatus therefore
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J21/00—Vacuum tubes
- H01J21/02—Tubes with a single discharge path
- H01J21/06—Tubes with a single discharge path having electrostatic control means only
- H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
- H01J21/105—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J25/00—Transit-time tubes, e.g. klystrons, travelling-wave tubes, magnetrons
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2209/00—Apparatus and processes for manufacture of discharge tubes
- H01J2209/18—Assembling together the component parts of the discharge tube
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Micromachines (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 現在の技術で通常可能である以上に、より小
形で、大きさ、スペース、対称および他のパラメータを
よりよく制御することができるデバイスを提供する。 【解決手段】 デバイス基板１０は、カソード電極１
２、グリッド１４およびアノード１６を備える。これら
の各部材は、１つまたはそれ以上の撓み部材１３、１
５、１７によりデバイス基板に取り付けられる。カソー
ド電極面が露出し、一方、デバイス上の他の構成部材が
カバーされるように、マスク２０がデバイス基板の一部
上に設置され、電子エミッタ３０が露出カソード電極面
上に形成される。その後で、マスクが除去され、それら
の面が相互にほぼ平行になり、デバイス基板面に対して
ほぼ垂直になるように、その撓み部材を中心にして、カ
ソード、グリッドおよびアノードが移動する。
形で、大きさ、スペース、対称および他のパラメータを
よりよく制御することができるデバイスを提供する。 【解決手段】 デバイス基板１０は、カソード電極１
２、グリッド１４およびアノード１６を備える。これら
の各部材は、１つまたはそれ以上の撓み部材１３、１
５、１７によりデバイス基板に取り付けられる。カソー
ド電極面が露出し、一方、デバイス上の他の構成部材が
カバーされるように、マスク２０がデバイス基板の一部
上に設置され、電子エミッタ３０が露出カソード電極面
上に形成される。その後で、マスクが除去され、それら
の面が相互にほぼ平行になり、デバイス基板面に対して
ほぼ垂直になるように、その撓み部材を中心にして、カ
ソード、グリッドおよびアノードが移動する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波真空管
デバイスに関する。
デバイスに関する。
【０００２】
【従来の技術】電力アンプのようなマイクロ波真空管デ
バイスは、電気通信、レーダ、電子戦争、ナビゲーショ
ン・システムのような多くの近代マイクロ波システムに
とって必要不可欠なものである。半導体マイクロ波アン
プを使用することができるが、これらのアンプは、通
常、大部分のマイクロ波システムに必要な電力能力を持
っていない。対照的に、マイクロ波真空管アンプは、次
数の大きさのより高いマイクロ波電力を供給することが
できる。真空管デバイスのより高い電力レベルは、電子
が固体半導体材料内でよりも、遥かに少ないエネルギー
で、真空内を遥かに速い測度で運動することができるか
らである。電子の速度がより高速であるので、同じ遷移
時間で、より大きな構造体を使用することができる。よ
り大きな構造体を使用することができるので、効率的な
動作のために、多くの場合に必要となるより大きな電力
を得ることができる。
バイスは、電気通信、レーダ、電子戦争、ナビゲーショ
ン・システムのような多くの近代マイクロ波システムに
とって必要不可欠なものである。半導体マイクロ波アン
プを使用することができるが、これらのアンプは、通
常、大部分のマイクロ波システムに必要な電力能力を持
っていない。対照的に、マイクロ波真空管アンプは、次
数の大きさのより高いマイクロ波電力を供給することが
できる。真空管デバイスのより高い電力レベルは、電子
が固体半導体材料内でよりも、遥かに少ないエネルギー
で、真空内を遥かに速い測度で運動することができるか
らである。電子の速度がより高速であるので、同じ遷移
時間で、より大きな構造体を使用することができる。よ
り大きな構造体を使用することができるので、効率的な
動作のために、多くの場合に必要となるより大きな電力
を得ることができる。
【０００３】マイクロ波真空管デバイスは、通常、電子
ビームが、入力信号と相互作用をするある領域内に電子
ビームを導入し、それにより変調されたビームから出力
信号を取り出すことにより動作する。例えば、１９８６
年、アーテック・ハウス社出版の、Ａ．Ｓ．ギルモア・
ジュニア著のマイクロ波真空管、１９１〜３１３ページ
参照。マイクロ波真空管デバイスには、グリッドを持つ
真空管（例えば、三極管、四極管、五極管およびクライ
ストロード）、クライストロン、進行波管、交差電磁界
アンプ、およびジャイロトロンを含む。これらすべての
デバイスは、カソード構造体、相互作用構造体および出
力構造体という基本的構成部材を含む。（グリッドは、
通常、電力エミッタからの放射をスタートさせるため
に、カソード構造体で使用され、同様に、グリッドは、
必要な出力を得るために、電子放射を変調するために使
用することができる。本明細書においては、グリッドと
いう用語は、カソードからの電子放射を制御する任意の
構造体を意味し、グリッドは、例えば、複数の開孔部ま
たは１つの開口部を持つことができる。）
ビームが、入力信号と相互作用をするある領域内に電子
ビームを導入し、それにより変調されたビームから出力
信号を取り出すことにより動作する。例えば、１９８６
年、アーテック・ハウス社出版の、Ａ．Ｓ．ギルモア・
ジュニア著のマイクロ波真空管、１９１〜３１３ページ
参照。マイクロ波真空管デバイスには、グリッドを持つ
真空管（例えば、三極管、四極管、五極管およびクライ
ストロード）、クライストロン、進行波管、交差電磁界
アンプ、およびジャイロトロンを含む。これらすべての
デバイスは、カソード構造体、相互作用構造体および出
力構造体という基本的構成部材を含む。（グリッドは、
通常、電力エミッタからの放射をスタートさせるため
に、カソード構造体で使用され、同様に、グリッドは、
必要な出力を得るために、電子放射を変調するために使
用することができる。本明細書においては、グリッドと
いう用語は、カソードからの電子放射を制御する任意の
構造体を意味し、グリッドは、例えば、複数の開孔部ま
たは１つの開口部を持つことができる。）
【０００４】これらのデバイスは、通常、例えば、支持
構造体上に個々の素子を整合させ、固定することにより
個々の構成部材の機械的組立体として形成される。
構造体上に個々の素子を整合させ、固定することにより
個々の構成部材の機械的組立体として形成される。
【０００５】
【発明が解決しようとする課題】都合の悪いことに、こ
のような組立体は、効率的でなく、コスト・パフォーマ
ンスも悪く、必然的に、構造体においてある種の整合の
ズレや対称の狂いを引き起こす。これらの問題を解決す
るために、いくつかの試みが行われ、その結果、硬質な
構造体内で犠牲層が使用されるようになった。すなわ
ち、構造体は、デバイスの構成部材を露出させ、自由に
するために除去される複数の層または領域により、しっ
かりと構成される。例えば、米国特許第５，６３７，５
３９号およびＩ．ブロディおよびＣ．スピントの「（１
９９２年）のエレクトロニクスおよび電子物理学におけ
る進歩」８３巻掲載の「真空マイクロエレクトロニク
ス」を参照されたい。これらの硬質な構造体は、通常、
改良を反映しているが、整合の問題および寄生現象のよ
うな非常に困難な製造上の問題に遭遇する。それ故、製
造方法の改善が求められている。
のような組立体は、効率的でなく、コスト・パフォーマ
ンスも悪く、必然的に、構造体においてある種の整合の
ズレや対称の狂いを引き起こす。これらの問題を解決す
るために、いくつかの試みが行われ、その結果、硬質な
構造体内で犠牲層が使用されるようになった。すなわ
ち、構造体は、デバイスの構成部材を露出させ、自由に
するために除去される複数の層または領域により、しっ
かりと構成される。例えば、米国特許第５，６３７，５
３９号およびＩ．ブロディおよびＣ．スピントの「（１
９９２年）のエレクトロニクスおよび電子物理学におけ
る進歩」８３巻掲載の「真空マイクロエレクトロニク
ス」を参照されたい。これらの硬質な構造体は、通常、
改良を反映しているが、整合の問題および寄生現象のよ
うな非常に困難な製造上の問題に遭遇する。それ故、製
造方法の改善が求められている。
【０００６】マイクロ波真空管デバイスの放射源の改善
も求められている。通常の電子源は、バリウムまたは酸
化バリウムでコーティングされているか、または酸化ト
リウムと混合されたタングステンから作られる熱電子放
射カソードである。熱電子放射カソードは、例えば、１
平方センチメートル当り数アンペア程度の十分な熱電子
放射電流を発生するために、約１０００℃の温度に加熱
される。熱電子カソードを、このような高温に加熱しな
ければならないために、いくつかの問題が発生する。例
えば、このような加熱により、カソードの寿命が短くな
るし、ウォームアプによる遅延が起こるし、冷却を行う
ために大型の補助装置が必要になり、グリッドを備える
真空管内での高速変調との干渉が起こりがちになる。
も求められている。通常の電子源は、バリウムまたは酸
化バリウムでコーティングされているか、または酸化ト
リウムと混合されたタングステンから作られる熱電子放
射カソードである。熱電子放射カソードは、例えば、１
平方センチメートル当り数アンペア程度の十分な熱電子
放射電流を発生するために、約１０００℃の温度に加熱
される。熱電子カソードを、このような高温に加熱しな
ければならないために、いくつかの問題が発生する。例
えば、このような加熱により、カソードの寿命が短くな
るし、ウォームアプによる遅延が起こるし、冷却を行う
ために大型の補助装置が必要になり、グリッドを備える
真空管内での高速変調との干渉が起こりがちになる。
【０００７】魅力的なもう１つの方法は、適当な冷陰極
材料を使用することにより実行することができる、室温
での電界放射である。従来の冷陰極材料は、通常、ナノ
メートル単位の大きさの鋭い先端を持つ、（モリブデン
のような）金属、または（シリコンのような）半導体か
らできている、スピント・タイプのカソードで作られて
いる。（Ｉ．ブロディおよびＣ．スピントの上記文献を
参照されたい。）都合の悪いことに、これらの材料は、
有用な放射特性を持っていることが分かったが、放射に
必要な制御電圧は、その高い作業機能のために、（約１
００Ｖと）比較的高く、この高圧動作にために、エミッ
タ・チップによる損傷が増大し、同時に十分な電力密度
を供給しなければならない。さらに、製造が複雑で、コ
ストが高く、また、広い面積を横切って均等なチップを
製造するのは、複雑な作業でコストが高くつく。それ
故、スピント・カソードを内蔵する真空マイクロエレク
トロニクス・デバイスは、種々の欠点を持つ傾向があ
る。別の冷陰極材料としての炭素ナノチューブが、潜在
的に有用なエミッタ材料として最近登場した。ナノチュ
ーブの高いアスペクト比（＞１，０００）および小さな
曲率半径（〜１０ｎｍ）は、その高い機械的強度および
化学的安定性とともに、電子電界エミッタとして、特に
ナノチューブを魅力的なものにしている。
材料を使用することにより実行することができる、室温
での電界放射である。従来の冷陰極材料は、通常、ナノ
メートル単位の大きさの鋭い先端を持つ、（モリブデン
のような）金属、または（シリコンのような）半導体か
らできている、スピント・タイプのカソードで作られて
いる。（Ｉ．ブロディおよびＣ．スピントの上記文献を
参照されたい。）都合の悪いことに、これらの材料は、
有用な放射特性を持っていることが分かったが、放射に
必要な制御電圧は、その高い作業機能のために、（約１
００Ｖと）比較的高く、この高圧動作にために、エミッ
タ・チップによる損傷が増大し、同時に十分な電力密度
を供給しなければならない。さらに、製造が複雑で、コ
ストが高く、また、広い面積を横切って均等なチップを
製造するのは、複雑な作業でコストが高くつく。それ
故、スピント・カソードを内蔵する真空マイクロエレク
トロニクス・デバイスは、種々の欠点を持つ傾向があ
る。別の冷陰極材料としての炭素ナノチューブが、潜在
的に有用なエミッタ材料として最近登場した。ナノチュ
ーブの高いアスペクト比（＞１，０００）および小さな
曲率半径（〜１０ｎｍ）は、その高い機械的強度および
化学的安定性とともに、電子電界エミッタとして、特に
ナノチューブを魅力的なものにしている。
【０００８】これらの理由により、電流問題を回避する
改良形真空マイクロエレクトロニクス・デバイス設計、
特に、改良形冷陰極電子放射エミッタを内蔵する設計が
望ましい。
改良形真空マイクロエレクトロニクス・デバイス設計、
特に、改良形冷陰極電子放射エミッタを内蔵する設計が
望ましい。
【０００９】本発明は、マイクロ波真空管デバイス用の
一意の設計および製造プロセスに関する。本発明のプロ
セスは、現在の技術で通常可能である以上に、より小形
で、大きさ、スペース、対称および他のパラメータをよ
りよく制御することができる上記デバイスを提供する。
上記プロセスは、最終的なデバイスの素子および多数の
犠牲層を構成する多数の構造的な領域を持つ構造体を提
供する。
一意の設計および製造プロセスに関する。本発明のプロ
セスは、現在の技術で通常可能である以上に、より小形
で、大きさ、スペース、対称および他のパラメータをよ
りよく制御することができる上記デバイスを提供する。
上記プロセスは、最終的なデバイスの素子および多数の
犠牲層を構成する多数の構造的な領域を持つ構造体を提
供する。
【００１０】
【課題を解決するための手段】上記構造体に対しては、
解放ステップと呼ばれる犠牲領域を除去するためのエッ
チングのような処理が行われる。本発明の最も重要な特
徴は、１つまたはそれ以上の構造的領域が、上記解放が
行われた場合に、運動できるようにする撓み部材を持つ
ことである。より詳細に説明すると、これらの撓み部材
を含む構造的領域は、他のポップアップ設計の場合のよ
うに、それ自身正しい位置に移動するか、または別な方
法としては、例えば、撓み部材（通常は、ヒンジ機構）
を中心にして運動（通常は、回転運動）により正しい位
置に物理的に移動することができるようになる。この運
動により、デバイスの素子は、適当な構成になる。デバ
イスのすべての構成部材は、例えば、カソード構造体、
入力構造体、相互作用構造体、出力構造体、および／ま
たは収集構造体を含む上記撓み部材をもつことができ
る。それ故、デバイスのすべての構造体を上記撓み部材
により配置することができ、またはそこに、上記構造体
を持っている、または持っていない構造的領域のある種
の組合わせを設置することができる。
解放ステップと呼ばれる犠牲領域を除去するためのエッ
チングのような処理が行われる。本発明の最も重要な特
徴は、１つまたはそれ以上の構造的領域が、上記解放が
行われた場合に、運動できるようにする撓み部材を持つ
ことである。より詳細に説明すると、これらの撓み部材
を含む構造的領域は、他のポップアップ設計の場合のよ
うに、それ自身正しい位置に移動するか、または別な方
法としては、例えば、撓み部材（通常は、ヒンジ機構）
を中心にして運動（通常は、回転運動）により正しい位
置に物理的に移動することができるようになる。この運
動により、デバイスの素子は、適当な構成になる。デバ
イスのすべての構成部材は、例えば、カソード構造体、
入力構造体、相互作用構造体、出力構造体、および／ま
たは収集構造体を含む上記撓み部材をもつことができ
る。それ故、デバイスのすべての構造体を上記撓み部材
により配置することができ、またはそこに、上記構造体
を持っている、または持っていない構造的領域のある種
の組合わせを設置することができる。
【００１１】（撓み部材は、構造的領域の移動を、デバ
イス内において、その必要な構成にしたり、それを可能
にすることができる。ポップアップは、構造的領域が、
解放の際に、外部の力を加えなくても移動することを意
味する。ヒンジ機構は、例えば、外力を加えることによ
る回転のように、構成部材が移動することができる、例
えば、ヒンジのような１つまたはそれ以上の撓み部材を
示す。カソード構造体は、カソードおよび１つまたはそ
れ以上のグリッドを含む。入力構造体は、増幅されるマ
イクロ波信号が導入される場所である。（ある種の構成
の場合には、入力構造体は、カソード構造体のグリッド
である．）相互作用構造体は、電子ビームが増幅される
マイクロ波信号相互作用を行う場所である。出力構造体
は、増幅されたマイクロ波電力が除去される場所であ
る。収集構造体は、増幅されたマイクロ波電力が除去さ
れた後で、電子ビームが収集される場所である。）
イス内において、その必要な構成にしたり、それを可能
にすることができる。ポップアップは、構造的領域が、
解放の際に、外部の力を加えなくても移動することを意
味する。ヒンジ機構は、例えば、外力を加えることによ
る回転のように、構成部材が移動することができる、例
えば、ヒンジのような１つまたはそれ以上の撓み部材を
示す。カソード構造体は、カソードおよび１つまたはそ
れ以上のグリッドを含む。入力構造体は、増幅されるマ
イクロ波信号が導入される場所である。（ある種の構成
の場合には、入力構造体は、カソード構造体のグリッド
である．）相互作用構造体は、電子ビームが増幅される
マイクロ波信号相互作用を行う場所である。出力構造体
は、増幅されたマイクロ波電力が除去される場所であ
る。収集構造体は、増幅されたマイクロ波電力が除去さ
れた後で、電子ビームが収集される場所である。）
【００１２】図１Ａに示すある実施形態の場合には、解
放ステップは、カソード電極、グリッド、およびアノー
ドを備えるデバイス基板を供給する。各部材は、デバイ
ス基板とほぼ同一平面上にあり、例えば、ヒンジ機構の
ような撓み部材により、デバイス基板に取り付けられて
いる。カソード電極面が露出され、一方、デバイス基板
上の他の構成部材が覆われ、電子エミッタが露出したカ
ソード電極面上に形成されるように、マスクが、デバイ
ス基板の一部上に設置される。その後で、上記マスクが
除去され、カソード、グリッドおよびアノードが、撓み
部材を中心にして回転し、その結果、その面は相互にほ
ぼ平行になる。（マスクの除去作業は、基板からの完全
な除去、および取り付けたマスクを、デバイスから離し
て回転させる作業を含む。）
放ステップは、カソード電極、グリッド、およびアノー
ドを備えるデバイス基板を供給する。各部材は、デバイ
ス基板とほぼ同一平面上にあり、例えば、ヒンジ機構の
ような撓み部材により、デバイス基板に取り付けられて
いる。カソード電極面が露出され、一方、デバイス基板
上の他の構成部材が覆われ、電子エミッタが露出したカ
ソード電極面上に形成されるように、マスクが、デバイ
ス基板の一部上に設置される。その後で、上記マスクが
除去され、カソード、グリッドおよびアノードが、撓み
部材を中心にして回転し、その結果、その面は相互にほ
ぼ平行になる。（マスクの除去作業は、基板からの完全
な除去、および取り付けたマスクを、デバイスから離し
て回転させる作業を含む。）
【００１３】結果としてえられるデバイスは、従来の技
術では、通常、達成できないレベルのものである。例え
ば、従来のグリッドを備える真空管の場合には、カソー
ド電極およびグリッドは、通常、１０７μｍ２以上の面
積を持ち、一方、本発明の場合には、１０２〜１０６μ
ｍ２の表面を持つカソード電極およびグリッドを形成す
ることができる。同様に、通常は５０μｍ以下であるの
に、本発明の場合には、例えば、３μｍのように極度に
短いカソード−グリッド間隔を達成することができる。
一方、電流デバイスは、通常、５０μｍより長い間隔を
もつ。この大きさのデバイスは、無線基地局のようなマ
イクロ波真空管の通常の用途に役に立つばかりでなく、
無線ハンドセットのようなもっと小型の用途の場合にも
役に立つ。上記実施形態の場合には、特定のアノード構
成となっているが、本発明の形成技術は、三極管、四極
管、五極管、およびクライストロードおよび種々のカソ
ード構造体、入力構造体、相互作用構造体、出力構造
体、および収集構造体を含む種々様々なグリッドを備え
るマイクロ波真空管タイプに適用することができる。ま
た、１つの基板上に多数のデバイスを同時に形成するこ
ともできるし、マイクロ波集積回路を供給するために、
上記デバイスの一部を相互に接続することもできる。
術では、通常、達成できないレベルのものである。例え
ば、従来のグリッドを備える真空管の場合には、カソー
ド電極およびグリッドは、通常、１０７μｍ２以上の面
積を持ち、一方、本発明の場合には、１０２〜１０６μ
ｍ２の表面を持つカソード電極およびグリッドを形成す
ることができる。同様に、通常は５０μｍ以下であるの
に、本発明の場合には、例えば、３μｍのように極度に
短いカソード−グリッド間隔を達成することができる。
一方、電流デバイスは、通常、５０μｍより長い間隔を
もつ。この大きさのデバイスは、無線基地局のようなマ
イクロ波真空管の通常の用途に役に立つばかりでなく、
無線ハンドセットのようなもっと小型の用途の場合にも
役に立つ。上記実施形態の場合には、特定のアノード構
成となっているが、本発明の形成技術は、三極管、四極
管、五極管、およびクライストロードおよび種々のカソ
ード構造体、入力構造体、相互作用構造体、出力構造
体、および収集構造体を含む種々様々なグリッドを備え
るマイクロ波真空管タイプに適用することができる。ま
た、１つの基板上に多数のデバイスを同時に形成するこ
ともできるし、マイクロ波集積回路を供給するために、
上記デバイスの一部を相互に接続することもできる。
【００１４】
【発明の実施の形態】ある実施形態の場合には、グリッ
ドを備えるマイクロ波真空管は、下記のように形成され
る。製造の際に使用される原理は、種々のミクロ電気機
械的システム（ＭＥＭＳ）に適用することができる原理
である。詳細な製造情報は、例えば、ＭＵＭＰＳ（多重
ユーザＭＥＭＳプロセス）設計ハンドブック、ノースカ
ロライナ州リサーチ・トライアングル・パーク、クロノ
ス・マイクロシステムズ社から入手可能な汎用ミクロ機
械加工用の市販プログラムから入手することができる。
ドを備えるマイクロ波真空管は、下記のように形成され
る。製造の際に使用される原理は、種々のミクロ電気機
械的システム（ＭＥＭＳ）に適用することができる原理
である。詳細な製造情報は、例えば、ＭＵＭＰＳ（多重
ユーザＭＥＭＳプロセス）設計ハンドブック、ノースカ
ロライナ州リサーチ・トライアングル・パーク、クロノ
ス・マイクロシステムズ社から入手可能な汎用ミクロ機
械加工用の市販プログラムから入手することができる。
【００１５】最初の基板としては、比抵抗が１〜２オー
ム−センチメートルの、直径１００ミリのｎ型の（１０
０）指向シリコン・ウェーハが使用される。上記ウェー
ハの表面は、ドーパント源としてＰＯＣｌを使用して、
標準的炉内で、燐で高い濃度にドーピングされる。ドー
パントは、表面上の静電デバイスから基板への電荷の移
動を少なくするか、防止するのに役立つ。
ム−センチメートルの、直径１００ミリのｎ型の（１０
０）指向シリコン・ウェーハが使用される。上記ウェー
ハの表面は、ドーパント源としてＰＯＣｌを使用して、
標準的炉内で、燐で高い濃度にドーピングされる。ドー
パントは、表面上の静電デバイスから基板への電荷の移
動を少なくするか、防止するのに役立つ。
【００１６】次に、絶縁層として、ウェーハ上に６００
ｎｍの、低応力ＬＰＣＶＤ（低圧化学蒸着）窒化シリコ
ン層が蒸着される。このプロセスの後で、５００ｎｍの
ＬＰＣＶＤポリシリコン・フィルム−Ｐｏｌｙ０の蒸着
が行われる。（また、そのより高い熱伝導性のために、
高い熱効率を供給する単結晶シリコンを使用することも
できる。）その後で、Ｐｏｌｙ０は、例えば、ウェーハ
をホトレジストでコーティングし、適当なマスクを使用
してホトレジストを露出し、パターンを形成するため
に、露出したホトレジストを現像し、ＲＩＥ（反応性イ
オン・エッチング）システムを使用して、下に位置する
層内に上記パターンをエッチングする、従来のホトリソ
グラフィによりパターン化される。
ｎｍの、低応力ＬＰＣＶＤ（低圧化学蒸着）窒化シリコ
ン層が蒸着される。このプロセスの後で、５００ｎｍの
ＬＰＣＶＤポリシリコン・フィルム−Ｐｏｌｙ０の蒸着
が行われる。（また、そのより高い熱伝導性のために、
高い熱効率を供給する単結晶シリコンを使用することも
できる。）その後で、Ｐｏｌｙ０は、例えば、ウェーハ
をホトレジストでコーティングし、適当なマスクを使用
してホトレジストを露出し、パターンを形成するため
に、露出したホトレジストを現像し、ＲＩＥ（反応性イ
オン・エッチング）システムを使用して、下に位置する
層内に上記パターンをエッチングする、従来のホトリソ
グラフィによりパターン化される。
【００１７】その後で、２．０μｍのホスホシリケート
・ガラス（ＰＳＧ）犠牲層が、ＬＰＣＶＤにより蒸着さ
れ、アルゴン中で、１時間の間１０５０℃で焼きなまさ
れる。（犠牲層という用語は、その層が最終デバイス構
造体の一部とはならないで、必要なミクロ機械構造体を
残すために除去されることを意味する。ＰＳＧ以外の材
料も使用することができる。）第１の酸化物と呼ばれ
る、ＰＳＧのこの層はポリシリコンの第１の機械的層を
自由にするために、このプロセスの終わりに除去され
る。犠牲層は、例えば、当業者がディンプル・マスクと
呼ぶマスクにより、ホトリソグラフィでパターン形成さ
れ、その後で、ＲＩＥにより犠牲ＰＳＧ層に転写され
る。ディンプルの通常の深さは７５０ｎｍである。
・ガラス（ＰＳＧ）犠牲層が、ＬＰＣＶＤにより蒸着さ
れ、アルゴン中で、１時間の間１０５０℃で焼きなまさ
れる。（犠牲層という用語は、その層が最終デバイス構
造体の一部とはならないで、必要なミクロ機械構造体を
残すために除去されることを意味する。ＰＳＧ以外の材
料も使用することができる。）第１の酸化物と呼ばれ
る、ＰＳＧのこの層はポリシリコンの第１の機械的層を
自由にするために、このプロセスの終わりに除去され
る。犠牲層は、例えば、当業者がディンプル・マスクと
呼ぶマスクにより、ホトリソグラフィでパターン形成さ
れ、その後で、ＲＩＥにより犠牲ＰＳＧ層に転写され
る。ディンプルの通常の深さは７５０ｎｍである。
【００１８】その後で、ウェーハは、第３のマスク層−
ＡＮＣＨＯＲ１により、ホトリソグラフィを使用してパ
ターン形成される。第１の構造層により充填されるアン
カー孔部を形成するために、ＡＮＣＨＯＲ１をエッチン
グした後で、ポリシリコン（Ｐｏｌｙ１）の第１の構造
層が、２．０μｍの厚さに蒸着され、アンカー孔部が充
填される。ＰＳＧの２００ｎｍの層が、ポリシリコン上
に蒸着され、ウェーハが、１時間の間１０５０℃で焼き
なまされる。焼きなましにより、ポリシリコンは、その
上下に位置するＰＳＧ層から燐によりドーピングされ
る。焼きなましは、また、ポリ１層内の正味の応力を有
意に軽減する働きをする。Ｐｏｌｙ１（およびそのＰＳ
Ｇマスク層）は、第１の構造層ＰＯＬＹ１を形成するよ
うに設計されたマスクを使用して、ホトリソグラフィに
よりパターン形成される。ＰＳＧ層は、以降のポリシリ
コン・エッチングのためのハードマスクを作成するため
にエッチングされる。ハードマスクは、ホトレジストと
比較すると、ポリシリコン・エッチング薬剤に対する抵
抗力が強く、ポリシリコンへのパターンの転写を確実に
よりよく行う。ポリシリコンをエッチングした後で、ホ
トレジストが除去され、残りの酸化物のハードマスク
は、ＲＩＥにより除去される。
ＡＮＣＨＯＲ１により、ホトリソグラフィを使用してパ
ターン形成される。第１の構造層により充填されるアン
カー孔部を形成するために、ＡＮＣＨＯＲ１をエッチン
グした後で、ポリシリコン（Ｐｏｌｙ１）の第１の構造
層が、２．０μｍの厚さに蒸着され、アンカー孔部が充
填される。ＰＳＧの２００ｎｍの層が、ポリシリコン上
に蒸着され、ウェーハが、１時間の間１０５０℃で焼き
なまされる。焼きなましにより、ポリシリコンは、その
上下に位置するＰＳＧ層から燐によりドーピングされ
る。焼きなましは、また、ポリ１層内の正味の応力を有
意に軽減する働きをする。Ｐｏｌｙ１（およびそのＰＳ
Ｇマスク層）は、第１の構造層ＰＯＬＹ１を形成するよ
うに設計されたマスクを使用して、ホトリソグラフィに
よりパターン形成される。ＰＳＧ層は、以降のポリシリ
コン・エッチングのためのハードマスクを作成するため
にエッチングされる。ハードマスクは、ホトレジストと
比較すると、ポリシリコン・エッチング薬剤に対する抵
抗力が強く、ポリシリコンへのパターンの転写を確実に
よりよく行う。ポリシリコンをエッチングした後で、ホ
トレジストが除去され、残りの酸化物のハードマスク
は、ＲＩＥにより除去される。
【００１９】Ｐｏｌｙ１がエッチングされた後で、第２
のＰＳＧ層（第２の酸化物）が蒸着され、焼きなまされ
る。第２の酸化物は、異なる対象を持つ２つの異なるエ
ッチング・マスクを使用してパターン形成される。ＰＯ
ＬＹ１＿ＰＯＬＹ２＿バイア・レベルは、Ｐｏｌｙ１層
に達する、第２の酸化物内にエッチング孔部を供給す
る。そうすることにより、Ｐｏｌｙ１層とＰｏｌｙ２層
との間に機械的および電気的接続が行われる。ＰＯＬＹ
１＿ＰＯＬＹ２＿バイア層は、ホトリソグラフィにより
パターン形成され、ＲＩＥによりエッチングされる。一
回のステップで、第１の酸化物および第２の酸化物の両
方をエッチングするために、ＡＮＣＨＯＲ２レベルが供
給され、それにより、別々にエッチングされた場合の孔
部の間に起こる、すべての整合のズレがなくなる。もっ
と重要なことは、ＡＮＣＨＯＲ２のエッチングを行うこ
とにより、Ｐｏｌｙ１構造体の固定とは関係のない第１
の酸化物内に切れ目を入れる必要がなくなることであ
る。ＡＮＣＨＯＲ２層は、ホトリソグラフィによりパタ
ーン形成され、ＰＯＬＹ１＿ＰＯＬＹ２＿バイアの場合
と同じ方法で、ＲＩＥによりエッチングされる。
のＰＳＧ層（第２の酸化物）が蒸着され、焼きなまされ
る。第２の酸化物は、異なる対象を持つ２つの異なるエ
ッチング・マスクを使用してパターン形成される。ＰＯ
ＬＹ１＿ＰＯＬＹ２＿バイア・レベルは、Ｐｏｌｙ１層
に達する、第２の酸化物内にエッチング孔部を供給す
る。そうすることにより、Ｐｏｌｙ１層とＰｏｌｙ２層
との間に機械的および電気的接続が行われる。ＰＯＬＹ
１＿ＰＯＬＹ２＿バイア層は、ホトリソグラフィにより
パターン形成され、ＲＩＥによりエッチングされる。一
回のステップで、第１の酸化物および第２の酸化物の両
方をエッチングするために、ＡＮＣＨＯＲ２レベルが供
給され、それにより、別々にエッチングされた場合の孔
部の間に起こる、すべての整合のズレがなくなる。もっ
と重要なことは、ＡＮＣＨＯＲ２のエッチングを行うこ
とにより、Ｐｏｌｙ１構造体の固定とは関係のない第１
の酸化物内に切れ目を入れる必要がなくなることであ
る。ＡＮＣＨＯＲ２層は、ホトリソグラフィによりパタ
ーン形成され、ＰＯＬＹ１＿ＰＯＬＹ２＿バイアの場合
と同じ方法で、ＲＩＥによりエッチングされる。
【００２０】その後で、第２の構造層であるＰｏｌｙ２
が、（１．５μｍの厚さに）蒸着され、続いて２００ｎ
ｍのＰＳＧが蒸着される。Ｐｏｌｙ１の場合のように、
薄いＰＳＧ層は、Ｐｏｌｙ２に対してエッチング・マス
クおよびドーパント源の両方の働きをする。ポリシリコ
ンをドーピングし、残留フィルム応力を低減するため
に、ウェーハは、１０５０℃で１時間の間焼きなましさ
れる。Ｐｏｌｙ２層は、第７のマスク（ＰＯＬＹ２）を
使用して、ホトリソグラフィによりパターン形成され、
ＰＳＧ層およびポリシリコン層は、Ｐｏｌｙ１の場合と
同じ処理条件の下で、ＲＩＥによりエッチングされる。
その後で、ホトレジストが除去され、マスク酸化物が除
去される。
が、（１．５μｍの厚さに）蒸着され、続いて２００ｎ
ｍのＰＳＧが蒸着される。Ｐｏｌｙ１の場合のように、
薄いＰＳＧ層は、Ｐｏｌｙ２に対してエッチング・マス
クおよびドーパント源の両方の働きをする。ポリシリコ
ンをドーピングし、残留フィルム応力を低減するため
に、ウェーハは、１０５０℃で１時間の間焼きなましさ
れる。Ｐｏｌｙ２層は、第７のマスク（ＰＯＬＹ２）を
使用して、ホトリソグラフィによりパターン形成され、
ＰＳＧ層およびポリシリコン層は、Ｐｏｌｙ１の場合と
同じ処理条件の下で、ＲＩＥによりエッチングされる。
その後で、ホトレジストが除去され、マスク酸化物が除
去される。
【００２１】最後の蒸着層は、プロービング、ボンディ
ングおよび／または電気的ルート形成および接続を行う
ための、０．５μｍの厚さの金属層である。ウェーハ
は、第８のマスク（金属）でホトリソグラフィによりパ
ターン形成され、金属が蒸着され、例えば、金属導体の
ような必要な金属パターンを供給するために、剥離によ
りパターン形成される。
ングおよび／または電気的ルート形成および接続を行う
ための、０．５μｍの厚さの金属層である。ウェーハ
は、第８のマスク（金属）でホトリソグラフィによりパ
ターン形成され、金属が蒸着され、例えば、金属導体の
ような必要な金属パターンを供給するために、剥離によ
りパターン形成される。
【００２２】構造体の製造が完了すると、１．５から２
分の間、（室温で）４９％ＨＦの浴にチップを浸すこと
により、犠牲領域が解放される。このプロセスの後で、
（付着、すなわち、周囲の材料への構造部材の付着を軽
減するために）数分間、脱イオン水、続いてアルコール
に漬けられ、その後で、１５０℃で、オーブン内で少な
くとも１０分間加熱される。
分の間、（室温で）４９％ＨＦの浴にチップを浸すこと
により、犠牲領域が解放される。このプロセスの後で、
（付着、すなわち、周囲の材料への構造部材の付着を軽
減するために）数分間、脱イオン水、続いてアルコール
に漬けられ、その後で、１５０℃で、オーブン内で少な
くとも１０分間加熱される。
【００２３】図１Ａは、三極管デバイス構成のための上
記プロセスのステップを行った後のデバイス構造体であ
る。例えば、シリコン・ウェーハ上の窒化シリコンのよ
うな、デバイス基板１０の表面上には、（２つのヒンジ
により形成されている）ヒンジ機構１３によりデバイス
基板１０の表面に取り付けられているカソード電極１
２、ヒンジ機構１５によりデバイス基板１０の表面に取
り付けられているグリッド１４、およびヒンジ機構１７
によりデバイス基板１０の表面に取り付けられているア
ノード１６が形成される。同様に、基板１０の表面上に
は、カソード電極１２、グリッド１４およびアノード１
６と電気的に接続している接点１８が配置されている。
接点１８および接続配線は、通常、金でコーティングさ
れたポリシリコンであるが、他の材料も使用することが
できる。接続配線の設計の際には、損傷の問題および／
または信頼性の問題を回避するために、カソード電極１
２、グリッド１４およびアノード１６が、後で回転運動
をすることを考慮に入れる必要がある。基板１０も、以
下に説明するように、カソード１２、グリッド１４およ
びアノード１６が必ず直立位置を占めるようにするため
の３つのロック機構２４、２６、２８を有する。マスク
２０も、例えば、４つのヒンジからできているヒンジ機
構２１により基板１０に取り付けられる。デバイス基板
の表面上の他の構成部材をカバーするように、そのヒン
ジによりマスクが回転した場合に、カソード電極１２が
露出した状態を維持するように、マスクは開口部２２を
含む。その後で、デバイスの他のどの部分上にも、エミ
ッタを形成しないで、カソード・エミッタ構造体を形成
することができる。エミッタ構造体については、以下に
詳細に説明する。ヒンジを含む、これらすべての構成部
材は、上記のミクロ機械加工プロセスにより形成され
る。
記プロセスのステップを行った後のデバイス構造体であ
る。例えば、シリコン・ウェーハ上の窒化シリコンのよ
うな、デバイス基板１０の表面上には、（２つのヒンジ
により形成されている）ヒンジ機構１３によりデバイス
基板１０の表面に取り付けられているカソード電極１
２、ヒンジ機構１５によりデバイス基板１０の表面に取
り付けられているグリッド１４、およびヒンジ機構１７
によりデバイス基板１０の表面に取り付けられているア
ノード１６が形成される。同様に、基板１０の表面上に
は、カソード電極１２、グリッド１４およびアノード１
６と電気的に接続している接点１８が配置されている。
接点１８および接続配線は、通常、金でコーティングさ
れたポリシリコンであるが、他の材料も使用することが
できる。接続配線の設計の際には、損傷の問題および／
または信頼性の問題を回避するために、カソード電極１
２、グリッド１４およびアノード１６が、後で回転運動
をすることを考慮に入れる必要がある。基板１０も、以
下に説明するように、カソード１２、グリッド１４およ
びアノード１６が必ず直立位置を占めるようにするため
の３つのロック機構２４、２６、２８を有する。マスク
２０も、例えば、４つのヒンジからできているヒンジ機
構２１により基板１０に取り付けられる。デバイス基板
の表面上の他の構成部材をカバーするように、そのヒン
ジによりマスクが回転した場合に、カソード電極１２が
露出した状態を維持するように、マスクは開口部２２を
含む。その後で、デバイスの他のどの部分上にも、エミ
ッタを形成しないで、カソード・エミッタ構造体を形成
することができる。エミッタ構造体については、以下に
詳細に説明する。ヒンジを含む、これらすべての構成部
材は、上記のミクロ機械加工プロセスにより形成され
る。
【００２４】図１Ｂは、カソード電極１２上に、エミッ
タ３０を形成した後の、マスクが設置されていない、図
１Ａの構造体を示す。その後で、エミッタ３０を備える
カソード電極１２、グリッド１４およびアノード１６
は、ヒンジ１３、１５、１７上で機械的に回転し、デバ
イス基板１０の表面にほぼ垂直な直立位置をとる。その
後で、ロック機構２４、２６、２８はそのヒンジ上で回
転し、その垂直位置にカソード電極１２、グリッド１
４、およびアノード１６を固定する。
タ３０を形成した後の、マスクが設置されていない、図
１Ａの構造体を示す。その後で、エミッタ３０を備える
カソード電極１２、グリッド１４およびアノード１６
は、ヒンジ１３、１５、１７上で機械的に回転し、デバ
イス基板１０の表面にほぼ垂直な直立位置をとる。その
後で、ロック機構２４、２６、２８はそのヒンジ上で回
転し、その垂直位置にカソード電極１２、グリッド１
４、およびアノード１６を固定する。
【００２５】図１Ｃは、その表面が相互にほぼ平行にな
り、デバイス基板１０の表面にほぼ垂直になるように、
カソード電極１２、グリッド１４およびアノード１６が
配置されている、結果としてえられる構造体の断面を示
す。その後で、デバイスは、従来技術により、真空密封
および真空包装される。
り、デバイス基板１０の表面にほぼ垂直になるように、
カソード電極１２、グリッド１４およびアノード１６が
配置されている、結果としてえられる構造体の断面を示
す。その後で、デバイスは、従来技術により、真空密封
および真空包装される。
【００２６】解放された場合に、外力を加えなくても、
構造体領域を必要な構成にするポップアップ部材のよう
に、撓み部材を別な方法で使用することができる。同様
に、ポップアップ機構とヒンジ付き機構の組合わせも使
用することができる。
構造体領域を必要な構成にするポップアップ部材のよう
に、撓み部材を別な方法で使用することができる。同様
に、ポップアップ機構とヒンジ付き機構の組合わせも使
用することができる。
【００２７】動作中、ギルモアが上記文献に記載してい
るように、増幅される弱いマイクロ波信号が、グリッド
とカソードとの間に供給される。グリッドに供給された
上記信号は、カソードからの電子の数を制御する。マイ
クロ波のサイクルの正の半分のサイクル中には、引き寄
せられる電子の数は多くなる。負の半サイクルの中に
は、引き寄せられる電子の数は少なくなる。このように
変調された電子のビームは、グリッドを通過してアノー
ドに向かう。グリッド上の低い電圧が、大きい電流を制
御する。この電流が外部の負荷を通過すると、高い電圧
を発生し、それによりグリッドを備える真空管は利得を
あげる。グリッドとカソードとの間の空間を、非常に狭
くすることができるので、本発明の三極管（または、他
のグリッドを備える真空管）は、５ＧＨｚまたはそれ以
上の非常に高い周波数で動作することができるものと予
想される。
るように、増幅される弱いマイクロ波信号が、グリッド
とカソードとの間に供給される。グリッドに供給された
上記信号は、カソードからの電子の数を制御する。マイ
クロ波のサイクルの正の半分のサイクル中には、引き寄
せられる電子の数は多くなる。負の半サイクルの中に
は、引き寄せられる電子の数は少なくなる。このように
変調された電子のビームは、グリッドを通過してアノー
ドに向かう。グリッド上の低い電圧が、大きい電流を制
御する。この電流が外部の負荷を通過すると、高い電圧
を発生し、それによりグリッドを備える真空管は利得を
あげる。グリッドとカソードとの間の空間を、非常に狭
くすることができるので、本発明の三極管（または、他
のグリッドを備える真空管）は、５ＧＨｚまたはそれ以
上の非常に高い周波数で動作することができるものと予
想される。
【００２８】これらデバイスの構造を種々に変更するこ
ともできる。例えば、グリッドに衝突する電子によるグ
リッドの温度上昇を少なくするために、カソードの表面
に直接設置されたシャドー・グリッドを使用することも
できる。上記シャドー・グリッドは、能動グリッドの構
造と同じ物で、能動グリッド材の直接下に位置するエミ
ッタをカバーし、ブロックし、それにより、放射電子が
グリッドに衝突するのを防止する。また、放射が主とし
てグリッドの開口部を通して行われるように、数個のエ
ミッタがグリッド・ワイヤの下に位置するか、エミッタ
がグリッド・ワイヤの下にぜんぜん位置しないように、
カソード・基板上にエミッタを選択的に形成することも
できる。
ともできる。例えば、グリッドに衝突する電子によるグ
リッドの温度上昇を少なくするために、カソードの表面
に直接設置されたシャドー・グリッドを使用することも
できる。上記シャドー・グリッドは、能動グリッドの構
造と同じ物で、能動グリッド材の直接下に位置するエミ
ッタをカバーし、ブロックし、それにより、放射電子が
グリッドに衝突するのを防止する。また、放射が主とし
てグリッドの開口部を通して行われるように、数個のエ
ミッタがグリッド・ワイヤの下に位置するか、エミッタ
がグリッド・ワイヤの下にぜんぜん位置しないように、
カソード・基板上にエミッタを選択的に形成することも
できる。
【００２９】アノード電位の電荷によるグリッド電流を
除去するために、制御グリッドとアノードとの間にもう
１つのグリッドを追加した）四極管、および（出力電力
を送るために、共振空洞アノードを使用する）クライス
トロードのような他のグリッドを備える真空管設計も、
類似の方法で構成することができることは明らかであ
る。五極管、進行波管、クライストロンおよびディスプ
レイさえも含む、多数の他の設計も行うことができる。
基板上に垂直に配置することも、水平に配置することも
できる。また、本発明の技術を使用すれば、複雑なマイ
クロ波回路の一部を形成するために、１つのチップ上に
多数のデバイスを同時に容易に形成することができ、お
よび／または１つのチップの上に集積することができ
る。同様に、本発明の技術を使用すれば、マイクロ波シ
ステムに、もっと対称的で、もっと釣り合いのとれた構
成部材を供給することができ、それにより、従来の設計
と比較した場合、精度およびノイズ制御を改善すること
ができる。
除去するために、制御グリッドとアノードとの間にもう
１つのグリッドを追加した）四極管、および（出力電力
を送るために、共振空洞アノードを使用する）クライス
トロードのような他のグリッドを備える真空管設計も、
類似の方法で構成することができることは明らかであ
る。五極管、進行波管、クライストロンおよびディスプ
レイさえも含む、多数の他の設計も行うことができる。
基板上に垂直に配置することも、水平に配置することも
できる。また、本発明の技術を使用すれば、複雑なマイ
クロ波回路の一部を形成するために、１つのチップ上に
多数のデバイスを同時に容易に形成することができ、お
よび／または１つのチップの上に集積することができ
る。同様に、本発明の技術を使用すれば、マイクロ波シ
ステムに、もっと対称的で、もっと釣り合いのとれた構
成部材を供給することができ、それにより、従来の設計
と比較した場合、精度およびノイズ制御を改善すること
ができる。
【００３０】炭素ナノチューブ、ダイヤモンドおよび無
定型炭素を含む種々の冷陰極エミッタ材料を使用するこ
とができる。炭素ナノチューブは、電界エミッタとして
特に好ましいものである。何故なら、その大きいアスペ
クト比（＞１，０００）一次元構造、および先端の小さ
な曲率半径（〜１０ｎｍ）により、電界が効果的に集中
する傾向があるからである。さらに、ナノチューブ構造
体内の原子配列により、優れた機械的強度および化学的
安定が得られ、これら両方の特性により、ナノチューブ
の電界エミッタは丈夫で安定したものになる。炭素アー
ク放電、炭化水素の触媒の存在下の熱分解による化学蒸
着、触媒の存在下での金属を含む黒鉛目標のレーザ・ア
ブレーション、または凝縮相での電解を含む種々の技術
により、炭素ナノチューブを作ることができる。製造方
法および特定のプロセス・パラメータにより、炭素ナノ
チューブを、複数の壁を持つ構造体、１つの壁を持つ構
造体、または１つの壁を持つ細管の構造体の集合として
製造することができ、直線、曲線、平面螺旋、螺旋のよ
うな種々の形にすることができる。炭素ナノチューブ
は、通常、種々様々な方向を向いている針状のまたはス
パゲッテイ状のマットの形で成長する。しかし、（１９
９８年）の、Ｓｃｉｅｎｃｅ、２８２巻、１１０５号掲
載のレン他の論文、および（１９９９年）の、Ｓｃｉｅ
ｎｃｅ、２８３巻、５１２号掲載のファン他の論文に記
載されているように、有向のナノチューブ構造体とする
こともできる。
定型炭素を含む種々の冷陰極エミッタ材料を使用するこ
とができる。炭素ナノチューブは、電界エミッタとして
特に好ましいものである。何故なら、その大きいアスペ
クト比（＞１，０００）一次元構造、および先端の小さ
な曲率半径（〜１０ｎｍ）により、電界が効果的に集中
する傾向があるからである。さらに、ナノチューブ構造
体内の原子配列により、優れた機械的強度および化学的
安定が得られ、これら両方の特性により、ナノチューブ
の電界エミッタは丈夫で安定したものになる。炭素アー
ク放電、炭化水素の触媒の存在下の熱分解による化学蒸
着、触媒の存在下での金属を含む黒鉛目標のレーザ・ア
ブレーション、または凝縮相での電解を含む種々の技術
により、炭素ナノチューブを作ることができる。製造方
法および特定のプロセス・パラメータにより、炭素ナノ
チューブを、複数の壁を持つ構造体、１つの壁を持つ構
造体、または１つの壁を持つ細管の構造体の集合として
製造することができ、直線、曲線、平面螺旋、螺旋のよ
うな種々の形にすることができる。炭素ナノチューブ
は、通常、種々様々な方向を向いている針状のまたはス
パゲッテイ状のマットの形で成長する。しかし、（１９
９８年）の、Ｓｃｉｅｎｃｅ、２８２巻、１１０５号掲
載のレン他の論文、および（１９９９年）の、Ｓｃｉｅ
ｎｃｅ、２８３巻、５１２号掲載のファン他の論文に記
載されているように、有向のナノチューブ構造体とする
こともできる。
【００３１】炭素ナノチューブ・エミッタについては、
例えば、（１９９５年）の、Ｓｃｉｅｎｃｅ、２６９
巻、１５５０号掲載のリンズラー他の論文；（１９９５
年）の、Ｓｃｉｅｎｃｅ、２７０巻、１１７９号掲載の
ヘーア他の論文、（１９９８年）の、Ｊｐｎ．Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．３７巻、Ｌ３４６掲載のサイトウ他の
論文；（１９９７年）の、Ａｐｐｌ．Ｐｈｙｓ．３６
巻、Ｌ１３４０掲載のサイトウ他の論文；（１９９７
年）の、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、７０巻、３
３０８号掲載のワング他の論文；（１９９８年）の、Ａ
ｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、７２巻、２９１２号掲
載のワング他の論文；（１９９８年）の、Ａｐｐｌ．Ｐ
ｈｙｓ．Ｌｅｔｔ．、７３巻、９１８号掲載のボナード
他の論文に記載されている。有向および非有向のナノチ
ューブ構造体両方を含む、ナノチューブ電界エミッタ構
造体の形成方法も、特許出願第０９／２３６９６６号、
０９／２３６９３３号、０９／２９６５７２号、０９／
３５１５３７号、０９／５１２８７３号および０９／３
７６４５７号に開示されている。上記特許出願は、引用
によって本明細書の記載に援用する。
例えば、（１９９５年）の、Ｓｃｉｅｎｃｅ、２６９
巻、１５５０号掲載のリンズラー他の論文；（１９９５
年）の、Ｓｃｉｅｎｃｅ、２７０巻、１１７９号掲載の
ヘーア他の論文、（１９９８年）の、Ｊｐｎ．Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．３７巻、Ｌ３４６掲載のサイトウ他の
論文；（１９９７年）の、Ａｐｐｌ．Ｐｈｙｓ．３６
巻、Ｌ１３４０掲載のサイトウ他の論文；（１９９７
年）の、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、７０巻、３
３０８号掲載のワング他の論文；（１９９８年）の、Ａ
ｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、７２巻、２９１２号掲
載のワング他の論文；（１９９８年）の、Ａｐｐｌ．Ｐ
ｈｙｓ．Ｌｅｔｔ．、７３巻、９１８号掲載のボナード
他の論文に記載されている。有向および非有向のナノチ
ューブ構造体両方を含む、ナノチューブ電界エミッタ構
造体の形成方法も、特許出願第０９／２３６９６６号、
０９／２３６９３３号、０９／２９６５７２号、０９／
３５１５３７号、０９／５１２８７３号および０９／３
７６４５７号に開示されている。上記特許出願は、引用
によって本明細書の記載に援用する。
【００３２】これらの技術に反映されているように、そ
の場での成長技術または蒸着後でのスプレー技術によ
り、基板面上に炭素ナノチューブ・エミッタを形成する
ことができる。本発明のその場での成長技術の場合に
は、カソード電極表面以外の構成部材をマスクで覆った
状態で、デバイスの基板は、一般に、化学蒸着チャンバ
内に導入され、コバルト、ニッケルまたは鉄のような
（または、これら金属から形成された）触媒金属の、薄
い層（例えば、１〜２０ｎｍの厚さ）で予備コーティン
グされる。ガス化学は、通常、水素またはアンモニアと
混合している炭化水素または二酸化炭素である。特定の
プロセス条件により、整合した方法またはランダムな方
法で、ナノチューブを成長させることができる。そうし
たい場合には、上記共同譲渡特許出願第０９／３７６４
５７号が開示しているように、基板の表面上に高度に整
合しているナノチューブを成長させるために、プラズマ
強化化学蒸着技術を使用する。他の技術も使用すること
ができる。
の場での成長技術または蒸着後でのスプレー技術によ
り、基板面上に炭素ナノチューブ・エミッタを形成する
ことができる。本発明のその場での成長技術の場合に
は、カソード電極表面以外の構成部材をマスクで覆った
状態で、デバイスの基板は、一般に、化学蒸着チャンバ
内に導入され、コバルト、ニッケルまたは鉄のような
（または、これら金属から形成された）触媒金属の、薄
い層（例えば、１〜２０ｎｍの厚さ）で予備コーティン
グされる。ガス化学は、通常、水素またはアンモニアと
混合している炭化水素または二酸化炭素である。特定の
プロセス条件により、整合した方法またはランダムな方
法で、ナノチューブを成長させることができる。そうし
たい場合には、上記共同譲渡特許出願第０９／３７６４
５７号が開示しているように、基板の表面上に高度に整
合しているナノチューブを成長させるために、プラズマ
強化化学蒸着技術を使用する。他の技術も使用すること
ができる。
【００３３】例えば、上記の特許出願第０９／２９６５
７２号が開示している、通常の蒸着後技術の場合には、
予め形成され、浄化されたナノチューブ粉末が、溶液ま
たはスラリを形成するために、溶媒と、そうしたい場合
には、（後で、熱分解される）バインダと混合される。
その後で、混合物は、例えば、スプレーによる分散によ
り、カソード電極表面が露出しているデバイス基板上に
蒸着される。そうしたい場合には、必要なエミッタ構造
体を形成するために、カソード電極は、炭素溶解素子
（例えば、ニッケル、鉄、コバルト）またはカーバイド
形成素子（例えば、シリコン、モリブデン、チタン、タ
ンタル、クローム）の層を備える。その後で、溶液を除
去し、基板上にナノチューブ・エミッタ構造体を残存さ
せるために、空気中、真空中、または不活性雰囲気内で
焼きなましが行われる。炭素溶解素子またはカーバイド
形成素子が存在する場合には、焼きなましを行うことに
より接着性が改善する。他の蒸着後技術も、同様に使用
することができる。
７２号が開示している、通常の蒸着後技術の場合には、
予め形成され、浄化されたナノチューブ粉末が、溶液ま
たはスラリを形成するために、溶媒と、そうしたい場合
には、（後で、熱分解される）バインダと混合される。
その後で、混合物は、例えば、スプレーによる分散によ
り、カソード電極表面が露出しているデバイス基板上に
蒸着される。そうしたい場合には、必要なエミッタ構造
体を形成するために、カソード電極は、炭素溶解素子
（例えば、ニッケル、鉄、コバルト）またはカーバイド
形成素子（例えば、シリコン、モリブデン、チタン、タ
ンタル、クローム）の層を備える。その後で、溶液を除
去し、基板上にナノチューブ・エミッタ構造体を残存さ
せるために、空気中、真空中、または不活性雰囲気内で
焼きなましが行われる。炭素溶解素子またはカーバイド
形成素子が存在する場合には、焼きなましを行うことに
より接着性が改善する。他の蒸着後技術も、同様に使用
することができる。
【００３４】電界放射ナノチューブの直径は、通常、１
〜３００ｎｍである。ナノチューブの長さは、通常、
０．０５〜１００μｍである。カソードとグリッドとの
間に狭いギャップを維持し、それにより、遷移時間を短
縮し、動作周波数をもっと高くするために、都合のよい
ことに、ナノチューブは、比較的均一な高さを持つ。例
えば、ナノチューブの少なくとも９０％の高さは、平均
の高さと比較した場合２０％程度しか変動しない。
〜３００ｎｍである。ナノチューブの長さは、通常、
０．０５〜１００μｍである。カソードとグリッドとの
間に狭いギャップを維持し、それにより、遷移時間を短
縮し、動作周波数をもっと高くするために、都合のよい
ことに、ナノチューブは、比較的均一な高さを持つ。例
えば、ナノチューブの少なくとも９０％の高さは、平均
の高さと比較した場合２０％程度しか変動しない。
【００３５】ナノチューブの大きさは、ナノメートル単
位であるので、ナノチューブ・エミッタは、通常、（直
径において）３０ｎｍの大きさのナノチューブから１０
％の面積がカバーされ、１０％が能動エミッタであると
仮定した場合には、１平方センチ当り１０９の放射チッ
プより多い、多くの潜在的な放射点を供給する。本発明
のエミッタ位置密度は、通常、少なくとも１０３／ｃｍ
２、好適には、少なくとも１０４／ｃｍ２、より好適に
は、１０５／ｃｍ２であることが好ましい。ナノチュー
ブを含むカソードは、５〜５０Ｖ／μｍの電界において
１ナノアンペアの放射電流を発生し、少なくとも０．１
Ａ／ｃｍ２の放射電流密度、好適には、少なくとも０．
５Ａ／ｃｍ２の電流密度を発生するために、２Ｖ／μｍ
以下のターンオン電界を必要とする。
位であるので、ナノチューブ・エミッタは、通常、（直
径において）３０ｎｍの大きさのナノチューブから１０
％の面積がカバーされ、１０％が能動エミッタであると
仮定した場合には、１平方センチ当り１０９の放射チッ
プより多い、多くの潜在的な放射点を供給する。本発明
のエミッタ位置密度は、通常、少なくとも１０３／ｃｍ
２、好適には、少なくとも１０４／ｃｍ２、より好適に
は、１０５／ｃｍ２であることが好ましい。ナノチュー
ブを含むカソードは、５〜５０Ｖ／μｍの電界において
１ナノアンペアの放射電流を発生し、少なくとも０．１
Ａ／ｃｍ２の放射電流密度、好適には、少なくとも０．
５Ａ／ｃｍ２の電流密度を発生するために、２Ｖ／μｍ
以下のターンオン電界を必要とする。
【００３６】＜例＞図２は、本発明により製造したデバ
イス基板である。デバイス構成部材は、上記の手順で製
造した。カソード、グリッドおよびアノードは、１００
μｍ×１００μｍの表面積を持ち、２μｍの厚さを持
つ。グリッドの開口部は、（グリッド・ワイヤに平行な
方向に）６μｍの幅を持つ。デバイス基板に垂直な方向
で測定した、カソードとグリッドとの間のギャップは、
約４０μｍであった。マイクロ波プラズマ強化化学蒸着
技術により、カソード電極の上にナノチューブ・エミッ
タを形成した。より詳細に説明すると、カソード電極表
面を露出した状態で、デバイス基板の上にマスクを設置
した後で、開口部を通して、カソード電極上に約２ｎｍ
のコバルトの層をスパッタ蒸着した。その後で、ナノチ
ューブの成長をスタートさせるために、構造体を、空気
中を通して、マイクロ波プラズマ強化化学蒸着（ＭＰＥ
ＣＶＤ）システムに移動した。構造体を、流動水素内で
１０分間８００℃に加熱した。その後で、ナノチューブ
の成長をスタートさせるために、アンモニア（ＮＨ３）
のマイクロ波プラズマおよび１０〜３０容量％のアセチ
レン（Ｃ２Ｈ２）を点火した。成長プロセスは、約２分
間持続した。その後で、再び、流動水素内で、構造体を
室温まで冷却した。図２に示すように、このような条件
下で成長したナノチューブを整合させた。コバルトが存
在する領域内でしか成長が見られないというように、ナ
ノチューブの成長が非常に選択的であったので、ナノチ
ューブは、カソードの、そこを通してコバルトが蒸着す
る、開口部で囲まれた領域上だけに、ほぼナノチューブ
は存在していた。
イス基板である。デバイス構成部材は、上記の手順で製
造した。カソード、グリッドおよびアノードは、１００
μｍ×１００μｍの表面積を持ち、２μｍの厚さを持
つ。グリッドの開口部は、（グリッド・ワイヤに平行な
方向に）６μｍの幅を持つ。デバイス基板に垂直な方向
で測定した、カソードとグリッドとの間のギャップは、
約４０μｍであった。マイクロ波プラズマ強化化学蒸着
技術により、カソード電極の上にナノチューブ・エミッ
タを形成した。より詳細に説明すると、カソード電極表
面を露出した状態で、デバイス基板の上にマスクを設置
した後で、開口部を通して、カソード電極上に約２ｎｍ
のコバルトの層をスパッタ蒸着した。その後で、ナノチ
ューブの成長をスタートさせるために、構造体を、空気
中を通して、マイクロ波プラズマ強化化学蒸着（ＭＰＥ
ＣＶＤ）システムに移動した。構造体を、流動水素内で
１０分間８００℃に加熱した。その後で、ナノチューブ
の成長をスタートさせるために、アンモニア（ＮＨ３）
のマイクロ波プラズマおよび１０〜３０容量％のアセチ
レン（Ｃ２Ｈ２）を点火した。成長プロセスは、約２分
間持続した。その後で、再び、流動水素内で、構造体を
室温まで冷却した。図２に示すように、このような条件
下で成長したナノチューブを整合させた。コバルトが存
在する領域内でしか成長が見られないというように、ナ
ノチューブの成長が非常に選択的であったので、ナノチ
ューブは、カソードの、そこを通してコバルトが蒸着す
る、開口部で囲まれた領域上だけに、ほぼナノチューブ
は存在していた。
【００３７】当業者であれば、本明細書および本明細書
に開示した発明の実行を読めば、本発明の他の実施形態
を容易に考案することができるだろう。
に開示した発明の実行を読めば、本発明の他の実施形態
を容易に考案することができるだろう。
【図１Ａ】本発明の一実施形態による製造工程を示す。
【図１Ｂ】本発明の一実施形態による製造工程を示す。
【図１Ｃ】本発明の一実施形態による製造工程を示す。
【図２】本発明の一実施形態による実際のデバイス基板
の表面を示す。
の表面を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピーター レーデル ガンメル アメリカ合衆国 07041 ニュージャーシ ィ，ミルバーン，フィッチンガム テラス 58 (72)発明者 リチャード エドウィン ハワード アメリカ合衆国 08904 ニュージャーシ ィ，ハイランド パーク，ノース フォー ス アヴェニュー 366 (72)発明者 オマール ダニエル ロペツ アメリカ合衆国 07901 ニュージャーシ ィ，サミット，フランクリン プレイス 42 (72)発明者 ウエイ ズー アメリカ合衆国 07059 ニュージャーシ ィ，ウォーレン，シューマン テラス ４
Claims (40)
- 【請求項１】 真空ミクロ電気機械加工デバイスの製造
であって、 複数の構造領域および複数の犠牲領域を備える構造体を
供給するステップを含み、該複数の構造領域の中の少な
くとも１つが、１つまたはそれ以上の撓み部材を備えて
おり、 該プロセスはさらに、前記犠牲領域を除去するために前
記構造体を処理するステップを含み、 前記複数の構造領域の中の少なくとも１つが、前記１つ
またはそれ以上の撓み部材による力により移動されるよ
うに、または、前記複数の構造領域の中の少なくとも１
つが、前記１つまたはそれ以上の撓み部材を移動するこ
とができるようになるように、前記除去により、前記構
造が解放されており、そして、前記解放された構造領域
が、カソード構造体、入力構造体、相互作用構造体、出
力構造体、および収集構造体からなるグループから選択
された、１つまたはそれ以上のデバイス構成部材の少な
くとも一部を供給することを特徴とするプロセス。 - 【請求項２】 請求項１記載のプロセスにおいて、前記
構造領域が、シリコンを含み、前記犠牲領域が、ホスホ
シリケート・ガラスを含むプロセス。 - 【請求項３】 請求項１記載プロセスにおいて、前記１
つまたはそれ以上の撓み部材が、１つまたはそれ以上の
ヒンジ機構を含むプロセス。 - 【請求項４】 請求項１記載プロセスにおいて、前記構
造体を供給するステップが、シリコン・ウェーハを供給
するステップと、窒化シリコン層を形成するステップ
と、前記複数の構造領域を形成し、パターン化するステ
ップと、 前記複数の犠牲領域を形成し、パターン化するステップ
とを含むプロセス。 - 【請求項５】 請求項１記載のプロセスにおいて、前記
１つまたはそれ以上の解放された構造領域が、カソード
電極およびグリッドを備えるプロセス。 - 【請求項６】 請求項５記載のプロセスにおいて、前記
カソード電極が、カソード撓み部材を備え、前記グリッ
ドがグリッド撓み部材を備え、前記カソード撓み部材お
よび前記グリッド撓み部材が、デバイス基板に取り付け
られているプロセス。 - 【請求項７】 請求項１記載のプロセスにおいて、さら
に、前記１つまたはそれ以上の撓み部材を中心にして、
前記複数の構造領域の中の少なくとも１つを移動させる
ステップを含むプロセス。 - 【請求項８】 真空ミクロ電気機械加工デバイスを備え
るデバイスであって、 デバイス基板と、 前記デバイス基板に取り付けられている、電子エミッタ
を備えるカソードと、 前記デバイス基板に取り付けられているグリッドと、 出力構造体とを備え、前記カソード面と前記グリッド面
とがほぼ平行であり、前記カソード、前記グリッドまた
は前記カソードおよび前記グリッドが、１つまたはそれ
以上の撓み部材により前記デバイス基板に取り付けられ
ているデバイス。 - 【請求項９】 請求項８記載のデバイスにおいて、前記
カソードおよび前記グリッドが、１つまたはそれ以上の
撓み部材により前記デバイス基板に取り付けられている
ことを特徴とするデバイス。 - 【請求項１０】 請求項８記載のデバイスにおいて、前
記カソード面および前記グリッド面が、前記デバイス基
板面に対してほぼ垂直であるデバイス。 - 【請求項１１】 請求項１０記載のデバイスにおいて、
前記カソードおよび前記グリッドが、ロック機構により
ほぼ垂直な位置に保持され、前記ロック機構が、１つま
たはそれ以上の撓み部材により、前記デバイス基板に取
り付けられているデバイス。 - 【請求項１２】 請求項８記載のデバイスにおいて、前
記出力構造体が、前記デバイス基板に取り付けられてい
るアノードを備え、前記アノード面が、前記カソード面
および前記グリッド面にほぼ平行なデバイス。 - 【請求項１３】 請求項１２記載のデバイスにおいて、
前記アノードが、１つまたはそれ以上の撓み部材により
前記デバイス基板に取り付けられているデバイス。 - 【請求項１４】 請求項８記載のデバイスにおいて、前
記デバイスが、さらに、１つまたはそれ以上の撓み部材
により前記デバイス基板に取り付けられている１つまた
はそれ以上の追加グリッドを備えるデバイス。 - 【請求項１５】 請求項８記載のデバイスにおいて、前
記カソードが、さらに、炭素ナノチューブ・エミッタを
備えるデバイス。 - 【請求項１６】 請求項８記載のデバイスにおいて、前
記カソード面および前記グリッド面が、１０６μｍ２ま
たはそれ以下の面積を持つデバイス。 - 【請求項１７】 請求項８記載のデバイスにおいて、前
記カソードと前記グリッドとの間の間隔が、５０μｍ未
満であるデバイス。 - 【請求項１８】 請求項８記載のデバイスにおいて、前
記真空ミクロ電気機械加工デバイスが、三極管デバイ
ス、四極管デバイス、五極管デバイス、クライストロー
ド・デバイス、進行波管デバイス、またはクライストロ
ン・デバイスであるデバイス。 - 【請求項１９】 請求項８記載のデバイスにおいて、前
記デバイスが、複数の真空ミクロ電気機械加工デバイス
を備え、前記複数の各ミクロ電気機械加工デバイスが、 デバイス基板と、 前記デバイス基板に取り付けられている、電子エミッタ
を備えるカソードと、 前記デバイス基板に取り付けられているグリッドと、 出力構造体とを備え、 前記カソード面と前記グリッド面とがほぼ平行であり、
前記カソード、前記グリッドまたは前記カソードおよび
前記グリッドが、１つまたはそれ以上の撓み部材により
前記デバイス基板に取り付けられているデバイス。 - 【請求項２０】 請求項１９記載のデバイスにおいて、
前記複数の真空ミクロ電気機械加工デバイスの少なくと
も一部が、電子集積回路を供給するために、相互に接続
しているデバイス。 - 【請求項２１】 真空ミクロ電気機械加工デバイスを製
造するためのプロセスであって、 １つまたはそれ以上のカソード撓み部材により前記デバ
イス基板に取り付けられているカソード電極と、１つま
たはそれ以上のグリッド撓み部材により前記デバイス基
板に取り付けられているグリッドを備えるデバイス基板
を供給するステップと、 前記カソード電極面が露出するように、前記デバイス基
板の一部の上にマスクを設置するステップと、 カソードを形成するために、前記露出したカソード電極
上に電子エミッタを形成するステップと、 前記マスクを除去するステップと、 前記カソード面と前記グリッド面とがほぼ平行になるよ
うに、前記１つまたはそれ以上のカソード撓み部材を中
心にして、前記カソードを移動し、また、前記１つまた
はそれ以上のグリッド撓み部材を中心にして、前記グリ
ッドを移動するステップとを含むことを特徴とするプロ
セス。 - 【請求項２２】 請求項２１記載のプロセスにおいて、
前記移動ステップを行う前に、前記カソード電極と前記
グリッドを、前記デバイス基板の面に対してほぼ平行に
し、前記移動ステップの後で、前記カソード電極と前記
グリッドが、前記デバイス基板面に対してほぼ垂直にな
るプロセス。 - 【請求項２３】 請求項２１記載のプロセスにおいて、
供給されたデバイス基板が、さらに、１つまたはそれ以
上のロック撓み部材により前記デバイス基板に取り付け
られているカソードロック機構とグリッド・ロック機構
を備え、前記プロセスが、さらに、前記カソード・ロッ
ク機構を、前記カソードに接触するように移動し、前記
グリッド・ロック機構を、前記グリッドに接触するよう
に移動することにより、前記カソードおよび前記グリッ
ドをほぼ平行に固定するステップを含むプロセス。 - 【請求項２４】 請求項２３記載のプロセスにおいて、
前記１つまたはそれ以上のカソード撓み部材が、１つま
たはそれ以上のヒンジを備え、前記１つまたはそれ以上
のグリッド撓み部材が、１つまたはそれ以上のヒンジを
備え、前記１つまたはそれ以上のロック撓み部材が、１
つまたはそれ以上のヒンジを備えるプロセス。 - 【請求項２５】 請求項２１記載プロセスにおいて、前
記マスクが、撓み部材により前記デバイス基板に取り付
けられているプロセス。 - 【請求項２６】 請求項２１記載のプロセスにおいて、
前記供給された基板が、１つまたはそれ以上の撓み部材
により前記デバイス基板に取り付けられているアノード
を備え、前記プロセスが、さらに、前記アノード面、前
記カソード面および前記グリッド面が、ほぼ平行になる
ように、前記アノードを前記１つまたはそれ以上の撓み
部材を中心にして移動させるステップを含むプロセス。 - 【請求項２７】 請求項２１記載のプロセスにおいて、
電子エミッタを形成するステップが、前記カソード電極
面上に炭素ナノチューブを形成するステップを含むプロ
セス。 - 【請求項２８】 請求項２７記載のプロセスにおいて、
電子エミッタを形成する前記ステップが、 前記カソード電極面上に連続触媒層または不連続触媒層
を形成するステップと、 化学蒸着技術により、前記触媒層の上に炭素ナノチュー
ブを形成するステップとを含むプロセス。 - 【請求項２９】 請求項２８記載のプロセスにおいて、
前記化学蒸着技術が、マイクロ波プラズマ強化化学蒸着
であるプロセス。 - 【請求項３０】 請求項２７記載のプロセスにおいて、
電子エミッタの前記形成ステップが、 前記炭素ナノチューブと溶媒との混合物を前記カソード
電極面にスプレーするステップと、 焼きなましを行うステップとを含むプロセス。 - 【請求項３１】 請求項２１記載のプロセスにおいて、
前記デバイス基板を供給するステップが、シリコン・ウ
ェーハを供給するステップと、 窒化シリコン層を形成するステップと、複数のシリコン
領域を形成し、パターン化するステップと、複数の犠牲
領域を形成し、パターン化するステップと、前記複数の
犠牲領域を除去するために、前記デバイス基板を処理す
るステップとを含むプロセス。 - 【請求項３２】 請求項２１記載のプロセスにおいて、
前記カソード面および前記グリッド面が、１０６μｍ２
またはそれ以下の面積を持つプロセス。 - 【請求項３３】 請求項２１記載のプロセスにおいて、
前記移動ステップの後で、前記カソードと前記グリッド
との間の間隔が、５０μｍ未満であるプロセス。 - 【請求項３４】 真空ミクロ電気機械加工デバイスを製
造するためのプロセスであって、 １つまたはそれ以上のカソード撓み部材により前記デバ
イス基板に取り付けられている複数のカソード電極と、
１つまたはそれ以上のグリッド撓み部材により前記デバ
イス基板に取り付けられている複数のグリッドを備える
デバイス基板を供給するステップであって、その場合、
各カソード電極が、関連グリッドを有するステップと、 前記カソード電極面が露出するように、前記デバイス基
板の一部の上に１つまたはそれ以上のマスクを設置する
ステップと、 複数のカソードを形成するために、前記露出したカソー
ド電極上に電子エミッタを形成するステップと、 前記マスクを除去するステップと、 前記各カソード面と前記関連グリッド面とがほぼ平行に
なるように、前記１つまたはそれ以上のカソード撓み部
材を中心にして、前記複数のカソードを移動し、また、
前記１つまたはそれ以上のグリッド撓み部材を中心にし
て、前記複数の各グリッドを移動するステップとを含む
プロセス。 - 【請求項３５】 請求項３４記載のプロセスにおいて、
前記複数のデバイスの少なくとも一部が、電子集積回路
を供給するために、相互に接続しているプロセス。 - 【請求項３６】 請求項３４記載のプロセスにおいて、
電子エミッタを形成する前記ステップが、カソード電極
面上で炭素ナノチューブを形成するステップを含むプロ
セス。 - 【請求項３７】 請求項３６記載のプロセスにおいて、
電子エミッタを形成する前記ステップが、 前記カソード電極面上に、連続触媒層または不連続触媒
層を形成するステップと、 化学蒸着技術により、前記触媒層の上に炭素ナノチュー
ブを形成するステップとを含むプロセス。 - 【請求項３８】 請求項３６記載のプロセスにおいて、
電子エミッタの前記形成ステップが、 前記炭素ナノチューブと溶媒との混合物を、前記カソー
ド電極面上にスプレーするステップと、 焼きなましを行うステップとを含むプロセス。 - 【請求項３９】 請求項３４記載のプロセスにおいて、
前記複数のカソード面および前記複数のグリッド面が、
１０６μｍ２またはそれ以下の面積を持つプロセス。 - 【請求項４０】 請求項３４記載のプロセスにおいて、
前記移動ステップの後で、前記複数の各カソードと各関
連グリッドとの間の間隔が、５０μｍ未満であるプロセ
ス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/651696 | 2000-08-30 | ||
| US09/651,696 US7259510B1 (en) | 2000-08-30 | 2000-08-30 | On-chip vacuum tube device and process for making device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002157961A true JP2002157961A (ja) | 2002-05-31 |
Family
ID=24613849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001260534A Pending JP2002157961A (ja) | 2000-08-30 | 2001-08-30 | オンチップ真空管デバイスおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7259510B1 (ja) |
| EP (1) | EP1184888A1 (ja) |
| JP (1) | JP2002157961A (ja) |
| KR (1) | KR20020018157A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803725B2 (en) * | 2002-08-23 | 2004-10-12 | The Regents Of The University Of California | On-chip vacuum microtube device and method for making such device |
| US7012266B2 (en) | 2002-08-23 | 2006-03-14 | Samsung Electronics Co., Ltd. | MEMS-based two-dimensional e-beam nano lithography device and method for making the same |
| US6864162B2 (en) | 2002-08-23 | 2005-03-08 | Samsung Electronics Co., Ltd. | Article comprising gated field emission structures with centralized nanowires and method for making the same |
| WO2004045267A2 (en) | 2002-08-23 | 2004-06-03 | The Regents Of The University Of California | Improved microscale vacuum tube device and method for making same |
| US7605377B2 (en) * | 2006-10-17 | 2009-10-20 | Zyvex Corporation | On-chip reflectron and ion optics |
| JP5221317B2 (ja) * | 2007-12-19 | 2013-06-26 | ツィンファ ユニバーシティ | 電界放出型電子源 |
| KR101670963B1 (ko) * | 2010-01-11 | 2016-11-01 | 삼성전자주식회사 | 테라헤르츠 발진기 및 그 제조방법 |
| KR101615634B1 (ko) * | 2010-02-09 | 2016-04-26 | 삼성전자주식회사 | 테라헤르츠 발진기 및 전자방출원의 제조방법 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4728851A (en) * | 1982-01-08 | 1988-03-01 | Ford Motor Company | Field emitter device with gated memory |
| GB8422261D0 (en) | 1984-09-04 | 1984-10-10 | Green M | Electrochromic display device |
| GB8621600D0 (en) * | 1986-09-08 | 1987-03-18 | Gen Electric Co Plc | Vacuum devices |
| US4904895A (en) * | 1987-05-06 | 1990-02-27 | Canon Kabushiki Kaisha | Electron emission device |
| JP3235172B2 (ja) * | 1991-05-13 | 2001-12-04 | セイコーエプソン株式会社 | 電界電子放出装置 |
| US5145438A (en) * | 1991-07-15 | 1992-09-08 | Xerox Corporation | Method of manufacturing a planar microelectronic device |
| US5536988A (en) * | 1993-06-01 | 1996-07-16 | Cornell Research Foundation, Inc. | Compound stage MEM actuator suspended for multidimensional motion |
| US5363021A (en) | 1993-07-12 | 1994-11-08 | Cornell Research Foundation, Inc. | Massively parallel array cathode |
| US5844251A (en) | 1994-01-05 | 1998-12-01 | Cornell Research Foundation, Inc. | High aspect ratio probes with self-aligned control electrodes |
| US5726480A (en) * | 1995-01-27 | 1998-03-10 | The Regents Of The University Of California | Etchants for use in micromachining of CMOS Microaccelerometers and microelectromechanical devices and method of making the same |
| US6046840A (en) * | 1995-06-19 | 2000-04-04 | Reflectivity, Inc. | Double substrate reflective spatial light modulator with self-limiting micro-mechanical elements |
| US6000981A (en) * | 1995-08-25 | 1999-12-14 | International Business Machines Corporation | Method of manufacturing an electron source |
| US5637539A (en) | 1996-01-16 | 1997-06-10 | Cornell Research Foundation, Inc. | Vacuum microelectronic devices with multiple planar electrodes |
| US5814563A (en) * | 1996-04-29 | 1998-09-29 | Applied Materials, Inc. | Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas |
| DE69731231T2 (de) | 1996-06-25 | 2005-03-03 | Vanderbilt University, Nashville | Strukturen, anordnungen und vorrichtungen mit vakuum-feldemissions-mikrospitzen und verfahren zu deren herstellung |
| US5955828A (en) | 1996-10-16 | 1999-09-21 | University Of Utah Research Foundation | Thermionic optical emission device |
| US6034810A (en) | 1997-04-18 | 2000-03-07 | Memsolutions, Inc. | Field emission charge controlled mirror (FEA-CCM) |
| US5912094A (en) | 1997-05-15 | 1999-06-15 | Lucent Technologies, Inc. | Method and apparatus for making a micro device |
| US6630772B1 (en) * | 1998-09-21 | 2003-10-07 | Agere Systems Inc. | Device comprising carbon nanotube field emitter structure and process for forming device |
| US6062931A (en) * | 1999-09-01 | 2000-05-16 | Industrial Technology Research Institute | Carbon nanotube emitter with triode structure |
| JP3595233B2 (ja) * | 2000-02-16 | 2004-12-02 | 株式会社ノリタケカンパニーリミテド | 電子放出源及びその製造方法 |
| WO2003063120A1 (en) * | 2002-01-15 | 2003-07-31 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Method and apparatus for regulating electron emission in field emitter devices |
| US6803725B2 (en) * | 2002-08-23 | 2004-10-12 | The Regents Of The University Of California | On-chip vacuum microtube device and method for making such device |
-
2000
- 2000-08-30 US US09/651,696 patent/US7259510B1/en not_active Expired - Fee Related
-
2001
- 2001-08-17 EP EP01307009A patent/EP1184888A1/en not_active Withdrawn
- 2001-08-30 JP JP2001260534A patent/JP2002157961A/ja active Pending
- 2001-08-30 KR KR1020010052933A patent/KR20020018157A/ko not_active Application Discontinuation
-
2007
- 2007-01-03 US US11/649,197 patent/US7670203B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070293115A1 (en) | 2007-12-20 |
| EP1184888A1 (en) | 2002-03-06 |
| US7259510B1 (en) | 2007-08-21 |
| KR20020018157A (ko) | 2002-03-07 |
| US7670203B2 (en) | 2010-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6283812B1 (en) | Process for fabricating article comprising aligned truncated carbon nanotubes | |
| US6864162B2 (en) | Article comprising gated field emission structures with centralized nanowires and method for making the same | |
| US7670203B2 (en) | Process for making an on-chip vacuum tube device | |
| US6440763B1 (en) | Methods for manufacture of self-aligned integrally gated nanofilament field emitter cell and array | |
| US6987027B2 (en) | Microscale vacuum tube device and method for making same | |
| US20020125805A1 (en) | Self-aligned integrally gated nanofilament field emitter cell and array | |
| JPH0799666B2 (ja) | 集積真空超小型電子素子の製造方法及びその構造 | |
| US20020175323A1 (en) | Gated fabrication of nanostructure field emission cathode material within a device | |
| KR19990043770A (ko) | 탄소 나노튜브를 이용한 전계 방출 소자의 제조 방법 | |
| US6803725B2 (en) | On-chip vacuum microtube device and method for making such device | |
| KR20010068652A (ko) | 카본 나노 튜브를 이용한 3극 전계방출소자의 제작방법 | |
| KR20010051096A (ko) | 정렬된 나노와이어들을 포함하는 장치 및 그 장치를제조하기 위한 프로세스 | |
| JP2001101977A (ja) | 真空マイクロ素子 | |
| JP2003505844A (ja) | 真空電界効果デバイスおよびその製造方法 | |
| US6448100B1 (en) | Method for fabricating self-aligned field emitter tips | |
| US7005783B2 (en) | Solid state vacuum devices and method for making the same | |
| US6771011B2 (en) | Design structures of and simplified methods for forming field emission microtip electron emitters | |
| US6648710B2 (en) | Method for low-temperature sharpening of silicon-based field emitter tips | |
| KR100246254B1 (ko) | 실리사이드를 에미터와 게이트로 갖는 전계 방출 소자의 제조방법 | |
| KR100286454B1 (ko) | 전계방출 이미터 및 그 제조방법 | |
| JPH04277434A (ja) | 電子放出電極およびその製造方法 |