KR20010075312A - 진공 전계 효과 소자 및 그 제작 공정 - Google Patents

진공 전계 효과 소자 및 그 제작 공정 Download PDF

Info

Publication number
KR20010075312A
KR20010075312A KR1020017003711A KR20017003711A KR20010075312A KR 20010075312 A KR20010075312 A KR 20010075312A KR 1020017003711 A KR1020017003711 A KR 1020017003711A KR 20017003711 A KR20017003711 A KR 20017003711A KR 20010075312 A KR20010075312 A KR 20010075312A
Authority
KR
South Korea
Prior art keywords
vacuum
conductive
source
oxide
insulating layer
Prior art date
Application number
KR1020017003711A
Other languages
English (en)
Inventor
마이클디. 포터
Original Assignee
어드밴스드 비젼 테크놀러지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 비젼 테크놀러지스 인코포레이티드 filed Critical 어드밴스드 비젼 테크놀러지스 인코포레이티드
Publication of KR20010075312A publication Critical patent/KR20010075312A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/05—Preparation or purification of carbon not covered by groups C01B32/15, C01B32/20, C01B32/25, C01B32/30
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J21/00—Vacuum tubes
    • H01J21/02—Tubes with a single discharge path
    • H01J21/06—Tubes with a single discharge path having electrostatic control means only
    • H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
    • H01J21/105—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

극초단파 진공 채널 전계 효과 미세전기전자 소자(VFED나 IGVFED)는 측방 전계 방출 소스(60), 드레인(150), 한 개 이상의 절연 게이트(40, 160)를 포함한다. 절연 게이트는 측방 전계 방출 소스의 방출변부(85)와 겹치면서 정렬되도록 배치되는 것이 선호되고 또한 진공 채널 영역(120)의 일부와 겹치는 것이 선호된다. 게이트가 생략될 경우, 소자는 초고속의 다이오드로 작용한다. 이 소자에 대한 선호되는 제작 공정은 절연 덮개로 덮히는 진공 채널 영역에 대한 트렌치에 일시적으로 증착되는 희생 물질을 이용한다. 덮개 내의 접근구멍은 희생물질을 제거하게 한다. 선호되는 제작 공정의 일부로, 드레인은 밀폐 플러그로 작동하는 것이 선호되어, 접근구멍을 플러그처리하고, 진공 채널 영역이 진공화된 후 상기 진공 채널 영역을 밀폐시킨다.

Description

진공 전계 효과 소자 및 그 제작 공정{VACUUM FIELD-EFFECT DEVICE AND FABRICATION PROCESS THEREFOR}
본 명세서와 첨부된 청구범위 전반에서, "측방 이미터"나 "측방 전계-방출 소스"이라는 용어는 기판에 평행하게 배치되는 전계 방출 소스를 의미한다. 표현의 명확성과 간편함을 위해, 기판에 평행하거나 수직인 것을 "수평" 및 "수직"이라는 용어로 표현하며, 이는 중력 방향이나 지면과의 방향과는 상관이 없다. "진공 전계 효과 소자(vacuum field-effect device)"와 "절연 게이트 진공 전계 효과 소자(insulated-gate vacuum field effect device)"를 의미하는 복합어 "VFED"와 "IGVFED"가 사용된다. "절연 기판"이나 "절연층"의 "절연"이라는 용어는 108 cm보다 큰 고유저항을 가지는 물질에 사용된다. "전도성"이라는 용어는 108 cm 이하의 고유저항을 가지는 물질에 사용된다. 즉, 전도체 및 반도체 물질의 고유저항 범위를 포함한다.
K.R.Shoulders는 "Advances in Computers" 2권(Academic Press, New York, 1961) 135-197쪽에 실린 F.L.Alt(Ed.)의 "Microelectronics Using Electron-Beam-Activated Machining Techniques"에서 일부 진공 집적 회로를 기술하였다. R. Green 외 다수 공저의 "Vacuum Integrated Circuits"라는 논문(1985년 미국, 뉴저지, Piscataway에서의 IEEE의 Technical Digest of 1985 International Electron Devices Meeting[IEDM], 172-175쪽)은 진공 전기전자 소자의 물리구조 및 제작법을 제시하였으며 FET-형 진공 전계 이미터 트라이오드의 개념을 보여주었다. 상기 논문에서 R.Green 외 다수에 의해 설명되는 전계 방출 소자는 100V의 그리드 바이어스와 200-500V의 양극 전압을 필요로하였다. Gray 외 다수의 논문 "A Vacuum Field Effect Transistor Using Silicon Field Emitter Arrays"(1986년 미국 뉴저지, Piscataway에서 IEEE의 Technical Digest of 1986 International Electron Devices Meeting[IEDM], 776-779쪽)는 실리콘 전계 이미터 어레이를 이용한 진공 전계 효과 트랜지스터와 같은 소자를 설명하였다. R. Green 외 다수 공저의 "Vacuum Microelectronics"라는 또다른 논문(1989년 미국, 뉴저지, Piscataway에서의 IEEE의 Technical Digest of 1989 International Electron Devices Meeting[IEDM], 89.15-89.19쪽)은 일체형 그리드 전계 방출 어레이와 상호디지털화된 실리콘 평면전계 이미터 어레이 진공 FET를 설명한다.
H.H.Busta 외 다수의 논문 "Lateral Miniaturized Vacuum Device"(1989년 미국 뉴저지, Piscataway에서 IEEE의 Technical Digest of 1989 International Electron Devices Meeting[IEDM], 89.533-89.536쪽)는 두 종류의 측방 전계 이미터 트라이오드를 설명한다. 한가지는 삼각형 형태의 금속 이미터, 컬렉터 전극, 추출 전극을 필요로하고, 다른 한가지는 다결정 실리콘층 측벽에 연결된 텅스텐 필라멘트 이미터, 컬렉터 전극, 추출 전극을 필요로한다.
W.J.Orvis 외 다수의 논문 "A Progress Report on the Livermore Miniature Vacuum Tube Project"(1989년 미국 뉴저지, Piscataway에서 IEEE의 Technical Digest of 1989 International Electron Devices Meeting[IEDM], 89.529-89.531쪽)는 세밀한 소형 진공 다이오드 및 트라이오드를 Spindt형 전계 이미터로 제작하는 방법을 기술하였다.
"IBM Technical Disclosure Bulletin" 32권, 5B호(1989년 10월), 242-243쪽에 기재된 J.E.Cronin 외 다수의 논문 "Field Emission Triode Integrated-Circuit Construction Method"는 제어 그리드에 자체 정렬되는 전계 방출팁을 가지는 전계 방출 트라이오드의 제작 공정을 기술한다.
1990년 3월 Discover 55-58쪽에 실린 B.Goodman의 논문 "Return of the Vacuum Tube"는 진공 미세전기전자학의 진보내용과 개발시 문제점을 기술하였다. IEEE Transactions on Electron Devices 제 38권에 실린 1991년 8월자 10호, 2334-2336쪽의 S.Kanemura 외 다수의 논문 "Fabrication and Characterization ofLateral Field Emitter Triodes"는 10마이크로미터 피치를 가지는 170 전계 이미터 팁의 어레이, 열 게이트, 양극을 갖춘 측방 전계 이미터 트라이오드를 기술하였다.
J. Vac. Sci. Techno. 제 A8(4)권 1990년 7/8월호의 3581-3585쪽에 실린 W.N.Carr 외 다수의 논문 "Vacuum Microtriode Characteristics"는 쐐기형태의 전계 방출 음극을 가지는 측방 진공 미세전기전자 소자용으로 시뮬레이팅된 펜토드(pentode)형 I-V 특성을 기술하였다.
Applied Physics Letters 제 75권, 18호(1999년 11월 1일) 2845-2847쪽에 실린 A.A.Driskill-Smith 외 다수의 논문 "The 'Nanotriode:' A Nanoscale Field-Emission Tube"는 전계 방출 음극, 일체형 양극, 제어 게이트를 갖춘 나노스케일 전자 튜브를 기술하였으며, 이때 이 모두의 부품은 약 100 nm의 수직 및 수평 공간 내에 존재한다. Science News 제 156권(1999년 11월 6일)에 실린 P.Weiss의 논문 "Vacuum Tube's New Image: Too Small to See"는 Driskill-Smith 외 다수의 진공 튜브 개발을 요약하며, 당 분야의 다른 숙련자들의 내용을 보고한다. Physics Today의 1999년 12월 호 9쪽에 실린 "Vacuum Tubes Attempt a Comeback"은 Driskill-Smith 외 다수의 논문의 수직 방향 소자의 일부 장점과 상기 소자 설계에서의 일부 잔여 문제점을 요약한다.
다음과 같은 여러 기존 미국특허가 진공 미세전기전자 소자 및 그 제작공정을 기술하였다. 즉, Fraser, Jr.의 3,753,022호, Spindt 외 다수의 3,755,704호와 3,789,471호, Shelton의 4,163,949호, Gray 외 다수의 4,578,614호, Brodie의 4,721,885호, Lee의 4,827,177호, Lee 외 다수의 4,983,878호, Goronkin 외 다수의5,007,873호, Atkinson 외 다수의 5,012,153호, Epsztein의 5,070,282호, Kane의 5,079,476호, Bol의 5,112,436호, Jones의 5,126,287호, Vasquez의 5,136,764호, Jones 외 다수의 5,144,191호, Gray의 5,214,347호, Okaniwa의 5,221,221호, Hosogi의 5,245,247호와 5,267,884호, Calcatera의 5,268,648호, Yoshida의 5,270,258호와 5,367,181호, Liu의 5,394,006호, Muller 외 다수의 5,493,177호, Suzuki의 5,834,790호와 5,925,975호가 앞서의 대상이다.
다음과 같은 다수의 기존 미국 특허가 측방 전계 방출 음극을 갖춘 미세전기전자 소자 구조와 그 제작 공정을 기술하여왔다. 즉, Lee의 4,827,177호, Bol의 5,112,347호, Jones 외 다수의 5,144,191호, Gray의 5,214,347호, Cronin 외 다수의 5,233,263호, 5,308,439호, 5,5,312,777호, 5,530,262호, Xie 외 다수의 5,528,099호, Mandelman 외 다수의 5,604,399, 5,629,580, 5,736,810, 5,751,097호, Potter의 5,616,061호, 5,618,216호, 5,628,663호, 5,630,741호, 5,644,188호, 5,644,190호, 5,647,998호, 5,666,019호, 5,669,802호, 5,691,599호, 5,700,176호, 5,703,380호, 5,811,929호, 5,831,384호, 5,850,123호, 5,872,421호, 5,920,148호, 5,965,192호, 6,004,830호, 6,004,830호, 6,995,335호, 6,015,324호, 6,015,326호, 6,017,257호, 6,307,708호, 6,071,633호가 그 대상이다.
극초단파 전기전자 소자에 대한 요구가 끊이지 않고 있다. 현재, 극초단파 소자에 대한 여러 요구가 반도체 소자 및 집적 회로에 의해 제기되고 있다. 반도체 소자에서의 전자 이동이 결정 격자의 원자와의 캐리어 충돌로 인해 감소되기 때문에, 잠재적으로 더 양호한 소형세밀 진공 소자의 고주파 성능이 매력적이다. 충분히 높고 안정한 전류를 가지는 이러한 진공 소자는 저전압에서 작동할 수 있을 만큼 작게 제작된다면 디지털 및 아날로그의 전기전자 장치에 폭넓게 적용될 수 있을 것이다.
본 발명은 미세전기전자 소자에 관한 것이고, 특히 측방 전계 방출 소스 및 절연 게이트를 가지는 진공-채널 전계-효과 미세전기전자 소자에 관한 것이다.
본 출원은 1999년 7월 26일 미국출원된 미국특허출원 제 60/145,570호, 1999년 3월 25일 미국출원된 미국특허출원 09/276,198호(지금은 미국특허 6,004,830호)와 09/276,200호, 그리고 1999년 12월 13일 미국출원된 미국특허출원 제 09/477,788호와 09/476,984호에 관한 내용이다.
도 1은 본 발명에 따라 제작되는 절연 게이트 진공 전계 효과 소자의 부분 사시도.
도 2a-2j는 선호되는 제작 공정의 여러 단계에서 소자의 측면단면도.
도 3은 본 발명에 따라 실행되는 선호되는 제작 공정의 단계를 설명하는 순서도.
(도면부호 설명)
10 ... 절연 게이트 진공 채널 전계 효과 소자
20 ... 절연 기판 40 ... 하부게이트
50, 70, 100 ... 절연층 60 ... 소스층
85 ... 방출변부, 방출팁 120 ... 진공 채널 영역
150 ... 드레인층 155 ... 접점
160 ... 상부게이트
극초단파 진공 채널 전계 효과 미세전기전자 소자(VFED나 IGVFED)는 측방 전P 방출 소스, 드레인, 한 개 이상의 절연 게이트를 가진다. 절연 게이트는 진공 채널 영역의 일부와, 그리고 측방 전계 방출 소스의 방출변부와 부분적으로 겹치면서 뻗어가도록 배치되는 것이 선호된다. 게이트가 생략될 경우, 소자는 초고속도의 다이오드로 작동한다. 본 소자의 선호되는 제작 공정은 진공 채널 영역을 위해 트렌치에 일시적으로 증착되는 희생물질을 이용하며, 상기 진공 채널 영역은 절연층 덮개로 덮힌다. 상기 덮개의 접근구멍은 희생물질을 제거시킨다. 선호되는 제작 공정의 일부로, 드레인은 밀폐 플러그로 작용하는 것이 선호되며, 진공 채널 영역이 진공화된 후 접근 구멍을 플러그처리하고 진공 채널 영역을 밀폐시킨다.
새로운 극초단의 스위칭 속도를 가지는 진공 전계 효과 소자(VFED)가 여기서 공개된다. VFED용 전하 캐리어 소스는 Fowler-Nordheim 방출을 통해 작동하는 전자 이미터 소스이다. 채널 영역은 진공이다. 전자를 산란시킬 어떤 물질도 채널 영역에 존재하지 않고 채널 길이가 짧기 때문에, 전자 전이 시간은 매우 짧다. 소스와 게이트 사이에 또는 드레인과 게이트 사이에 어떤 진공 경로도 존재하지 않는다. 따라서, 게이트로부터 전자 방출을 일으키지 않으면서 상대적으로 높은 드레인 전위가 유지될 수 있다. 짧은 진공 채널과 함께 높은 드레인 전위는 전자 전이 시간을 10-12초 미만의 수준으로 이끈다. 더욱이, 새로운 VFED의 매우 작은 와류 커패시턴스 부분(마이크로미터당 10-15패럿미만)을 고려할 때, 내부 깊이 연산은 0.5 마이크로미터 진공 채널 길이에 대해 1013Hz까지의 스위칭 속도를 예측할 수 있다. 0.1 마이크로미터 진공 채널 길이의 경우, 소자의 연산된 속도는 거의 3x1013Hz에 달한다.
출력 임피던스를 최소화(rp=∂V/∂Id, Vg=일정)하는 것이 바람직한 경우에, 매우 짧은 진공 채널 길이는 소스 전계에 드레인이 미치는 전위 영향으로 인하여 드레인 전류를 크게 변화시킨다. 여기서, Vd는 드레인 전압이고, Id는 드레인 전류이며, Vg는 게이트 전압이다. 더욱이, 병렬로 배열되는 다수의 개별 소자들이 스위칭 속도를 저하시키지 않으면서 유효 출력 임피던스를 감소시킬 것이다. 소스에 매우 인접하게 위치하기 때문에 트랜스컨덕턴스(gm=∂Id/∂Vg, Vd=일정)가 게이트가 높을 수 있다. 높은 유전율의 절연체를 사용함으로서 게이트에 영향을 미칠 수 있다. 그러나, 게이트-소스 와류 커패시턴스의 증가를 반드시 고려하여야 한다. 유전율은 2보다 큰 값이 선호된다. 0.5 마이크로미터 이상의 범위의 진공 채널 길이에서 채널 전류에 게이트가 상당한 영향을 미치기 때문에 이득 매개변수(μ=|∂Vd/∂Vg|, Id=일정)가 클 수 있다.
도 1은 본 발명에 따라 제작되는 절연 게이트 진공 채널 전계 효과 소자(10)의 부분 사시도이다. 소자(10)는 절연 기판(20) 위에 제작된다. 소스층(60)(방출팁(85)을 갖춘 측방 전계 방출 저온 음극)은 기판(20)과 평행하다. 도 1과 도 2f-2j가 장방형의 방출팁(85)을 가지는 것으로 도시되지만, 방출팁(85)의 실제 형태는 매우 날카로운 변부를 가질 수 있다. 즉, 매우 작은 반경의 변부를 가질 수 있다. 이는 전계 방출 음극의 분야에 공지되어 있다. 적절한 바이어스 전압이 소스(60)와 드레인(150)에 공급될 때 소스(60)의 방출팁(85)으로부터 방출되는 전자를 드레인(150)이 수집한다. 드레인(150)은 소스(60)의 방출팁(85)으로부터 측방으로 이격되어 위치한다. 그 간격은 1나노미터와 1마이크로미터 사이가 선호된다. 게이트, 특히 선호되는 하부게이트(40)와 상부게이트(160)는 소스(60)의 방출변부(85)와 부분적으로 정렬되도록 배치되며, 진공 채널 영역(120)의 일부와 겹치도록 뻗어간다. 전도성 하부게이트 접점(155)은 하향으로 뻗어가 하부게이트(40)와 전기적으로 연결된다. 접점(155)은 도 1에 도시되는 실시예에서 상부게이트(160)에 또한 연결된다. 하부게이트(40)에 대해 기판(20)이 움푹 들어간 것은 하부게이트(40)를 평면화시키고, 따라서 선호되는 제작 공정에서 하부게이트(40) 위에 증착되는 절연층(50)의 두께의 균일성과 정확한 제어를 제공한다. 이는 아래에서 보다 상세하게 설명될 것이다. 그러나 다른 실시예에서, 하부게이트(40)는 움푹 들어간 부분없이 기판(20)의 상부면에 배치될 수 있다.
각각의 게이트와 진공 채널 영역 사이의 절연층은 소스에서 방출되는 전자가 게이트에 도달하는 것을 방지하며, 각각의 게이트는 각각의 절연층(50 또는 70과 100의 조합)에 의해 진공 채널 영역으로부터 완전히 분리된다. 이러한 절연층 각각은 상응하는 게이트와 드레인(150) 사이의 진공 경로도 방지하여, 게이트와 드레인 사이에 진공을 통해 전자의 전류(가령, 2차 전자 전류)가 흐를 가능성은 없다. 여기서 도시되는 두 개의 게이트를 사용한 선호되는 실시예 대신에 한 개의 게이트만을 가지는 IGVFED에 대해서도 이는 사실이다. 두 개의 게이트를 가지는 도 1의 실시예에서, 두 게이트를 연결하는 전도성 접점(155)은 절연체(50, 70, 100)에 의해 진공 채널 영역(120)으로부터 완전히 절연된다. 도 1에 도시되는 바와 같이, 진공채널 영역(120)의 크기는 진공 채널 영역(120)이 전도성 접점(155)의 영역으로 뻗어가는 것을 방지할 수 있도록 설계된다.
소자를 보호하고 표면 누출 전류를 방지하기 위해 종래의 부동태층(도시되지 않음)이 소자(10) 위에 증착될 수 있다. 도 1에 도시되는 전도 요소와 접점을 이루도록 종래의 구멍이 형성될 수 있고 종래의 단자(도시되지 않음)가 증착될 수 있다.
따라서, 발명의 한 태양은 소스(60), 전도성 드레인(150), 진공 채널 영역(120), 한 개 이상의 게이트(40, 160), 단자(140)를 가지는 진공 전계 효과 소자(10)로서, 상기 소스(60)는 전자를 방출하기 위한 방출팁(85)을 가지고, 상기 전도성 드레인(150)은 방출팁으로부터 측방으로 이격되게 위치하며, 상기 진공 채널 영역(150)은 소스의 방출팁(85)과 드레인(150) 사이에서 뻗어가고, 상기 한 개 이상의 게이트(40, 160)는 소스로부터 방출된 전자가 게이트에 도달하는 것을 막기 위해 게이트와 진공 채널 영역(120) 사이에 배치되는 절연층(50, 70, 100)에 의해 진공 채널 영역(120)으로부터 완전히 분리되며, 상기 단자(140)는 드레인과 소스 사이에 바이어스 전압을 가하고 제어 신호를 게이트에 전달한다. 단자는 도 1의 (150, 160)과 같이 전극과 일체형일 수 있다. 소자는 두 개의 전기적으로 공통인 게이트(40, 160)를 가지는 것이 선호된다. 소자는 절연 기판(20) 위에 구축되며, 이 절연기판(20)은 전도성 또는 반도체 기판 위의 절연박막으로 이루어진다.
제작 공정
새로운 1012Hz 수준의 진공 전계 효과 소자(VFED)는 화합물 반도체나 헤테로정션 반도체 소자보다 제작이 용이하다. 선호되는 실시예에서 어떤 반도체 물질도 사용되지 않는다. 그러나, 이 구조 제작은 표준 IC 금속화, 부동태화, 상호연결 공정과 호환된다. 더욱이, 새로운 소자는 선호되는 실시예의 제작 공정이나 다른 집적 회로 제작 공정의 변형과 일체화될 수 있다.
진공 전계 효과 소자 제작을 위한 전체 공정은 1) 평탄한 절연 기판을 제공하고, 2) 기판에 평행하게 측방 전계 이미터를 배치함으로서 소스를 형성하며, 3) 소스의 측방 전계 이미터에 방출팁을 형성하고, 4) 전자 수신을 위해 방출팁으로부터 측방으로 이격된 위치에 전도성 드레인을 제공하며, 5) 방출팁과 드레인 사이에 진공 채널 영역을 위한 제 1 구멍을 형성하고, 6) 방출팁에 대해 부분적으로 정렬되면서 상기 제 1 구멍과 부분적으로 겹치도록 한 개 이상의 게이트를 배치하며, 7) 폐쇄된 진공 채널 챔버 형성을 위해 제 1 구멍을 덮고, 8) 진공 제공을 위해 제 1 구멍으로부터 기체를 제거하며, 9) 진공 채널 챔버를 밀폐시키는, 이상의 단계를 포함한다. 전체 공정은 소스로부터 방출되는 전자가 게이트에 도달하는 것을 막기 위해 진공 채널 영역과 게이트 사이에 절연층을 배치하는 단계를 추가로 포함하며, 이때 상기 게이트는 절연층에 의해 진공 채널 영역과 완전히 분리된다. 소스와 드레인 사이에 바이어스 전압을 가하고 게이트에 제어 신호를 공급하기 위해 단자가 추가된다.
절연기판을 제공하는 단계 1)는 먼저 베이스 기판을 제공하고, 이때 베이스기판은 전도체일 수도 있고 반도체일 수도 있으며, 두 번째로 베이스 기판 위에 절연표면층을 증착함으로서 달성될 수 있다. 따라서 베이스 기판은 전도체, 반도체, 고유저항이 108cm 미만의 물질 중 어느 한가지 일 수 있고, 베이스 기판 위에 증착되는 절연층과 조성이 틀린 절연체일 수도 있다. 가령, 베이스 기판은 금속, 실리콘, 게르마늄, 3-5족 화합물(GaAs, AlGaAs, InP, GaN, 등), 전도성 산화물(가령, 인듐틴옥사이드, 산화인듐, 산화주석, 산화구리, 산화아연), 전이금속질화물, 또는 전이금속 탄화물 중 어느 하나일 수 있다.
이러한 전체 제작 공정의 틀 내에서, 특정 물질, 특정 제작 방법, 그리고 그 순서에 여러 변형이 있을 수 있다. 도 2a-2j와 도 3을 참고로 한 다음의 기술내용은 특히 선호되는 제작 공정을 상세하게 설명한다. 도 2a-2j는 축척에 따라 그려진 것이 아니다. 아래의 내용은 두 개의 게이트를 제공하는 단계를 포함하지만, VFED 소자가 한 개 이상의 게이트를 갖추도록 제작될 수 있으며 고속 다이오드 제작을 위해 게이트가 생략될 수 있음을 이해하여야 한다.
도 2a-2j는 선호되는 공정의 특정 단계들의 결과를 도시하는 일련의 측면단면도이다. 도 3은 선호되는 제작 공정을 나타내는 순서도이다. 여기서 각각의 단계는 S1, S2,...,S21로 표시된다. 각각의 단계에 대하여, 실행되는 내용은 표 1에 나열된다.
표 1. 도 3의 공정 단계
S1 기판제공S2 제 1 트렌치 형성S3 전도층으로 제 1 트렌치를 채우고 평탄화 실행S4 제 1 절연층 증착S5 전도성 물질을 증착하고 소스를 패턴처리S6 제 2 절연층 증착S7 진공 채널 영역 형성을 위해 제 2 트렌치 형성S8 희생물질로 제 2 트렌치를 채우고 평탄화 실행S9 제 3 절연층 증착S10 제 3 절연층을 통해 접근구멍 형성S11 소스연결구멍 및 하부게이트 연결구멍 형성S12 희생물질 제거S13 진공 환경 제공S14 전도성 소스 접점 증착 및 패턴처리S15 전도성 상부게이트 증착 및 패턴처리S16 전도성 하부게이트 접점 증착 및 패턴처리S17 전도성 드레인 증착 및 패턴처리S18 진공 채널 영역 밀폐S19 동시에 실행되는 단계 S14-S18의 조합S20 필요할 경우 부동태층 증착S21 필요할 경우 연결구멍 및 단자 형성
단계 S1에서, 평평한 절연 기판(20)이 제공된다. 절연 기판(20)은 글래스, 세라믹, 글래스세라믹, 다이아몬드, 쿼츠, 산화알루미늄, 사파이어, 산화규소, 질화규소, 질화알루미늄, 산화니켈, 플라스틱, 폴리머, 폴리이미드, 패릴렌, 폴리에틸렌 테레프탈레이트, 그리고 그 믹스쳐 및 그 조합과 같은 적절한 절연물질을 포함할 수 있다. 앞서 언급한 바와 같이, 단계 S1에 제공되는 평탄한 절연 기판(20)은 먼저 1) 실리콘 반도체 웨이퍼와 같은 전도성 베이스 기판을 제공하고, 2) 절연면 형성을 위해 전도성 베이스 기판 위에 적절한 절연물질의 표면층을 증착함으로서 제작될 수 있다. 절연층은 앞서 나열된 절연물질 중 어느 것도 괜찮다.
단계 S2에서, 절연 기판의 표면에 트렌치(30)가 형성된다(도 2a). 단계 S3에서, 제 1 게이트 형성을 위해 트렌치(30)가 전도층으로 채워지고 평탄화된다(도 2b). 평탄화는 화학-기계적 폴리싱(CMP)에 의해 실행된다. 전도층(40)으로 적절한 물질은 알루미늄, 구리, 은, 금, 백금, 팔라듐, 비스무스, 전도성산화물, 전도성질화물, 고융점전이금속(티타늄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 하프늄, 탄탈륨, 텅스텐), 고융점전이금속탄화물, 고융점전이금속질화물, 탄화붕소, 도핑된 질화붕소, 전이금속규화물, 전도성의 탄소 물질(도핑된 다이아몬드, 흑연, 아모르포스탄소, 풀레린(fullerenes), 나노튜브(nanotube), 나노코럴린(nanocoralline)), 실리콘(N형, P형, 다결정, 아모르포스, 단결정), 게르마늄, 그리고 그 믹스쳐, 합금, 그 조합이 있다. 전도성 물질은 소자의 다른 물질과 공정 중 호환가능한 것으로 선택된다.
단계 S4는 평탄화처리된 표면 위에 제 1 절연층(50)을 증착하는 과정으로 이루어진다. 제 1 절연층(50)은 적절한 절연체를 포함할 수 있다. 그 예로는 글래스, 글래스세라믹, 쿼츠, 산화알루미늄, 사파이어, 산화규소, 질화규소, 바륨스트론튬티타네이트, 산화티타늄, 산화사마륨, 산화이트륨, 산화탄탈륨, 바륨티타늄옥사이드, 바륨탄탈륨옥사이드, 레드티타늄옥사이드, 스트론튬티타늄옥사이드, 스트론튬(지르코늄, 티타늄)옥사이드, 질화알루미늄, 폴리이미드, 패릴렌, 또는 그 믹스쳐와 그 조합이 있다. 제 1 절연층(50)의 유전율은 2보다 크다.
단계 S5에서, 소스층(60) 형성을 위해 전도성 물질이 증착되고 패턴처리된다(도 2d). 단계 S6에서, 제 2 절연층(70)이 증착되어 소스층(60)을 덮는다(도 2e). 제 2 절연층(70)은 제 1 절연층(50)을 위해 사용된 물질과 같은 적절한 절연체를 포함할 수 있다. 즉, 글래스, 글래스세라믹, 쿼츠, 산화알루미늄, 사파이어, 산화규소, 질화규소, 바륨스트론튬티타네이트, 산화티타늄, 산화사마륨, 산화이트륨, 산화탄탈륨, 바륨티타늄옥사이드, 바륨탄탈륨옥사이드, 레드티타늄옥사이드, 스트론튬티타늄옥사이드, 스트론튬(지르코늄, 티타늄)옥사이드, 질화알루미늄, 폴리이미드, 패릴렌, 또는 그 믹스쳐와 그 조합이 있다. 그러나, 절연층(50, 70)이 같은 절연물질로 우리어지는 것이 선호된다. 제 2 절연층(70)의 유전율도 2보다 크다.
제 2 절연층(70)과 소스층(60)을 따라 제 1 게이트층(40) 이전까지 에칭을 실행함으로서 진공 채널 영역을 위한 제 2 트렌치(80)가 형성된다(단계 S7, 도 2f). 트렌치(80)는 방향성 반응성 이온 에칭에 의해 형성될 수 있다. 이 트렌치를 형성하는 것은 방출팁(85)을 형성하도록 소스층(60)을 또한 에칭한다. 추가적인 에칭이 필요할 경우, 방출팁(85) 추가 에칭을 위해 등방성 습식 에칭이나 플라즈마 에칭이 사용될 수 있다. 전계 방출 음극 분야에 공지된 바와 같이, 매우 날카로운 칼날형 변부를 가지도록 매우 작은 반경의 방출변부(85)를 형성하는 것이 바람직하다. 이는 단계 S5에서 매우 얇은 소스층을 증착한 후 단계 S7에서 박막층의 변부를 에칭함으로서 가능하다. 소스층(60)으로 적절한 전도성 물질은 알루미늄, 구리, 은, 금, 백금, 팔라듐, 비스무스, 전도성산화물, 전도성질화물, 고융점전이금속(티타늄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 하프늄, 탄탈륨, 텅스텐), 고융점전이금속탄화물, 고융점전이금속질화물, 탄화붕소, 도핑된 질화붕소, 전이금속규화물, 전도성의 탄소 물질(도핑된 다이아몬드, 흑연, 아모르포스탄소, 풀레린(fullerenes), 나노튜브(nanotube), 나노코럴린(nanocoralline)), 실리콘(N형, P형, 다결정, 아모르포스, 단결정), 게르마늄, 그리고 그 믹스쳐, 합금, 그 조합이 있다. 당 분야에 공지된 바와 같이, 소스층(60)의 방사변부(85)에 낮은 일함수 물질을 사용하는 것이 선호된다.
단계 S8에서, 제 2 트렌치(80)가 희생물질(90)로 채워지고 평탄화된다(도 2g). 희생물질(90)은 무기질 물질일 수도 있고 패릴린과 같이 유기질 물질일 수도 있다. 제 3 절연층(100)이 증착된다(단계 S9, 도 2h). 제 3 절연층(100)은 제 1 절연층(50)과 제 2 절연층(70)을 위해 사용되는 물질 중 어느 하나와 같은 적절한 절연체를 포함할 수 있다. 절연층(100)은 절연층(50, 70)과 같은 절연물질로 구성되는 것이 선호되며, 그 유전율이 2보다 큰 것이 선호된다.
단계 S10에서, 제 3 절연층(100)을 통해 희생물질(90) 내로 접근구멍(100)이 열린다(도 2i). 접근구멍(110)은 방사팁(85)으로부터 가장 멀리 떨어진 트렌치(80)의 변부나 그 근처에 만들어지는 것이 선호된다. 단계 S11에서, 소스연결구멍(130)과 하부게이트(40)용 연결구멍(도시되지 않음)이 형성된다. 하부게이트 접점(155)(도 1)은 이 하부게이트 연결구멍을 이용하고, 이 구멍은 도 2a-2j의 단면도 평면 밖에 위치한다. 부가적으로, 단계 S10과 S11이 조합되어 동시에 실행될 수 있고, 이는 이 두 단계를 결합한 괄호표시로 도 3에 표시된다. 단계 S12에서, 적절한 용매로 희생물질(90)을 녹이고 접근구멍(110)을 통해 용액을 제거함으로서 희생물질(90)이 제거된다. 가령, 희생물질(90)이 포토레지스트거나 왁스일 경우, 용매는 아세톤일 것이다. 희생물질(90)이 이산화규소일 경우, 희생물질(90)은 HF 등의 습식 화학 에칭에 의해 제거될 수 있다. 여러 희생물질의 경우에, 제거 과정은 산소 플라즈마 에칭으로 실행될 수 있다. 희생물질을 제거하면 빈 진공 채널 영역(120)이 남는다. 다음의 몇몇 단계가 진공 환경에서 실행될 수 있고, 이때 진공환경의 압력은 1 토르이하가 선호된다(단계 S13).
단계 S14에서, 전도성 소스 접점(140)이 증착되고 패턴처리된다. 단계 S15에서, 전도성 상부게이트(160)가 증착되고 패턴처리된다. 단계 S16에서, 전도성 하부게이트 접점(155)(도 1)이 증착되고 패턴처리된다. 단계 S17에서, 전도성 드레인(150)이 증착되고 패턴처리된다. 전도성 상부게이트(160), 전도성 하부게이트 접점(155), 전도성 드레인(150)을 위한 적절한 전도성 물질로는 알루미늄, 구리, 은, 금, 백금, 팔라듐, 비스무스, 전도성산화물, 전도성질화물, 고융점전이금속(티타늄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 하프늄, 탄탈륨, 텅스텐), 고융점전이금속탄화물, 고융점전이금속질화물, 탄화붕소, 도핑된 질화붕소, 전이금속규화물, 전도성의 탄소 물질(도핑된 다이아몬드, 흑연, 아모르포스탄소, 풀레린(fullerenes), 나노튜브(nanotube), 나노코럴린(nanocoralline)), 실리콘(N형, P형, 다결정, 아모르포스, 단결정), 게르마늄, 그리고 그 믹스쳐, 합금, 그 조합이 있다.
단계 S18에서, 진공 채널 영역(120)을 밀폐시키기 위해 접근구멍(110)이 채워진다. 이 단계 S18은 1 토르 이하의 진공 압력에서 실행되는 것이 선호된다. 진공 채널 영역(120)이 밀폐될 때, 채널 영역은 진공일 것이다. 단계 S14-18은 단계 S19에서 모두 동시에 실행되는 것이 선호된다. 본 선호되는 과정에서, 접근구멍(110)은 드레인(150)의 하부(진공 챔버 채널 영역(120) 내부)에 대한 패턴을 규정한다. 단계 S14-18이나 단계 S19의 실행후 최종 소자는 도 2j에 단면도로, 그리고 도 1 사시도에 도시된다. 이 공정에 대한 대안으로, 전도성 드레인(150) 형성 및 진공 채널 영역(120)의 밀폐가 Potter의 미국특허 5,700,176호의 방법으로 달성될 수 있다. 필요할 경우, 부동태층이 증착될 수 있고(단계 S20), 연결구멍이 형성되고 단자가 증착된다(단계 S21).
당 분야의 통상의 지식을 가진 자는 제어 게이트 요소(40, 160)를 일체화하는 상기 공정 단계를 단순히 생략함으로서 극초단파 다이오드 구조를 실현할 수 있다는 것을 이해할 수 있을 것이다. 제어 게이트 요소(40, 160) 중 하나만이 생략될 경우, 소자는 여전히 트라이오드로 작동할 것이다.
본 발명의 진공 전계 효과 소자는 절연체의 유전율과 같은 물질 특성과 크기에 있어 매우 넓은 범위를 가진다. 가령, 적용상황에 따라, 진공 채널 길이는 1나노미터와 1밀리미터 사이로 결정될 수 있다. 유전율, 드레인 전압, 연결 커패시턴스의 균형조정, 그리고 작동의 향상 및 저하 모드가 넓은 범위에서 선택될 수 있다. 절연층(50, 70 및 100의 조합)의 유전율이 20이하일 때 절연층의 두께는 1-1000 나노미터 사이가 선호되며, 절연층의 유전율이 20보다 클 때 절연층의 두께는 10-5000 나노미터 사이가 선호된다.
여기서 공개되는 소자는 고대역폭 통신에 특히 유용하다. 상기 소자의 이러한 이용은 칩 수준에서 데이터를 송수신하는 과정을 포함하고, 따라서, 짧은 범위의 내부 LAN 통신이나 무선, 유선통신에 적합하다. 이 소자는 내재적으로 높은 열적 오차한계와 방사 저항을 가진다. 따라서, 거칠고 열악한 환경에서 사용할 수 있다. 이 소자의 응용 장치는 핵융합이나 핵분열 반응기용 센서 응용장치, 시추용 센서, 가속기 센서 및 설비, 위성, 심해, 그리고 외계탐사수단의 응용장치, 여러 다른 유사 응용장치를 포함한다.
여기서 공개되는 본 명세서나 그 실제적용을 고려할 때 당 분양의 통상의 지식을 가진 자에게 있어서 여러 용도와 조건에 이를 적용하는 발명의 다른 실시예가 가능함은 명백할 것이다. 가령, 추가적인 게이트 전극이 본 구조에 추가될 수 있다. 또하나의 예로서, 소자는 적절한 플라스틱이나 다른 폴리머를 포함하는 절연 기판위에 제작될 수 있다. 상기 절연 기판은 휘거나 투명할 수 있으며, 전도성 요소는 전도성 폴리머로 제작될 수 있다. 또한, 여러 제작 공정 단계의 순서가 어떤 용도로 변경될 수 있고, 일부 공정 단계가 더 간단한 구조의 제작을 위해 생략될 수 있다. 본 명세서의 내용과 예는 예로서만 고려되어야 하고, 발명의 진정한 사상과 범위는 다음의 청구범위에 의해 규정되어야할 것이다.

Claims (75)

  1. 진공 전계 효과 소자로서,
    상기 소자는 소스, 드레인, 진공 채널 영역, 한 개 이상의 제 1 게이트, 단자를 포함하며,
    상기 소스는 측방 전계 이미터를 포함하고, 상기 측방 전계 이미터는 전자를 방출하기 위한 방출팁을 가지며,
    상기 드레인은 상기 측방 전계 이미터의 상기 방사팁으로부터 측방으로 이격되게 위치하고, 상기 드레인은 전도성 전극을 포함하며,
    상기 진공 채널은 상기 드레인과 상기 측방 전계 이미터의 상기 방출팁 사이에 배열되는 진공 채널 영역을 가지며,
    상기 한 개 이상의 제 1 게이트는 제 1 절연층에 의해 상기 진공 채널 영역과 완전히 분리되는 전도성 물질을 포함하고, 상기 제 1 절연층은 상기 소스에 의해 방출되는 상기 전자가 상기 한 개 이상의 제 1 게이트에 도달하지 못하도록 상기 한 개 이상의 제 1 게이트와 상기 진공 채널 영역 사이에 배치되며,
    상기 단자는 상기 드레인과 상기 소스 사이에 바이어스 전압을 가하고, 상기 한 개 이상의 제 1 게이트에 제어 신호를 가하는 것을 특징으로 하는 진공 전계 효과 소자.
  2. 제 1 항에 있어서, 상기 소자는 절연 기판을 추가로 포함하고, 상기 소스의상기 측방 전계 이미터는 상기 절연 기판에 평행하게 배치되는 것을 특징으로 하는 진공 전계 효과 소자.
  3. 제 2 항에 있어서, 상기 절연 기판은 글래스, 세라믹, 글래스세라믹, 다이아몬드, 쿼츠, 산화알루미늄, 사파이어, 산화규소, 질화규소, 질화알루미늄, 산화니켈, 플라스틱, 폴리머, 폴리이미드, 패릴렌, 폴리에틸렌 테레프탈레이트, 그리고 그 믹스쳐 및 그 조합을 포함하는 목록으로부터 선택되는 물질을 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  4. 제 1 항에 있어서, 상기 제 1 절연층은 글래스, 글래스세라믹, 쿼츠, 산화알루미늄, 사파이어, 산화규소, 질화규소, 바륨스트론튬티타네이트, 산화티타늄, 산화사마륨, 산화이트륨, 산화탄탈륨, 바륨티타늄옥사이드, 바륨탄탈륨옥사이드, 레드티타늄옥사이드, 스트론튬티타늄옥사이드, 스트론튬(지르코늄, 티타늄)옥사이드, 질화알루미늄, 폴리이미드, 패릴렌, 그리고 그 믹스쳐와 그 조합의 목록으로부터 선택되는 물질을 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  5. 제 1 항에 있어서, 상기 제 1 절연층은 2이상의 유전율을 가지는 물질을 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  6. 제 1 항에 있어서, 상기 한 개 이상의 게이트는 상기 측방 전계 이미터의 상기 방사팁과 부분적으로 정렬되며, 상기 진공 채널 영역과 부분적으로 겹치면서 정렬되도록 배열되는 것을 특징으로 하는 진공 전계 효과 소자.
  7. 제 1 항에 있어서, 상기 한 개 이상의 게이트는 알루미늄, 구리, 은, 금, 백금, 팔라듐, 비스무스, 전도성산화물, 전도성질화물, 고융점전이금속(티타늄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 하프늄, 탄탈륨, 텅스텐), 고융점전이금속탄화물, 고융점전이금속질화물, 탄화붕소, 도핑된 질화붕소, 전이금속규화물, 전도성의 탄소 물질(도핑된 다이아몬드, 흑연, 아모르포스탄소, 풀레린(fullerenes), 나노튜브(nanotube), 나노코럴린(nanocoralline)), 실리콘(N형, P형, 다결정, 아모르포스, 단결정), 게르마늄, 그리고 그 믹스쳐, 합금, 그 조합의 목록으로부터 선택되는 전도성 물질을 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  8. 제 1 항에 있어서, 상기 측방 전계 이미터는 상기 제 1 절연층 위에 배치되는 박막 전도체인 것을 특징으로 하는 진공 전계 효과 소자.
  9. 제 8 항에 있어서, 상기 박막 전도체 위에 배치되는 제 2 절연층을 추가로 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  10. 제 9 항에 있어서, 상기 제 2 절연층은 글래스, 글래스세라믹, 쿼츠, 산화알루미늄, 사파이어, 산화규소, 질화규소, 바륨스트론튬티타네이트, 산화티타늄, 산화사마륨, 산화이트륨, 산화탄탈륨, 바륨티타늄옥사이드, 바륨탄탈륨옥사이드, 레드티타늄옥사이드, 스트론튬티타늄옥사이드, 스트론튬(지르코늄, 티타늄)옥사이드, 질화알루미늄, 폴리이미드, 패릴렌, 그리고 그 믹스쳐와 그 조합의 목록으로부터 선택되는 물질을 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  11. 제 9 항에 있어서, 상기 제 2 절연층은 2이상의 유전율을 가지는 물질을 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  12. 제 9 항에 있어서, 상기 제 1, 2 절연층은 동일한 절연물질로 이루어지는 것을 특징으로 하는 진공 전계 효과 소자.
  13. 제 1 항에 있어서, 상기 진공 전계 효과 소자는 한 개 이상의 제 2 게이트를 추가로 포함하고, 상기 한 개 이상의 제 2 게이트는 상기 한 개 이상의 제 2 게이트와 상기 진공 채널 영역 사이에 배열되는 제 3 절연층에 의해 상기 진공 채널 영역으로부터 완전히 분리되어, 상기 소스에 의해 방출되는 상기 전자가 상기 한 개 이상의 제 2 게이트에 도달하는 것을 방지하며, 상기 진공 전계 효과 소자는 상기 한 개 이상의 제 2 게이트에 제어 신호를 가하기 위한 단자를 추가로 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  14. 제 13 항에 있어서, 상기 한 개 이상의 제 2 게이트는 상기 측방 전계 이미터의 상기 방출팁과 부분적으로 정렬되며, 상기 진공 채널 영역과 부분적으로 겹치면서 정렬되도록 배치되는 것을 특징으로 하는 진공 전계 효과 소자.
  15. 제 13 항에 있어서, 상기 한 개 이상의 제 2 게이트는 알루미늄, 구리, 은, 금, 백금, 팔라듐, 비스무스, 전도성산화물, 전도성질화물, 고융점전이금속(티타늄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 하프늄, 탄탈륨, 텅스텐), 고융점전이금속탄화물, 고융점전이금속질화물, 탄화붕소, 도핑된 질화붕소, 전이금속규화물, 전도성의 탄소 물질(도핑된 다이아몬드, 흑연, 아모르포스탄소, 풀레린(fullerenes), 나노튜브(nanotube), 나노코럴린(nanocoralline)), 실리콘(N형, P형, 다결정, 아모르포스, 단결정), 게르마늄, 그리고 그 믹스쳐, 합금, 그 조합의 목록으로부터 선택되는 전도성 물질을 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  16. 제 13 항에 있어서, 상기 한 개 이상의 제 2 게이트는 상기 한 개 이상의 제 1 게이트와 부분적으로 정렬되는 것을 특징으로 하는 진공 전계 효과 소자.
  17. 제 13 항에 있어서, 상기 한 개 이상의 제 1 게이트와 상기 한 개 이상의 제 2 게이트는 서로 정렬되고, 상기 소스의 평면에 대해 서로 대칭으로 배치되는 것을 특징으로 하는 진공 전계 효과 소자.
  18. 제 13 항에 있어서, 상기 한 개 이상의 제 2 게이트는 상기 소스로부터 제 1 간격으로 수직 이격되는 것을 특징으로 하는 진공 전계 효과 소자.
  19. 제 18 항에 있어서, 상기 제 2 절연층의 유전율이 20 이하일 때 상기 제 1 간격은 1-1000 나노미터 사이이고, 상기 제 2 절연층의 유전율이 20보다 클 때 상기 제 1 간격은 10-5000 나노미터 사이인 것을 특징으로 하는 진공 전계 효과 소자.
  20. 제 13 항에 있어서, 상기 한 개 이상의 제 1 게이트는 상기 소스로부터 제 2 간격으로 수직 이격되는 것을 특징으로 하는 진공 전계 효과 소자.
  21. 제 20 항에 있어서, 상기 제 1 절연층의 유전율이 20 이하일 때 상기 제 2 간격은 1-1000 나노미터 사이이고, 상기 제 1 절연층의 유전율이 20보다 클 때 상기 제 2 간격은 10-5000 나노미터 사이인 것을 특징으로 하는 진공 전계 효과 소자.
  22. 제 20 항에 있어서, 상기 한 개 이상의 제 2 게이트는 상기 제 2 간격과 같은 간격으로 상기 소스로부터 수직이격되는 것을 특징으로 하는 진공 전계 효과 소자.
  23. 제 13 항에 있어서, 상기 제 1, 2 게이트는 전기적으로 공통이며, 상기 제 1, 2 제어 신호는 상기 제 1, 2 게이트에 공통인 것을 특징으로 하는 진공 전계 효과 소자.
  24. 제 1 항에 있어서, 상기 소스는 알루미늄, 구리, 은, 금, 백금, 팔라듐, 비스무스, 전도성산화물, 전도성질화물, 고융점전이금속(티타늄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 하프늄, 탄탈륨, 텅스텐), 고융점전이금속탄화물, 고융점전이금속질화물, 탄화붕소, 도핑된 질화붕소, 전이금속규화물, 전도성의 탄소 물질(도핑된 다이아몬드, 흑연, 아모르포스탄소, 풀레린(fullerenes), 나노튜브(nanotube), 나노코럴린(nanocoralline)), 실리콘(N형, P형, 다결정, 아모르포스, 단결정), 게르마늄, 그리고 그 믹스쳐, 합금, 그 조합의 목록으로부터 선택되는 전도성 물질을 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  25. 제 1 항에 있어서, 상기 드레인은 알루미늄, 구리, 은, 금, 백금, 팔라듐, 비스무스, 전도성산화물, 전도성질화물, 고융점전이금속(티타늄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 하프늄, 탄탈륨, 텅스텐), 고융점전이금속탄화물, 고융점전이금속질화물, 탄화붕소, 도핑된 질화붕소, 전이금속규화물, 전도성의 탄소 물질(도핑된 다이아몬드, 흑연, 아모르포스탄소, 풀레린(fullerenes), 나노튜브(nanotube), 나노코럴린(nanocoralline)), 실리콘(N형, P형, 다결정, 아모르포스, 단결정), 게르마늄, 그리고 그 믹스쳐, 합금, 그 조합의 목록으로부터 선택되는 전도성 물질을 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  26. 제 1 항에 있어서, 상기 드레인은 1나노미터와 1밀리미터 사이의 간격으로 상기 측방 전계 이미터의 상기 방출팁으로부터 측방으로 이격되는 것을 특징으로 하는 진공 전계 효과 소자.
  27. 진공 전계 효과 소자로서,
    상기 소자는 절연 기판, 제 1 절연층, 소스, 전도성 드레인, 진공 채널 영역, 제 1, 2 게이트, 단자를 포함하며,
    상기 소스는 상기 절연 기판에 평행하게 배치되는 측방 전계 이미터를 포함하고, 상기 측방 전계 이미터는 상기 제 1 절연층 위에 배치되는 박막 전도체를 포함하며, 상기 측방 전계 이미터는 전자 방출을 위한 방출팁을 가지고,
    상기 전도성 드레인은 상기 측방 전계 이미터의 상기 방출팁으로부터 측방으로 이격되고, 상기 전도성 드레인은 상기 절연 기판에 수직으로 배치되며,
    상기 진공 채널 영역은 상기 측방 전계 이미터의 상기 방출팁과 상기 전도성 드레인 사이에 배치되고, 이에 의해 상기 측방 전계 이미터의 상기 방출팁으로부터 상기 드레인까지 전자가 방해받지 않고 이동할 수 있으며,
    상기 제 1, 2 게이트는 상기 제 1, 2 게이트와 상기 진공 채널 영역 사이에 각각 배치되는 제 2, 3 절연층에 의해 상기 진공 채널 영역과 완전히 분리되어, 상기 소스로부터 방출된 상기 전자가 상기 제 1, 2 게이트에 도달하는 것을 방지하며,
    상기 단자는 상기 드레인과 상기 소스 사이에 바이어스 전압을 가하고, 상기 제 1, 2 게이트에 각각 제 1, 2 제어 신호를 가하는 것을 특징으로 하는 진공 전계 효과 소자.
  28. 제 27 항에 있어서, 상기 절연 기판은 절연표면층으로 덮히는 전도성 베이스 기판을 포함하는 것을 특징으로 하는 진공 전계 효과 소자.
  29. 제 27 항에 있어서, 상기 제 1, 2 게이트는 상기 제 1, 2 게이트에 공통인 상기 제 1, 2 제어 신호를 가하기 위해 전기적으로 공통인 것을 특징으로 하는 진공 전계 효과 소자.
  30. 극초단파 진공 다이오드 소자로서,
    상기 소자는 절연 기판, 소스, 드레인, 진공 채널 영역, 단자를 포함하며,
    상기 소스는 상기 절연 기판에 평행하게 배치되는 측방 전계 이미터를 포함하고, 상기 측방 전계 이미터는 전자 방출을 위한 방출팁을 가지며,
    상기 드레인은 상기 측방 전계 이미터의 상기 방사팁으로부터 측방으로 이격되고, 상기 드레인은 전도성 전극을 포함하며,
    상기 진공 채널 영역은 상기 측방 전계 이미터의 상기 방출팁과 상기 드레인 사이에 배치되고,
    상기 단자는 상기 드레인과 상기 소스 사이에 전압 신호를 가하는 것을 특징으로 하는 극초단파 진공 다이오드 소자.
  31. 극초단파 진공 다이오드 소자로서,
    상기 소자는 절연 기판, 제 1 절연층, 소스, 전도성 드레인, 진공 채널 영역, 단자를 포함하며,
    상기 소스는 상기 절연 기판에 평행하게 배치되는 측방 전계 이미터를 포함하고, 상기 측방 전계 이미터는 상기 제 1 절연층 위에 배치되는 박막 전도체를 포함하며, 상기 측방 전계 이미터는 전자 방출을 위한 방출팁을 가지고,
    상기 전도성 드레인은 상기 측방 전계 이미터의 상기 방사팁으로부터 1나노미터에서 1밀리미터 사이의 간격으로 측방으로 이격되고, 상기 전도성 드레인은 상기 절연 기판에 수직으로 배치되며,
    상기 진공 채널 영역은 상기 측방 전계 이미터의 상기 방출팁과 상기 전도성 드레인 사이에 배치되고, 이에 의해 상기 측방 전계 이미터의 상기 방사팁으로부터 상기 드레인까지 전자가 방해받지 않고 이동할 수 있으며,
    상기 단자는 상기 소스로부터 상기 전도성 드레인까지 상기 전자의 직접적인 흐름에 의한 전류를 유도하기 위해 상기 드레인과 상기 소스 사이에 전압 신호를 가하는 것을 특징으로 하는 극초단파 진공 다이오드 소자.
  32. 진공 전계 효과 소자를 제작하는 공정으로서, 상기 공정은,
    a) 절연 기판을 제공하고,
    b) 상기 기판에 평행하게 측방 전계 이미터를 배치함으로서 소스를 형성하며,
    c) 상기 소스의 상기 측방 전계 이미터에 방사팁을 형성하고,
    d) 전자를 받아들이기 위해 상기 측방 전계 이미터의 상기 방사팁으로부터 측방으로 이격되게 전도성 드레인을 제공하며,
    e) 진공 채널 영역을 위해 상기 측방 전계 이미터의 상기 방사팁과 상기 드레인 사이에 제 1 구멍을 형성하고,
    f) 상기 방사팁과 부분적으로 정렬되면서 상기 제 1 구멍과 부분적으로 겹치며 정렬되도록 한 개 이상의 제 1 게이트를 배치하며,
    g) 진공 채널 챔버 폐쇄를 위해 상기 제 1 구멍을 덮고,
    h) 진공 채널 영역에 진공을 제공하고자 상기 제 1 구멍으로부터 기체를 제거하며,
    i) 상기 진공 채널 챔버를 밀폐시키는, 이상의 단계를 포함하는 것을 특징으로 하는 공정.
  33. 제 32 항의 공정에 의해 제작되는 진공 전계 효과 소자.
  34. 제 32 항에 있어서, 상기 공정은,
    j) 상기 소스에 의해 방출되는 상기 전자가 상기 한 개 이상의 제 1 게이트에 도달하는 것을 방지하기 위해 상기 한 개 이상의 제 1 게이트와 상기 진공 채널 영역 사이에 제 1 절연층을 배치하고, 이때 상기 한 개 이상의 제 1 게이트는 상기 제 1절연층에 의해 상기 진공 채널 영역으로부터 완전히 분리되는, 단계를 추가로 포함하는 것을 특징으로 하는 공정.
  35. 제 32 항에 있어서, 상기 공정은,
    k) 상기 드레인과 상기 소스 사이에 바이어스 전압을 가하고 상기 한 개 이상의 제 1 게이트에 제어 신호를 가하기 위한 단자를 형성하는, 단계를 추가로 포함하는 것을 특징으로 하는 공정.
  36. 제 32 항에 있어서, 절연 기판을 제공하는 단계 a)는 먼저, 전도체나 반도체인 베이스 기판을 제공하고, 이어 상기 베이스 기판에 절연층을 증착함으로서 달성되는 것을 특징으로 하는 공정.
  37. 제 32 항에 있어서, 상기 방사팁을 형성하는 단계 c)와 제 1 구멍을 형성하는 단계 e)는 동시에 함께 실행되는 것을 특징으로 하는 공정.
  38. 제 37 항에 있어서, 상기 측방 전계 이미터를 통해 방향성 에칭을 실행하는 단계를 추가로 포함하는 것을 특징으로 하는 공정.
  39. 제 32 항에 있어서, 상기 전도성 드레인을 제공하는 단계 d)와 상기 진공 채널 챔버를 밀폐시키는 단계 i)는 동시에 함께 실행되는 것을 특징으로 하는 공정.
  40. 진공 전계 효과 소자를 제작하는 공정으로서, 상기 공정은,
    a) 절연 기판을 제공하고,
    b) 상기 기판에 평행하게 제 1 트렌치를 형성하며,
    c) 하부게이트 제공을 위해 제 1 전도층으로 상기 제 1 트렌치를 채우고 이어서 평면화하며,
    d) 상기 하부게이트 절연을 위해 상기 절연 기판과 상기 제 1 전도층 위에 제 1 절연층을 증착하며,
    e) 상기 기판에 평행하게 소스층을 형성하기 위해 제 2 전도층을 증착하고 패턴처리하며,
    f) 상기 소스층 위에 제 2 절연층을 증착하며,
    g) 상기 소스층의 방사팁을 형성하면서 진공 채널 영역에 대한 제 2 트렌치를 형성하여, 측방 전계 이미터 소스의 형성을 완료하고,
    h) 희생물질로 상기 제 2 트렌치를 채우고 이어 평탄화하며,
    i) 상기 희생물질 위에서 뻗어가는 제 3 절연층을 증착하고,
    j) 상기 제 3 절연층을 통해 상기 희생물질까지 접근구멍을 형성하며,
    k) 소스 연결점과 하부게이트 연결점을 위한 구멍을 형성하고,
    l) 상기 접근구멍을 통해 상기 희생물질을 제거하며,
    m) 진공 환경을 제공하고,
    n) 상기 진공 채널 영역을 밀폐시키면서 상부게이트, 전도성 소스 접점, 하부게이트 접점, 전도성 드레인을 증착하고 패턴처리하며, 이에 의해 상기 상부게이트가 상기 제 3 절연층에 의해 상기 진공 채널 영역으로부터 절연되는, 이상의 단계를 포함하는 것을 특징으로 하는 공정.
  41. 제 40 항의 공정에 의해 제작되는 진공 전계 효과 소자.
  42. 제 40 항에 있어서, 절연 기판을 제공하는 단계 a)는 먼저, 반도체나 전도체인 베이스 기판을 제공하고, 이어 상기 베이스 기판 위에 절연층을 증착함으로서 달성되는 것을 특징으로 하는 공정.
  43. 제 40 항에 있어서, 상기 진공 환경 제공 단계 m)은 1 토르 이하의 진공 압력을 제공함으로서 달성되는 것을 특징으로 하는 공정.
  44. 제 40 항에 있어서, 상기 진공 환경 제공 단계 m)과 상기 증착 및 패턴처리 단계 n)은 동시에 함께 실행되는 것을 특징으로 하는 공정.
  45. 제 40 항에 있어서, 상기 절연 기판 제공 단계 a)는 글래스, 세라믹, 글래스세라믹, 다이아몬드, 쿼츠, 산화알루미늄, 사파이어, 산화규소, 질화규소, 질화알루미늄, 산화니켈, 플라스틱, 폴리머, 폴리이미드, 패릴렌, 폴리에틸렌 테레프탈레이트, 그리고 그 믹스쳐 및 그 조합을 포함하는 목록으로부터 선택되는 절연물질의 기판을 제공하는 단계를 포함하는 것을 특징으로 하는 공정.
  46. 제 40 항에 있어서, 상기 제 1 트렌치 형성 단계 b)는 상기 절연 기판 내로 오목부를 에칭하는 과정을 포함하는 것을 특징으로 하는 공정.
  47. 제 46 항에 있어서, 상기 제 1 트렌치 형성 단계 b)는 이온으로의 방향성 에칭을 포함하는 것을 특징으로 하는 공정.
  48. 제 40 항에 있어서, 상기 제 1 트렌치 채움 단계 c)는 알루미늄, 구리, 은, 금, 백금, 팔라듐, 비스무스, 전도성산화물, 전도성질화물, 고융점전이금속(티타늄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 하프늄, 탄탈륨, 텅스텐), 고융점전이금속탄화물, 고융점전이금속질화물, 탄화붕소, 도핑된 질화붕소, 전이금속규화물, 전도성의 탄소 물질(도핑된 다이아몬드, 흑연, 아모르포스탄소, 풀레린(fullerenes), 나노튜브(nanotube), 나노코럴린(nanocoralline)), 실리콘(N형, P형, 다결정, 아모르포스, 단결정), 게르마늄, 그리고 그 믹스쳐, 합금, 그 조합의 목록으로부터 선택되는 전도성 물질로 상기 제 1 트렌치를 채우는 과정을 포함하는 것을 특징으로 하는 공정.
  49. 제 40 항에 있어서, 상기 제 1 절연층 증착 단계 d)는 글래스, 글래스세라믹, 쿼츠, 산화알루미늄, 사파이어, 산화규소, 질화규소, 바륨스트론튬티타네이트, 산화티타늄, 산화사마륨, 산화이트륨, 산화탄탈륨, 바륨티타늄옥사이드, 바륨탄탈륨옥사이드, 레드티타늄옥사이드, 스트론튬티타늄옥사이드, 스트론튬(지르코늄, 티타늄)옥사이드, 질화알루미늄, 폴리이미드, 패릴렌, 그리고 그 믹스쳐와 그 조합의 목록으로부터 선택되는 절연물질을 증착하는 과정을 포함하는 것을 특징으로 하는 공정.
  50. 제 40 항에 있어서, 상기 제 1 절연층 증착 단계 d)는 2 이상의 유전율을 가지는 절연물질을 증착하는 과정을 포함하는 것을 특징으로 하는 공정.
  51. 제 40 항에 있어서, 상기 제 2 전도층 증착 및 패턴처리와 소스층 형성 단계 e)는 알루미늄, 구리, 은, 금, 백금, 팔라듐, 비스무스, 전도성산화물, 전도성질화물, 고융점전이금속(티타늄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 하프늄, 탄탈륨, 텅스텐), 고융점전이금속탄화물, 고융점전이금속질화물, 탄화붕소, 도핑된 질화붕소, 전이금속규화물, 전도성의 탄소 물질(도핑된 다이아몬드, 흑연, 아모르포스탄소, 풀레린(fullerenes), 나노튜브(nanotube), 나노코럴린(nanocoralline)), 실리콘(N형, P형, 다결정, 아모르포스, 단결정), 게르마늄, 그리고 그 믹스쳐, 합금, 그 조합의 목록으로부터 선택되는 전도성 물질을 증착하는 과정을 포함하는 것을 특징으로 하는 공정.
  52. 제 40 항에 있어서, 상기 제 2 절연층 증착 단계 f)는 글래스, 글래스세라믹, 쿼츠, 산화알루미늄, 사파이어, 산화규소, 질화규소, 바륨스트론튬티타네이트, 산화티타늄, 산화사마륨, 산화이트륨, 산화탄탈륨, 바륨티타늄옥사이드, 바륨탄탈륨옥사이드, 레드티타늄옥사이드, 스트론튬티타늄옥사이드, 스트론튬(지르코늄, 티타늄)옥사이드, 질화알루미늄, 폴리이미드, 패릴렌, 그리고 그 믹스쳐와 그 조합의 목록으로부터 선택되는 절연물질을 증착하는 과정을 포함하는 것을 특징으로 하는 공정.
  53. 제 40 항에 있어서, 상기 제 2 절연층 증착 단계 f)는 2 이상의 유전율을 가지는 절연물질을 증착하는 과정을 포함하는 것을 특징으로 하는 공정.
  54. 제 40 항에 있어서, 상기 제 2 트렌치 형성 및 방사팁 형성 단계 g)는 이온으로의 방향성 에칭을 포함하는 것을 특징으로 하는 공정.
  55. 제 54 항에 있어서, 상기 제 2 트렌치 형성 및 방사팁 형성 단계 g)는 플라즈마 에칭을 추가로 포함하는 것을 특징으로 하는 공정.
  56. 제 54 항에 있어서, 상기 제 2 트렌치 형성 및 방사팁 형성 단계 g)는 습식 에칭을 추가로 포함하는 것을 특징으로 하는 공정.
  57. 제 40 항에 있어서, 상기 제 2 트렌치 채움 및 평탄화 단계 h)는 유기질 희생 물질로 상기 제 2 트렌치를 채우는 과정을 포함하는 것을 특징으로 하는 공정.
  58. 제 40 항에 있어서, 상기 제 2 트렌치 채움 및 평탄화 단계 h)는 패릴렌, 포토레지스트, 왁스, 이산화규소의 목록으로부터 선택되는 희생물질로 상기 제 2 트렌치를 채우는 과정을 포함하는 것을 특징으로 하는 공정.
  59. 제 40 항에 있어서, 상기 제 3 절연층 증착 단계 i)는 무기질 절연물질을 증착하는 과정을 포함하는 것을 특징으로 하는 공정.
  60. 제 40 항에 있어서, 상기 제 3 절연층 증착 단계 i)는 글래스, 글래스세라믹, 쿼츠, 산화알루미늄, 사파이어, 산화규소, 질화규소, 바륨스트론튬티타네이트, 산화티타늄, 산화사마륨, 산화이트륨, 산화탄탈륨, 바륨티타늄옥사이드, 바륨탄탈륨옥사이드, 레드티타늄옥사이드, 스트론튬티타늄옥사이드, 스트론튬(지르코늄, 티타늄)옥사이드, 질화알루미늄, 폴리이미드, 패릴렌, 그리고 그 믹스쳐와 그 조합의 목록으로부터 선택되는 절연물질을 증착하는 과정을 포함하는 것을 특징으로 하는 공정.
  61. 제 40 항에 있어서, 상기 제 3 절연층 증착 단계 i)는 2 이상의 유전율을 가지는 절연물질을 증착하는 과정을 포함하는 것을 특징으로 하는 공정.
  62. 제 40 항에 있어서, 상기 접근구멍 형성 단계 j)는 상기 제 3 절연층을 통해 상기 희생물질까지 반응성 이온 에칭을 실행하는 과정을 포함하는 것을 특징으로 하는 공정.
  63. 제 40 항에 있어서, 상기 희생물질 제거 단계 l)은 상기 접근구멍을 통한 산소 플라즈마 에칭을 포함하는 것을 특징으로 하는 공정.
  64. 제 40 항에 있어서, 상기 희생물질 제거 단계 l)은 용매로 상기 희생물질을 녹이는 과정을 포함하는 것을 특징으로 하는 공정.
  65. 제 40 항에 있어서, 상기 희생물질 제거 단계 l)은 상기 접근 구멍을 통해 습식 화학 에칭을 실행하는 과정을 포함하는 것을 특징으로 하는 공정.
  66. 제 40 항에 있어서, 상기 진공 환경 제공 단계 m)은 1 토르 이하의 진공 압력을 제공하는 과정을 포함하는 것을 특징으로 하는 공정.
  67. 제 40 항에 있어서, 상기 증착 및 밀폐 단계 n)은,
    o) 상부게이트를 증착하고 패턴처리하며,
    p) 전도성 소스 접점을 증착하고 패턴처리하며,
    q) 하부게이트 접점을 증착하고 패턴처리하며,
    r) 전도성 드레인을 증착하고 패턴처리하며,
    s) 상기 진공 채널 영역을 밀폐시키는, 이상의 과정을 포함하는 것을 특징으로 하는 공정.
  68. 제 40 항에 있어서, 상기 증착 및 밀폐 단계 n)은,
    t) 상기 소스층의 상기 방출팁으로부터 측방으로 이격되게 상기 전도성 드레인을 증착하는, 과정을 포함하는 것을 특징으로 하는 공정.
  69. 제 40 항에 있어서, 상기 소자 위에 부동태층을 증착하는 단계를 추가로 포함하는 것을 특징으로 하는 공정.
  70. 제 40 항에 있어서, 연결구멍을 형성하고 단자를 증착 및 패턴처리하는 단계를 추가로 포함하는 것을 특징으로 하는 공정.
  71. 극초단파 진공 다이오드 소자를 제작하는 공정으로서, 상기 공정은,
    a) 절연 기판을 제공하고,
    b) 상기 기판에 평행하게 측방 전계 이미터를 증착함으로서 소스를 형성하며,
    c) 상기 소스의 상기 측방 전계 이미터에 방사팁을 형성하고,
    d) 전자를 수용하기 위해 상기 측방 전계 이미터의 상기 방사팁으로부터 측방으로 이격되게 전도성 드레인을 제공하며,
    e) 진공 채널 영역을 위해 상기 측방 전계 이미터의 상기 방사팁과 상기 드레인 사이에 제 1 구멍을 형성하고,
    f) 폐쇄된 진공 채널 챔버 형성을 위해 상기 제 1 구멍을 덮으며,
    g) 상기 제 1 구멍을 진공화시키고,
    h) 상기 진공 채널 챔버를 밀폐시키는, 이상의 단계를 포함하는 것을 특징으로 하는 공정.
  72. 제 71 항에 있어서, 절연기판을 제공하는 상기 단계 a)는 반도체나 전도체인 베이스 기판을 먼저 제공하고 이어 상기 베이스 기판 위에 절연층을 증착함으로서 달성되는 것을 특징으로 하는 공정.
  73. 극초단파 진공 다이오드 소자를 제작하는 공정으로서, 상기 공정은,
    a) 절연 기판을 제공하고,
    b) 상기 절연 기판 위에 제 1 절연층을 증착하며,
    c) 상기 기판에 평행하게 소스층을 형성하고자 제 1 전도층을 증착하고 패턴처리하며,
    d) 상기 소스층 위에 제 2 절연층을 증착하며,
    e) 상기 소스층의 방사팁을 형성하면서 진공 채널 영역을 위한 트렌치를 형성하여 측방 전계 이미터 소스의 형성을 완료하고,
    f) 희생물질로 상기 트렌치를 채우고 이어 평탄화시키며,
    g) 상기 희생물질 위에서 뻗어가는 제 3 절연층을 증착하고,
    h) 상기 제 3 절연층을 통해 상기 희생물질까지 접근구멍을 형성하며,
    i) 소스 연결점을 위한 구멍을 형성하고,
    j) 상기 접근구멍을 통해 상기 희생물질을 제거하며,
    k) 진공 환경을 제공하고,
    l) 전도성 소스 접점과 전도성 드레인을 증착 및 패턴처리하고, 이때 상기 진공 채널 영역을 밀폐시키는, 이상의 단계를 포함하는 것을 특징으로 하는 공정.
  74. 제 73 항의 공정에 의해 제작되는 진공 전계 효과 소자.
  75. 제 73 항에 있어서, 절연 기판을 제공하는 단계 a)는 먼저 전도체나 반도체인 베이스 기판을 제공하고, 이어 상기 베이스 기판에 절연층을 증착함으로서 달성되는 것을특징으로 하는 공정.
KR1020017003711A 1999-07-26 2000-07-25 진공 전계 효과 소자 및 그 제작 공정 KR20010075312A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US14557099P 1999-07-26 1999-07-26
US60/145,570 1999-07-26
US47778899A 1999-12-31 1999-12-31
US47698499A 1999-12-31 1999-12-31
US09/476,984 1999-12-31
US09/477,788 1999-12-31
PCT/US2000/020230 WO2001008193A1 (en) 1999-07-26 2000-07-25 Vacuum field-effect device and fabrication process therefor

Publications (1)

Publication Number Publication Date
KR20010075312A true KR20010075312A (ko) 2001-08-09

Family

ID=27386281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017003711A KR20010075312A (ko) 1999-07-26 2000-07-25 진공 전계 효과 소자 및 그 제작 공정

Country Status (6)

Country Link
EP (1) EP1116256A1 (ko)
JP (1) JP2003505844A (ko)
KR (1) KR20010075312A (ko)
CN (1) CN1327610A (ko)
CA (1) CA2345629A1 (ko)
WO (1) WO2001008193A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911767B2 (en) 2001-06-14 2005-06-28 Hyperion Catalysis International, Inc. Field emission devices using ion bombarded carbon nanotubes
US7341498B2 (en) 2001-06-14 2008-03-11 Hyperion Catalysis International, Inc. Method of irradiating field emission cathode having nanotubes
EP1451844A4 (en) 2001-06-14 2008-03-12 Hyperion Catalysis Int FIELD EMISSION DEVICES USING MODIFIED CARBON NANOTUBES
JP2003308798A (ja) 2002-04-17 2003-10-31 Toshiba Corp 画像表示装置および画像表示装置の製造方法
CN101086940B (zh) * 2006-06-09 2011-06-22 清华大学 场发射阴极装置的制造方法
KR100880562B1 (ko) 2007-07-09 2009-01-30 (주)제이디에이테크놀로지 진공 채널 트랜지스터 및 전계 방출형 평판 표시 장치
US9136794B2 (en) 2011-06-22 2015-09-15 Research Triangle Institute, International Bipolar microelectronic device
KR101774480B1 (ko) * 2011-08-16 2017-09-04 에레즈 할라미 전계 효과 트랜지스터의 비접촉 제어를 위한 방법 및 장치 그리고 두 개의 전자 장치들을 상호연결하는 방법
CN104143513B (zh) * 2013-05-09 2016-12-28 中芯国际集成电路制造(上海)有限公司 纳米真空场效应电子管及其形成方法
ITMI20130897A1 (it) 2013-05-31 2014-12-01 St Microelectronics Srl Dispositivo microelettronico a vuoto integrato e relativo metodo di fabbricazione.
CN105097390B (zh) 2014-03-31 2017-07-28 意法半导体股份有限公司 集成真空微电子结构及其制造方法
WO2016182080A1 (ja) * 2015-05-14 2016-11-17 国立大学法人山口大学 真空チャネルトランジスタおよびその製造方法
CN106571367A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 真空管闪存结构及其制造方法
MX2018012105A (es) 2016-04-06 2019-03-28 Amcor Rigid Plastics Usa Llc Preforma y recipiente de multicapas.
WO2017190511A1 (zh) * 2016-05-04 2017-11-09 中国科学院苏州纳米技术与纳米仿生研究所 场发射器件及其制作方法
CN107346720B (zh) * 2016-05-04 2020-09-01 中国科学院苏州纳米技术与纳米仿生研究所 场发射器件及其制作方法
CN108242466B (zh) * 2016-12-26 2020-09-01 中国科学院苏州纳米技术与纳米仿生研究所 场发射器件及其制作方法
RU2703292C1 (ru) * 2019-03-26 2019-10-16 Акционерное общество "Научно-производственное предприятие "Алмаз" (АО "НПП "Алмаз") Способ изготовления катодно-сеточного узла с углеродными автоэмиттерами
CN110246889B (zh) * 2019-05-10 2021-05-28 西安交通大学 一种双栅型真空场发射三极管结构及其制作方法
CN110767519B (zh) * 2019-10-21 2022-03-04 中国电子科技集团公司第十二研究所 一种场发射电子源结构及其形成方法、电子源、微波管
CN111613662B (zh) * 2020-05-27 2021-06-11 东北大学 偏压诱导共线反铁磁材料产生自旋极化电流的调控方法
JP6818931B1 (ja) * 2020-09-10 2021-01-27 善文 安藤 真空チャネル電界効果トランジスタ、その製造方法及び半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2635913B1 (fr) * 1988-08-31 1990-11-09 Saint Louis Inst Diode a emission de champ
JPH0340332A (ja) * 1989-07-07 1991-02-21 Matsushita Electric Ind Co Ltd 電界放出型スウィチング素子およびその製造方法
JP2574500B2 (ja) * 1990-03-01 1997-01-22 松下電器産業株式会社 プレーナ型冷陰極の製造方法
DE4010909A1 (de) * 1990-04-04 1991-10-10 Siemens Ag Diode
US5289086A (en) * 1992-05-04 1994-02-22 Motorola, Inc. Electron device employing a diamond film electron source
US5534743A (en) * 1993-03-11 1996-07-09 Fed Corporation Field emission display devices, and field emission electron beam source and isolation structure components therefor
US5445550A (en) * 1993-12-22 1995-08-29 Xie; Chenggang Lateral field emitter device and method of manufacturing same
US5442193A (en) * 1994-02-22 1995-08-15 Motorola Microelectronic field emission device with breakdown inhibiting insulated gate electrode
US5629580A (en) * 1994-10-28 1997-05-13 International Business Machines Corporation Lateral field emission devices for display elements and methods of fabrication
CA2219254A1 (en) * 1995-05-08 1996-11-14 Advanced Vision Technologies, Inc. Field emission display cell structure and fabrication process
US5644188A (en) * 1995-05-08 1997-07-01 Advanced Vision Technologies, Inc. Field emission display cell structure
US5604399A (en) * 1995-06-06 1997-02-18 International Business Machines Corporation Optimal gate control design and fabrication method for lateral field emission devices
WO1996042113A1 (en) * 1995-06-13 1996-12-27 Advanced Vision Technologies, Inc. Laminar composite lateral field-emission cathode and fabrication process
AU6346496A (en) * 1995-07-05 1997-02-05 Advanced Vision Technologies, Inc. Direct electron injection field-emission display device and abrication process
AU6850496A (en) * 1995-09-06 1997-03-27 Advanced Vision Technologies, Inc. High-frequency field-emission device and fabrication process
WO1999040604A1 (en) * 1998-02-09 1999-08-12 Advanced Vision Technologies, Inc. Confined electron field emission device and fabrication process
WO1999049492A1 (en) * 1998-03-21 1999-09-30 Korea Advanced Institute Of Science & Technology Line field emitter display
CN1202576C (zh) * 1998-03-25 2005-05-18 韩国科学技术院 真空场效应晶体管

Also Published As

Publication number Publication date
EP1116256A1 (en) 2001-07-18
CA2345629A1 (en) 2001-02-01
CN1327610A (zh) 2001-12-19
JP2003505844A (ja) 2003-02-12
WO2001008193A1 (en) 2001-02-01

Similar Documents

Publication Publication Date Title
KR20010075312A (ko) 진공 전계 효과 소자 및 그 제작 공정
US5666019A (en) High-frequency field-emission device
US5312777A (en) Fabrication methods for bidirectional field emission devices and storage structures
US6568979B2 (en) Method of manufacturing a low gate current field emitter cell and array with vertical thin-film-edge emitter
US5144191A (en) Horizontal microelectronic field emission devices
US6648712B2 (en) Triode-type field emission device having field emitter composed of emitter tips with diameter of nanometers and method for fabricating the same
US4983878A (en) Field induced emission devices and method of forming same
US5374868A (en) Method for formation of a trench accessible cold-cathode field emission device
US20030132461A1 (en) Field-effect transistor, circuit configuration and method of fabricating a field-effect transistor
US6890233B2 (en) Method of making low gate current multilayer emitter with vertical thin-film-edge multilayer emitter
US20050247929A1 (en) Nanotube-based vacuum devices
CN203932001U (zh) 集成真空微电子器件
EP0544663A1 (en) METHOD OF MANUFACTURING AND STRUCTURE OF AN INTEGRATED VACUUM MICROELECTRONIC DEVICE.
EP0630518A1 (en) Vertical microelectronic field emission devices and methods of making same
WO2009005908A2 (en) Triodes using nanofabric articles and methods of making the same
US7176478B2 (en) Nanotube-based vacuum devices
US5628663A (en) Fabrication process for high-frequency field-emission device
CN101971285B (zh) 高频三极管型场致发射器件及其制造方法
CN204905205U (zh) 集成真空微电子结构
US5604399A (en) Optimal gate control design and fabrication method for lateral field emission devices
JPH08329824A (ja) 電界放射型冷陰極装置及びその製造方法
US6572425B2 (en) Methods for forming microtips in a field emission device
WO1997009733A1 (en) High-frequency field-emission device and fabrication process
KR100485128B1 (ko) 전계 방출 소자 및 전계 방출 소자의 제조 방법
JPWO2004079910A1 (ja) 電界放射型微小電子エミッタを用いた論理演算素子および論理演算回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application