KR101774480B1 - 전계 효과 트랜지스터의 비접촉 제어를 위한 방법 및 장치 그리고 두 개의 전자 장치들을 상호연결하는 방법 - Google Patents

전계 효과 트랜지스터의 비접촉 제어를 위한 방법 및 장치 그리고 두 개의 전자 장치들을 상호연결하는 방법 Download PDF

Info

Publication number
KR101774480B1
KR101774480B1 KR1020147007085A KR20147007085A KR101774480B1 KR 101774480 B1 KR101774480 B1 KR 101774480B1 KR 1020147007085 A KR1020147007085 A KR 1020147007085A KR 20147007085 A KR20147007085 A KR 20147007085A KR 101774480 B1 KR101774480 B1 KR 101774480B1
Authority
KR
South Korea
Prior art keywords
walls
field effect
effect transistor
transistor
free
Prior art date
Application number
KR1020147007085A
Other languages
English (en)
Other versions
KR20140083990A (ko
Inventor
에레즈 할라미
Original Assignee
에레즈 할라미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에레즈 할라미 filed Critical 에레즈 할라미
Publication of KR20140083990A publication Critical patent/KR20140083990A/ko
Application granted granted Critical
Publication of KR101774480B1 publication Critical patent/KR101774480B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 전계 효과 트랜지스터(MOS, FET 등)의 게이트 영역에서의 전기장을, 게이트 전극의 순 전하를 변경함이 없이 또는 전기적 전도에 의존함이 없이, 제어할 수 있도록 실현함으로써 달성된다. 본 발명의 실시형태에 따르면, 전기장은, 전하 캐리어들을 게이트 전극에 물질적으로 추가하거나 빼냄이 없이 또는 게이트 전극의 순 전하를 변경함이 없이, 게이트 전극 내에서의 전하 분포를 수정함으로써, 변경된다. 이것은 전기장의 하나 이상의 원천들, 예를 들어, 자유 전하들, 또는 전도성 혹은 비-전도성의 표면 전하들을 게이트 전극 부근으로 이동시킴으로써 달성된다. 전기적 유도에 의해, 전기장은 게이트 전극에서 전하들의 분리를 일으키고 FET 트랜지스터의 전도 상태에서의 변경을 일으킨다.

Description

전계 효과 트랜지스터의 비접촉 제어를 위한 방법 및 장치 그리고 두 개의 전자 장치들을 상호연결하는 방법{METHOD AND DEVICE FOR CONTACTLESS CONTROL OF A FIELD EFFECT TRANSISTOR AND METHOD OF INTERCONNECTING TWO ELECTRONIC DEVICES}
(참조 데이터)
본 출원은 2011년 8월 16일에 출원된 미국 가출원 번호 US 제61/524,233호의 계속 출원이며, 그 기재된 내용은 본 명세서에 통합된다.
본 발명의 실시예들은 전자 장치(electronic device)와의 직접적인 물질적 접촉 없이 전자 장치와 인터페이스(interface)하는 방법에 관한 것이며, 여기서 전자 장치는 예를 들어, 트랜지스터, CMOS 전계 효과 트랜지스터(field effect transistor), 또는 다른 전자 장치들과 같은 것이다.
일반적으로 전계 효과 트랜지스터들, 특히 CMOS 트래지스터들은 소자(component)들로서 또는 집적 회로(integrated circuit)에서 오늘날 매우 보편적으로 사용된다. 이들이 제어되는 방식은 (일반적으로 "게이트(gate)"로 지칭되는) 이들의 제어 레그(control leg)에 가해지는 전기장(field)을 수정함으로써 이루어진다. 이러한 전기장의 변화는 게이트에 가해지는 전압을 수정함으로써 달성된다. 본 출원에서는, 간결한 설명을 위해, CMOS 전계-효과 트랜지스터가 언급될 것이지만, 본 발명의 방법은 JFET, HEMFET, 및 다른 능동 전자 장치(active electronic device)에도 유사하게 적용된다는 것을 이해해야만 한다.
예를 들어, US 제2007/0063304호와 같은 일부 출원들에서, FET 트랜지스터의 상태는 트랜지스터에 물질적으로 연결된 전도체 경로(conductor path)에 의해 트랜지스터의 게이트 전압을 직접적으로 수정함으로써 변경된다. 대부분 이러한 경우들에서, 트랜지스터의 제어는 전하(charge)를 게이트로 이동시켜 그 전압 레벨을 수정하게 되는 전도성 링크(conductive link)에 의존한다.
플로팅 게이트 트랜지스터(floating gate transistor)들이 또한 알려져 있는데, 다른 것들 중에서도 미국 특허 US 제7,193,264호로부터 알려져 있다. 이러한 예에서는, 하나 이상의 제어 게이트를 가진 플로팅 게이트 MOS 트랜지스터가 구성된다. 그러나, 이러한 장치들에서, 순 게이트 전하(net gate charge)는 캐패시터-결합 회로(capacitor-coupled circuit)에 의해 변경되고, 이에 따라 이러한 장치도 오로지 (고체(solids) 내에서의 전하 캐리어(charge carrier)들의 움직임을 수반하는) 전기적 전도(electrical conduction)에만 의존하게 된다.
이러한 제어 방법들이 광범위하게 널리 사용되고 있고 아울러 성공적으로 사용되고 있어도, 그럼에도 불구하고, 이러한 제어 방법들은 몇 가지 한계들을 나타내고 있다. 특히, 전도체의 논리적인 상태(logical state)의 모든 변화는 전원에 의해 공급돼야만 하는 작은 동적 전류(dynamic current)에 대응한다. 고속 디지털 회로들에서, 이와 같은 동적 전류들은 상당한 값들로 귀결될 수 있다. 동적 전류들은 연결 시스템들(예를 들어, 프로세서들 또는 프로세서 서브시스템들 간의 연결 버스들)에서, 이들의 상대적으로 높은 용량(capacity)으로 인해, 특히 강하다.
이러한 문제는, 수십억 개의 트랜지스터들과 수 개의 코어들이 상호연결되어 있는 CPU들과 같은 그러한 마이크로프로세서들과 특히 관련되어 있다. 이러한 상호연결들은 수신측 트랜지스터들의 게이트에 큰 커패시턴스를 부가하게 되고, 따라서 요청된 고속 클럭 속도에서 상태를 변경시키기 위해 많은 에너지를 요구한다. 이러한 상호연결들은 CPU의 최종 생성에 사용된 에너지의 최대 50%에 대해 책임이 있고, 또한 시간 임계적 경로(time critical path)들에서의 지연(delay)들의 대략 절반에 대해 책임이 있다고 추정된다.
이러한 상호연결들에서 소비되는 전력의 일정한 증가가 마이크로프로세서들의 성능을 향상시킴에 있어서 중요한 제한 요인이라는 점, 그리고 이러한 고 레벨의 전력 소비 및 동적 전류들을 나타내지 않는 그러한 전자 장치들을 제어하는 시스템 및 전자 장치들을 서로 간에 상호연결하는 시스템이 보다 더 빠르고 더 효율적인 디지털 프로세서들의 실현으로 이어지게 될 것이라는 점이 인식된다.
본 발명의 목표는 종래 기술의 이러한 한계들을 극복하는 FET 트랜지스터를 제어하는 방법을 제공하는 것이며, 이것은 첨부된 특허청구범위에서의 기술적 특징에 의해 달성된다.
본 발명은, 전계 효과 트랜지스터(MOS, FET 등)의 게이트 영역에서의 전기장을, 게이트 전극의 순 전하(net charge)를 변경함이 없이 또는 전기적 전도에 의존함이 없이, 제어할 수 있도록 실현함으로써 달성된다. 본 발명의 실시형태에 따르면, 전기장은, 전하 캐리어들을 게이트 전극에 물질적으로 추가(adding)하거나 빼냄(subtracting)이 없이 또는 게이트 전극의 순 전하를 변경함이 없이, 게이트 전극 내에서의 전하 분포를 수정함으로써, 변경된다. 이것은 전기장의 하나 이상의 원천(source)들, 예를 들어, 자유 전하(free charge)들, 또는 전도성 혹은 비-전도성의 표면 전하(surface charge)들을 게이트 전극 부근으로 이동시킴으로써 달성된다. 전기적 유도(electric induction)에 의해, 전기장은 게이트 전극에서 전하들의 분리를 일으키고 FET 트랜지스터의 전도 상태(conduction state)에서의 변경을 일으키는데, 이것은 이후 더 설명되는 바와 같다.
이러한 접근법의 가장 큰 이점은 게이트에 연결되는 캐피시턴스를 감소시킨다는 점, 그리고 이에 따라 트랜지스터의 상태를 수정하기 위해 요구되는 에너지를 감소시킨다는 점이다.
본 발명의 일 실시형태에 따르면, 본질적으로 진공인 공간에서 발원지 전극(source electrode)으로부터 목적지 전극(target electrode)까지 움직이는 (자유 전자(free electron)들 및/또는 자유 이온(fee ion)들 및/또는 자유 대전 입자(free charged particle)들일 수 있는) 전기장의 원천이, 목적지 상에 충돌시, FET를 구동하기 위해 사용되는 전기장 원천을 제공한다. 바람직하게는 전자들 또는 대전 입자들은 용기(vessle) 내에 갇히게 되는데, 여기서 용기는 음의 전자 친화도(Negative Electron Affinity, NEA) 물질에 의해 적어도 부분적으로 실현된 벽(wall)들을 갖는다.
변형된 구현에 있어서, 대전 입자들은, SiO2 또는 이와 동등한 물질로 적어도 부분적으로 실현된 벽들을 갖는 진공 용기 내에 갇히고, 용기 내부에 일정 양의 전자들 및/또는 대전 입자들의 축적(store)에 의해 "활성화"되는데, 이것은 이후 더 설명되는 바와 같다.
또 하나의 다른 실시형태에 따르면, 전기장의 원천은 전자들 또는 이온의 빔(beam)인데, 이러한 전자들 또는 이온의 빔은, 진공 공간 내에서 탄도 궤도(ballistic trajectories)를 따라 움직이거나, 또는 음의 전자 친화도(NEA) 물질 혹은 활성화된 SiO2에 의해 적어도 부분적으로 실현되는 벽들을 갖는 용기 내에서 바운스(bounce)되는, 그러한 빔이다. CMOS 트랜지스터의 게이트 가까이 가는 전자의 빔은 다시 게이트 상의 전하 분포를 변경할 것이고, 이에 따라 트랜지스터의 소스(source)와 트랜지스터의 드레인(drain)들 사이의 채널(channel) 상의 전하 분포를 변경할 것이며, 이에 따라 채널을 통해 진행할 수 있는 전류를 변경할 것이다. 제어되는 CMOS 트랜지스터는 또한, 집적 회로의 일부일 수 있으며, 동일한 전하가 IC 상의 이들 중 하나 이상을 제어할 수 있다.
본 발명의 다른 실시형태에 의하면, 전기장의 원천은 (전하들의 추가 혹은 빼냄이 없이 움직이게 되는) 전기를 띤 물질(electrified material) 또는 대전된 전도체(charged conductor)에 구속되어 있는 전하들일 수 있다. 예를 들어, 제어가 요구되는 트랜지스터와 밀접하게 관련되어 움직이게 되는 전기를 띤 막대봉(electrified rod)이 있다. 이러한 막대봉이 트랜지스터의 게이트에 더 가까워짐에 따라, 게이트 상의 전하 분포는 변경되고, 이것은 트랜지스터를 통해 진행하는 전류 및/또는 전압이 변경되게 한다.
본 발명은, 예로서 제시되고 도면에서 예시되는 실시예의 설명을 통해 더 잘 이해될 것이다.
도 1a 및 도 1b는 본 발명의 특정된 하지만 비한정적 의미를 갖는 예들을 나타낸다.
도 1a는 N-채널 타입의 CMOS 트랜지스터의 예를 자체-설명가능한 방식으로 예시하고 있으며, 여기서 트랜지스터의 상태는 "오프(OFF)" 상태이고, 어떠한 채널도 형성되어 있지 않으며, 어떠한 전류도 통과할 수 없다.
도 1b는 N-채널의 CMOS 트랜지스터의 예를 자체-설명가능한 방식으로 예시하고 있으며, 여기서 트랜지스터의 상태는 "온(ON)" 상태인데, 이 경우는 트랜지스터의 게이트 상의 순 전하가 변경됨이 없이 채널이 형성되고 전류가 통과할 수 있는 경우를 나타낸다.
도 2는 진공 용기 내에 포함된 전자들 또는 대전 입자들에 의해 트랜지스터가 제어되는 본 발명의 실시예를 예시한다.
도 1a를 참조하면, N채널 타입의 CMOS 트랜지스터(1)는 N 타입의 소스(3), N 타입의 드레인(4), 및 P 타입의 기판(2)을 갖는다. 일부 전자들은 기판(2) 상에 그리고 게이트(5) 상에 무작위로 분포되어 있고, 따라서 채널은 존재하지 않으며 소스(3)와 드레인(4) 사이에는 어떠한 통로도 존재하지 않고, 이에 따라 트랜지스터(1)는 오프(OFF) 상태이다(임의의 전류가 어느 방향으로도 통과할 수 없음). 도 1b를 참조하면, N채널 타입의 CMOS 트랜지스터(1)는 N 타입의 소스(3), N 타입의 드레인(4), 및 P 타입의 기판(2)을 갖는다. 양으로(positively) 대전된 막대기(stick)(6)가 게이트(5) 부근으로 이동되어 게이트(5) 내의 음의 전하(negative charge)들을 끌어당긴다. 결과적으로, 양의 전하(positive charge)는 게이트(5)의 반대편으로 가게 되어 기판(2) 상의 전자들을 끌어당기는데, 이것은 소스(3)와 드레인(4) 사이에 채널을 형성한다. 이러한 채널은 소스(3)와 드레인(4) 사이에서 전류가 (양쪽 방향으로) 흐를 수 있게 하며, 트랜지스터는 "온(ON)" 상태이다. 도 1a에서의 장치와 도 1b의 장치 간의 차이점은 오로지 게이트 가까이 있는 대전 막대기의 존재이다. 두 경우에 있어서, 게이트 상의 순 전하에서의 변화는 본질적으로 0으로 유지되거나 혹은 0에 매우 가깝게 유지된다. 막대기(6)는 대전 입자들, 이온들, 전자들 등을 포함하는 자유 공간으로 대체될 수 있다. 이러한 대전 입자들은 전도성 물질 또는 부분적으로 전도성인 물질 또는 비-전도성 물질 상에서 혹은 내에서의 자유 대전 입자들일 수 있다. 게이트(5)는 전도성 물질 또는 부분적으로 전도성인 물질 또는 비-전도성 물질로 이루어지는 추가적인 층(하나 이상의 층)을 가질 수 있다. 트랜지스터(1)는 동일 입력에 의해 제어되는 하나 이상의 독립형 회로일 수 있거나 또는 집적 회로 내의 하나 이상의 회로일 수 있다.
도 2는 에너지 손실 없이 전자들을 인도(guide)할 때 공간적 근접성으로 인도되는 전자들에 의해 FET가 제어되는 본 발명의 실시예를 도식적으로 보여준다. 본 발명의 이러한 변형예는 튜브관(tube)(40)을 갖는데, 여기서 튜브관은 튜브관의 말단부(extremity)들에서 적절한 마개(cap)들로 폐쇄(close)되어 있고, 튜브관의 내부 용적(volume)은 진공화(evacuate)되어 있다. 본 발명의 목적을 위해, 본 명세서에서의 "진공(evacuated)"의 의미는, 전자의 평균 자유 경로(mean free path)가 용기의 치수와 적어도 동일하게 되도록 하는 잔류 내부 압력 상태를 의미하며, 바람직하게는 전자의 평균 자유 경로가 용기의 더 큰 치수보다 훨씬 더 커지도록 하는 잔류 내부 압력 상태를 의미한다.
바람직하게는, 용기 또는 튜브관(40)은 적어도 부분적으로 전자들의 탄성적 산란(elastic scattering)을 가능하게 하는 벽들을 갖도록 만들어진다. 예컨대, (박막(thin film) 형태의) 폴리에틸렌(Polyethylene) 또는 파릴렌(Parylene)이 그러한 물질들이다. 바람직하게는, 적어도 1.5 eV의 음의 전자 친화도를 갖는 물질이 선택되게 된다. 이것은 최대 약 1 eV의 운동 에너지까지 전자들의 탄성적 산란을 가능하게 한다. 대안예에서, 용기(40)는 SiO2로 제조될 수 있거나, 혹은 용기 내부에 일정 양의 전자들 및/또는 대전 입자들의 축적에 의해 "활성화"되는 임의의 적절한 절연 물질로 제조될 수 있다. 전자들은, 광전자 방출 또는 열전자 방출에 의해, 또는 전자 총(electron gun) 또는 임의의 다른 전자 원천(electron source)에 의해, 용기 내에 발생될 수 있다. 축적된 전하의 일부는 용기의 벽들에 고착되고, 나머지는 자유 전하인 상태로 유지됨이 관찰되었다. 전기장을 가하는 경우, 자유 전하 일부는 벽 산락(wall scattering)으로 인한 에너지 손실이 거의 없이 용기 내에서 움직일 수 있다.
NEA 또는 활성화된 SiO2 벽들을 갖는 진공 용기는, 전자들의 에너지가 특정 임계값을 초과하지 않는 한, 전자들의 물질 관통을 허용하지 않고, 따라서 이러한 진공 용기는 전자 가이드(electron guide)인 것으로서 고려될 수 있다. 만약 용기가 밀봉되기 전에 용기에 일정 양의 자유 전자들(47)이 주입(load)된다면, 전하들은, 매우 오랜 시간 동안 자유롭게 움직일 수 있는 상태로 유지될 것이고, 외부 전기장에 따라, 튜브관 내에서 진행하게 되고 벽들 상에서 적어도 부분적으로 탄성적으로 바운스되게 된다. 따라서, 이러한 튜브관은, 전도성 물질과 유사하지만 용량성 효과 및 동적 전류 손실은 도입하지 않는 "전기장 전도체(field conductor)"로서 동작한다.
도 2를 참조하면, 튜브관의 하나의 말단부는 튜브 내에 미리-주입(pre-load)된 자유 전하들을 끌어당기거나 밀쳐내기 위한 수단을 포함하는 전도 유닛(transmitting unit)을 포함한다. 이것은 예를 들어, 가속 전극(acceleration electrode)(42a)과 기준 전극(reference electrode)(42b) 간에 전압차를 가함으로써 전도기 유닛 근처에 있는 자유 전자들이 튜브관의 다른 단부를 향해 가속되도록 만들어질 수 있다.
전도 유닛 맞은편에 있는 튜브관의 말단부에서, FET 트랜지스터(45)는 내부 튜브관의 용적에 (도시된 바와 같이 직접적으로 또는 전극들의 적절한 구성에 의해) 결합된다. 전도 유닛으로부터 오게 되는 전자는 FET의 활성 용적(active volume) 내에 전기장을 생성하고 FET의 단자들에서의 전압 또는 FET를 통해 흐르는 전류를 변경한다.
바람직한 예에서, FET(45)의 게이트는, 예를 들어, 게이트를 잠시 동안 양의 전압원에 연결시킴으로써, 사전-충전(pre-charge)될 것이고, 그 다음에 플로팅(floating) 상태로 남게 될 것이며, 이에 따라 게이트 상에 누전되는 양의 전하는 FET가 전도 상태가 되게 할 것이고 그리고 전도 상태로 유지되게 할 것이다. 전도 유닛(42a-42b)으로부터 오게 되는 전자들은 게이트를 방전시킬 것이고 그리고 FET가 비활성 상태(inactive state)가 되게 할 것이다.
용기 자체는, 요구된 상호연결의 구조에 따라, 직선형 혹은 곡선형 용기일 수 있다. 더욱이, 단일 전송기가 하나의 진공 용기에 의해 수 개의 수신 장치들에 결합될 수 있다.

Claims (8)

  1. 활성 영역(active region)을 갖는 전계 효과 트랜지스터(Field Effect Transistor)의 비접촉 제어(contactless control)를 위한 방법으로서, 진공 공간(evacuated space) 내의 자유 전하(free charge)들을 상기 트랜지스터의 상기 활성 영역 부근으로 이동(displacing)시키는 것을 포함하며, 상기 진공 공간 내의 상기 자유 전하들을 상기 트랜지스터의 상기 활성 영역 부근으로 이동시킴으로써 상기 자유 전하들이 상기 활성 영역에서의 전기장(electric field)을 변경하게 되고 아울러 상기 트랜지스터의 단자들 상의 전압 및/또는 상기 트랜지스터를 통해 흐르는 전류를 수정하게 되어 상기 전계 효과 트랜지스터가 상기 자유 전하들에 의해 적어도 한번은 반드시 비접촉 방식으로 제어되게 되는 것을 특징으로 하는 전계 효과 트랜지스터의 비접촉 제어를 위한 방법.
  2. 제1항에 있어서,
    상기 진공 공간은 진공 용기(evacuated vessel)이고, 상기 진공 용기는 벽(wall)들에 의해 경계가 지어지며, 상기 자유 전하들은 상기 벽들 상에서 적어도 부분적으로 탄성적으로 산란(scatter)되고, 상기 자유 전하들은 상기 진공 용기 내에 미리 주입(pre-load)되는 것을 특징으로 하는 전계 효과 트랜지스터의 비접촉 제어를 위한 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 진공 공간은 진공 용기이고, 상기 자유 전하들은 전자(electron)들이며, 상기 진공 용기는 1.5 eV 이상의 음의 전자 친화도(negative electron affinity)를 나타내는 물질이 포함된 벽들을 갖고, 상기 물질은 상기 자유 전하들과 상기 벽들 사이에 위치하는 것을 특징으로 하는 전계 효과 트랜지스터의 비접촉 제어를 위한 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 진공 공간은 진공 용기이고, 상기 진공 용기는 폴리에틸렌(polyethylene) 또는 파릴렌(parylene) 또는 SiO2의 물질이 포함된 벽들을 갖고, 상기 물질은 상기 자유 전하들과 상기 벽들 사이에 위치하는 것을 특징으로 하는 전계 효과 트랜지스터의 비접촉 제어를 위한 방법.
  5. 두 개의 전자 장치(electronic device)들을 상호연결하는 방법으로서, 여기서 하나의 전자 장치는 다른 전자 장치에 의해 제어되는 전계 효과 트랜지스터를 입력으로서 가지며, 상기 제어는 청구항 제1항 또는 제2항의 방법에 의해 이루어지는 것을 특징으로 하는 두 개의 전자 장치들을 상호연결하는 방법.
  6. 활성 영역을 갖는 전계 효과 트랜지스터의 비접촉 제어를 위한 장치로서, 상기 장치는 두 개의 말단부(extremity)들을 갖는 진공 용기를 포함하고, 상기 진공 용기에는 자유 전하들이 미리 주입되고, 상기 진공 용기는 벽들을 포함하고, 상기 자유 전하들은 상기 벽들 상에서 적어도 부분적으로 탄성적으로 산란될 수 있고, 상기 전계 효과 트랜지스터는 하나의 말단부 부근에 있고, 다른 말단부는 상기 자유 전하들을 상기 전계 효과 트랜지스터를 향해 가속시키기 위한 전도 수단(transmitter means)을 가지며, 상기 자유 전하들을 상기 전계 효과 트랜지스터를 향해 가속시킴으로써 상기 자유 전하들이 상기 활성 영역에서의 전기장을 변경하게 되고 아울러 상기 트랜지스터의 단자들 상의 전압 및/또는 상기 트랜지스터를 통해 흐르는 전류를 수정하게 되어 상기 전계 효과 트랜지스터가 상기 자유 전하들에 의해 적어도 한번은 반드시 비접촉 방식으로 제어되게 되는 것을 특징으로 하는 전계 효과 트랜지스터의 비접촉 제어를 위한 장치.
  7. 제6항에 있어서,
    상기 자유 전하들은 전자들이고, 상기 진공 용기는 1.5 eV 이상의 음의 전자 친화도를 나타내는 물질이 포함된 벽들을 갖고, 상기 물질은 상기 자유 전하들과 상기 벽들 사이에 위치하는 것을 특징으로 하는 전계 효과 트랜지스터의 비접촉 제어를 위한 장치.
  8. 제6항 또는 제7항에 있어서,
    상기 진공 용기는 폴리에틸렌 또는 파릴렌 또는 SiO2의 물질이 포함된 벽들을 갖고, 상기 물질은 상기 자유 전하들과 상기 벽들 사이에 위치하는 것을 특징으로 하는 전계 효과 트랜지스터의 비접촉 제어를 위한 장치.
KR1020147007085A 2011-08-16 2012-07-31 전계 효과 트랜지스터의 비접촉 제어를 위한 방법 및 장치 그리고 두 개의 전자 장치들을 상호연결하는 방법 KR101774480B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161524233P 2011-08-16 2011-08-16
US61/524,233 2011-08-16
PCT/IB2012/053917 WO2013024386A2 (en) 2011-08-16 2012-07-31 System for a contactless control of a field effect transistor

Publications (2)

Publication Number Publication Date
KR20140083990A KR20140083990A (ko) 2014-07-04
KR101774480B1 true KR101774480B1 (ko) 2017-09-04

Family

ID=47049331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147007085A KR101774480B1 (ko) 2011-08-16 2012-07-31 전계 효과 트랜지스터의 비접촉 제어를 위한 방법 및 장치 그리고 두 개의 전자 장치들을 상호연결하는 방법

Country Status (5)

Country Link
US (1) US9762233B2 (ko)
JP (1) JP5916861B2 (ko)
KR (1) KR101774480B1 (ko)
IL (1) IL230675A (ko)
WO (1) WO2013024386A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114556552A (zh) 2019-10-14 2022-05-27 零能耗股份公司 集成电子结构及结构部件间的数据通信

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167575A1 (en) * 2001-10-09 2005-08-04 Benz Rudolph G. Intensified hybrid solid-state sensor
WO2006077596A2 (en) * 2005-01-21 2006-07-27 Novatrans Group Sa Electronic device and method for performing logic functions
WO2008065669A2 (en) * 2006-11-30 2008-06-05 Novatrans Group Sa Electrical device for performing logic functions

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3032306A1 (de) * 1980-08-27 1982-04-08 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte schaltung mit zu- und/oder abschaltbaren schaltungsteilen
GB2267761B (en) * 1992-06-02 1996-01-17 Hitachi Europ Ltd Method of electrically testing a sample
DE9210134U1 (de) * 1992-07-29 1992-09-24 Schoenmaekers, Johannes G., Meerssen Umfangsdichtung für eine Unterdruckkammer an einer Zuteilvorrichtung
FI953240A0 (fi) * 1995-06-30 1995-06-30 Rados Technology Oy Ljusdetektor
JP3324407B2 (ja) * 1996-09-30 2002-09-17 富士電機株式会社 半導体装置
KR20010075312A (ko) * 1999-07-26 2001-08-09 어드밴스드 비젼 테크놀러지스 인코포레이티드 진공 전계 효과 소자 및 그 제작 공정
US6618866B1 (en) * 2000-02-08 2003-09-16 Sealand Technology, Inc. Vacuum tank construction
US6632369B2 (en) * 2001-07-11 2003-10-14 Archimedes Technology Group, Inc. Molten salt collector for plasma separations
GB2395065B (en) 2002-10-30 2005-01-19 Toumaz Technology Ltd Floating gate transistors
EP1634075B1 (en) * 2003-06-10 2015-01-14 Yissum Research Development Company Of The Hebrew University Of Jerusalem Electronic device for communication with living cells
JP4669213B2 (ja) 2003-08-29 2011-04-13 独立行政法人科学技術振興機構 電界効果トランジスタ及び単一電子トランジスタ並びにそれを用いたセンサ
US20090263641A1 (en) * 2008-04-16 2009-10-22 Northeast Maritime Institute, Inc. Method and apparatus to coat objects with parylene
US8183903B2 (en) * 2009-12-03 2012-05-22 Semtech Corporation Signal interpolation methods and circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167575A1 (en) * 2001-10-09 2005-08-04 Benz Rudolph G. Intensified hybrid solid-state sensor
WO2006077596A2 (en) * 2005-01-21 2006-07-27 Novatrans Group Sa Electronic device and method for performing logic functions
WO2008065669A2 (en) * 2006-11-30 2008-06-05 Novatrans Group Sa Electrical device for performing logic functions

Also Published As

Publication number Publication date
JP5916861B2 (ja) 2016-05-11
JP2014527720A (ja) 2014-10-16
US20140197877A1 (en) 2014-07-17
US9762233B2 (en) 2017-09-12
IL230675A0 (en) 2014-03-31
IL230675A (en) 2016-08-31
WO2013024386A2 (en) 2013-02-21
KR20140083990A (ko) 2014-07-04
WO2013024386A3 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
US9679755B2 (en) Ionization apparatus
US20120273763A1 (en) Topological Insulator-Based Field-Effect Transistor
JP2002508596A (ja) 真空電界トランジスタ
KR101774480B1 (ko) 전계 효과 트랜지스터의 비접촉 제어를 위한 방법 및 장치 그리고 두 개의 전자 장치들을 상호연결하는 방법
Vladimirov et al. Superfluidlike motion of an absorbing body in a collisional plasma
Mishra et al. Variation of source gate workfunction on the performance of dual material gate rectangular recessed channel SOI‐MOSFET
Narang et al. Investigation of dielectric pocket induced variations in tunnel field effect transistor
Tirkey et al. Junction‐less charge plasma TFET with dual drain work functionality for suppressing ambipolar nature and improving radio‐frequency performance
Saravanan et al. Performance Analysis of InAs-GaAs Gate-all-around Tunnel Field Effect Transistors (GAA-TFET) for Analog/RF applications
Gupta et al. Performance evaluation of electro-optic effect based graphene transistors
Vimala et al. Modeling and simulation of nanoscale tri-gate MOSFETs including quantum effects
Yaghobi et al. Investigation of single-event-transient effects on n+ pocket double-gate tunnel FET
Park et al. Is there a kink effect in FDSOI MOSFETs?
Teherani et al. Electrostatic design of vertical tunneling field-effect transistors
Sanaullah et al. Multilayer molybdenum disulfide (MoS 2) based tunnel transistor
Goyal et al. Source material-engineered charge plasma based double gate TFET for analog/RF applications
JP2015035938A (ja) 非対称静電力を使うスイチバック型静電発電機
CN1269222C (zh) 一种非对称栅场效应晶体管
Ramesh et al. Channel and gate engineered dielectric modulated asymmetric dual short gate TFET
Itocazu et al. Analysis of the Silicon Film Thickness and the Ground Plane Influence on Ultra Thin Buried Oxide SOI nMOSFETs
Raj et al. Performance analysis of short channel effects immune JLFET with enhanced drive current
Saha et al. Analytical modeling approach to drain current characterization of ionization irradiated dual material trigate TFET
Tyagi et al. A Study on Electrical Characterization of Surface Potential and Threshold Voltage for Nano Scale FDSOI MOSFET
US8860466B2 (en) Electronic device and methode for implementing logic functions and for guiding charged particles
CN108355837A (zh) 一种静电吸引样品碎屑收集方法与装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant