JP5916861B2 - 電界効果トランジスタの非接触制御のためのシステム - Google Patents

電界効果トランジスタの非接触制御のためのシステム Download PDF

Info

Publication number
JP5916861B2
JP5916861B2 JP2014525524A JP2014525524A JP5916861B2 JP 5916861 B2 JP5916861 B2 JP 5916861B2 JP 2014525524 A JP2014525524 A JP 2014525524A JP 2014525524 A JP2014525524 A JP 2014525524A JP 5916861 B2 JP5916861 B2 JP 5916861B2
Authority
JP
Japan
Prior art keywords
transistor
container
free charge
decompressed
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014525524A
Other languages
English (en)
Other versions
JP2014527720A (ja
Inventor
エレツ ハラーミ
エレツ ハラーミ
Original Assignee
エレツ ハラーミ
エレツ ハラーミ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エレツ ハラーミ, エレツ ハラーミ filed Critical エレツ ハラーミ
Publication of JP2014527720A publication Critical patent/JP2014527720A/ja
Application granted granted Critical
Publication of JP5916861B2 publication Critical patent/JP5916861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Immunology (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Description

関連出願
本出願は、２０１１年８月１６日に出願された米国仮特許出願第６１／５２４，２３３号の継続出願であり、この出願の内容を本明細書に組み込む。
本発明の実施形態は、直接的な物質的接触をせずに電子機器（デバイス）（例えば、トランジスタ、ＣＭＯＳ電界効果トランジスタ、又は、その他の電子機器）とインタフェースするための方法に関する。
現在、一般的に電界効果トランジスタが、特にはＣＭＯＳトランジスタが、部品として、又は集積回路において非常に広く用いられている。これらを制御する方法は、その制御レッグ（通常「ゲート」と称される）に印加される電界を修正（変更）することによる。この電界の変更は、ゲートに印加される電圧を修正することにより達成される。本出願において、明瞭化のために、ＣＭＯＳ電界効果トランジスタに関して記述する。しかし、本発明の方法が、ＪＦＥＴ、ＨＥＭＦＥＴ、及びその他の能動電子デバイスにも適用されることを理解されたい。
幾つかのアプリケーション（例えば、特許文献１など）において、ＦＥＴトランジスタの状態が、ＦＥＴトランジスタに物質的に接続された導体路により直接的にＦＥＴトランジスタのゲート電圧を修正することにより変更される。このような場合（これらが大多数である）、トランジスタの制御は、ゲートに電荷を転送し、それにより電圧レベルを修正するための導電リンクに依存する。
フローティングゲートトランジスタも、特には、特許文献２から公知である。この特許文献の例において、１以上の制御ゲートを有するフローティングゲートＭＯＳトランジスタが構成されている。しかし、これらの装置において、正味ゲート電荷がコンデンサ接続回路により変更されるため、これらの装置も、固体中の電荷キャリアの運動を含む電気伝導のみに依存する。
このような制御方法は非常に広範に普及し成功しているが、幾つかの限界も有する。詳細には、導体の論理状態の全ての変化が、電源により供給されなければならない小さい動的電流に対応している。高速デジタル回路において、このような動的電流は結果的にかなりの高値になる場合がある。動的電流は比較的大容量であるため、接続システム（例えばプロセッサ又はプロセッササブシステム間の接続バス）において特に強い。
この問題は、特に、非常に多数のトランジスタ及び複数のコアが相互接続されているＣＰＵのようなマイクロプロセッサに関する。これらの相互接続は、受信側トランジスタのゲート静電容量を大きくし、従って、要求される高クロック速度で状態を変えるために多くのエネルギーを必要とする。相互接続が、ＣＰＵの最終生成に用いられるエネルギーの最大５０％にもなり、また、タイムクリティカルパス（時間的に厳格な経路）の遅延の原因の約半分を占めることが推定される。
相互接続（インターコネクション）により消費される電力の常時増大がマイクロプロセッサの性能向上の重大な制限因子であると考えられ、そして、この高レベルの電力消費及び動的電流を生じない、電子デバイスを制御し且つこれらのデバイス間を相互接続するシステムがあるならば、より高速でより効率的なデジタルプロセッサの実現に役立つであろうと考えられる。
米国特許出願公開第２００７００６３３０４号明細書 米国特許第７１９３２６４号明細書
本発明の目的は、先行技術の限界を克服するＦＥＴトランジスタを制御する方法を提示することであり、これは、添付の特許請求の範囲の主題により達成される。
本発明は、電界効果トランジスタ（ＭＯＳ、ＦＥＴなど）のゲート領域における電界を、ゲート電極の正味電荷を変更せずに、又は、電気伝導を用いずに制御することが可能であるという認識に由来している。本発明の一態様によれば、前記電界は、ゲート電極内の電荷分布を、電荷キャリアをゲート電極に物理的に加減（増減）せずに、又は、ゲート電極の正味電荷を変更せずに修正することにより変更される。これは、１以上の電界の源、例えば、自由電荷、又は導電性若しくは非導電性の表面電荷を前記ゲート電極付近に移動させることにより達成される。前記電界は、電気誘導（electric induction）により、前記ゲート電極における電荷の分離、及び、ＦＥＴトランジスタの導通状態の変化を生じる。これに関して以下にさらに説明する。
このような方法の最大の利点は、ゲートに接続される静電容量を低減し、そして、それにより、トランジスタの状態を修正するために必要なエネルギーを低減することである。
本発明の一態様によれば、電界の源は、自由電子、及び／若しくは、自由イオン、並びに／又は自由荷電粒子であってよく、これらは、基本的に減圧された（evacuated:排出された）空間内でソース電極からターゲット電極に移動し、そして、ターゲット電極に衝突すると、ＦＥＴを駆動するために用いられる電界を生じる。好ましくは、電子又は荷電粒子は、少なくとも部分的に負の電子親和力（ＮＥＡ）材料により実現される壁を有する容器内に閉じ込められる。
変形例において、荷電粒子は、少なくとも部分的にＳｉＯ２又は同等の材料により実現される壁を有する減圧容器内に閉じ込められ、所定量の電子及び／又は荷電粒子を容器内部に蓄積することにより「活性化」(‘activated’)されている。これに関して以下にさらに説明する。
別の態様によれば、電界の源は電子又はイオンのビームであり、減圧（evacuated）空間内を弾道軌道に沿って移動し、或いは、負電子親和力（ＮＥＡ）材料又は活性化ＳｉＯ２により少なくとも部分的に実現された壁を有する容器内で跳ね返る。ＣＭＯＳトランジスタのゲートに接近する電子ビームも同様に、そのゲート上の電荷分布と、従って、ゲートのソースとドレインとの間のチャネルと、従って、このチャネルを通ることができる電流とを変えるであろう。制御されているＣＭＯＳトランジスタは集積回路の一部であってもよく、また、同一の電荷が集積回路上のトランジスタの１以上を制御することができる。
本発明の別の態様によれば、電界の源は、電荷の加減なく移動される電化材料又は帯電導体に結合された電荷であってよい。例えば、制御に要求されるトランジスタと密接に関係して移動される帯電棒である。帯電棒がトランジスタのゲートに近づくにつれ、ゲート上の電荷分布の変化が、電圧、及び又は、トランジスタを流れる電流を変化させる。
本発明は、例として与えられ且つ図面により例示された実施形態の記載を補助として、より良好に理解されよう。
本発明の特定の、しかし限定的ではない例を示し、ＮチャネルタイプのＣＭＯＳトランジスタの例が「ＯＦＦ」状態にあり、チャネルが形成されておらず、電流が通過することができない様子を明白に示す図である。 本発明の特定の、しかし限定的ではない例を示し、ＮチャネルのＣＭＯＳトランジスタの例が「ＯＮ」状態にあり、このとき、ゲート上の正味電荷は変化せずにチャネルが形成されて電流が通過することができる様子を明白に示す図である。 トランジスタが、減圧容器内に収容された電子又は荷電粒子により制御される本発明の一実施形態を示す図である。
図１Ａを参照すると、ＮチャネルタイプのＣＭＯＳトランジスタ１が、Ｎタイプのソース３、Ｎタイプのドレイン４、及び、Ｐタイプの基板２を有する。幾つかの電子が、基板２上及びゲート５上にランダムに分布されており、従って、チャネルが存在せず、ソース３とドレイン４との間に通路がなく、従って、トランジスタ１はＯＦＦ状態にある（電流は、いずれの方向にも通過できない）。図１Ｂを参照すると、ＮチャネルタイプのＣＭＯＳトランジスタ１が、Ｎタイプのソース３、Ｎタイプのドレイン４、及び、Ｐタイプの基板２を有する。正に帯電された５スティック６がゲート５の付近に運ばれて、ゲート５内の負電荷を引き付けている。その結果、正電荷がゲート５の反対側に移動し、基板２上の電子を引きつけ、これらの電子がソース３とドレイン４との間にチャネルを形成する。このチャネルが、電流がソース３とドレイン４との間を（両方向に）流れることを可能にし、トランジスタは「ＯＮ」状態にある。図１Ａの状態の装置と図１Ｂの状態の装置との違い１０は、ゲート付近の帯電スティックの存在だけである。これらの両方の状態において、ゲート上の正味電荷の変化は本質的に０のまま、又は０に非常に近い値である。スティック６を、自由空間の荷電粒子、イオン、電子になどに置き換えることができる。これらの粒子は、自由であっても、任意の導電性の、部分的に導電性の、又は非導電性の材料上にあっても、或いはこれらの材料内にあってもよい。ゲート５は、導電性の、部分的に導電性の、又は非導電性の追加の層（１以上）を有することができる。トランジスタ１は、同一の入力により制御される１以上の独立回路であっても、又は集積回路であってもよい。
図２は、エネルギー損失なくそのガイドに空間的に近接して導かれる電子によりＦＥＴが制御される本発明の実施形態を概略的に示す。本発明のこの変型例は、適切なキャップによりその端部が閉じられ且つその内部容積が減圧された管４０を有する。本発明に関して、「減圧された」(‘evacuated’)とは、内部残圧が、電子の平均自由行程が容器の寸法に少なくとも等しいか、好ましくは、容器の寸法よりも非常に大きく、より大きい寸法を有するような圧力であることを意味する。
好ましくは、容器又は管４０は、電子の少なくとも部分的な弾性散乱を可能にする壁を用いてつくられる。例えば、ポリエチレン又はパリレン（薄膜）がこのような材料である。好ましくは、少なくとも１．５ｅＶの負の電子親和力を有する材料を選択し得る。これは、電子の、約１ｅＶまでの運動エネルギーでの弾性散乱を可能にする。或いは、容器４０を、ＳｉＯ２、又は、所定量の電子及び／又は荷電粒子をその内部に蓄積することにより「活性化」(‘activated’)された任意の適切な絶縁材料から製造することができる。電子は、光電子放出若しくは熱電放出により、又は、電子銃により、或いは、その他の任意の適切な電子源により容器内に発生されることができる。蓄積電荷の一部が容器の壁部に付着し、他の一部が自由なままであることが観察された。電界を印加すると、自由電荷の一部は、壁散乱によるエネルギー損失をほとんど生じずに容器内を移動することができる。
負の電子親和力又は活性化ＳｉＯ２壁を有する減圧された容器は、電子が材料に侵入することを、電子のエネルギーが所定の閾値を超えない限り、可能にしない。従って、この容器を電子ガイドとみなすことができる。容器に、その密閉前に所定量の自由電子４７が注入されると、電荷は非常に長期間にわたり自由に移動可能なままであり、管内を移動し、外部電界に従って少なくとも部分的に弾性的に壁上で反射するであろう。従って、管は、導電材料と同様に「電界導体」(‘field conductor’)として機能するが、容量効果及び動的電流損失を生じることはない。
再び図２を参照すると、管の一端が、管内に予め注入されていた自由電荷を引きつけるか又は反発させるための手段を含む伝達ユニットを含む。これは、例えば、加速電極４２ａと参照電極４２ｂとの電圧差を印加することにより行われることができ、これにより、トランスミッタ(transmitter)ユニット付近の自由電子が管の他端に向かって加速される。
前記管の、伝達(transmitting)ユニットの反対側の端部に、ＦＥＴトランジスタ４５を、管の内部容積に、図示されているように直接に、又は、適切な電極配列により接続した。伝達ユニットから送られる電子が、ＦＥＴの活性容積内で電界を生成し、ＦＥＴの端子にかかる電圧、又は、ＦＥＴを通って流れる電流を変更する。
好ましい実施形態において、ＦＥＴ４５のゲートは、例えば、ゲートを正電圧源にしばらくの間接続し、次いでフローティング状態に維持することによりプリチャージされ、これによりゲートに蓄積された正電荷がＦＥＴを導通状態にして維持する。伝達ユニット４２ａ−ｂから送られる電子が、ゲートの電荷を放出して、ＦＥＴを不活性状態にする。
容器自体は、要求される相互接続の構造に応じて、真直であっても、カーブを有してもよい。単一のトランスミッタを、１つの減圧された容器により、複数の受信装置に接続することもできる。
１ トランジスタ
２ 基板
３ ソース
４ ドレイン
５ ゲート
６ スティック
４０ 容器又は管
４２ａ 加速電極
４２ｂ 参照電極
４５ ＦＥＴトランジスタ
４７ 自由電子

Claims (8)

  1. 活性領域を有する電界効果トランジスタを制御する方法であって、減圧された空間にて自由電荷を前記トランジスタの前記活性領域付近に移動させ、それにより、前記自由電荷が、前記活性領域における電界を変更し、且つ、前記トランジスタの端子にかかる電圧及び／又は前記トランジスタを流れる電流を修正する方法。
  2. 前記減圧された空間が前記自由電荷を少なくとも部分的に弾性的にその上で散乱させる壁部により画成された減圧された容器であり、前記自由電荷が、前記減圧された容器内に予め注入されている請求項１に記載の方法。
  3. 前記減圧された空間が減圧された容器であり、前記自由電荷が電子であり、前記減圧された容器が、１．５ｅＶ以上の負の電子親和力を呈する壁を有する請求項１または２に記載の方法。
  4. 前記減圧された空間が減圧された容器であり、前記減圧された容器が、ポリエチレン若しくはパリレン又はＳｉＯ２からつくられた壁を有する請求項１〜３のいずれか１項に記載の方法。
  5. ２つの電子デバイスを相互接続する方法であって、一方の電子デバイスが、請求項１〜４のいずれか１項に記載の方法の１つによって他方の電子デバイスにより制御される電界効果トランジスタを入力として有する方法。
  6. 活性領域を有する電界効果トランジスタを制御するための装置であって、２つの端部を有する減圧された容器を備え、前記減圧された容器が、予め自由電荷を注入され、且つ、前記自由電荷を少なくとも部分的に弾性的にその上で散乱させることができる壁部を有し、前記電界効果トランジスタが一方の端部付近にあり、他方の端部が、前記自由電荷を前記電界効果トランジスタに向かって加速させるトランスミッタ手段を有し、これにより前記自由電荷が、前記活性領域における電界を変更し、且つ、前記トランジスタの端子にかかる電圧及び／又は前記トランジスタを流れる電流を修正する装置。
  7. 前記自由電荷が電子であり、前記減圧された容器が、１．５ｅＶ以上の負の電子親和力を呈する壁を有する請求項６に記載の装置。
  8. 前記減圧された容器が、ポリエチレン若しくはパリレン又はＳｉＯ２からつくられた壁を有する請求項６または７に記載の装置。
JP2014525524A 2011-08-16 2012-07-31 電界効果トランジスタの非接触制御のためのシステム Active JP5916861B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161524233P 2011-08-16 2011-08-16
US61/524,233 2011-08-16
PCT/IB2012/053917 WO2013024386A2 (en) 2011-08-16 2012-07-31 System for a contactless control of a field effect transistor

Publications (2)

Publication Number Publication Date
JP2014527720A JP2014527720A (ja) 2014-10-16
JP5916861B2 true JP5916861B2 (ja) 2016-05-11

Family

ID=47049331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014525524A Active JP5916861B2 (ja) 2011-08-16 2012-07-31 電界効果トランジスタの非接触制御のためのシステム

Country Status (5)

Country Link
US (1) US9762233B2 (ja)
JP (1) JP5916861B2 (ja)
KR (1) KR101774480B1 (ja)
IL (1) IL230675A (ja)
WO (1) WO2013024386A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022551940A (ja) 2019-10-14 2022-12-14 ゼロ イーシー ソシエテアノニム 統合された電子構造及び当該構造のコンポーネント間のデータ通信

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3032306A1 (de) * 1980-08-27 1982-04-08 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte schaltung mit zu- und/oder abschaltbaren schaltungsteilen
GB2267761B (en) * 1992-06-02 1996-01-17 Hitachi Europ Ltd Method of electrically testing a sample
DE9210134U1 (ja) * 1992-07-29 1992-09-24 Schoenmaekers, Johannes G., Meerssen, Nl
FI953240A0 (fi) * 1995-06-30 1995-06-30 Rados Technology Oy Ljusdetektor
JP3324407B2 (ja) * 1996-09-30 2002-09-17 富士電機株式会社 半導体装置
KR20010075312A (ko) * 1999-07-26 2001-08-09 어드밴스드 비젼 테크놀러지스 인코포레이티드 진공 전계 효과 소자 및 그 제작 공정
US6618866B1 (en) * 2000-02-08 2003-09-16 Sealand Technology, Inc. Vacuum tank construction
US6632369B2 (en) * 2001-07-11 2003-10-14 Archimedes Technology Group, Inc. Molten salt collector for plasma separations
US7015452B2 (en) * 2001-10-09 2006-03-21 Itt Manufacturing Enterprises, Inc. Intensified hybrid solid-state sensor
GB2395065B (en) 2002-10-30 2005-01-19 Toumaz Technology Ltd Floating gate transistors
WO2004109282A1 (en) * 2003-06-10 2004-12-16 Yissum Research Development Company Of The Hebrew University Of Jerusalem Electronic device for communication with living cells
JP4669213B2 (ja) 2003-08-29 2011-04-13 独立行政法人科学技術振興機構 電界効果トランジスタ及び単一電子トランジスタ並びにそれを用いたセンサ
US7545179B2 (en) * 2005-01-21 2009-06-09 Novatrans Group Sa Electronic device and method and performing logic functions
EP2127084A2 (en) * 2006-11-30 2009-12-02 Novatrans Group SA Electrical device for performing logic functions
US20090263641A1 (en) * 2008-04-16 2009-10-22 Northeast Maritime Institute, Inc. Method and apparatus to coat objects with parylene
US8183903B2 (en) * 2009-12-03 2012-05-22 Semtech Corporation Signal interpolation methods and circuits

Also Published As

Publication number Publication date
WO2013024386A2 (en) 2013-02-21
KR101774480B1 (ko) 2017-09-04
IL230675A0 (en) 2014-03-31
WO2013024386A3 (en) 2013-07-04
KR20140083990A (ko) 2014-07-04
US9762233B2 (en) 2017-09-12
US20140197877A1 (en) 2014-07-17
JP2014527720A (ja) 2014-10-16
IL230675A (en) 2016-08-31

Similar Documents

Publication Publication Date Title
US8629427B2 (en) Topological insulator-based field-effect transistor
Raad et al. Dielectric and work function engineered TFET for ambipolar suppression and RF performance enhancement
CN107278351B (zh) 包括具有体极连接的开关晶体管的rf电路
Wei et al. Performance benchmarks for Si, III–V, TFET, and carbon nanotube FET-re-thinking the technology assessment methodology for complementary logic applications
Yojo et al. Reconfigurable back enhanced (BE) SOI MOSFET used to build a logic inverter
JP5916861B2 (ja) 電界効果トランジスタの非接触制御のためのシステム
Karmakar Ternary logic gates using quantum dot gate FETs (QDGFETs)
Tirkey et al. Junction‐less charge plasma TFET with dual drain work functionality for suppressing ambipolar nature and improving radio‐frequency performance
Son et al. Logic‐in‐Memory Operation of Ternary NAND/NOR Universal Logic Gates using Double‐Gated Feedback Field‐Effect Transistors
Gupta et al. Performance evaluation of electro-optic effect based graphene transistors
Suzuki et al. Source-induced RDF overwhelms RTN in nanowire transistor: Statistical analysis with full device EMC/MD simulation accelerated by GPU computing
Suhag et al. Design and simulation of nanoscale double gate MOSFET using high K material and ballistic transport method
Arnub et al. Design and analysis of logic gates using GaN based double gate MOSFET (DG-MOS)
Homma et al. Comparative study on nano‐scale III‐V MOSFETs with various channel materials using quantum‐corrected Monte Carlo simulation
del Alamo et al. III–V CMOS: What have we learned from HEMTs?
Moldovan et al. Experimentally verified drain‐current model for variable barrier transistor
Bhagat et al. Negative capacitance δ‐bulk planar junctionless transistor for low power applications
Raj et al. Performance analysis of short channel effects immune JLFET with enhanced drive current
Kim et al. Steep subthreshold slope nanoelectromechanical field-effect transistors with nanowire channel and back gate geometry
Logoteta et al. Intrinsic subthermionic capabilities and high performance of easy-to-fabricate monolayer metal dihalide MOSFETs
Tyagi et al. A Study on Electrical Characterization of Surface Potential and Threshold Voltage for Nano Scale FDSOI MOSFET
Kumar et al. Comparative Analysis of Technology Advancement From Single Gate to Multi-Gate MOSFET
Haensch High performance computing beyond 14nm node—Is there anything other than Si?
Cai et al. SOI series MOSFET for embedded high voltage applications and soft-error immunity
Rajan et al. Impact of Gate All Around Architecture in Polarity Based TFET with RF/Analog Analysis

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160405

R150 Certificate of patent or registration of utility model

Ref document number: 5916861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250