JP2003504919A - カレントミラー装置 - Google Patents
カレントミラー装置Info
- Publication number
- JP2003504919A JP2003504919A JP2001508663A JP2001508663A JP2003504919A JP 2003504919 A JP2003504919 A JP 2003504919A JP 2001508663 A JP2001508663 A JP 2001508663A JP 2001508663 A JP2001508663 A JP 2001508663A JP 2003504919 A JP2003504919 A JP 2003504919A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- current mirror
- cascode
- current path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
第１カレントミラートランジスタとこのトランジスタにカスコード構造で接続され、第１カスコードトランジスタと呼ばれるトランジスタとの主電流路を有する入力電流路と、第２カレントミラートランジスタとこのトランジスタにカスコード構造で接続され、第２カスコードトランジスタと呼ばれるトランジスタとの主電流路を有する出力電流路と、出力端子における第１回路ポイントから電流の一部を偏差させる電流分割回路とを有するカレントミラー装置が述べられている。少数の部品及び低い電源電圧を使用し、入力電流路と出力電流路との間に１より大きい正確なカレントミラー比を得るために、本発明に係るカレントミラー装置は、ｎは１より大きく、電流分割回路は、第１回路ポイントから直接出力端子及び基準ポイントへｍ＝１／（ｎ−１）の関係がｍに対し少なくとも実質的に満たされるｍ：１の比で電流を分割することを特徴とする。
Description
【０００１】
本発明は、
−第１カレントミラートランジスタと、このトランジスタにカスコード構造で接
続される、第１カスコードトランジスタと呼ばれるトランジスタとからなる主電
流路を有する入力電流路と、 −第２カレントミラートランジスタと、このトランジスタにカスコード構造で接
続され、第２カスコードトランジスタと呼ばれるトランジスタとからなる主電流
路を有する出力電流路と、 −カレントミラー構造で相互に接続され、これらの制御端子が第１回路ポイント
に接続されるカレントミラートランジスタと、 −相互に接続され、カレントミラー装置の入力電流路における入力端子に接続さ
れるカスコードトランジスタの接続された制御端子と、 −第１カレントミラートランジスタから離れた第１カスコードトランジスタの主
電流路の端子により構成される入力端子及び第２カレントミラートランジスタか
ら離れた第２カスコードトランジスタの主電流路の端子により構成される出力端
子と、 −入力電流路における電流に対するカレントミラー及びカスコードトランジスタ
の大きさであって、出力電流路において少なくとも実質的に電流のｎ倍の値に相
当する大きさと、 −出力端子における第１回路ポイントから電流の一部を得る電流分割回路と、 を有するカレントミラー装置に関する。
続される、第１カスコードトランジスタと呼ばれるトランジスタとからなる主電
流路を有する入力電流路と、 −第２カレントミラートランジスタと、このトランジスタにカスコード構造で接
続され、第２カスコードトランジスタと呼ばれるトランジスタとからなる主電流
路を有する出力電流路と、 −カレントミラー構造で相互に接続され、これらの制御端子が第１回路ポイント
に接続されるカレントミラートランジスタと、 −相互に接続され、カレントミラー装置の入力電流路における入力端子に接続さ
れるカスコードトランジスタの接続された制御端子と、 −第１カレントミラートランジスタから離れた第１カスコードトランジスタの主
電流路の端子により構成される入力端子及び第２カレントミラートランジスタか
ら離れた第２カスコードトランジスタの主電流路の端子により構成される出力端
子と、 −入力電流路における電流に対するカレントミラー及びカスコードトランジスタ
の大きさであって、出力電流路において少なくとも実質的に電流のｎ倍の値に相
当する大きさと、 −出力端子における第１回路ポイントから電流の一部を得る電流分割回路と、 を有するカレントミラー装置に関する。
【０００２】
カレントミラー装置は、規定される係数によって基準電流を分流、倍増又は変
化させるトランジスタ電気回路技術に使用される。入力電流又はこの入力電流の
所望の倍数からの出力電流の偏差は、本実施例ではバイポーラトランジスタであ
るトランジスタの制御電流の補償又は初期電圧の補償が非常に重要である様々な
影響に依存する。これら影響は、カレントミラー装置の対称構造により好ましく
は打ち消されるが、使用すべき部品の数及び最低限必要とされる電源電圧を犠牲
にしている。
化させるトランジスタ電気回路技術に使用される。入力電流又はこの入力電流の
所望の倍数からの出力電流の偏差は、本実施例ではバイポーラトランジスタであ
るトランジスタの制御電流の補償又は初期電圧の補償が非常に重要である様々な
影響に依存する。これら影響は、カレントミラー装置の対称構造により好ましく
は打ち消されるが、使用すべき部品の数及び最低限必要とされる電源電圧を犠牲
にしている。
【０００３】
エミッタが一端で相互に接続され、ベースが他端で相互に接続される２つのバ
イポーラトランジスタを有するカレントミラーは、U. Tietze及びCh. Schenk著
、論文"Halbleiter-Schaltungstechnik" 第８版、Springer-Verlag, 1986,頁62-
64から既知である。更に、入力トランジスタのベース及びコレクタが相互に接続
されている。この簡単なカレントミラー装置において、カレントミラー比は、入
力部を介し流れる２つのトランジスタのベース電流により歪められる。
イポーラトランジスタを有するカレントミラーは、U. Tietze及びCh. Schenk著
、論文"Halbleiter-Schaltungstechnik" 第８版、Springer-Verlag, 1986,頁62-
64から既知である。更に、入力トランジスタのベース及びコレクタが相互に接続
されている。この簡単なカレントミラー装置において、カレントミラー比は、入
力部を介し流れる２つのトランジスタのベース電流により歪められる。
【０００４】
このようなカレントミラー装置は、エミッタがこのカレントミラートランジス
タの結合されるベースに接続され、ベースが入力部に接続され、コレクタが基準
電位に接続される他のトランジスタで増大されるとき、追加するトランジスタの
ベース電流に関してカレントミラー比のエラーが減少する。特に、同程度に小さ
な電流利得を持つＰＮＰトランジスタからなるカレントミラーに対し、このエラ
ーは、所与のアプリケーションにはまだあまりにも大きすぎる。
タの結合されるベースに接続され、ベースが入力部に接続され、コレクタが基準
電位に接続される他のトランジスタで増大されるとき、追加するトランジスタの
ベース電流に関してカレントミラー比のエラーが減少する。特に、同程度に小さ
な電流利得を持つＰＮＰトランジスタからなるカレントミラーに対し、このエラ
ーは、所与のアプリケーションにはまだあまりにも大きすぎる。
【０００５】
出力分岐におけるカレントミラートランジスタに加えて、他のトランジスタが
カスコード構造で配されるウィルソンカレントミラー(Wilson current mirror)
として知られるカレントミラーは、前記論文"Halbleiter-Schaltungstechnik"か
らも既知である。カレントミラートランジスタの接続されたベースは、このカス
コード分岐に接続され、カスコードトランジスタの制御端子は、入力分岐に接続
される。１のミラー比に対する相当なベース電流の補償が、この回路で達成可能
である。しかしながら、初期電圧による歪みが存在する。このトランジスタが入
力分岐にカレントミラートランジスタに関して配置されるカスコードであるよう
に、ダイオードとしてウィルソンカレントミラーの入力分岐に配置される他のト
ランジスタを追加するので、ウィルソンカレントミラーのカレントミラートラン
ジスタへの初期電圧の影響が抑制されることは事実である。それにもかかわらず
、ベース電流の正確な補償及びそれ故、電流比の値が少なくとも実質的に１のみ
という完全な電流比が得られる。
カスコード構造で配されるウィルソンカレントミラー(Wilson current mirror)
として知られるカレントミラーは、前記論文"Halbleiter-Schaltungstechnik"か
らも既知である。カレントミラートランジスタの接続されたベースは、このカス
コード分岐に接続され、カスコードトランジスタの制御端子は、入力分岐に接続
される。１のミラー比に対する相当なベース電流の補償が、この回路で達成可能
である。しかしながら、初期電圧による歪みが存在する。このトランジスタが入
力分岐にカレントミラートランジスタに関して配置されるカスコードであるよう
に、ダイオードとしてウィルソンカレントミラーの入力分岐に配置される他のト
ランジスタを追加するので、ウィルソンカレントミラーのカレントミラートラン
ジスタへの初期電圧の影響が抑制されることは事実である。それにもかかわらず
、ベース電流の正確な補償及びそれ故、電流比の値が少なくとも実質的に１のみ
という完全な電流比が得られる。
【０００６】
入力分岐を具備するカレントミラー及びＰＮＰミラートランジスタを具備する
少なくとも２つの出力分岐は、米国特許出願番号第US-PS5,627,732号から既知で
ある。これらカレントトランジスタの各々は、カスコードトランジスタを具備す
るカスコード構造で配される。米国特許出願番号第US-PS5,627,732号の図４にお
いて、カレントミラートランジスタのベース電流が集められ、参照番号Ｔ７によ
り示される電流分配トランジスタの共通エミッタに送られる。この電流分配トラ
ンジスタは、マルチコレクタトランジスタとして構成される。カレントミラート
ランジスタの集められたベース電流は、カレントミラーの出力分岐の出力端子に
均等に分配される。しかしながら、上記分配のために、ベース電流の正確な補償
及びそれ故のカレントミラーのエラーが得られない。エラーは、出力電流路と入
力電流路との間のカレントミラー比に残される。この欠点を無くすために、米国
特許出願番号第US-PS5,627,732号は、この文献の図５、６及び８を参照して様々
な回路を提案している。特に、図８は、正確なカレントミラー比とカレントミラ
ーの入力電流の変化の独立との両方を保証し、１とは異なるカレントミラー比を
同時に生成すべき装置を示している。しかしながら、これは、比例的に多くなる
部品を犠牲にする。
少なくとも２つの出力分岐は、米国特許出願番号第US-PS5,627,732号から既知で
ある。これらカレントトランジスタの各々は、カスコードトランジスタを具備す
るカスコード構造で配される。米国特許出願番号第US-PS5,627,732号の図４にお
いて、カレントミラートランジスタのベース電流が集められ、参照番号Ｔ７によ
り示される電流分配トランジスタの共通エミッタに送られる。この電流分配トラ
ンジスタは、マルチコレクタトランジスタとして構成される。カレントミラート
ランジスタの集められたベース電流は、カレントミラーの出力分岐の出力端子に
均等に分配される。しかしながら、上記分配のために、ベース電流の正確な補償
及びそれ故のカレントミラーのエラーが得られない。エラーは、出力電流路と入
力電流路との間のカレントミラー比に残される。この欠点を無くすために、米国
特許出願番号第US-PS5,627,732号は、この文献の図５、６及び８を参照して様々
な回路を提案している。特に、図８は、正確なカレントミラー比とカレントミラ
ーの入力電流の変化の独立との両方を保証し、１とは異なるカレントミラー比を
同時に生成すべき装置を示している。しかしながら、これは、比例的に多くなる
部品を犠牲にする。
【０００７】
本発明の目的は、入力電流路と出力電流路との間に１以上の正確なカレントミ
ラー比を持ち、少数の部品で、低い電源電圧用に構築されるやり方で冒頭の段落
に記載された型式のカレントミラー装置を構成することである。
ラー比を持ち、少数の部品で、低い電源電圧用に構築されるやり方で冒頭の段落
に記載された型式のカレントミラー装置を構成することである。
【０００８】
本発明による、冒頭の段落に記載された型式のカレントミラー装置において、
本目的は、 −ｎは１以上であり、 −電流分割回路は、ｍに対しｍ＝１／（ｎ−１）の関係が少なくとも実質的に満
たされるｍ：１の比で第１回路ポイントから直接出力端子及び基準ポイントへ電
流を分割する、 ことで解決される。
本目的は、 −ｎは１以上であり、 −電流分割回路は、ｍに対しｍ＝１／（ｎ−１）の関係が少なくとも実質的に満
たされるｍ：１の比で第１回路ポイントから直接出力端子及び基準ポイントへ電
流を分割する、 ことで解決される。
【０００９】
本発明に係るカレントミラー装置において、電流分割回路は、対称の電位比が
動作中に入力電流路及び出力電流路において調節されるように、カレントミラー
トランジスタ及びカスコードトランジスタの制御端子に接続される。バイポーラ
回路技術に使用されるトランジスタの構成において、初期電圧による影響は、こ
れにより減少する。つまり、これによりカレントミラー比で起こるエラーは発生
しない。入力電流路における電流が出力電流路における電流よりも大きい係数ｎ
の値の選択範囲に対し、カスコードトランジスタの制御端子における電流によっ
て起こるエラー電流は、カレントミラートランジスタの制御端子からの電流の合
計の既定部分を出力端子における電流に加えることにより補償される。ｍとｎと
の間に示される関係は、非常に大きな電流利得を持つトランジスタにのみ正確に
与えられる。電流利得Ｂに対し有限値を考慮する間、係数ｍとｎとの関係に対し
、等式ｍ＝（Ｂ＋１）／（Ｂ・（ｎ−１）−１）が得られる。本発明に係るカレ
ントミラー装置の場合、所望のカレントミラー比は、トランジスタの制御端子に
おける電流による偏差を起こすことなく、正確に保たれる。本発明に係るカレン
トミラー装置は、極めて少数の部品を必要とする。本発明に係るカレントミラー
装置は、非常に小さな電源電圧で動作する。係数ｍ、すなわち、電流分割回路に
おける電流の分割に不可欠な係数の僅かな変化により、入力電流路と出力電流路
との間のカレントミラー比における影響も補償され、この影響は入力端子及び出
力端子における差分電位によるものである。
動作中に入力電流路及び出力電流路において調節されるように、カレントミラー
トランジスタ及びカスコードトランジスタの制御端子に接続される。バイポーラ
回路技術に使用されるトランジスタの構成において、初期電圧による影響は、こ
れにより減少する。つまり、これによりカレントミラー比で起こるエラーは発生
しない。入力電流路における電流が出力電流路における電流よりも大きい係数ｎ
の値の選択範囲に対し、カスコードトランジスタの制御端子における電流によっ
て起こるエラー電流は、カレントミラートランジスタの制御端子からの電流の合
計の既定部分を出力端子における電流に加えることにより補償される。ｍとｎと
の間に示される関係は、非常に大きな電流利得を持つトランジスタにのみ正確に
与えられる。電流利得Ｂに対し有限値を考慮する間、係数ｍとｎとの関係に対し
、等式ｍ＝（Ｂ＋１）／（Ｂ・（ｎ−１）−１）が得られる。本発明に係るカレ
ントミラー装置の場合、所望のカレントミラー比は、トランジスタの制御端子に
おける電流による偏差を起こすことなく、正確に保たれる。本発明に係るカレン
トミラー装置は、極めて少数の部品を必要とする。本発明に係るカレントミラー
装置は、非常に小さな電源電圧で動作する。係数ｍ、すなわち、電流分割回路に
おける電流の分割に不可欠な係数の僅かな変化により、入力電流路と出力電流路
との間のカレントミラー比における影響も補償され、この影響は入力端子及び出
力端子における差分電位によるものである。
【００１０】
本発明に係るカレントミラー装置の変形体において、出力電流路における電流
は、入力電流路における電流よりも大きくなるように選択すべきであり、これに
より、このカレントミラー比を決定する係数ｎは１より小さくなる。エラー電流
は、互換性を持つように決められた、カレントミラートランジスタの制御トラン
ジスタからの電流の一部が入力端子に与えられるように、カスコードトランジス
タの制御端子からの電流により補償される。
は、入力電流路における電流よりも大きくなるように選択すべきであり、これに
より、このカレントミラー比を決定する係数ｎは１より小さくなる。エラー電流
は、互換性を持つように決められた、カレントミラートランジスタの制御トラン
ジスタからの電流の一部が入力端子に与えられるように、カスコードトランジス
タの制御端子からの電流により補償される。
【００１１】
更に有利な実施例において、本発明に係るカレントミラー装置は、電流分割回
路が第１及び第２電流路を持つトランジスタ装置を有するように形成され、これ
ら両方の電流路は、一端が第１回路ポイントに接続され、第１電流路は他端が基
準ポイントに接続され、第２電流路は他端が出力端子に接続され、そして、これ
ら電流路は、これらの電流路により伝達される第２電流路と第１電流路との間に
ｍ：１からなる電流の比となる大きさとなる。
路が第１及び第２電流路を持つトランジスタ装置を有するように形成され、これ
ら両方の電流路は、一端が第１回路ポイントに接続され、第１電流路は他端が基
準ポイントに接続され、第２電流路は他端が出力端子に接続され、そして、これ
ら電流路は、これらの電流路により伝達される第２電流路と第１電流路との間に
ｍ：１からなる電流の比となる大きさとなる。
【００１２】
この電流分割回路は、非常に簡単なやり方で形成される。電流分割回路の第１
電流路は、第１分割トランジスタの主電流路により構成され、電流分割回路の第
２電流路は、第２分割トランジスタの主電流路により構成され、これら第１及び
第２分割トランジスタは、カレントミラー構成で相互に接続され、これらの制御
端子は、入力端子に接続されるように更に改良されてよい。この実施例の変形体
は、トランジスタにおける第１及び第２電流路は、２つの主電流路及び共通制御
端子で形成され、この制御端子は入力端子に接続されていることを特徴とする。
電流路は、第１分割トランジスタの主電流路により構成され、電流分割回路の第
２電流路は、第２分割トランジスタの主電流路により構成され、これら第１及び
第２分割トランジスタは、カレントミラー構成で相互に接続され、これらの制御
端子は、入力端子に接続されるように更に改良されてよい。この実施例の変形体
は、トランジスタにおける第１及び第２電流路は、２つの主電流路及び共通制御
端子で形成され、この制御端子は入力端子に接続されていることを特徴とする。
【００１３】
カレントミラー装置は、好ましくはバイポーラトランジスタで形成される。対
応する他の実施例において、本発明に係るカレントミラー装置のトランジスタは
、これによりバイポーラトランジスタとして形成される。本発明は、小さな電流
利得Ｂとこれによる大きなベース電流とが頻繁に発生し、これの正確な補償が非
常に重要であるから、ＰＮＰトランジスタを備えるカレントミラー装置において
非常に有利である。
応する他の実施例において、本発明に係るカレントミラー装置のトランジスタは
、これによりバイポーラトランジスタとして形成される。本発明は、小さな電流
利得Ｂとこれによる大きなベース電流とが頻繁に発生し、これの正確な補償が非
常に重要であるから、ＰＮＰトランジスタを備えるカレントミラー装置において
非常に有利である。
【００１４】
本発明に係るカレントミラー装置において、前述の係数ｍ及びｎは、電流分割
回路で調節すべきカレントミラー比及び電流分割比を一般に規定する。バイポー
ラトランジスタを備える構成において、これら電流比は、対応するエミッタ及び
コレクタ領域の比によって容易に実現可能である。本発明の有利な更なる実施例
は、これにより、第１カレントミラートランジスタ及び第１カスコードトランジ
スタのエミッタ及びコレクタ領域は、第２カレントミラートランジスタ及び第２
カスコードトランジスタのエミッタ及びコレクタ領域のｎ倍の値に相当し、電流
分割回路の第１及び第２電流路に配されるエミッタ及びコレクタ領域が１：ｍの
相互比で選択される。領域係数として係数ｍ及びｎの意義がこの関係に基づいて
選択されても、本発明を教授するこれらの意義は、領域の規定に限定されない。
回路で調節すべきカレントミラー比及び電流分割比を一般に規定する。バイポー
ラトランジスタを備える構成において、これら電流比は、対応するエミッタ及び
コレクタ領域の比によって容易に実現可能である。本発明の有利な更なる実施例
は、これにより、第１カレントミラートランジスタ及び第１カスコードトランジ
スタのエミッタ及びコレクタ領域は、第２カレントミラートランジスタ及び第２
カスコードトランジスタのエミッタ及びコレクタ領域のｎ倍の値に相当し、電流
分割回路の第１及び第２電流路に配されるエミッタ及びコレクタ領域が１：ｍの
相互比で選択される。領域係数として係数ｍ及びｎの意義がこの関係に基づいて
選択されても、本発明を教授するこれらの意義は、領域の規定に限定されない。
【００１５】
本発明のこれら及び他の特徴は、以下に述べられる実施例から明らかであり、
これら実施例を参照して説明する。
これら実施例を参照して説明する。
【００１６】
単独の図は、電源端子１と入力端子２との間の入力電流路、及びこの電源端子
１と出力端子３との間の出力電流路を持つカレントミラー装置を示す。この入力
電流路において、第１カレントミラートランジスタ４及び第１カスコードトラン
ジスタ５からなる主電流路は、カスコード構造、すなわちこれらトランジスタが
直列に配置され、相互に接続される。出力電流路において、第２カレントミラー
トランジスタ６及び第２カスコードトランジスタ７からなる主電流路は、対応す
るやり方で、カスコード構造で直列に配置される。実施例において、トランジス
タ４，５，６及び７は、ＰＮＰ型のバイポーラトランジスタとして形成されてい
る。対応するやり方で、これら主電流路は、コレクタ−エミッタ間に、これらト
ランジスタのコレクタ−エミッタ路により構成される。
１と出力端子３との間の出力電流路を持つカレントミラー装置を示す。この入力
電流路において、第１カレントミラートランジスタ４及び第１カスコードトラン
ジスタ５からなる主電流路は、カスコード構造、すなわちこれらトランジスタが
直列に配置され、相互に接続される。出力電流路において、第２カレントミラー
トランジスタ６及び第２カスコードトランジスタ７からなる主電流路は、対応す
るやり方で、カスコード構造で直列に配置される。実施例において、トランジス
タ４，５，６及び７は、ＰＮＰ型のバイポーラトランジスタとして形成されてい
る。対応するやり方で、これら主電流路は、コレクタ−エミッタ間に、これらト
ランジスタのコレクタ−エミッタ路により構成される。
【００１７】
実施例において、カレントミラートランジスタ４，６は、カレントミラー構造
で相互に接続される。このために、カレントミラートランジスタ４及び６のエミ
ッタは、電源端子１に接続される。カレントミラー４及び６のベースは、第１回
路ポイント８に接続される。カレントミラー４及び６のコレクタは、関連するカ
スコードトランジスタ５及び７のエミッタにそれぞれ接続されている。第１カス
コードトランジスタ５のコレクタは、入力端子２に接続され、第２カスコードト
ランジスタ７のコレクタは、出力端子３に接続される。これらカスコードトラン
ジスタ５及び７のベースは、相互に接続され且つ入力端子２にも接続されている
。動作時に、入力端子２における電流と出力端子３における電流との間に所望の
電流ミラー比を調節するために、第１カレントミラートランジスタ４及び第１カ
スコードミラートランジスタ５のエミッタ領域は、第２カスコードトランジスタ
７及び第２カレントミラートランジスタ６のエミッタ領域のｎ倍となるように選
択される。係数ｎは、１より大きくなるように固定される。図に示される実施例
は、第１分割トランジスタ９及び第２分割トランジスタ１０からなる電流分割回
路を更に有する。この電流分割回路のために、カレントミラートランジスタ４及
び６のベースにおける電流の総和は、動作中に、第１回路ポイント８を通り流れ
出し、本実施例では接地である基準ポイント１１と出力端子３とに分割される。
このために、電流分割回路は、分割トランジスタ９及び１０と一緒に、第１回路
ポイント８から第１分割トランジスタ９のコレクタ−エミッタ路を介し基準ポイ
ント１１へと導く第１電流路と、第１回路ポイント８から第２分割トランジスタ
１０のコレクタ−エミッタ路を介し出力端子３へと導く第２電流路とを形成する
。これら電流路は、これらの電流路により伝達される第２電流路と第１電流路と
の間にｍ：１からなる電流の比となる大きさとなる。示される実施例において、
分割トランジスタ９及び１０は、ＰＮＰ型のバイポーラトランジスタとしても形
成される。これらトランジスタはｍ：１の比で固定されたエミッタ領域を持つ。
この係数ｍのために、第１回路ポイント８から得られる電流の一部は、基準ポイ
ント１１に与えられ、基準ポイント１１での電流のｍ倍に相当するこの電流の残
りは、出力端子３に与えられる。このために、分割トランジスタ９及び１０は、
カレントミラー構造、すなわちこれらエミッタは、一端が第１回路ポイント８に
接続され、ベースは、他端が入力端子２に接続されるように、相互に接続される
。Ｍ＝１／（ｎ−１）の関係は、係数ｍ及びｎとトランジスタの電流利得Ｂとに
対しほぼ保持され、また更に正確には、電流利得Ｂを考慮し、電流装置における
全てのトランジスタに対し等しい電流利得だと仮定している間は、等式ｍ＝（Ｂ
＋１）／（Ｂ・（ｎ−１）−１）がほぼ保持される。カレントミラー装置のこの
ような大きさの決め方において、入力端子２における電流は、出力端子３におけ
る電流のｎ倍の値と正確に対応する。
で相互に接続される。このために、カレントミラートランジスタ４及び６のエミ
ッタは、電源端子１に接続される。カレントミラー４及び６のベースは、第１回
路ポイント８に接続される。カレントミラー４及び６のコレクタは、関連するカ
スコードトランジスタ５及び７のエミッタにそれぞれ接続されている。第１カス
コードトランジスタ５のコレクタは、入力端子２に接続され、第２カスコードト
ランジスタ７のコレクタは、出力端子３に接続される。これらカスコードトラン
ジスタ５及び７のベースは、相互に接続され且つ入力端子２にも接続されている
。動作時に、入力端子２における電流と出力端子３における電流との間に所望の
電流ミラー比を調節するために、第１カレントミラートランジスタ４及び第１カ
スコードミラートランジスタ５のエミッタ領域は、第２カスコードトランジスタ
７及び第２カレントミラートランジスタ６のエミッタ領域のｎ倍となるように選
択される。係数ｎは、１より大きくなるように固定される。図に示される実施例
は、第１分割トランジスタ９及び第２分割トランジスタ１０からなる電流分割回
路を更に有する。この電流分割回路のために、カレントミラートランジスタ４及
び６のベースにおける電流の総和は、動作中に、第１回路ポイント８を通り流れ
出し、本実施例では接地である基準ポイント１１と出力端子３とに分割される。
このために、電流分割回路は、分割トランジスタ９及び１０と一緒に、第１回路
ポイント８から第１分割トランジスタ９のコレクタ−エミッタ路を介し基準ポイ
ント１１へと導く第１電流路と、第１回路ポイント８から第２分割トランジスタ
１０のコレクタ−エミッタ路を介し出力端子３へと導く第２電流路とを形成する
。これら電流路は、これらの電流路により伝達される第２電流路と第１電流路と
の間にｍ：１からなる電流の比となる大きさとなる。示される実施例において、
分割トランジスタ９及び１０は、ＰＮＰ型のバイポーラトランジスタとしても形
成される。これらトランジスタはｍ：１の比で固定されたエミッタ領域を持つ。
この係数ｍのために、第１回路ポイント８から得られる電流の一部は、基準ポイ
ント１１に与えられ、基準ポイント１１での電流のｍ倍に相当するこの電流の残
りは、出力端子３に与えられる。このために、分割トランジスタ９及び１０は、
カレントミラー構造、すなわちこれらエミッタは、一端が第１回路ポイント８に
接続され、ベースは、他端が入力端子２に接続されるように、相互に接続される
。Ｍ＝１／（ｎ−１）の関係は、係数ｍ及びｎとトランジスタの電流利得Ｂとに
対しほぼ保持され、また更に正確には、電流利得Ｂを考慮し、電流装置における
全てのトランジスタに対し等しい電流利得だと仮定している間は、等式ｍ＝（Ｂ
＋１）／（Ｂ・（ｎ−１）−１）がほぼ保持される。カレントミラー装置のこの
ような大きさの決め方において、入力端子２における電流は、出力端子３におけ
る電流のｎ倍の値と正確に対応する。
【００１８】
示される実施例の変更に関し、分割トランジスタ９及び１０は、電流分割回路
の２つの電流路を構成する２つの主電流路を具備する１つのトランジスタに結合
されてもよい。このようなトランジスタは、エミッタ及び２つのコレクタと共通
制御端子（ベース）で形成される。この制御端子は、入力端子２に再び接続され
る。第１電流路の一方の端点を構成するこのトランジスタのコレクタは、基準ポ
イント１１に接続され、第２コレクタは、出力端子３に接続される。第１及び第
２電流路のコレクタ領域は、ｍに対し上述の関係を保持する、１：ｍの比率で大
きさが決められる。
の２つの電流路を構成する２つの主電流路を具備する１つのトランジスタに結合
されてもよい。このようなトランジスタは、エミッタ及び２つのコレクタと共通
制御端子（ベース）で形成される。この制御端子は、入力端子２に再び接続され
る。第１電流路の一方の端点を構成するこのトランジスタのコレクタは、基準ポ
イント１１に接続され、第２コレクタは、出力端子３に接続される。第１及び第
２電流路のコレクタ領域は、ｍに対し上述の関係を保持する、１：ｍの比率で大
きさが決められる。
【図１】 図１は、本発明に係るカレントミラー装置を示す。
１ 電源端子
２ 入力端子
３ 出力端子
４ 第１カレントミラートランジスタ
５ 第１カスコードトランジスタ
６ 第２カレントミラートランジスタ
７ 第２カスコードトランジスタ
８ 第１回路ポイント
９ 第１分割トランジスタ
１０ 第２分割トランジスタ
１１ 基準ポイント
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ジャンタ ディーター
オランダ国 5656 アーアー アインドー
フェン プロフ ホルストラーン ６
Ｆターム(参考） 5H420 NB03 NB12 NC02 NC12 NC23
5J091 AA01 AA43 CA37 CA92 FA04
HA02 HA07 MA17 MA21
Claims (6)
- 【請求項１】 −第１カレントミラートランジスタと、前記トランジスタに
カスコード構造で接続される、第１カスコードトランジスタと呼ばれるトランジ
スタとからなる主電流路を有する入力電流路と、 −第２カレントミラートランジスタと、前記トランジスタにカスコード構造で接
続され、第２カスコードトランジスタと呼ばれるトランジスタとからなる主電流
路を有する出力電流路と、 −カレントミラー構造で相互に接続され、これらの制御端子が第１回路ポイント
に接続される前記カレントミラートランジスタと、 −相互に接続され、カレントミラー装置の前記入力電流路における入力端子に接
続される前記カスコードトランジスタの前記接続された制御端子と、 −前記第１カレントミラートランジスタから離れた前記第１カスコードトランジ
スタの前記主電流路の端子により構成される前記入力端子及び前記第２カレント
ミラートランジスタから離れた前記第２カスコードトランジスタの前記主電流路
の端子により構成される前記出力端子と、 −前記入力電流路における電流に対する前記カレントミラー及びカスコードトラ
ンジスタの大きさであって、前記出力電流路において少なくとも実質的に電流の
ｎ倍の値に相当する大きさと、 −前記出力端子における前記第１回路ポイントから電流の一部を得る電流分割回
路と、 を有するカレントミラー装置において、 −ｎは１よりも大きく、 −前記電流分割回路は、ｍに対しｍ＝１／（ｎ−１）の関係が少なくとも実質的
に満たされるｍ：１の比で前記第１回路ポイントから電流を前記出力端子と基準
ポイントとへ直接分割する、 ことを特徴とするカレントミラー装置。 - 【請求項２】 前記電流分割回路は、第１及び第２電流路を持つトランジス
タ装置を有し、これら電流路の両方は、一端が前記第１回路ポイントに接続され
、第１電流路は他端が基準ポイントに接続され、第２電流路は他端が前記出力端
子に接続され、これら電流路は、これら電流路により伝達する前記第２電流路と
第１電流路との間にｍ：１からなる電流の比となる大きさとなる請求項１に記載
のカレントミラー装置。 - 【請求項３】 前記電流分割回路の第１電流路は、第１分割トランジスタの
前記主電流路により構成され、前記電流分割回路の第２電流路は、第２分割トラ
ンジスタの前記主電流路により構成され、前記第１及び第２分割トランジスタは
、カレントミラー構造で相互に接続され、前記トランジスタの制御端子は前記入
力端子に接続されることを特徴とする請求項２に記載のカレントミラー装置。 - 【請求項４】 トランジスタにおける前記第１及び第２電流路は、２つの主
電流路及び共通の制御端子で形成され、前記制御端子は、前記入力端子に接続さ
れることを特徴とする請求項２に記載のカレントミラー装置。 - 【請求項５】 前記トランジスタは、バイポーラトランジスタであることを
特徴とする請求項３又は４に記載のカレントミラー装置。 - 【請求項６】 前記第１カレントミラートランジスタ及び前記第１カスコー
ドトランジスタのエミッタ及びコレクタ領域は、前記第２カレントミラートラン
ジスタ及び前記第２カスコードトランジスタのエミッタ及びコレクタ領域のｎ倍
に相当し、前記電流分割回路の第１及び第２電流路に配されるエミッタ及びコレ
クタ領域は、１：ｍの相互比で選択されることを特徴とする請求項５に記載のカ
レントミラー装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19930381A DE19930381A1 (de) | 1999-07-01 | 1999-07-01 | Stromspiegelanordnung |
| DE19930381.9 | 1999-07-01 | ||
| PCT/EP2000/006071 WO2001002925A1 (en) | 1999-07-01 | 2000-06-29 | Current mirror arrangement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003504919A true JP2003504919A (ja) | 2003-02-04 |
Family
ID=7913321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001508663A Withdrawn JP2003504919A (ja) | 1999-07-01 | 2000-06-29 | カレントミラー装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6384673B1 (ja) |
| EP (1) | EP1110133B1 (ja) |
| JP (1) | JP2003504919A (ja) |
| DE (2) | DE19930381A1 (ja) |
| WO (1) | WO2001002925A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9716545B2 (en) | 2013-12-05 | 2017-07-25 | Seiko Epson Corporation | Integrated circuit for satellite signal reception |
| US9733362B2 (en) | 2013-11-05 | 2017-08-15 | Seiko Epson Corporation | Satellite signal receiver |
| US9880285B2 (en) | 2013-11-13 | 2018-01-30 | Seiko Epson Corporation | Semiconductor device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339347B2 (en) * | 2003-08-11 | 2008-03-04 | Reserve Power Cell, Llc | Apparatus and method for reliably supplying electrical energy to an electrical system |
| US6956428B1 (en) | 2004-03-02 | 2005-10-18 | Marvell International Ltd. | Base current compensation for a bipolar transistor current mirror circuit |
| JP2006146916A (ja) | 2004-11-22 | 2006-06-08 | Samsung Sdi Co Ltd | カレントミラー回路及びこれを利用した駆動回路と駆動方法 |
| CN113672025B (zh) * | 2021-08-12 | 2022-06-24 | 深圳市中科蓝讯科技股份有限公司 | 一种供电电路、芯片及耳机 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8400637A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Kaskode-stroombronschakeling. |
| JPS6369306A (ja) * | 1986-09-11 | 1988-03-29 | Seikosha Co Ltd | 電流ミラ−回路 |
| DE59010470D1 (de) * | 1990-06-07 | 1996-10-02 | Itt Ind Gmbh Deutsche | Lineare CMOS-Ausgangsstufe |
| US5512815A (en) * | 1994-05-09 | 1996-04-30 | National Semiconductor Corporation | Current mirror circuit with current-compensated, high impedance output |
| EP0684537B1 (en) | 1994-05-27 | 2001-08-16 | Sgs-Thomson Microelectronics Pte Ltd. | A multiple output current mirror |
| DE19529059A1 (de) * | 1995-08-08 | 1997-02-13 | Philips Patentverwaltung | Stromspiegelanordnung |
| US5867067A (en) * | 1997-01-29 | 1999-02-02 | Lucent Technologies Inc. | Critically-biased MOS current mirror |
-
1999
- 1999-07-01 DE DE19930381A patent/DE19930381A1/de not_active Withdrawn
-
2000
- 2000-06-29 JP JP2001508663A patent/JP2003504919A/ja not_active Withdrawn
- 2000-06-29 DE DE60017862T patent/DE60017862T2/de not_active Expired - Lifetime
- 2000-06-29 WO PCT/EP2000/006071 patent/WO2001002925A1/en active IP Right Grant
- 2000-06-29 EP EP00947893A patent/EP1110133B1/en not_active Expired - Lifetime
- 2000-06-29 US US09/763,840 patent/US6384673B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9733362B2 (en) | 2013-11-05 | 2017-08-15 | Seiko Epson Corporation | Satellite signal receiver |
| US9880285B2 (en) | 2013-11-13 | 2018-01-30 | Seiko Epson Corporation | Semiconductor device |
| US9716545B2 (en) | 2013-12-05 | 2017-07-25 | Seiko Epson Corporation | Integrated circuit for satellite signal reception |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1110133A1 (en) | 2001-06-27 |
| DE60017862D1 (de) | 2005-03-10 |
| US6384673B1 (en) | 2002-05-07 |
| DE60017862T2 (de) | 2006-03-30 |
| EP1110133B1 (en) | 2005-02-02 |
| WO2001002925A1 (en) | 2001-01-11 |
| DE19930381A1 (de) | 2001-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7636016B2 (en) | Current mirror circuit | |
| US3936725A (en) | Current mirrors | |
| JP3315748B2 (ja) | 増幅回路 | |
| JP2861346B2 (ja) | 電流ミラー回路 | |
| JPH0452645B2 (ja) | ||
| JPH0322723B2 (ja) | ||
| JPH0357310A (ja) | 電流増幅器 | |
| JP2003504919A (ja) | カレントミラー装置 | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| EP0475507B1 (en) | Amplifier arrangement | |
| JP2869664B2 (ja) | 電流増幅器 | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| JP4083573B2 (ja) | 高周波増幅装置 | |
| JPH04223602A (ja) | 増幅回路 | |
| JPS5827411A (ja) | 差動増幅器回路 | |
| US6060870A (en) | Voltage-to-current converter with error correction | |
| JP3850799B2 (ja) | 可調増幅器に対して指数的な先行歪みを与えるための回路構造 | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JPH0535613Y2 (ja) | ||
| EP0492373B1 (en) | Intrinsic offset recovery circuit particularly for amplifiers | |
| JP2003046341A (ja) | Ｉｆアンプ回路およびｒｓｓｉ回路系 | |
| JPS6037484B2 (ja) | 電流安定化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070604 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070627 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090902 |