JP2003500884A - チャネルワードの直列データストリームを情報ワードのデータストリームへ復号化する装置 - Google Patents
チャネルワードの直列データストリームを情報ワードのデータストリームへ復号化する装置Info
- Publication number
- JP2003500884A JP2003500884A JP2000619109A JP2000619109A JP2003500884A JP 2003500884 A JP2003500884 A JP 2003500884A JP 2000619109 A JP2000619109 A JP 2000619109A JP 2000619109 A JP2000619109 A JP 2000619109A JP 2003500884 A JP2003500884 A JP 2003500884A
- Authority
- JP
- Japan
- Prior art keywords
- data stream
- words
- word
- clock signal
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract 2
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
チャネルワードの直列データストリームを情報ワードのデータストリームへ復号化する装置が提供される。装置は、チャネルワードの直列データストリームを受信する入力端子（１０）と、直列データストリームをｎビットの中間チャネルワードの並列データストリームへ直並列変換する直並列変換器ユニット（１６）とを含む。更に、チャネルワードの直列データストリームから特定周波数の第１のクロック信号を導出するためにクロック信号発生ユニット（１４）が設けられる。発生手段によって発生されるクロック信号の周波数を分周して、より低い周波数の第２のクロック信号を得るため、分周ユニット（１８）が設けられる。同期ワード検出ユニット（２４）は、チャネルワードの直列データストリーム中に存在する同期ワードを検出するために使用可能である。
Description
【０００１】
本発明は、チャネルワードの直列データストリームを情報ワードのデータスト
リームへ復号化する装置に関する。かかる装置は、従来技術において周知である
。これに関しては、米国特許第５，４７７，２２２号（ＰＨＮ１４４４８）を参
照のこと。
リームへ復号化する装置に関する。かかる装置は、従来技術において周知である
。これに関しては、米国特許第５，４７７，２２２号（ＰＨＮ１４４４８）を参
照のこと。
【０００２】
公知の装置は、受信される直列データストリームのビットレートに関連する復
号化処理速度を必要とする。特にビットレートが高まるにつれ、これは複雑且つ
高価な電子回路を必要とする。
号化処理速度を必要とする。特にビットレートが高まるにつれ、これは複雑且つ
高価な電子回路を必要とする。
【０００３】
本発明は、比較的簡単な電子回路を用いて比較的高いビットレートの直列デー
タストリームを復号化することが可能な改善された復号化装置を提供することを
目的とする。本発明による装置は、チャネルワードの直列データストリームを情
報ワードのデータストリームへ復号化する装置を含み、この装置は、 チャネルワードの直列データストリームを受信する入力手段と、 ｎを正の整数値とした場合に、上記直列データストリームをｎビットの中間チ
ャネルワードの並列データストリームへ直並列変換する直並列変換手段と、 上記チャネルワードのデータストリームから特定周波数の第１のクロック信号
を導出するクロック信号発生手段と、 ａを正の定数とした場合に、上記発生手段によって発生されたクロック信号の
周波数をｎ／ａで分周して、より低い周波数の第２のクロック信号を得る分周手
段と、 上記チャネルワードの直列データストリーム中に存在する同期ワードを検出す
るための、上記第２のクロック信号の影響下で上記直並列変換手段から上記ｎビ
ットの中間チャネルワードを受信するよう適合され、同期ワードの始まりとｎビ
ットの中間チャネルワード中の上記始まりの位置の場所との間の相対的なオフセ
ットをビット数で示すオフセット制御信号を発生するよう更に適合される同期ワ
ード検出手段と、 上記ｎビットの中間チャネルワードをｎビットの移相されたチャネルワードへ
変換し、上記第２のクロック信号及び上記オフセット信号に応答して上記移相さ
れたチャネルワードを情報ワードへ変換する変換手段とを含む。
タストリームを復号化することが可能な改善された復号化装置を提供することを
目的とする。本発明による装置は、チャネルワードの直列データストリームを情
報ワードのデータストリームへ復号化する装置を含み、この装置は、 チャネルワードの直列データストリームを受信する入力手段と、 ｎを正の整数値とした場合に、上記直列データストリームをｎビットの中間チ
ャネルワードの並列データストリームへ直並列変換する直並列変換手段と、 上記チャネルワードのデータストリームから特定周波数の第１のクロック信号
を導出するクロック信号発生手段と、 ａを正の定数とした場合に、上記発生手段によって発生されたクロック信号の
周波数をｎ／ａで分周して、より低い周波数の第２のクロック信号を得る分周手
段と、 上記チャネルワードの直列データストリーム中に存在する同期ワードを検出す
るための、上記第２のクロック信号の影響下で上記直並列変換手段から上記ｎビ
ットの中間チャネルワードを受信するよう適合され、同期ワードの始まりとｎビ
ットの中間チャネルワード中の上記始まりの位置の場所との間の相対的なオフセ
ットをビット数で示すオフセット制御信号を発生するよう更に適合される同期ワ
ード検出手段と、 上記ｎビットの中間チャネルワードをｎビットの移相されたチャネルワードへ
変換し、上記第２のクロック信号及び上記オフセット信号に応答して上記移相さ
れたチャネルワードを情報ワードへ変換する変換手段とを含む。
【０００４】
本発明は以下の認識に基づくものである。本発明による直並列変換により、ｎ
ビットの中間チャネルワードの並列ストリームが得られる。本発明による復号化
装置を、米国特許第５，４７７，２２２号に記載されるような、３ビットのチャ
ネルワードのグループが２ビットの情報ワードのグループへ変換されるパリティ
保存復号化装置に適用する場合、ｎは３であるよう選択されうる。更に、第１の
クロック信号の周波数をｎで分周することにより、ｎビットのチャネルワードの
並列データストリームの信号処理速度はｎ倍だけ低下されるため、信号処理回路
に対する要件はあまり厳しくない。ＩＣ上への簡単な集積が可能である。更に、
低い電力消費が達成される。
ビットの中間チャネルワードの並列ストリームが得られる。本発明による復号化
装置を、米国特許第５，４７７，２２２号に記載されるような、３ビットのチャ
ネルワードのグループが２ビットの情報ワードのグループへ変換されるパリティ
保存復号化装置に適用する場合、ｎは３であるよう選択されうる。更に、第１の
クロック信号の周波数をｎで分周することにより、ｎビットのチャネルワードの
並列データストリームの信号処理速度はｎ倍だけ低下されるため、信号処理回路
に対する要件はあまり厳しくない。ＩＣ上への簡単な集積が可能である。更に、
低い電力消費が達成される。
【０００５】
また、英国特許第１，５４０，６１７号は、直並列変換器及び分周器が設けら
れた復号化装置を開示する。しかしながら、公知の復号化装置は低いクロック周
波数領域で機能する同期検出器を開示していない。
れた復号化装置を開示する。しかしながら、公知の復号化装置は低いクロック周
波数領域で機能する同期検出器を開示していない。
【０００６】
本発明の上述及び他の面については以下の図面の説明より明らかとなろう。
【０００７】
図１は、チャネルワードの直列データストリームを受信するための入力端子１
０を復号化装置の実施例を示す図である。入力端子１０は、直並列変換器１６の
入力に結合されると共に、クロック信号発生器回路（ＰＬＬ）１４の入力に結合
される。クロック信号発生器回路１４は、その入力に供給される直列データスト
リームから特定周波数の第１のクロック信号を発生するよう適合される。発生さ
れる周波数は、チャネルワードの直列データストリームのチャネルクロック周波
数に等しく、比較的高い（例えば５０ＭＨｚ）。直並列変換器１６は、ｎ個（本
例では３個）のＤフリップフロップ２０．１、２０．２、及び２０．３を含む。
発生器回路１４の出力は、３つのＤフリップフロップのクロック入力及び分周器
１８の入力に結合される。直列データストリームは、第１のクロック信号の影響
下で直並列変換器１６のＤフリップフロップに供給される。３つのＤフリップフ
ロップ２０．１、２０．２、及び２０．３の出力は、Ｄフリップフロップ２２の
夫々の入力に結合される。
０を復号化装置の実施例を示す図である。入力端子１０は、直並列変換器１６の
入力に結合されると共に、クロック信号発生器回路（ＰＬＬ）１４の入力に結合
される。クロック信号発生器回路１４は、その入力に供給される直列データスト
リームから特定周波数の第１のクロック信号を発生するよう適合される。発生さ
れる周波数は、チャネルワードの直列データストリームのチャネルクロック周波
数に等しく、比較的高い（例えば５０ＭＨｚ）。直並列変換器１６は、ｎ個（本
例では３個）のＤフリップフロップ２０．１、２０．２、及び２０．３を含む。
発生器回路１４の出力は、３つのＤフリップフロップのクロック入力及び分周器
１８の入力に結合される。直列データストリームは、第１のクロック信号の影響
下で直並列変換器１６のＤフリップフロップに供給される。３つのＤフリップフ
ロップ２０．１、２０．２、及び２０．３の出力は、Ｄフリップフロップ２２の
夫々の入力に結合される。
【０００８】
分周器１８は、第１のクロック信号の周波数をｎ（本例では３）で分周し、第
１のクロック信号の特定周波数と比較して３で分周した周波数の第２のクロック
信号（処理クロック）をその出力に供給する。Ｄフリップフロップ２２は、分周
器１８からのクロック信号を受信し、それにより第１のクロック信号の３つのク
ロックパルス毎に、Ｄフリップフロップ２２に３ビットのワードが格納され、そ
れにより直並列変換器１６の出力上に３ビット幅の中間チャネルワードが得られ
る。直並列変換は、任意の方法で実行される。即ち、直並列変換は、直列データ
ストリーム中のワード同期とは無関係に実行される。この点に関して、第１のク
ロック信号のクロックパルス当たりのビットが入力１０上に得られると想定する
と、分周器における分周は第２のクロック信号を得るためにｎ／ａ倍で実行され
ねばならないことに注意すべきである。結果として、垂直方向破線の左側には高
い処理クロック周波数が存在し、右側には低い処理クロック周波数が存在する。
１のクロック信号の特定周波数と比較して３で分周した周波数の第２のクロック
信号（処理クロック）をその出力に供給する。Ｄフリップフロップ２２は、分周
器１８からのクロック信号を受信し、それにより第１のクロック信号の３つのク
ロックパルス毎に、Ｄフリップフロップ２２に３ビットのワードが格納され、そ
れにより直並列変換器１６の出力上に３ビット幅の中間チャネルワードが得られ
る。直並列変換は、任意の方法で実行される。即ち、直並列変換は、直列データ
ストリーム中のワード同期とは無関係に実行される。この点に関して、第１のク
ロック信号のクロックパルス当たりのビットが入力１０上に得られると想定する
と、分周器における分周は第２のクロック信号を得るためにｎ／ａ倍で実行され
ねばならないことに注意すべきである。結果として、垂直方向破線の左側には高
い処理クロック周波数が存在し、右側には低い処理クロック周波数が存在する。
【０００９】
直並列変換器１６の３ビット幅の出力は、同期ワード検出器２４の３ビット幅
の入力と、切換ユニットの形状の選択ユニット２６とに結合される。端子１０を
介して受信される直列データストリームは、直列データストリーム中に規則的に
、一般的に等距離の位置に生ずる同期ワードを含む。同期ワードは、ｎビットよ
りも長くともよい。その場合、同期検出器２４は、直並列変換器１６によって検
出器２４に与えられる複数の続くｎビットの中間チャネルワードの中の同期ワー
ドを検出することによって同期ワードを検出する。検出器２４は同期ワードを検
出するとすぐに、出力３８上に検出信号を発生し、出力２８上にオフセット信号
を発生する検出信号を発生し、出力２８上にオフセット信号を発生する。検出信
号は、以下詳述する復号化器ユニット３２に含まれる周知のフライホイール４０
に供給され、フライホイールを同期させるために使用される。
の入力と、切換ユニットの形状の選択ユニット２６とに結合される。端子１０を
介して受信される直列データストリームは、直列データストリーム中に規則的に
、一般的に等距離の位置に生ずる同期ワードを含む。同期ワードは、ｎビットよ
りも長くともよい。その場合、同期検出器２４は、直並列変換器１６によって検
出器２４に与えられる複数の続くｎビットの中間チャネルワードの中の同期ワー
ドを検出することによって同期ワードを検出する。検出器２４は同期ワードを検
出するとすぐに、出力３８上に検出信号を発生し、出力２８上にオフセット信号
を発生する検出信号を発生し、出力２８上にオフセット信号を発生する。検出信
号は、以下詳述する復号化器ユニット３２に含まれる周知のフライホイール４０
に供給され、フライホイールを同期させるために使用される。
【００１０】
オフセット制御信号は、中間チャネルワードのワード境界に対する同期ワード
の相対的な位置を示す。例えば、同期ワードの始まりは、２つの連続する中間チ
ャネルワードの間の境界と一致しうる。この場合、復号化装置は入来する直列デ
ータストリームと同相であり、フリップフロップ２２の出力における中間チャネ
ルワードは、入来する直列データストリームに含まれる実際のチャネルワードと
一致する。他の場合は、１つ又は２つのビット位置のオフセットは、同期ワード
の始まりの位置と中間チャネルワード間の境界との間で生じうる。この場合、復
号化装置は、入来する直列データストリームと同相ではなく、中間チャネルワー
ドと実際のチャネルワードとの間に１つ又は２つのビット位置の移相がある。こ
れは、オフセット制御信号に反映される。
の相対的な位置を示す。例えば、同期ワードの始まりは、２つの連続する中間チ
ャネルワードの間の境界と一致しうる。この場合、復号化装置は入来する直列デ
ータストリームと同相であり、フリップフロップ２２の出力における中間チャネ
ルワードは、入来する直列データストリームに含まれる実際のチャネルワードと
一致する。他の場合は、１つ又は２つのビット位置のオフセットは、同期ワード
の始まりの位置と中間チャネルワード間の境界との間で生じうる。この場合、復
号化装置は、入来する直列データストリームと同相ではなく、中間チャネルワー
ドと実際のチャネルワードとの間に１つ又は２つのビット位置の移相がある。こ
れは、オフセット制御信号に反映される。
【００１１】
３ビット幅の出力であるユニット２６の出力は、復号化器ユニット３２の３ビ
ット幅の入力３０に結合される。復号化器ユニット３２は、入来する直列データ
ストリームに含まれ、その入力３０に印加される実際の３ビットのチャネルワー
ドを変換するためのものである。ユニット３２は、これらの３ビットのチャネル
ワードを２ビットの情報ワードへ変換し、情報ワードを出力３４へ供給する。
ット幅の入力３０に結合される。復号化器ユニット３２は、入来する直列データ
ストリームに含まれ、その入力３０に印加される実際の３ビットのチャネルワー
ドを変換するためのものである。ユニット３２は、これらの３ビットのチャネル
ワードを２ビットの情報ワードへ変換し、情報ワードを出力３４へ供給する。
【００１２】
復号化装置が同相である場合、Ｄフリップフロップ２２の出力に存在する３ビ
ットの中間チャネルワードは、入来する直列データストリームに含まれる実際の
チャネルワードと一致する。これは、ユニット２６の３つの端子に存在する３ビ
ットの中間チャネルワードが、入来する直列データストリームに含まれる実際の
チャネルワードであり、復号化器３２の３ビット幅の入力３０へのスイッチ２６
によって、オフセット制御信号に応答して、変更されずに供給されうることを意
味する。
ットの中間チャネルワードは、入来する直列データストリームに含まれる実際の
チャネルワードと一致する。これは、ユニット２６の３つの端子に存在する３ビ
ットの中間チャネルワードが、入来する直列データストリームに含まれる実際の
チャネルワードであり、復号化器３２の３ビット幅の入力３０へのスイッチ２６
によって、オフセット制御信号に応答して、変更されずに供給されうることを意
味する。
【００１３】
復号化装置が同相でない場合、３ビットの中間チャネルワードは、入来する直
列データストリームに含まれる実際のチャネルワードに対して１ビット位置だけ
移相されうる。これは、ユニット２６の３つの端子に存在する３ビットの中間チ
ャネルワードが、入来する直列データストリームに含まれる実際のチャネルワー
ドでないことを意味する。オフセット制御信号に応答して、ユニット２６は、最
も高い２つの入力端子に存在する２つのビットを復号化器３２に供給し、第２の
クロック信号の次のクロックパルスと同時に次の中間チャネルワードの、３つの
入力のうちの最も低いところにあるビットを復号化器３２へ供給する。
列データストリームに含まれる実際のチャネルワードに対して１ビット位置だけ
移相されうる。これは、ユニット２６の３つの端子に存在する３ビットの中間チ
ャネルワードが、入来する直列データストリームに含まれる実際のチャネルワー
ドでないことを意味する。オフセット制御信号に応答して、ユニット２６は、最
も高い２つの入力端子に存在する２つのビットを復号化器３２に供給し、第２の
クロック信号の次のクロックパルスと同時に次の中間チャネルワードの、３つの
入力のうちの最も低いところにあるビットを復号化器３２へ供給する。
【００１４】
復号化装置が同相でない他の場合、３ビットの中間チャネルワードは、入来す
る直列データストリームに含まれる実際のチャネルワードに対して２ビットだけ
移相されうる。これは、ユニット２６の３つの端子に存在する３ビットの中間チ
ャネルワードが、入来する直列データストリームに含まれる実際のチャネルワー
ドでないことを意味する。オフセット制御信号に応答して、ユニット２６は最も
高い入力端子に存在するビットを復号化器３２へ供給し、第２のクロック信号の
次のクロックパルスのときに、低い方から２つの端子に存在する２つのビットを
復号化器３２へ供給する。
る直列データストリームに含まれる実際のチャネルワードに対して２ビットだけ
移相されうる。これは、ユニット２６の３つの端子に存在する３ビットの中間チ
ャネルワードが、入来する直列データストリームに含まれる実際のチャネルワー
ドでないことを意味する。オフセット制御信号に応答して、ユニット２６は最も
高い入力端子に存在するビットを復号化器３２へ供給し、第２のクロック信号の
次のクロックパルスのときに、低い方から２つの端子に存在する２つのビットを
復号化器３２へ供給する。
【００１５】
図２は、本発明の更に精巧な実施例を示す図である。図２の実施例は、図１の
実施例といくらか似ている。図１のＤフリップフロップ２２の代わりに、Ｄフリ
ップフロップ２２と同様の６つのＤフリップフロップ３８．１乃至３８．６のア
レイ２２ａが配置される。フリップフロップは、第２のクロック信号によってク
ロックされ、それにより各クロックパルス毎に３ビットの中間チャネルワードが
フリップフロップのアレイ２２ａの連続するフリップフロップ３８．１乃至３８
．６へシフトされる。アレイは、本例では６つのＤフリップフロップを含む。こ
れらの全てのフリップフロップの出力（本例では１８個の出力）は、同期検出器
ユニット２４ａの同数の入力に結合される。このようにして、同期検出器ユニッ
ト２４ａに対して１８ビット幅のワードが供給されうる。この１８ビット幅のワ
ードの低い方から５つのビットのみが選択ユニット２６ａに供給される。選択ユ
ニット２６ａは、移相されたチャネルワードを変換器ユニット３２へ供給するた
めの３つの出力端子を有する。
実施例といくらか似ている。図１のＤフリップフロップ２２の代わりに、Ｄフリ
ップフロップ２２と同様の６つのＤフリップフロップ３８．１乃至３８．６のア
レイ２２ａが配置される。フリップフロップは、第２のクロック信号によってク
ロックされ、それにより各クロックパルス毎に３ビットの中間チャネルワードが
フリップフロップのアレイ２２ａの連続するフリップフロップ３８．１乃至３８
．６へシフトされる。アレイは、本例では６つのＤフリップフロップを含む。こ
れらの全てのフリップフロップの出力（本例では１８個の出力）は、同期検出器
ユニット２４ａの同数の入力に結合される。このようにして、同期検出器ユニッ
ト２４ａに対して１８ビット幅のワードが供給されうる。この１８ビット幅のワ
ードの低い方から５つのビットのみが選択ユニット２６ａに供給される。選択ユ
ニット２６ａは、移相されたチャネルワードを変換器ユニット３２へ供給するた
めの３つの出力端子を有する。
【００１６】
入力端子１０に供給される直列データストリームに含まれる同期ワードは、１
６ｂ長であると想定される。第２のクロック信号の特定クロックパルスのとき、
フリップフロップ３８．１乃至３８．６によって同期ワード検出器２４ａへ供給
される１８ビットのビットシーケンスに１６ビットの同期ワードが含まれる。１
６ビットの同期ワードは、検出器２４ａに供給される１８ビットのビットシーケ
ンスの３つの位置に生じうる。上述のように、オフセット信号は中間チャネルワ
ード間の境界に対する同期ワードの始まりの位置を示すため、同期ワード検出器
２４ａは、これらの３つの位置の夫々に応じてオフセット信号を発生する。
６ｂ長であると想定される。第２のクロック信号の特定クロックパルスのとき、
フリップフロップ３８．１乃至３８．６によって同期ワード検出器２４ａへ供給
される１８ビットのビットシーケンスに１６ビットの同期ワードが含まれる。１
６ビットの同期ワードは、検出器２４ａに供給される１８ビットのビットシーケ
ンスの３つの位置に生じうる。上述のように、オフセット信号は中間チャネルワ
ード間の境界に対する同期ワードの始まりの位置を示すため、同期ワード検出器
２４ａは、これらの３つの位置の夫々に応じてオフセット信号を発生する。
【００１７】
図３を参照して、選択ユニット２６ａにおけるオフセット制御信号に基づく移
相について更に説明する。図３は、図２のアレイ２２ａの最後の２つのＤフリッ
プフロップ３８．５及び３８．６を示す。フリップフロップ３８．５の２つの出
力は、フリップフロップ３８．６の対応する３つの入力に結合される。フリップ
フロップ３８．５の出力のうちの２つは、選択ユニット２６ａの２つの入力４０
．１及び４０．２に結合される。フリップフロップ３８．６の３つの出力は、選
択ユニット２６ａの３つの他の入力４０．３乃至４０．５に結合される。選択ユ
ニット２６ａの３つの出力４２．１乃至４２．３は、変換器ユニット３２の対応
する３つの入力に結合される。
相について更に説明する。図３は、図２のアレイ２２ａの最後の２つのＤフリッ
プフロップ３８．５及び３８．６を示す。フリップフロップ３８．５の２つの出
力は、フリップフロップ３８．６の対応する３つの入力に結合される。フリップ
フロップ３８．５の出力のうちの２つは、選択ユニット２６ａの２つの入力４０
．１及び４０．２に結合される。フリップフロップ３８．６の３つの出力は、選
択ユニット２６ａの３つの他の入力４０．３乃至４０．５に結合される。選択ユ
ニット２６ａの３つの出力４２．１乃至４２．３は、変換器ユニット３２の対応
する３つの入力に結合される。
【００１８】
同相の復号化装置の場合、Ｄフリップフロップ３８．６の出力に存在する３ビ
ットの中間チャネルワードは、入来する直列データストリームに含まれる実際の
チャネルワードと一致する。これは、ユニット２６ａの３つの端子４０．３乃至
４０．５に存在する３ビットの中間チャネルワードは、入来する直列データスト
リームに含まれる実際のチャネルワードであり、変更されずにオフセット制御信
号に応答して、ユニット２６ａによって復号化器３２の３ビット幅の入力へ供給
されうることを意味する。図３のユニット２６ａ（Ｉ）は、フリップフロップ３
８．６に格納された中間チャネルワードの３つのビットを変更せずに変換器３２
へ転送するために、ユニット２６ａに設けられる３つのスイッチの位置を示す図
である。
ットの中間チャネルワードは、入来する直列データストリームに含まれる実際の
チャネルワードと一致する。これは、ユニット２６ａの３つの端子４０．３乃至
４０．５に存在する３ビットの中間チャネルワードは、入来する直列データスト
リームに含まれる実際のチャネルワードであり、変更されずにオフセット制御信
号に応答して、ユニット２６ａによって復号化器３２の３ビット幅の入力へ供給
されうることを意味する。図３のユニット２６ａ（Ｉ）は、フリップフロップ３
８．６に格納された中間チャネルワードの３つのビットを変更せずに変換器３２
へ転送するために、ユニット２６ａに設けられる３つのスイッチの位置を示す図
である。
【００１９】
同相でない復号化装置の場合、３ビットの中間チャネルワードは、入来する直
列データストリームに含まれる実際のチャネルワードに対して１ビット位置だけ
移相されうる。これは、ユニット２６ａの３つの端子４０．２乃至４０．４に存
在する３ビットの中間チャネルワードが、入来する直列データストリームに含ま
れる実際のチャネルワードであることを意味する。オフセット制御信号に応答し
て、ユニット２６ａは、端子４０．２乃至４０．４に存在する３つのビットを復
号化器３２へ供給する。図３中のユニット２６ａ（ＩＩ）は、端子４０．２乃至
４０．４に存在する３つのビットを変換器３２に転送するために、ユニット２６
ａに設けられる３つのスイッチの位置を示す。
列データストリームに含まれる実際のチャネルワードに対して１ビット位置だけ
移相されうる。これは、ユニット２６ａの３つの端子４０．２乃至４０．４に存
在する３ビットの中間チャネルワードが、入来する直列データストリームに含ま
れる実際のチャネルワードであることを意味する。オフセット制御信号に応答し
て、ユニット２６ａは、端子４０．２乃至４０．４に存在する３つのビットを復
号化器３２へ供給する。図３中のユニット２６ａ（ＩＩ）は、端子４０．２乃至
４０．４に存在する３つのビットを変換器３２に転送するために、ユニット２６
ａに設けられる３つのスイッチの位置を示す。
【００２０】
復号化装置が同相でない他の場合、３ビットの中間チャネルワードは、入来す
る直列データストリームに含まれる実際のチャネルワードに対して２ビット位置
だけ移相されうる。これは、ユニット２６ａの３つの端子４０．１乃至４０．３
に存在する３ビットの中間チャネルワードが、入来する直列データストリームに
含まれる実際のチャネルワードであることを意味する。オフセット制御信号に応
答して、ユニット２６ａはこれらの端子に存在するビットを復号化器３２へ供給
する。図３中のユニット２６ａ（ＩＩＩ）は、端子４０．１乃至４０．３に存在
する３つのビットを変換器３２に転送するために、ユニット２６ａに設けられる
３つのスイッチの位置を示す。
る直列データストリームに含まれる実際のチャネルワードに対して２ビット位置
だけ移相されうる。これは、ユニット２６ａの３つの端子４０．１乃至４０．３
に存在する３ビットの中間チャネルワードが、入来する直列データストリームに
含まれる実際のチャネルワードであることを意味する。オフセット制御信号に応
答して、ユニット２６ａはこれらの端子に存在するビットを復号化器３２へ供給
する。図３中のユニット２６ａ（ＩＩＩ）は、端子４０．１乃至４０．３に存在
する３つのビットを変換器３２に転送するために、ユニット２６ａに設けられる
３つのスイッチの位置を示す。
【００２１】
検出器ユニット２４ａによって同期ワードが検出される２つの連続する時点の
間では、オフセット制御信号がその値を維持することが明らかである。
間では、オフセット制御信号がその値を維持することが明らかである。
【００２２】
図４は、入力端子１０に供給される直列データストリームを示す図である。直
列データストリームは、情報の同期ブロックを含み、各同期ブロックは同期ワー
ド４５とそれに後続するデータブロック４６とを含む。データブロック４６は、
ｎビットのチャネルワードを複数含む。望ましくは、同期ブロックの長さは、ビ
ット数で表わすと、ｎの倍数である。これは、オフセット制御信号が同期ワード
の検出のたびに同じ値を有するという利点がある。
列データストリームは、情報の同期ブロックを含み、各同期ブロックは同期ワー
ド４５とそれに後続するデータブロック４６とを含む。データブロック４６は、
ｎビットのチャネルワードを複数含む。望ましくは、同期ブロックの長さは、ビ
ット数で表わすと、ｎの倍数である。これは、オフセット制御信号が同期ワード
の検出のたびに同じ値を有するという利点がある。
【００２３】
本発明は、その望ましい実施例を参照して説明されたが、これらは限定的な例
ではないと理解されるべきである。従って、請求の範囲に記載される本発明の範
囲を逸脱することなく、当業者によれば様々な変形が明らかとなろう。更に、参
照符号は請求の範囲を限定するものではない。本発明は、読み取り装置に組み込
まれるかぎり、ハードウエア及びソフトウエアにのいずれによっても実施されえ
、ハードウエアの同一アイテムによって幾つかの「手段」が表わされうる。「含
む」という用語は、請求の範囲に挙げられる要素又は段階以外のものの存在につ
いて排除するものではない。また、単数形で記載された要素は、かかる要素が複
数存在することについて排除するものではない。更に、本発明は、各新規な特徴
又は特徴の組み合わせに関するものである。
ではないと理解されるべきである。従って、請求の範囲に記載される本発明の範
囲を逸脱することなく、当業者によれば様々な変形が明らかとなろう。更に、参
照符号は請求の範囲を限定するものではない。本発明は、読み取り装置に組み込
まれるかぎり、ハードウエア及びソフトウエアにのいずれによっても実施されえ
、ハードウエアの同一アイテムによって幾つかの「手段」が表わされうる。「含
む」という用語は、請求の範囲に挙げられる要素又は段階以外のものの存在につ
いて排除するものではない。また、単数形で記載された要素は、かかる要素が複
数存在することについて排除するものではない。更に、本発明は、各新規な特徴
又は特徴の組み合わせに関するものである。
【図１】
復号化器の実施例を概略的に示す図である。
【図２】
第２の実施例を示す図である。
【図３】
図２の選択回路を詳細に示す図である。
【図４】
装置のための入力信号の直列データストリームを示す図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 カールマン，ヨーセフス アー ハー エ
ム
オランダ国，5656 アーアー アインドー
フェン， プロフ・ホルストラーン ６
Ｆターム(参考） 5K047 AA01 CC01 GG11 GG16 HH01
HH12 LL05 MM59
Claims (3)
- 【請求項１】 チャネルワードの直列データストリームを情報ワードのデー
タストリームへ復号化する装置であって、 チャネルワードの直列データストリームを受信する入力手段と、 ｎを正の整数値とした場合に、上記直列データストリームをｎビットの中間チ
ャネルワードの並列データストリームへ直並列変換する直並列変換手段と、 上記チャネルワードのデータストリームから特定周波数の第１のクロック信号
を導出するクロック信号発生手段と、 ａを正の定数とした場合に、上記発生手段によって発生されたクロック信号の
周波数をｎ／ａで分周して、より低い周波数の第２のクロック信号を得る分周手
段と、 上記チャネルワードの直列データストリーム中に存在する同期ワードを検出す
るための、上記第２のクロック信号の影響下で上記直並列変換手段から上記ｎビ
ットの中間チャネルワードを受信するよう適合され、同期ワードの始まりとｎビ
ットの中間チャネルワード中の上記始まりの位置の場所との間の相対的なオフセ
ットをビット数で示すオフセット制御信号を発生するよう更に適合される同期ワ
ード検出手段と、 上記ｎビットの中間チャネルワードをｎビットの移相されたチャネルワードへ
変換し、上記第２のクロック信号及び上記オフセット信号に応答して上記移相さ
れたチャネルワードを情報ワードへ変換する変換手段とを含む装置。 - 【請求項２】 上記変換手段は、上記ｎビットの中間チャネルワードの複数
のビットを受信するための入力端子と、上記オフセット制御信号を受信するため
の制御信号入力と、上記移相されたｎビットのチャネルワードを出力するための
出力とを含む、請求項１記載の装置。 - 【請求項３】 上記選択手段は、２つの連続するｎビットの中間チャネルワ
ードの２ｎ−１個の連続するビットを受信する２ｎ−１個の入力端子と、ｎビッ
トの移相されたチャネルワードを供給するｎ個の出力端子とを有する、請求項２
記載の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99201475 | 1999-05-12 | ||
| EP99201475.3 | 1999-05-12 | ||
| PCT/EP2000/003794 WO2000070768A1 (en) | 1999-05-12 | 2000-04-25 | Apparatus for decoding a serial datastream of channel words into a datastream of information words |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003500884A true JP2003500884A (ja) | 2003-01-07 |
Family
ID=8240196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000619109A Pending JP2003500884A (ja) | 1999-05-12 | 2000-04-25 | チャネルワードの直列データストリームを情報ワードのデータストリームへ復号化する装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6717994B1 (ja) |
| EP (1) | EP1097515A1 (ja) |
| JP (1) | JP2003500884A (ja) |
| KR (1) | KR20010074694A (ja) |
| WO (1) | WO2000070768A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI20001913A (fi) | 2000-08-30 | 2002-03-01 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely häiriön vähentämiseksi |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1540617A (en) | 1968-12-13 | 1979-02-14 | Post Office | Transformation of binary coded signals into a form having lower disparity |
| JPH07118657B2 (ja) * | 1985-04-15 | 1995-12-18 | 三菱電機株式会社 | ２進デ−タ符号化及び復号化方式 |
| US5627694A (en) * | 1992-02-19 | 1997-05-06 | Mitsubishi Denki Kabushiki Kaisha | Recording/reproducing apparatus for recording and reproducing multiple kinds of digital signals having different data amounts per unit time |
| US5477222A (en) * | 1993-05-04 | 1995-12-19 | U.S. Philips Corporation | Device for encoding/decoding N-bit source words into corresponding M-bit channel words, and vice versa |
| EP0655850A3 (en) * | 1993-10-28 | 1995-07-19 | Philips Electronics Nv | Transmission and reception of a digital information signal. |
| JPH10340546A (ja) * | 1997-06-05 | 1998-12-22 | Canon Inc | 再生装置及び再生方法 |
| WO1999022375A1 (en) * | 1997-10-29 | 1999-05-06 | Koninklijke Philips Electronics N.V. | Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa |
-
2000
- 2000-04-25 JP JP2000619109A patent/JP2003500884A/ja active Pending
- 2000-04-25 WO PCT/EP2000/003794 patent/WO2000070768A1/en not_active Application Discontinuation
- 2000-04-25 EP EP00934968A patent/EP1097515A1/en not_active Withdrawn
- 2000-04-25 KR KR1020017000402A patent/KR20010074694A/ko not_active Application Discontinuation
- 2000-05-04 US US09/564,616 patent/US6717994B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1097515A1 (en) | 2001-05-09 |
| WO2000070768A1 (en) | 2000-11-23 |
| US6717994B1 (en) | 2004-04-06 |
| KR20010074694A (ko) | 2001-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100263789B1 (ko) | 임의 정렬 병렬 프레이머를 갖는 원격 통신 시스템 및 원격 통신 수행 방법 | |
| EP0346896A2 (en) | A parallel-to-serial converter | |
| JP2003500884A (ja) | チャネルワードの直列データストリームを情報ワードのデータストリームへ復号化する装置 | |
| JP2947074B2 (ja) | フレーム同期検出回路 | |
| JP3064867B2 (ja) | データ受信装置 | |
| JP2527005B2 (ja) | フレ―ム同期方法 | |
| JP3157029B2 (ja) | データ受信装置 | |
| JP2003169044A (ja) | フレーム同期装置及び方法 | |
| JP2783008B2 (ja) | フレーム同期装置 | |
| KR20010008836A (ko) | 이동통신시스템의 위상비교기를 이용한 클럭 동기장치 | |
| US6188829B1 (en) | Data reproduction apparatus for character multiplexing video signal | |
| JP2811671B2 (ja) | 同期信号検出装置 | |
| JP2001103502A (ja) | 位相情報検出回路および位相同期標本化クロック再生回路 | |
| SU1555889A2 (ru) | Адаптивное устройство дл дуплексной передачи цифровой информации | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| JP3264586B2 (ja) | パターン同期回路 | |
| JPH0758971B2 (ja) | 通信制御装置 | |
| JP2581240B2 (ja) | 多重化装置 | |
| JP2697629B2 (ja) | 速度変換装置 | |
| JP3421711B2 (ja) | 標本化クロック再生システムおよび装置 | |
| JPH06125356A (ja) | 同期回路 | |
| JPH0481902B2 (ja) | ||
| JPH06350547A (ja) | ディジタル信号の多重化伝送方式 | |
| JPH07221749A (ja) | 直並列変換装置 | |
| JP2001339375A (ja) | クロック制御方法及びクロック生成回路 |