JP2003348881A - ブラシレス直流１相モータのドライブ回路 - Google Patents
ブラシレス直流１相モータのドライブ回路Info
- Publication number
- JP2003348881A JP2003348881A JP2002149204A JP2002149204A JP2003348881A JP 2003348881 A JP2003348881 A JP 2003348881A JP 2002149204 A JP2002149204 A JP 2002149204A JP 2002149204 A JP2002149204 A JP 2002149204A JP 2003348881 A JP2003348881 A JP 2003348881A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- motor
- diode
- drive circuit
- brushless
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/08—Arrangements for controlling the speed or torque of a single motor
- H02P6/085—Arrangements for controlling the speed or torque of a single motor in a bridge configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/26—Arrangements for controlling single phase motors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 デューティ比が１００％未満に設定された際
の還流電流の吸収を、スイッチング素子に高熱を発生さ
せず、また、電解コンデンサ群を使用せずに行わせるこ
とができ、放熱に関係するコストの上昇を抑える。 【解決手段】 モータコイルＬを間においてＨブリッジ
回路をなす４つのスイッチング素子Ｑ１〜Ｑ４を備え、
それらのＯＮ／ＯＦＦ制御のデューティ比を変化させて
モータ速度を制御するブラシレス直流１相モータのドラ
イブ回路において、デューティ比が１００％未満のとき
にＯＮからＯＦＦするアース側スイッチング素子Ｑ３又
はＱ４のＯＦＦ期間におけるモータコイルＬからの電源
電流を、電源側スイッチング素子Ｑ１，Ｑ２の電源側共
通接続部よりも電源側に設けられたコンデンサＣ１に吸
収させる通電路３８，３９を設ける。従来、必要とした
電源側スイッチング素子の電源側端子及びアース間のコ
ンデンサ群を除去する。
の還流電流の吸収を、スイッチング素子に高熱を発生さ
せず、また、電解コンデンサ群を使用せずに行わせるこ
とができ、放熱に関係するコストの上昇を抑える。 【解決手段】 モータコイルＬを間においてＨブリッジ
回路をなす４つのスイッチング素子Ｑ１〜Ｑ４を備え、
それらのＯＮ／ＯＦＦ制御のデューティ比を変化させて
モータ速度を制御するブラシレス直流１相モータのドラ
イブ回路において、デューティ比が１００％未満のとき
にＯＮからＯＦＦするアース側スイッチング素子Ｑ３又
はＱ４のＯＦＦ期間におけるモータコイルＬからの電源
電流を、電源側スイッチング素子Ｑ１，Ｑ２の電源側共
通接続部よりも電源側に設けられたコンデンサＣ１に吸
収させる通電路３８，３９を設ける。従来、必要とした
電源側スイッチング素子の電源側端子及びアース間のコ
ンデンサ群を除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器の筐体内
で発生する熱を外部に排出するファンモータに好適なブ
ラシレス直流１相モータに係り、特にそのドライブ回路
に関するものである。
で発生する熱を外部に排出するファンモータに好適なブ
ラシレス直流１相モータに係り、特にそのドライブ回路
に関するものである。
【０００２】
【従来の技術】例えば、パーソナルコンピュータやコピ
ー機等のＯＡ機器のように、多数の電子部品を比較的狭
い筐体内に収容した電子機器においては、上記電子部品
から発生する熱が筐体内にこもり、電子部品を熱破壊さ
せる虞がある。そこで、このような電子機器の筐体の壁
面や天井面に通気口を設け、その通気口にファンモータ
を取り付けて筐体内の熱を外部に排出するようにしてい
る。
ー機等のＯＡ機器のように、多数の電子部品を比較的狭
い筐体内に収容した電子機器においては、上記電子部品
から発生する熱が筐体内にこもり、電子部品を熱破壊さ
せる虞がある。そこで、このような電子機器の筐体の壁
面や天井面に通気口を設け、その通気口にファンモータ
を取り付けて筐体内の熱を外部に排出するようにしてい
る。
【０００３】この種のファンモータに、ブラシレス直流
１相モータを用いることが少なくないが、このようなブ
ラシレス直流１相モータの従来のドライブ回路を図３を
参照しつつ説明する。この図において、＋Ｂはブラシレ
ス直流１相モータのコイル（モータコイル）Ｌ駆動用の
直流電源を示す。
１相モータを用いることが少なくないが、このようなブ
ラシレス直流１相モータの従来のドライブ回路を図３を
参照しつつ説明する。この図において、＋Ｂはブラシレ
ス直流１相モータのコイル（モータコイル）Ｌ駆動用の
直流電源を示す。
【０００４】ドライブ回路は、４つのスイッチング素
子、ここではＭＯＳ形パワーＦＥＴ（電界効果トランジ
スタ）Ｑ１〜Ｑ４、ダイオードＤ１及び電解コンデンサ
群３１を備えて構成されている。ＤＣ−ＤＣコンバータ
３４は直流電源＋Ｂの電圧以下の直流電源をプリドライ
ブ回路３５に供給する電圧変換回路である。プリドライ
ブ回路３５は、モータ回転位置検出器３６及びＰＷＭ
（pulse width modulation）におけるデューティ比設定
器３７から信号を受け、適宜設定されたデューティ比に
応じたゲート信号ＧＳ１〜ＧＳ４をＦＥＴ Ｑ１〜Ｑ４
に供給し、それらをＯＮ／ＯＦＦ制御する回路である。
なお、３２はヒューズ、３３はフィルタ回路である。
子、ここではＭＯＳ形パワーＦＥＴ（電界効果トランジ
スタ）Ｑ１〜Ｑ４、ダイオードＤ１及び電解コンデンサ
群３１を備えて構成されている。ＤＣ−ＤＣコンバータ
３４は直流電源＋Ｂの電圧以下の直流電源をプリドライ
ブ回路３５に供給する電圧変換回路である。プリドライ
ブ回路３５は、モータ回転位置検出器３６及びＰＷＭ
（pulse width modulation）におけるデューティ比設定
器３７から信号を受け、適宜設定されたデューティ比に
応じたゲート信号ＧＳ１〜ＧＳ４をＦＥＴ Ｑ１〜Ｑ４
に供給し、それらをＯＮ／ＯＦＦ制御する回路である。
なお、３２はヒューズ、３３はフィルタ回路である。
【０００５】モータコイルＬは、モータのステータ（図
示せず）に備えられ、ＦＥＴ Ｑ１〜Ｑ４によって所定
のＯＮ／ＯＦＦタイミングで通電され、動的な磁界（回
転磁界）を生成する。モータのロータ（図示せず）には
永久磁石が備えられており、このロータは永久磁石が上
記磁界に追従して回転することにより回転する。
示せず）に備えられ、ＦＥＴ Ｑ１〜Ｑ４によって所定
のＯＮ／ＯＦＦタイミングで通電され、動的な磁界（回
転磁界）を生成する。モータのロータ（図示せず）には
永久磁石が備えられており、このロータは永久磁石が上
記磁界に追従して回転することにより回転する。
【０００６】いま、モータコイルＬの図中左端から右端
に向かって通電されたときに正転状態になると仮定し
て、上述従来回路の動作を説明する。まず、モータコイ
ルＬの図中左端から右端の方向に１００％のデューティ
比で回転させるゲート信号ＧＳ１〜ＧＳ４がプリドライ
ブ回路３５からＦＥＴ Ｑ１〜Ｑ４（ゲートＧ１〜Ｇ
４）に出力されているとする。この場合、ＦＥＴ Ｑ
１，Ｑ４には高レベルのゲート信号ＧＳ１，ＧＳ４が、
ＦＥＴ Ｑ２，Ｑ３には低レベルのゲート信号ＧＳ２，
ＧＳ３が出力されている。このとき、ＦＥＴ Ｑ１への
高レベルのゲート信号ＧＳ１は、直流電源＋Ｂの電圧を
超える所定レベルまで昇圧されており、ＦＥＴ Ｑ１を
ＯＮしている。ＦＥＴ Ｑ４への高レベルのゲート信号
ＧＳ４は、ＦＥＴ Ｑ４をＯＮさせるに足りる程度の電
圧レベルのまま、ＦＥＴ Ｑ４に与えられ、ＦＥＴ Ｑ
４をＯＮしている。一方、ＦＥＴ Ｑ２，Ｑ３には各々
低レベルのゲート信号ＧＳ２，ＧＳ３が出力されている
ので、ＦＥＴ Ｑ２，Ｑ３は共にＯＦＦ状態にある。
に向かって通電されたときに正転状態になると仮定し
て、上述従来回路の動作を説明する。まず、モータコイ
ルＬの図中左端から右端の方向に１００％のデューティ
比で回転させるゲート信号ＧＳ１〜ＧＳ４がプリドライ
ブ回路３５からＦＥＴ Ｑ１〜Ｑ４（ゲートＧ１〜Ｇ
４）に出力されているとする。この場合、ＦＥＴ Ｑ
１，Ｑ４には高レベルのゲート信号ＧＳ１，ＧＳ４が、
ＦＥＴ Ｑ２，Ｑ３には低レベルのゲート信号ＧＳ２，
ＧＳ３が出力されている。このとき、ＦＥＴ Ｑ１への
高レベルのゲート信号ＧＳ１は、直流電源＋Ｂの電圧を
超える所定レベルまで昇圧されており、ＦＥＴ Ｑ１を
ＯＮしている。ＦＥＴ Ｑ４への高レベルのゲート信号
ＧＳ４は、ＦＥＴ Ｑ４をＯＮさせるに足りる程度の電
圧レベルのまま、ＦＥＴ Ｑ４に与えられ、ＦＥＴ Ｑ
４をＯＮしている。一方、ＦＥＴ Ｑ２，Ｑ３には各々
低レベルのゲート信号ＧＳ２，ＧＳ３が出力されている
ので、ＦＥＴ Ｑ２，Ｑ３は共にＯＦＦ状態にある。
【０００７】したがって直流電源＋Ｂからの電流は、Ｆ
ＥＴ Ｑ１，Ｑ４へのゲート信号ＧＳ１，ＧＳ４の高レ
ベル期間毎に、ダイオードＤ１→Ｑ１（ドレイン・ソー
ス間）→モータコイルＬ→ＦＥＴ Ｑ４（ドレイン・ソ
ース間）→アースの経路で流れる（実線矢印Ｉ１参
照）。ＦＥＴ Ｑ１，Ｑ４のゲート信号ＧＳ１，ＧＳ４
の立上がり及び立下がりは、デューティ比が１００％の
設定であれば常に同時であり、モータ（ロータ）は最速
回転する。
ＥＴ Ｑ１，Ｑ４へのゲート信号ＧＳ１，ＧＳ４の高レ
ベル期間毎に、ダイオードＤ１→Ｑ１（ドレイン・ソー
ス間）→モータコイルＬ→ＦＥＴ Ｑ４（ドレイン・ソ
ース間）→アースの経路で流れる（実線矢印Ｉ１参
照）。ＦＥＴ Ｑ１，Ｑ４のゲート信号ＧＳ１，ＧＳ４
の立上がり及び立下がりは、デューティ比が１００％の
設定であれば常に同時であり、モータ（ロータ）は最速
回転する。
【０００８】次に、デューティ比を１００％未満、例え
ば５０％に下げて回転させる場合には、ＦＥＴ Ｑ４へ
のゲート信号ＧＳ４の立下がりタイミングのみについ
て、上述１００％時に比べて１／２だけ早い時点とされ
る。これによると、直流電源＋Ｂからの電流が、ダイオ
ードＤ１→ＦＥＴ Ｑ１→モータコイルＬ→ＦＥＴ Ｑ
４→アースの経路で流れる期間は上述１００％時の半分
となり、モータは最速時の１／２の速度で回転すること
になる。
ば５０％に下げて回転させる場合には、ＦＥＴ Ｑ４へ
のゲート信号ＧＳ４の立下がりタイミングのみについ
て、上述１００％時に比べて１／２だけ早い時点とされ
る。これによると、直流電源＋Ｂからの電流が、ダイオ
ードＤ１→ＦＥＴ Ｑ１→モータコイルＬ→ＦＥＴ Ｑ
４→アースの経路で流れる期間は上述１００％時の半分
となり、モータは最速時の１／２の速度で回転すること
になる。
【０００９】ＦＥＴ Ｑ４のＯＮ期間を超えるＦＥＴ
Ｑ１のＯＮ期間、つまり、ＦＥＴＱ１のみがＯＮしてい
てＦＥＴ Ｑ４がＯＦＦしている期間は、モータコイル
Ｌからの電源電流Ｉ２はＦＥＴ Ｑ２の寄生ダイオード
を通って電解コンデンサ群３１（４つの電解コンデンサ
ＥＣ）に吸収される（破線矢印Ｉ２参照）。電解コンデ
ンサ群３１に吸収された電荷は、ＦＥＴ Ｑ２のＯＮ時
に放出される。ダイオードＤ１は、この時、モータコイ
ルＬからの電源電流が直流電源＋Ｂ側に流れようとする
のを阻止（逆流阻止）する。
Ｑ１のＯＮ期間、つまり、ＦＥＴＱ１のみがＯＮしてい
てＦＥＴ Ｑ４がＯＦＦしている期間は、モータコイル
Ｌからの電源電流Ｉ２はＦＥＴ Ｑ２の寄生ダイオード
を通って電解コンデンサ群３１（４つの電解コンデンサ
ＥＣ）に吸収される（破線矢印Ｉ２参照）。電解コンデ
ンサ群３１に吸収された電荷は、ＦＥＴ Ｑ２のＯＮ時
に放出される。ダイオードＤ１は、この時、モータコイ
ルＬからの電源電流が直流電源＋Ｂ側に流れようとする
のを阻止（逆流阻止）する。
【００１０】ＦＥＴ Ｑ２，Ｑ３に高レベルのゲート信
号ＧＳ２，ＧＳ３、ＦＥＴ Ｑ１，Ｑ４に低レベルのゲ
ート信号ＧＳ１，ＧＳ４が各々出力された場合には、Ｆ
ＥＴＱ２，Ｑ３がＯＮし、モータコイルＬへは図中右端
から左端に向かって通電される。これによれば、ＦＥＴ
Ｑ２，Ｑ３は、ゲート信号ＧＳ２，ＧＳ３に基づく所
定のデューティ比でモータコイルＬに通電して、モータ
を回転（逆転）させる。
号ＧＳ２，ＧＳ３、ＦＥＴ Ｑ１，Ｑ４に低レベルのゲ
ート信号ＧＳ１，ＧＳ４が各々出力された場合には、Ｆ
ＥＴＱ２，Ｑ３がＯＮし、モータコイルＬへは図中右端
から左端に向かって通電される。これによれば、ＦＥＴ
Ｑ２，Ｑ３は、ゲート信号ＧＳ２，ＧＳ３に基づく所
定のデューティ比でモータコイルＬに通電して、モータ
を回転（逆転）させる。
【００１１】
【発明が解決しようとする課題】しかしながらこのよう
な従来技術では、次のような問題点があった。すなわ
ち、上述したように、デューティ比が１００％未満に設
定されていると、ＦＥＴ Ｑ１（又はＱ２）のみがＯＮ
していてＦＥＴ Ｑ４（又はＱ３）がＯＦＦしている期
間が生じる。この期間中、モータコイルＬからの電源電
流Ｉ２は、ＦＥＴ Ｑ２（又はＱ１）の寄生ダイオード
を通って電解コンデンサ群３１に吸収されるが（破線矢
印Ｉ２参照）、この際、ＦＥＴ Ｑ２（又はＱ１）、特
にその寄生ダイオードから高熱が発生するという問題点
があった。また、電解コンデンサ群３１が故障、例えば
そのうちの１つの電解コンデンサＥＣが短絡すると、回
路破壊を招くが、電解コンデンサ群３１を構成する各電
解コンデンサＥＣは、他の構成部品と比較して寿命が短
く、故障を起こしやすい。したがって、電解コンデンサ
群３１が短寿命であることによりドライブ回路、ひいて
はモータを短寿命化するという問題点もあった。
な従来技術では、次のような問題点があった。すなわ
ち、上述したように、デューティ比が１００％未満に設
定されていると、ＦＥＴ Ｑ１（又はＱ２）のみがＯＮ
していてＦＥＴ Ｑ４（又はＱ３）がＯＦＦしている期
間が生じる。この期間中、モータコイルＬからの電源電
流Ｉ２は、ＦＥＴ Ｑ２（又はＱ１）の寄生ダイオード
を通って電解コンデンサ群３１に吸収されるが（破線矢
印Ｉ２参照）、この際、ＦＥＴ Ｑ２（又はＱ１）、特
にその寄生ダイオードから高熱が発生するという問題点
があった。また、電解コンデンサ群３１が故障、例えば
そのうちの１つの電解コンデンサＥＣが短絡すると、回
路破壊を招くが、電解コンデンサ群３１を構成する各電
解コンデンサＥＣは、他の構成部品と比較して寿命が短
く、故障を起こしやすい。したがって、電解コンデンサ
群３１が短寿命であることによりドライブ回路、ひいて
はモータを短寿命化するという問題点もあった。
【００１２】更に、電解コンデンサＥＣは他の構成部品
と比較して、部品取付用のプリント基板（図示せず）上
の占有空間が大きく、これを複数備える電解コンデンサ
群３１に至っては、そのプリント基板上の占有空間が著
しく大きくなるという問題点もあった。また、プリント
基板上に、このような占有空間の大きな電解コンデンサ
ＥＣないし電解コンデンサ群３１を、大きさの制約され
たプリント基板上にＦＥＴ Ｑ１〜Ｑ４と共に取り付け
ると、ＦＥＴ Ｑ１〜Ｑ４からの発生熱の放熱の妨げと
なる。そこで、放熱効果を高めるために、例えば放熱板
を設けなければならず、コストを上昇させることになっ
た。
と比較して、部品取付用のプリント基板（図示せず）上
の占有空間が大きく、これを複数備える電解コンデンサ
群３１に至っては、そのプリント基板上の占有空間が著
しく大きくなるという問題点もあった。また、プリント
基板上に、このような占有空間の大きな電解コンデンサ
ＥＣないし電解コンデンサ群３１を、大きさの制約され
たプリント基板上にＦＥＴ Ｑ１〜Ｑ４と共に取り付け
ると、ＦＥＴ Ｑ１〜Ｑ４からの発生熱の放熱の妨げと
なる。そこで、放熱効果を高めるために、例えば放熱板
を設けなければならず、コストを上昇させることになっ
た。
【００１３】本発明は、上記従来技術の問題点を解消す
るためになされたもので、電源側のスイッチング素子の
発生熱を低減でき、また、デューティ比が１００％未満
に設定された際の電源側のスイッチング素子方向への還
流電流の吸収を、モータの短寿命化に起因する電解コン
デンサ群を使用することなく行うことができ、電解コン
デンサ群の使用に起因した種々の問題点を解消できるブ
ラシレス直流１相モータのドライブ回路を提供すること
を目的とする。
るためになされたもので、電源側のスイッチング素子の
発生熱を低減でき、また、デューティ比が１００％未満
に設定された際の電源側のスイッチング素子方向への還
流電流の吸収を、モータの短寿命化に起因する電解コン
デンサ群を使用することなく行うことができ、電解コン
デンサ群の使用に起因した種々の問題点を解消できるブ
ラシレス直流１相モータのドライブ回路を提供すること
を目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明は、２つのスイッチング素子
の直列接続体が一対、電源・アース間に接続され、それ
ら直列接続体の２つのスイッチング素子の接続点相互間
に接続されたモータコイルを、各スイッチング素子のＯ
Ｎ／ＯＦＦ制御によって任意の方向から、任意のタイミ
ングでＯＮ／ＯＦＦ通電制御可能で、かつ、前記スイッ
チング素子へのＯＮ／ＯＦＦ制御のデューティ比を変化
させてモータ回転速度を制御可能なブラシレス直流１相
モータのドライブ回路において、前記デューティ比が１
００％未満のときにＯＮからＯＦＦするアース側スイッ
チング素子のＯＦＦ期間における前記モータコイルから
の電源電流を、前記一対の直列接続体の電源側の共通接
続部よりも電源側にて電源・アース間に接続されたコン
デンサに吸収させる電流還流用通電路を具備することを
特徴とする。
に、請求項１に記載の発明は、２つのスイッチング素子
の直列接続体が一対、電源・アース間に接続され、それ
ら直列接続体の２つのスイッチング素子の接続点相互間
に接続されたモータコイルを、各スイッチング素子のＯ
Ｎ／ＯＦＦ制御によって任意の方向から、任意のタイミ
ングでＯＮ／ＯＦＦ通電制御可能で、かつ、前記スイッ
チング素子へのＯＮ／ＯＦＦ制御のデューティ比を変化
させてモータ回転速度を制御可能なブラシレス直流１相
モータのドライブ回路において、前記デューティ比が１
００％未満のときにＯＮからＯＦＦするアース側スイッ
チング素子のＯＦＦ期間における前記モータコイルから
の電源電流を、前記一対の直列接続体の電源側の共通接
続部よりも電源側にて電源・アース間に接続されたコン
デンサに吸収させる電流還流用通電路を具備することを
特徴とする。
【００１５】請求項２に記載の発明は、請求項１に記載
の発明において、電流還流用通電路は、モータコイルの
電源電流出力側コイル端と電源との間に接続され、電源
側から前記モータコイルへの逆流を阻止するダイオード
を備えることを特徴とする。
の発明において、電流還流用通電路は、モータコイルの
電源電流出力側コイル端と電源との間に接続され、電源
側から前記モータコイルへの逆流を阻止するダイオード
を備えることを特徴とする。
【００１６】請求項３に記載の発明は、請求項１又は２
に記載の発明において、電流還流用通電路は、モータコ
イルの電源電流出力側コイル端の最大ピーク電圧を設定
するツェナダイオードを備えることを特徴とする。
に記載の発明において、電流還流用通電路は、モータコ
イルの電源電流出力側コイル端の最大ピーク電圧を設定
するツェナダイオードを備えることを特徴とする。
【００１７】請求項４に記載の発明は、請求項１、２又
は３に記載の発明において、一対の直列接続体を構成す
るスイッチング素子のうち、一対の電源側スイッチング
素子は、各々寄生ダイオードを有するＦＥＴであって、
その各電源側ＦＥＴと前記一対の直列接続体の電源側の
共通接続部との間に、前記寄生ダイオードとは逆極性に
向けられた逆流阻止用のダイオードが各別に介挿接続さ
れることを特徴とする。
は３に記載の発明において、一対の直列接続体を構成す
るスイッチング素子のうち、一対の電源側スイッチング
素子は、各々寄生ダイオードを有するＦＥＴであって、
その各電源側ＦＥＴと前記一対の直列接続体の電源側の
共通接続部との間に、前記寄生ダイオードとは逆極性に
向けられた逆流阻止用のダイオードが各別に介挿接続さ
れることを特徴とする。
【００１８】請求項５に記載の発明は、請求項１から４
のいずれかに記載の発明において、アース側のスイッチ
ング素子とアースとの間に、逆接防止用のダイオードが
介挿接続されることを特徴とする。
のいずれかに記載の発明において、アース側のスイッチ
ング素子とアースとの間に、逆接防止用のダイオードが
介挿接続されることを特徴とする。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づき説明する。図１は、本発明によるブラシレス直
流１相モータのドライブ回路の一実施形態を示す図であ
る。この図において、＋Ｂはブラシレス直流１相モータ
のコイル（モータコイル）Ｌ駆動用の直流電源を示す。
ドライブ回路は、４つのスイッチング素子、ここではＭ
ＯＳ形パワーＦＥＴ（電界効果トランジスタ）Ｑ１〜Ｑ
４、逆流阻止用のダイオードＤ１,Ｄ４，Ｄ５、逆接
（電源逆極性接続）防止用のダイオードＤ６及び電流還
流用通電路３８，３９を備えて構成されている。
に基づき説明する。図１は、本発明によるブラシレス直
流１相モータのドライブ回路の一実施形態を示す図であ
る。この図において、＋Ｂはブラシレス直流１相モータ
のコイル（モータコイル）Ｌ駆動用の直流電源を示す。
ドライブ回路は、４つのスイッチング素子、ここではＭ
ＯＳ形パワーＦＥＴ（電界効果トランジスタ）Ｑ１〜Ｑ
４、逆流阻止用のダイオードＤ１,Ｄ４，Ｄ５、逆接
（電源逆極性接続）防止用のダイオードＤ６及び電流還
流用通電路３８，３９を備えて構成されている。
【００２０】この場合、ＭＯＳ形パワーＦＥＴ（以下、
ＦＥＴと略記する。） Ｑ１〜Ｑ４は、２組のスイッチ
ング素子直列接続体（ＦＥＴ Ｑ１，Ｑ３による第１直
列接続体とＦＥＴ Ｑ２，Ｑ４による第２直列接続体）
に分けられ、各々直流電源＋Ｂ及びアース間に順方向に
接続されている。駆動対象であるモータコイルＬは、第
１直列接続体を構成するＦＥＴ Ｑ１，Ｑ３の接続点
と、第２直列接続体を構成するＦＥＴ Ｑ２，Ｑ４の接
続点との間に接続されている。各ＦＥＴ Ｑ１〜Ｑ４
は、それらのゲートＧ１〜Ｇ４に供給される後述プリド
ライブ回路からのゲート信号（パルス信号）ＧＳ１〜Ｇ
Ｓ４によりＯＮ／ＯＦＦ制御される。
ＦＥＴと略記する。） Ｑ１〜Ｑ４は、２組のスイッチ
ング素子直列接続体（ＦＥＴ Ｑ１，Ｑ３による第１直
列接続体とＦＥＴ Ｑ２，Ｑ４による第２直列接続体）
に分けられ、各々直流電源＋Ｂ及びアース間に順方向に
接続されている。駆動対象であるモータコイルＬは、第
１直列接続体を構成するＦＥＴ Ｑ１，Ｑ３の接続点
と、第２直列接続体を構成するＦＥＴ Ｑ２，Ｑ４の接
続点との間に接続されている。各ＦＥＴ Ｑ１〜Ｑ４
は、それらのゲートＧ１〜Ｇ４に供給される後述プリド
ライブ回路からのゲート信号（パルス信号）ＧＳ１〜Ｇ
Ｓ４によりＯＮ／ＯＦＦ制御される。
【００２１】ダイオードＤ１は、直流電源＋Ｂと上記第
１，第２直列接続体Ｑ１，Ｑ３；Ｑ２，Ｑ４との間に、
直流電源＋Ｂに対して順方向に接続されている。ダイオ
ードＤ４はダイオードＤ１とＦＥＴＱ１との間に、ダイ
オードＤ５はダイオードＤ１とＦＥＴＱ２との間に、各
々ＦＥＴ Ｑ１，Ｑ２の寄生ダイオードとは逆極性（直
流電源＋Ｂに対しては順方向）に接続されている。ダイ
オードＤ６は、上記第１，第２直列接続体Ｑ１，Ｑ３；
Ｑ２，Ｑ４とアースとの間に、直流電源＋Ｂに対して順
方向に接続されている。なお、本発明回路においては、
ダイオードＤ１はこれと同極性のダイオードＤ４，Ｄ５
の存在により省略可能である。
１，第２直列接続体Ｑ１，Ｑ３；Ｑ２，Ｑ４との間に、
直流電源＋Ｂに対して順方向に接続されている。ダイオ
ードＤ４はダイオードＤ１とＦＥＴＱ１との間に、ダイ
オードＤ５はダイオードＤ１とＦＥＴＱ２との間に、各
々ＦＥＴ Ｑ１，Ｑ２の寄生ダイオードとは逆極性（直
流電源＋Ｂに対しては順方向）に接続されている。ダイ
オードＤ６は、上記第１，第２直列接続体Ｑ１，Ｑ３；
Ｑ２，Ｑ４とアースとの間に、直流電源＋Ｂに対して順
方向に接続されている。なお、本発明回路においては、
ダイオードＤ１はこれと同極性のダイオードＤ４，Ｄ５
の存在により省略可能である。
【００２２】電流還流用通電路３８は、モータコイルＬ
端から直流電源＋Ｂ側を見たとき、順方向のダイオード
Ｄ２と逆方向のツェナダイオードＺＤ１，ＺＤ２の直列
体とからなる直列接続回路を備えてなる。この電流還流
用通電路３８は、アース間に適宜のコンデンサ、ここで
は後述フィルタ回路を構成するコンデンサが接続された
直流電源＋Ｂ（ヒューズ３２等を介して直流電源＋Ｂと
導通する箇所、例えば図中イ点を含む。）と、ＦＥＴ
Ｑ１，Ｑ３及びモータコイルＬの接続点との間に接続さ
れる。
端から直流電源＋Ｂ側を見たとき、順方向のダイオード
Ｄ２と逆方向のツェナダイオードＺＤ１，ＺＤ２の直列
体とからなる直列接続回路を備えてなる。この電流還流
用通電路３８は、アース間に適宜のコンデンサ、ここで
は後述フィルタ回路を構成するコンデンサが接続された
直流電源＋Ｂ（ヒューズ３２等を介して直流電源＋Ｂと
導通する箇所、例えば図中イ点を含む。）と、ＦＥＴ
Ｑ１，Ｑ３及びモータコイルＬの接続点との間に接続さ
れる。
【００２３】また電流還流用通電路３９は、モータコイ
ルＬ端から直流電源＋Ｂ側を見たとき、順方向のダイオ
ードＤ３と、逆方向のツェナダイオードＺＤ３，ＺＤ４
の直列体とからなる直列接続回路を備えてなる。この電
流還流用通電路３９は、アース間に適宜のコンデンサ、
ここでは後述フィルタ回路を構成するコンデンサが接続
された直流電源＋Ｂ（ヒューズ３２等を介して直流電源
＋Ｂと導通する箇所、例えば図中イ点を含む。）と、Ｆ
ＥＴ Ｑ２，Ｑ４及びモータコイルＬの接続点との間に
接続される。
ルＬ端から直流電源＋Ｂ側を見たとき、順方向のダイオ
ードＤ３と、逆方向のツェナダイオードＺＤ３，ＺＤ４
の直列体とからなる直列接続回路を備えてなる。この電
流還流用通電路３９は、アース間に適宜のコンデンサ、
ここでは後述フィルタ回路を構成するコンデンサが接続
された直流電源＋Ｂ（ヒューズ３２等を介して直流電源
＋Ｂと導通する箇所、例えば図中イ点を含む。）と、Ｆ
ＥＴ Ｑ２，Ｑ４及びモータコイルＬの接続点との間に
接続される。
【００２４】ヒューズ３２は回路を高電流から保護する
ために設けられ、フィルタ回路３３は伝導ノイズ、放射
ノイズ等の電気的ノイズを除去するために設けられてい
る。この場合、フィルタ回路３３は、コンデンサＣ１，
Ｃ２及びコイルＬ１，Ｌ２を備えて構成され、入力端が
上記ヒューズ３２を介して直流電源＋Ｂに、出力端が上
記ダイオードＤ１のアノードに接続されている。ＤＣ−
ＤＣコンバータ３４は直流電源＋Ｂの電圧以下の直流電
源をプリドライブ回路３５に供給する電圧変換回路であ
る。
ために設けられ、フィルタ回路３３は伝導ノイズ、放射
ノイズ等の電気的ノイズを除去するために設けられてい
る。この場合、フィルタ回路３３は、コンデンサＣ１，
Ｃ２及びコイルＬ１，Ｌ２を備えて構成され、入力端が
上記ヒューズ３２を介して直流電源＋Ｂに、出力端が上
記ダイオードＤ１のアノードに接続されている。ＤＣ−
ＤＣコンバータ３４は直流電源＋Ｂの電圧以下の直流電
源をプリドライブ回路３５に供給する電圧変換回路であ
る。
【００２５】プリドライブ回路３５は、モータ回転位置
検出器３６及びＰＷＭ（pulse width modulation）にお
けるデューティ比設定器３７から信号を受け、デューテ
ィ比設定器３７で設定されたデューティ比に応じたゲー
ト信号ＧＳ１〜ＧＳ４を上記ＦＥＴ Ｑ１〜Ｑ４に供給
し、ＦＥＴＱ１〜Ｑ４をＯＮ／ＯＦＦ制御する回路であ
る。なお、プリドライブ回路３５及びＦＥＴ Ｑ１〜Ｑ
４の各ゲートＧ１〜Ｇ４間には適宜ゲート抵抗（図示せ
ず）が挿入されている。
検出器３６及びＰＷＭ（pulse width modulation）にお
けるデューティ比設定器３７から信号を受け、デューテ
ィ比設定器３７で設定されたデューティ比に応じたゲー
ト信号ＧＳ１〜ＧＳ４を上記ＦＥＴ Ｑ１〜Ｑ４に供給
し、ＦＥＴＱ１〜Ｑ４をＯＮ／ＯＦＦ制御する回路であ
る。なお、プリドライブ回路３５及びＦＥＴ Ｑ１〜Ｑ
４の各ゲートＧ１〜Ｇ４間には適宜ゲート抵抗（図示せ
ず）が挿入されている。
【００２６】上記モータコイルＬは、モータのステータ
（図示せず）に備えられ、ＦＥＴＱ１〜Ｑ４によって、
上記デューティ比に応じた所定のＯＮ／ＯＦＦタイミン
グで通電され、動的な磁界（回転磁界）を生成する。モ
ータのロータ（図示せず）には永久磁石が備えられてお
り、このロータは永久磁石が上記磁界に追従して回転す
ることにより回転する。
（図示せず）に備えられ、ＦＥＴＱ１〜Ｑ４によって、
上記デューティ比に応じた所定のＯＮ／ＯＦＦタイミン
グで通電され、動的な磁界（回転磁界）を生成する。モ
ータのロータ（図示せず）には永久磁石が備えられてお
り、このロータは永久磁石が上記磁界に追従して回転す
ることにより回転する。
【００２７】いま、モータコイルＬの図中左端から右端
に向かって通電されたときに正転状態（本モータがファ
ンモータに適用された場合には送風状態）になると仮定
して、上述従来回路の動作を説明する。まず、モータコ
イルＬの図中左端から右端の方向に１００％のデューテ
ィ比、換言すれば最速設定で回転させるゲート信号ＧＳ
１〜ＧＳ４がプリドライブ回路３５からＦＥＴ Ｑ１〜
Ｑ４（ゲートＧ１〜Ｇ４）に出力されているとする。こ
の場合は、ＦＥＴ Ｑ１，Ｑ４に高レベルのゲート信号
ＧＳ１，ＧＳ４、ＦＥＴＱ２，Ｑ３に低レベルのゲート
信号ＧＳ２，ＧＳ３が各々出力されていることになる。
このとき、ＦＥＴ Ｑ１への高レベルのゲート信号ＧＳ
１は、直流電源＋Ｂの電圧を超える所定レベルまで昇圧
されており、ＦＥＴ Ｑ１をＯＮしている。ＦＥＴ Ｑ
４への高レベルのゲート信号ＧＳ４は、直流電源＋Ｂの
電圧以下であって、ＦＥＴ Ｑ４をＯＮさせるに足りる
程度の電圧レベルのまま、ＦＥＴ Ｑ４に与えられ、Ｆ
ＥＴ Ｑ４をＯＮしている。一方、ＦＥＴ Ｑ２，Ｑ３
には各々低レベルのゲート信号ＧＳ２，ＧＳ３が出力さ
れているので、ＦＥＴ Ｑ２，Ｑ３は共にＯＦＦ状態に
ある。
に向かって通電されたときに正転状態（本モータがファ
ンモータに適用された場合には送風状態）になると仮定
して、上述従来回路の動作を説明する。まず、モータコ
イルＬの図中左端から右端の方向に１００％のデューテ
ィ比、換言すれば最速設定で回転させるゲート信号ＧＳ
１〜ＧＳ４がプリドライブ回路３５からＦＥＴ Ｑ１〜
Ｑ４（ゲートＧ１〜Ｇ４）に出力されているとする。こ
の場合は、ＦＥＴ Ｑ１，Ｑ４に高レベルのゲート信号
ＧＳ１，ＧＳ４、ＦＥＴＱ２，Ｑ３に低レベルのゲート
信号ＧＳ２，ＧＳ３が各々出力されていることになる。
このとき、ＦＥＴ Ｑ１への高レベルのゲート信号ＧＳ
１は、直流電源＋Ｂの電圧を超える所定レベルまで昇圧
されており、ＦＥＴ Ｑ１をＯＮしている。ＦＥＴ Ｑ
４への高レベルのゲート信号ＧＳ４は、直流電源＋Ｂの
電圧以下であって、ＦＥＴ Ｑ４をＯＮさせるに足りる
程度の電圧レベルのまま、ＦＥＴ Ｑ４に与えられ、Ｆ
ＥＴ Ｑ４をＯＮしている。一方、ＦＥＴ Ｑ２，Ｑ３
には各々低レベルのゲート信号ＧＳ２，ＧＳ３が出力さ
れているので、ＦＥＴ Ｑ２，Ｑ３は共にＯＦＦ状態に
ある。
【００２８】したがって直流電源＋Ｂからの電流は、Ｆ
ＥＴ Ｑ１，Ｑ４へのゲート信号ＧＳ１，ＧＳ４の高レ
ベル期間毎に、ダイオードＤ１→Ｑ１（ドレイン・ソー
ス間）→モータコイルＬ→ＦＥＴ Ｑ４（ドレイン・ソ
ース間）→アースの経路で流れる（実線矢印Ｉ１参
照）。ＦＥＴ Ｑ１，Ｑ４のゲート信号ＧＳ１，ＧＳ４
の立上がり及び立下がりは、デューティ比が１００％の
設定であれば常に同時であり、モータ（ロータ）は最速
回転する。本モータがファンモータに適用されている場
合には最大量の送風が行われ、取り付けられた電子機器
の筐体内の熱を最大能力にて外部に排出する。なお、Ｆ
ＥＴ Ｑ１，Ｑ４へのゲート信号ＧＳ１，ＧＳ４の立上
がり及び立下がりタイミングは、モータ回転位置検出器
３６で検出されたモータ（ロータ；永久磁石）の回転位
置信号に従う。
ＥＴ Ｑ１，Ｑ４へのゲート信号ＧＳ１，ＧＳ４の高レ
ベル期間毎に、ダイオードＤ１→Ｑ１（ドレイン・ソー
ス間）→モータコイルＬ→ＦＥＴ Ｑ４（ドレイン・ソ
ース間）→アースの経路で流れる（実線矢印Ｉ１参
照）。ＦＥＴ Ｑ１，Ｑ４のゲート信号ＧＳ１，ＧＳ４
の立上がり及び立下がりは、デューティ比が１００％の
設定であれば常に同時であり、モータ（ロータ）は最速
回転する。本モータがファンモータに適用されている場
合には最大量の送風が行われ、取り付けられた電子機器
の筐体内の熱を最大能力にて外部に排出する。なお、Ｆ
ＥＴ Ｑ１，Ｑ４へのゲート信号ＧＳ１，ＧＳ４の立上
がり及び立下がりタイミングは、モータ回転位置検出器
３６で検出されたモータ（ロータ；永久磁石）の回転位
置信号に従う。
【００２９】次に、デューティ比を１００％未満、例え
ば５０％に下げて回転させる場合には、ＦＥＴ Ｑ４へ
のゲート信号ＧＳ４の立下がりタイミングのみについ
て、上述１００％時に比べて１／２だけ早い時点とされ
る。すなわち、ＦＥＴ Ｑ１へのゲート信号ＧＳ１の高
レベル期間は変えることなく、ＦＥＴ Ｑ４へのゲート
信号ＧＳ４の高レベル期間を半減させる。これによる
と、直流電源＋Ｂからの電流が、ダイオードＤ１→ＦＥ
Ｔ Ｑ１→モータコイルＬ→ＦＥＴ Ｑ４→アースの経
路で流れる期間は上述１００％時の半分となり、モータ
は最速時の１／２の速度で回転することになる。
ば５０％に下げて回転させる場合には、ＦＥＴ Ｑ４へ
のゲート信号ＧＳ４の立下がりタイミングのみについ
て、上述１００％時に比べて１／２だけ早い時点とされ
る。すなわち、ＦＥＴ Ｑ１へのゲート信号ＧＳ１の高
レベル期間は変えることなく、ＦＥＴ Ｑ４へのゲート
信号ＧＳ４の高レベル期間を半減させる。これによる
と、直流電源＋Ｂからの電流が、ダイオードＤ１→ＦＥ
Ｔ Ｑ１→モータコイルＬ→ＦＥＴ Ｑ４→アースの経
路で流れる期間は上述１００％時の半分となり、モータ
は最速時の１／２の速度で回転することになる。
【００３０】ＦＥＴ Ｑ４のＯＮ期間を超えるＦＥＴ
Ｑ１のＯＮ期間、つまり、ＦＥＴＱ１のみがＯＮしてい
てＦＥＴ Ｑ４がＯＦＦしている期間は、モータコイル
Ｌからの電源電流Ｉ３は電流還流用通電路３９を通って
直流電源＋Ｂ側のコンデンサ、ここではフィルタ回路３
３を構成するコンデンサＣ１に吸収される。
Ｑ１のＯＮ期間、つまり、ＦＥＴＱ１のみがＯＮしてい
てＦＥＴ Ｑ４がＯＦＦしている期間は、モータコイル
Ｌからの電源電流Ｉ３は電流還流用通電路３９を通って
直流電源＋Ｂ側のコンデンサ、ここではフィルタ回路３
３を構成するコンデンサＣ１に吸収される。
【００３１】すなわち、本発明回路においては、デュー
ティ比が１００％未満のときにＯＮからＯＦＦするアー
ス側スイッチング素子、ここではＦＥＴ Ｑ４のＯＦＦ
期間の、モータコイルＬからの電源電流を、ＦＥＴ Ｑ
２の寄生ダイオードを通して還流するものではない。こ
れによれば、上記ＯＦＦ期間の上記寄生ダイオードへの
通電により同寄生ダイオードから高熱が発生するという
問題点が解消され、したがって、放熱効果を高めるため
のコストの上昇が抑えられる等、寄生ダイオードからの
高熱発生に起因する問題点の解消される。
ティ比が１００％未満のときにＯＮからＯＦＦするアー
ス側スイッチング素子、ここではＦＥＴ Ｑ４のＯＦＦ
期間の、モータコイルＬからの電源電流を、ＦＥＴ Ｑ
２の寄生ダイオードを通して還流するものではない。こ
れによれば、上記ＯＦＦ期間の上記寄生ダイオードへの
通電により同寄生ダイオードから高熱が発生するという
問題点が解消され、したがって、放熱効果を高めるため
のコストの上昇が抑えられる等、寄生ダイオードからの
高熱発生に起因する問題点の解消される。
【００３２】また、本発明回路においては、従来回路に
おける電解コンデンサ群３１（図３参照）を用いること
がなく、したがって、同電解コンデンサ群３１の使用に
起因した問題点も解消でき、次のような効果を発揮でき
る。すなわち、ドライブ回路ひいてはそれにより駆動さ
れるモータの短寿命化を防止でき、また、部品取付用の
プリント基板（図示せず）上の部品占有空間を大きくす
ることや、ＦＥＴ Ｑ１〜Ｑ４からの発生熱の放熱を妨
げること等を防止できる。
おける電解コンデンサ群３１（図３参照）を用いること
がなく、したがって、同電解コンデンサ群３１の使用に
起因した問題点も解消でき、次のような効果を発揮でき
る。すなわち、ドライブ回路ひいてはそれにより駆動さ
れるモータの短寿命化を防止でき、また、部品取付用の
プリント基板（図示せず）上の部品占有空間を大きくす
ることや、ＦＥＴ Ｑ１〜Ｑ４からの発生熱の放熱を妨
げること等を防止できる。
【００３３】図示例では、電流還流用通電路３９は、モ
ータコイルＬ端から直流電源＋Ｂ側を見たとき順方向の
ダイオードＤ３を備えているので、電源側、すなわち図
中イ点からモータコイルＬへ電流が逆流すること（モー
タコイルＬへの直流電源＋Ｂの直接の流込み）を阻止で
きる。これによれば、図示電流還流用通電路３９の付加
による上記ＦＥＴ Ｑ４のＯＦＦ期間の電源電流の還流
を簡単な構成にて支障なく実現させ得る。また電流還流
用通電路３９は、モータコイルＬの電源電流出力側コイ
ル端（図中、左端）直流電源＋Ｂ側を見たとき逆方向の
ツェナダイオードＺＤ３，ＺＤ４を備えているので、同
電源電流出力側コイル端の最大ピーク電圧の設定が可能
となる。これによれば、ダイオードＤ３やコンデンサＣ
１等を過電流から保護できる。なお、上記最大ピーク電
圧の設定は、ツェナダイオードの直列接続個数等により
増減可能である。
ータコイルＬ端から直流電源＋Ｂ側を見たとき順方向の
ダイオードＤ３を備えているので、電源側、すなわち図
中イ点からモータコイルＬへ電流が逆流すること（モー
タコイルＬへの直流電源＋Ｂの直接の流込み）を阻止で
きる。これによれば、図示電流還流用通電路３９の付加
による上記ＦＥＴ Ｑ４のＯＦＦ期間の電源電流の還流
を簡単な構成にて支障なく実現させ得る。また電流還流
用通電路３９は、モータコイルＬの電源電流出力側コイ
ル端（図中、左端）直流電源＋Ｂ側を見たとき逆方向の
ツェナダイオードＺＤ３，ＺＤ４を備えているので、同
電源電流出力側コイル端の最大ピーク電圧の設定が可能
となる。これによれば、ダイオードＤ３やコンデンサＣ
１等を過電流から保護できる。なお、上記最大ピーク電
圧の設定は、ツェナダイオードの直列接続個数等により
増減可能である。
【００３４】更に図示例では、ダイオードＤ５がダイオ
ードＤ１とＦＥＴＱ２との間に、ＦＥＴ Ｑ２の寄生ダ
イオードとは逆極性（直流電源＋Ｂに対しては順方向）
に接続されている。したがって、本来、電流還流用通電
路３９を通ってコンデンサＣ１に吸収されるべき電流が
ＦＥＴ Ｑ２の寄生ダイオードを通ってＦＥＴ Ｑ１，
Ｑ２の直流電源＋Ｂ側へ回り込むことを防止できる。ま
た図示例では、第１，第２直列接続体Ｑ１，Ｑ３；Ｑ
２，Ｑ４とアースとの間に、直流電源＋Ｂに対して順方
向にダイオードＤ６が接続され、直流電源＋Ｂの逆接防
止が図られている。したがって、直流電源＋Ｂの逆接に
よる回路素子の損傷、破壊等が防止でき、信頼性を増
す。
ードＤ１とＦＥＴＱ２との間に、ＦＥＴ Ｑ２の寄生ダ
イオードとは逆極性（直流電源＋Ｂに対しては順方向）
に接続されている。したがって、本来、電流還流用通電
路３９を通ってコンデンサＣ１に吸収されるべき電流が
ＦＥＴ Ｑ２の寄生ダイオードを通ってＦＥＴ Ｑ１，
Ｑ２の直流電源＋Ｂ側へ回り込むことを防止できる。ま
た図示例では、第１，第２直列接続体Ｑ１，Ｑ３；Ｑ
２，Ｑ４とアースとの間に、直流電源＋Ｂに対して順方
向にダイオードＤ６が接続され、直流電源＋Ｂの逆接防
止が図られている。したがって、直流電源＋Ｂの逆接に
よる回路素子の損傷、破壊等が防止でき、信頼性を増
す。
【００３５】ＦＥＴ Ｑ２，Ｑ３に高レベルのゲート信
号ＧＳ２，ＧＳ３、ＦＥＴ Ｑ１，Ｑ４に低レベルのゲ
ート信号ＧＳ１，ＧＳ４が各々出力された場合には、Ｆ
ＥＴＱ１，Ｑ４がＯＦＦし、それに代わってＦＥＴ Ｑ
２，Ｑ３がＯＮし、モータコイルＬへは図中右端から左
端に向かって通電される。これによれば、ＦＥＴＱ２，
Ｑ３は、正転時のＦＥＴ Ｑ１，Ｑ４と同様に動作し、
ＦＥＴ Ｑ２，Ｑ３へのゲート信号ＧＳ２，ＧＳ３に基
づく所定のデューティ比でモータコイルＬに通電して、
モータを回転（逆転）させる。ここで、ダイオードＤ
２、ツェナダイオードＺＤ１，ＺＤ２及びダイオードＤ
４は、各々ダイオードＤ３、ツェナダイオードＺＤ３，
ＺＤ４及びダイオードＤ５に相当する。したがって、上
述モータ逆転時においても、モータ正転時におけるダイ
オードＤ３、ツェナダイオードＺＤ３，ＺＤ４及びダイ
オードＤ５による作用、効果と同様の作用、効果が得ら
れる。
号ＧＳ２，ＧＳ３、ＦＥＴ Ｑ１，Ｑ４に低レベルのゲ
ート信号ＧＳ１，ＧＳ４が各々出力された場合には、Ｆ
ＥＴＱ１，Ｑ４がＯＦＦし、それに代わってＦＥＴ Ｑ
２，Ｑ３がＯＮし、モータコイルＬへは図中右端から左
端に向かって通電される。これによれば、ＦＥＴＱ２，
Ｑ３は、正転時のＦＥＴ Ｑ１，Ｑ４と同様に動作し、
ＦＥＴ Ｑ２，Ｑ３へのゲート信号ＧＳ２，ＧＳ３に基
づく所定のデューティ比でモータコイルＬに通電して、
モータを回転（逆転）させる。ここで、ダイオードＤ
２、ツェナダイオードＺＤ１，ＺＤ２及びダイオードＤ
４は、各々ダイオードＤ３、ツェナダイオードＺＤ３，
ＺＤ４及びダイオードＤ５に相当する。したがって、上
述モータ逆転時においても、モータ正転時におけるダイ
オードＤ３、ツェナダイオードＺＤ３，ＺＤ４及びダイ
オードＤ５による作用、効果と同様の作用、効果が得ら
れる。
【００３６】なお、図１中のフィルタ回路３３は省略し
てもよく、この場合は、図２に示すように、ノイズ除去
兼用のコンデンサＣ３に還流電流の吸収を行わせる。コ
ンデンサＣ１，Ｃ３の容量は、電流Ｉ３の値や図示回路
中の直流電源＋Ｂのラインやこれと導通するライン、例
えば直流電源＋Ｂを供給する電源回路（図示せず）の電
源ライン及びアース間に接続されるコンデンサ（図示せ
ず）の容量等によって適宜設定される。なお、上掲各図
において、同一符号は同一又は相当部分を示す。
てもよく、この場合は、図２に示すように、ノイズ除去
兼用のコンデンサＣ３に還流電流の吸収を行わせる。コ
ンデンサＣ１，Ｃ３の容量は、電流Ｉ３の値や図示回路
中の直流電源＋Ｂのラインやこれと導通するライン、例
えば直流電源＋Ｂを供給する電源回路（図示せず）の電
源ライン及びアース間に接続されるコンデンサ（図示せ
ず）の容量等によって適宜設定される。なお、上掲各図
において、同一符号は同一又は相当部分を示す。
【００３７】
【発明の効果】以上述べたように請求項１に記載の発明
によれば、デューティ比が１００％未満に設定された際
の還流電流の吸収を、電源側スイッチング素子に高熱を
発生させることなく行うことができる。また、上記還流
電流の吸収を、電解コンデンサ群を使用することなく行
うことができ、電解コンデンサ群の使用に起因した種々
の問題点を解消できる。すなわち、ドライブ回路ひいて
はそれにより駆動されるモータの短寿命化や、部品取付
用のプリント基板上の部品占有空間が大きくなること等
を防止でき、また、電解コンデンサ群が放熱を妨害する
ことにより付加される放熱板の除去が可能となる等の利
点があり、コストの低減が図れる。
によれば、デューティ比が１００％未満に設定された際
の還流電流の吸収を、電源側スイッチング素子に高熱を
発生させることなく行うことができる。また、上記還流
電流の吸収を、電解コンデンサ群を使用することなく行
うことができ、電解コンデンサ群の使用に起因した種々
の問題点を解消できる。すなわち、ドライブ回路ひいて
はそれにより駆動されるモータの短寿命化や、部品取付
用のプリント基板上の部品占有空間が大きくなること等
を防止でき、また、電解コンデンサ群が放熱を妨害する
ことにより付加される放熱板の除去が可能となる等の利
点があり、コストの低減が図れる。
【００３８】請求項２に記載の発明によれば、電流還流
用通電路の付加による電源側からモータコイル電流が逆
流することを簡単な構成で阻止でき、請求項１の発明を
低コストにて実現できる。
用通電路の付加による電源側からモータコイル電流が逆
流することを簡単な構成で阻止でき、請求項１の発明を
低コストにて実現できる。
【００３９】請求項３に記載の発明によれば、モータコ
イルの電源電流出力側コイル端の最大ピーク電圧の設定
が可能となり、回路中のコンデンサやダイオード等を過
電流から保護できる。
イルの電源電流出力側コイル端の最大ピーク電圧の設定
が可能となり、回路中のコンデンサやダイオード等を過
電流から保護できる。
【００４０】請求項４に記載の発明によれば、スイッチ
ング素子が寄生ダイオードを有するＦＥＴである場合
に、電流還流用通電路を通ってコンデンサに吸収される
べき電流が寄生ダイオードを通って電源側へ回り込むこ
とを防止できる。
ング素子が寄生ダイオードを有するＦＥＴである場合
に、電流還流用通電路を通ってコンデンサに吸収される
べき電流が寄生ダイオードを通って電源側へ回り込むこ
とを防止できる。
【００４１】請求項５に記載の発明によれば、回路への
直流電源の逆接（逆極性接続）が防止され、電源逆接に
よる回路素子の損傷、破壊等が防止でき、信頼性を増
す。
直流電源の逆接（逆極性接続）が防止され、電源逆接に
よる回路素子の損傷、破壊等が防止でき、信頼性を増
す。
【図１】本発明回路の一実施形態を示す図である。
【図２】同じく他の実施形態を示す図である。
【図３】従来回路を示す図である。
Ｑ１，Ｑ２ ＭＯＳ形パワーＦＥＴ（電源側スイッチン
グ素子） Ｑ３，Ｑ４ ＭＯＳ形パワーＦＥＴ（アース側スイッチ
ング素子） ＋Ｂ 直流電源 Ｌ モータコイル Ｃ１ コンデンサ ３８，３９ 電流還流用通電路
グ素子） Ｑ３，Ｑ４ ＭＯＳ形パワーＦＥＴ（アース側スイッチ
ング素子） ＋Ｂ 直流電源 Ｌ モータコイル Ｃ１ コンデンサ ３８，３９ 電流還流用通電路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H007 AA06 BB06 CA02 CB05 CC01
CC03 EA02 FA13 FA20
5H560 BB02 BB12 EB01 JJ06 SS01
UA05
Claims (5)
- 【請求項１】 ２つのスイッチング素子の直列接続体が
一対、電源・アース間に接続され、それら直列接続体の
２つのスイッチング素子の接続点相互間に接続されたモ
ータコイルを、各スイッチング素子のＯＮ／ＯＦＦ制御
によって任意の方向から、任意のタイミングでＯＮ／Ｏ
ＦＦ通電制御可能で、かつ、前記スイッチング素子への
ＯＮ／ＯＦＦ制御のデューティ比を変化させてモータ回
転速度を制御可能なブラシレス直流１相モータのドライ
ブ回路において、 前記デューティ比が１００％未満のときにＯＮからＯＦ
Ｆするアース側スイッチング素子のＯＦＦ期間における
前記モータコイルからの電源電流を、前記一対の直列接
続体の電源側の共通接続部よりも電源側にて電源・アー
ス間に接続されたコンデンサに吸収させる電流還流用通
電路を具備することを特徴とするブラシレス直流１相モ
ータのドライブ回路。 - 【請求項２】 電流還流用通電路は、モータコイルの電
源電流出力側コイル端と電源との間に接続され、電源側
から前記モータコイルへの逆流を阻止するダイオードを
備えることを特徴とする請求項１に記載のブラシレス直
流１相モータのドライブ回路。 - 【請求項３】 電流還流用通電路は、モータコイルの電
源電流出力側コイル端の最大ピーク電圧を設定するツェ
ナダイオードを備えることを特徴とする請求項１又は２
に記載のブラシレス直流１相モータのドライブ回路。 - 【請求項４】 一対の直列接続体を構成するスイッチン
グ素子のうち、一対の電源側スイッチング素子は、各々
寄生ダイオードを有するＦＥＴであって、その各電源側
ＦＥＴと前記一対の直列接続体の電源側の共通接続部と
の間に、前記寄生ダイオードとは逆極性に向けられた逆
流阻止用のダイオードが各別に介挿接続されることを特
徴とする請求項１、２又は３に記載のブラシレス直流１
相モータのドライブ回路。 - 【請求項５】 アース側のスイッチング素子とアースと
の間に、逆接防止用のダイオードが介挿接続されること
を特徴とする請求項１から４のいずれかに記載のブラシ
レス直流１相モータのドライブ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149204A JP3932409B2 (ja) | 2002-05-23 | 2002-05-23 | ブラシレス直流１相モータのドライブ回路 |
| US10/439,905 US6933688B2 (en) | 2002-05-23 | 2003-05-16 | Brushless direct current monophase motor drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149204A JP3932409B2 (ja) | 2002-05-23 | 2002-05-23 | ブラシレス直流１相モータのドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003348881A true JP2003348881A (ja) | 2003-12-05 |
| JP3932409B2 JP3932409B2 (ja) | 2007-06-20 |
Family
ID=29767447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002149204A Expired - Fee Related JP3932409B2 (ja) | 2002-05-23 | 2002-05-23 | ブラシレス直流１相モータのドライブ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6933688B2 (ja) |
| JP (1) | JP3932409B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220352826A1 (en) * | 2021-04-30 | 2022-11-03 | Delta Electronics, Inc. | Power converter |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7818186B2 (en) | 2001-12-31 | 2010-10-19 | Genworth Financial, Inc. | System for determining a confidence factor for insurance underwriting suitable for use by an automated system |
| US20030182159A1 (en) * | 2001-12-31 | 2003-09-25 | Bonissone Piero Patrone | Process for summarizing information for insurance underwriting suitable for use by an automated system |
| US8793146B2 (en) | 2001-12-31 | 2014-07-29 | Genworth Holdings, Inc. | System for rule-based insurance underwriting suitable for use by an automated system |
| US7895062B2 (en) * | 2001-12-31 | 2011-02-22 | Genworth Financial, Inc. | System for optimization of insurance underwriting suitable for use by an automated system |
| US7844477B2 (en) | 2001-12-31 | 2010-11-30 | Genworth Financial, Inc. | Process for rule-based insurance underwriting suitable for use by an automated system |
| US8005693B2 (en) * | 2001-12-31 | 2011-08-23 | Genworth Financial, Inc. | Process for determining a confidence factor for insurance underwriting suitable for use by an automated system |
| US20030177032A1 (en) * | 2001-12-31 | 2003-09-18 | Bonissone Piero Patrone | System for summerizing information for insurance underwriting suitable for use by an automated system |
| US7383239B2 (en) * | 2003-04-30 | 2008-06-03 | Genworth Financial, Inc. | System and process for a fusion classification for insurance underwriting suitable for use by an automated system |
| US7567914B2 (en) * | 2003-04-30 | 2009-07-28 | Genworth Financial, Inc. | System and process for dominance classification for insurance underwriting suitable for use by an automated system |
| US7801748B2 (en) | 2003-04-30 | 2010-09-21 | Genworth Financial, Inc. | System and process for detecting outliers for insurance underwriting suitable for use by an automated system |
| US20040236611A1 (en) * | 2003-04-30 | 2004-11-25 | Ge Financial Assurance Holdings, Inc. | System and process for a neural network classification for insurance underwriting suitable for use by an automated system |
| US7698159B2 (en) * | 2004-02-13 | 2010-04-13 | Genworth Financial Inc. | Systems and methods for performing data collection |
| US8566125B1 (en) | 2004-09-20 | 2013-10-22 | Genworth Holdings, Inc. | Systems and methods for performing workflow |
| US8628871B2 (en) * | 2005-10-28 | 2014-01-14 | 3M Innovative Properties Company | High durability fuel cell components with cerium salt additives |
| JP4938326B2 (ja) * | 2006-03-24 | 2012-05-23 | オンセミコンダクター・トレーディング・リミテッド | モータ駆動回路 |
| CN101282056B (zh) * | 2007-04-04 | 2014-08-06 | 松下电器产业株式会社 | 无刷直流马达温度保护装置 |
| US7629761B2 (en) * | 2007-07-13 | 2009-12-08 | Xerox Corporation | System for measuring current in multiple motor coils using a single sensing element |
| JP2009254170A (ja) * | 2008-04-08 | 2009-10-29 | Hitachi-Lg Data Storage Inc | モータ駆動回路 |
| TWI536032B (zh) * | 2014-10-21 | 2016-06-01 | 宇能電科技股份有限公司 | 設定／重設定電路及採用該電路的磁感測裝置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5075608A (en) * | 1974-06-24 | 1991-12-24 | Erdman David M | Control system, electronically commutated motor system, draft inducer apparatus and method |
| US5227704A (en) * | 1974-06-24 | 1993-07-13 | General Electric Company | Motor controls, refrigeration systems and methods of motor operation and control |
| US4755728A (en) * | 1986-09-16 | 1988-07-05 | Itsuki Ban | Single-phase semiconductor electric motor and fan using the same |
| US5859519A (en) * | 1997-05-29 | 1999-01-12 | General Electric Company | Single phase motor drive |
| US6078154A (en) * | 1999-02-12 | 2000-06-20 | Delco Electronics Corporation | Circuitry for determining actuator position |
| EP1063772A1 (de) * | 1999-04-21 | 2000-12-27 | Infineon Technologies AG | Treiberschaltung zum Ansteuern einer Halbbrücke |
| JP2001037276A (ja) * | 1999-07-26 | 2001-02-09 | Izumi Cr Box Kk | 直流モータ駆動回路 |
| US6713979B2 (en) * | 2001-07-26 | 2004-03-30 | Kabushiki Kaisha Sankyo Seiki Seisakusho | Actuator drive circuit |
| US6664750B2 (en) * | 2002-03-13 | 2003-12-16 | Pelko Electric (Hk) Ltd. | D.C. motor bridge coil driver |
-
2002
- 2002-05-23 JP JP2002149204A patent/JP3932409B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-16 US US10/439,905 patent/US6933688B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220352826A1 (en) * | 2021-04-30 | 2022-11-03 | Delta Electronics, Inc. | Power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3932409B2 (ja) | 2007-06-20 |
| US6933688B2 (en) | 2005-08-23 |
| US20040004453A1 (en) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3932409B2 (ja) | ブラシレス直流１相モータのドライブ回路 | |
| US6611410B1 (en) | Positive supply lead reverse polarity protection circuit | |
| US6528968B2 (en) | Brushless-motor driver in PWM mode | |
| US7535189B2 (en) | Motor drive circuit | |
| JP3419157B2 (ja) | モータ駆動方法及びそれを用いた電気機器 | |
| JP5337533B2 (ja) | モータ駆動回路 | |
| US20020118497A1 (en) | Reverse voltage protection for motor drive | |
| JP2009065485A (ja) | スイッチング制御装置及びモータ駆動装置 | |
| US7348744B2 (en) | Brushless DC motor drive apparatus | |
| JP4922749B2 (ja) | ファンシステム | |
| US6909252B2 (en) | Pre-drive circuit for brushless DC single-phase motor | |
| JPH10201280A (ja) | ブラシレス直流モータの駆動装置 | |
| JP2006067786A (ja) | ファンモーター回転速度制御回路およびその電圧調節モジュール | |
| US20130099709A1 (en) | Circuit Protection Method and Motor Control Circuit | |
| US7005813B2 (en) | Booster circuit for a pre-drive circuit of a brushless direct current single-phase motor | |
| JP3911663B2 (ja) | ブラシレス直流ファンモータのドライブ回路 | |
| JP3602183B2 (ja) | ステータ巻線内の高電流スパイクを回避する回路及び方法 | |
| JP2003348880A (ja) | モータの制御装置およびその制御方法 | |
| JP3932408B2 (ja) | ブラシレス直流１相モータのプリドライブ回路 | |
| JP2008079490A (ja) | ファンシステム及びその保護装置 | |
| JP5182791B2 (ja) | ループ技術を利用してモータの逆誘導起電力を制御する機構 | |
| JP3186903B2 (ja) | ステッピングモータ駆動装置 | |
| JPH1169875A (ja) | モータ制御回路 | |
| JPS6292790A (ja) | モ−タ駆動回路 | |
| JP2006129613A (ja) | モータ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3932409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |