JP3932408B2 - ブラシレス直流1相モータのプリドライブ回路 - Google Patents
ブラシレス直流1相モータのプリドライブ回路 Download PDFInfo
- Publication number
- JP3932408B2 JP3932408B2 JP2002025577A JP2002025577A JP3932408B2 JP 3932408 B2 JP3932408 B2 JP 3932408B2 JP 2002025577 A JP2002025577 A JP 2002025577A JP 2002025577 A JP2002025577 A JP 2002025577A JP 3932408 B2 JP3932408 B2 JP 3932408B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- switching element
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/26—Arrangements for controlling single phase motors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の属する技術分野】
本発明は、電子機器の筐体内で発生する熱を外部に排出するファンモータとして好適なブラシレス直流1相モータに係り、特に消費電力10W以下のモータのドライブ回路のスイッチング素子に制御信号を与えるプリドライブ回路に関するものである。
【0002】
【従来の技術】
例えば、パーソナルコンピュータやコピー機等のOA機器のように、多数の電子部品を比較的狭い筐体内に収容した電子機器においては、上記電子部品から発生する熱が筐体内にこもり、電子部品を熱破壊させる虞がある。
そこで、このような電子機器の筐体の壁面や天井面に通気口を設け、その通気口にファンモータを取り付けて筐体内の熱を外部に排出するようにしている。
【0003】
この種のファンモータに、ブラシレス直流1相モータを用いることが少なくないが、このようなブラシレス直流1相モータの従来のプリドライブ回路を図3を参照しつつ説明する。
この図において、ブラシレス直流1相モータのコイル(モータコイル)L1及びそのドライブ回路31を除いた部分がプリドライブ回路である。+Bはモータコイル駆動用の直流電源、+Vccは回路動作用の直流電源を示す。
上記ドライブ回路31は、図示するように4つのスイッチング素子、ここではNチャンネルMOS形パワーFET(電界効果トランジスタ)PF1〜PF4と、ダイオードD31、コンデンサC31を備えて構成されている。
【0004】
上記コイルL1は、モータのステータ(図示せず)に備えられ、このコイルL1を駆動対象としたドライブ回路31の4つのパワーFET PF1〜PF4によって所定のON/OFFタイミングで通電され、動的な磁界(回転磁界)を作る。
モータのロータ(図示せず)には永久磁石が備えられており、このロータは永久磁石が上記磁界に追従して回転することにより回転する。
【0005】
プリドライブ回路は、専用集積回路IC1,IC2、抵抗R31〜R35、コンデンサC32〜C35及びダイオードD32〜D35から構成されている。ここで、パワーFET PF1〜PF4は図示するように寄生ダイオードを有するFETである。
なお、以下の説明において、専用集積回路IC1,IC2は専用IC1,IC2と略記し、パワーFET PF1,PF2,PF3,PF4はPF1,PF2,PF3,PF4と略記する。
【0006】
専用IC1には、図示しないホール素子等で検出されたモータ(ロータ;永久磁石)の回転位置信号xとシャットダウン用の高レベル信号yが入力される。この専用IC1は、後述昇圧電圧VB1を受け、信号x,y及びモータ回転速度を制御するためのデューティ比設定用信号zに基づいて設定したタイミングでPF1,PF3をON/OFFさせる。
専用IC2には上記信号y,zが入力される。この専用IC2は、後述昇圧電圧VB2を受け、信号x,y,zに基づいて設定したタイミングでPF2,PF4をON/OFFさせる。
【0007】
図示接続のPF1〜PF4のうち、PF3,PF4は、ソースがアースされているのでゲート(制御入力端子)がアース電位より若干高ければONする。一方、PF1,PF2は、コイルL1を挟んで電源+B側にあるので、コイルL1の駆動電圧が電源電圧(VB)にほぼ等しい通常の場合にあっては電源電圧以上の電圧(電源電圧に、PF1,PF2をONさせるために必要なゲート・ソース間電圧を加えた電圧)をゲートに与えなければならない。
このような電源電圧以上の電圧を外部から取り込むことは、電源回路を複雑化、大型化するのみならず、コストの上昇を招く等の理由から、通常は自身の回路内で得ることが望まれる。
【0008】
そこで昇圧回路、例えばチャージポンプ回路が付加される。ダイオードD32、コンデンサC34及び抵抗R31からなる回路と、ダイオードD33、コンデンサC35及び抵抗R31からなる回路は、各々そのようなチャージポンプ回路を構成している。
この場合、ダイオードD32及びコンデンサC34接続点からの昇圧電圧VB1はPF1をONさせるための昇圧電圧VBとして専用IC1に与えられる。また、ダイオードD33及びコンデンサC35接続点からの昇圧電圧VB2はPF2をONさせるための昇圧電圧VBとして専用IC2に与えられる。
【0009】
すなわち専用IC1は、所定のON/OFFタイミングで電圧VBに基づく高電圧のパルス信号HOをPF1のゲートに与え、専用IC2は、所定のON/OFFタイミングで電圧VBに基づく高電圧のパルス信号HOをPF2のゲートに与える。PF3,PF4の各ゲートには、専用IC1,IC2から各々電源電圧(Vcc)基づく低電圧のパルス信号LOが所定のON/OFFタイミングで与えられる。
上記ON/OFFタイミングは、信号x,y,zに応じて専用IC1,IC2内で設定され、その専用IC1,IC2からの信号によってPF1〜PF4が所定のタイミング、デューティ比でON/OFFしてコイルL1の通電制御を行う。
これにより、モータ(ロータ)は所定の方向に信号x,y,zに応じた速度で回転する。上記モータがファンを備え、電子機器の筐体の通気口に取り付けられていれば、そのモータはファンモータとして回転し、筐体内の熱を外部に排出する。
【0010】
【発明が解決しようとする課題】
しかしながら上述従来回路では、専用IC1,IC2を使用しているのでコスト高になった。
また、この専用IC1,IC2はサイズも大きく、しかも、このようなサイズの大きい2個の専用IC1,IC2と、それとは別個の電子部品とを用いて構成しているので実装スペースが大きくなった。このため特に、サイズの小さいモータに適用する場合、その小さな配線基板に、サイズの大きな2個の専用IC1,IC2を含む全ての電子部品を実装することが著しく困難になるという問題があった。
【0011】
本発明は、上記のような実情に鑑みなされたもので、低コストで構成でき、また、実装スペースが少なく済み、特にサイズの小さな配線基板にも容易に実装できるブラシレス直流1相モータのプリドライブ回路を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するために、請求項1に記載の発明は、2つのスイッチング素子の直列接続体が一対、電源・アース間に接続され、それら直列接続体の2つのスイッチング素子の接続点相互間に接続されたモータコイルに、各スイッチング素子のON/OFF制御によって任意の方向から、任意のタイミングでON/OFF通電制御可能で、前記電源側の2つのスイッチング素子のONに電源電圧を超える制御電圧が必要なブラシレス直流1相モータのドライブ回路を、前記スイッチング素子へのON/OFF制御電圧のデューティ比を変化させてモータ回転速度を制御可能に駆動するプリドライブ回路において、電源電圧を所定の電圧に昇圧する昇圧回路と、モータ回転位置信号及びモータ回転速度を制御するためのデューティ比設定用信号に基づいた各スイッチング素子制御用のパルス信号を各別に作成し、出力するロジック回路と、このロジック回路の前記電源側の2つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、前記昇圧回路からの昇圧電圧を動作電源として各々与えられて、前記電源側の2つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる2つのスイッチング素子の制御入力端子に各別に与える2つの電源側スイッチング素子駆動用のオペアンプと、前記ロジック回路の前記アース側の2つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、該パルス信号出力端子からのパルス信号を直接又は抵抗を介して前記アース側のトランジスタからなる2つのスイッチング素子の制御入力端子に各別に与える2つのアース側スイッチング素子駆動信号入力回路とを具備し、前記2つの電源側スイッチング素子駆動用のオペアンプにより、前記電源側の2つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる2つのスイッチング素子を制御するように構成したことを特徴とする。
【0013】
請求項2に記載の発明は、請求項1に記載の発明において、昇圧回路はチャージポンプ回路からなり、該チャージポンプ回路の出力端及びアース間にノイズ除去用抵抗とコンデンサが接続されることを特徴とする。
【0014】
請求項3に記載の発明は、請求項2に記載の発明において、チャージポンプ回路の出力端及びアース間に電圧制限素子が接続されることを特徴とする。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づき説明する。
図1は、本発明によるブラシレス直流1相モータのプリドライブ回路の一実施形態を示す回路図である。
この図において、ブラシレス直流1相モータのコイル(モータコイル)L1及びそのドライブ回路31を除いた部分がプリドライブ回路である。+Bはモータコイル駆動用の直流電源を示す。
【0016】
上記ドライブ回路31は、図示するように4つのスイッチング素子、ここではNチャンネルMOS形パワーFET(電界効果トランジスタ)PF1,PF2、NPN形トランジスタQ1,Q2と、ダイオードD31、コンデンサC31を備えて構成されている。なお、電源側に用いられるパワーFETのPF1,PF2は、電圧制御形であるので消費電力が少なく、アース側に用いられるトランジスタ(本実施形態ではNPN形トランジスタ)のQ1,Q2は安価であって、コストの低減が図れる。
【0017】
パワーFET PF1,PF2、トランジスタQ1,Q2は、2組のスイッチング素子直列接続体(PF1,Q1による直列接続体とPF2,Q2による直列接続体)に分けられ、各々電源+B及びアース間に図示極性で接続されている。ダイオードD31は、電源+Bと上記2つの直列接続体PF1,Q1;PF2,Q2との間に、電源+Bに対して順方向に接続され、コンデンサC31は、ダイオードD31のカソード及びアース間に接続されている。駆動対象であるコイルL1は、パワーFET PF1及びトランジスタQ1の接続点と、パワーFET
PF2及びトランジスタQ2の接続点との間に接続されている。
【0018】
上記コイルL1は、モータのステータ(図示せず)に備えられ、後述するように、パワーFET PF1,PF2、トランジスタQ1,Q2によって所定のON/OFFタイミングで通電され、動的な磁界(回転磁界)を作る。
モータのロータ(図示せず)には永久磁石が備えられており、このロータは永久磁石が上記磁界に追従して回転することにより回転する。
【0019】
本発明のプリドライブ回路は、例えば4つのアンド回路11〜14と2つのインバータ回路15,16とからなるロジック回路17(17a〜17d)と、2つのオペアンプOP1,OP2と、抵抗R11〜R15,R21〜R24,R41,R51、コンデンサC11〜C14,C21,C22から構成されている。ここで、パワーFET PF1,PF2は図示するように寄生ダイオードを有するFETである。
なお、以下の説明において、パワーFET PF1,PF2はPF1,PF2と、トランジスタQ1,Q2はQ1,Q2と、オペアンプOP1,OP2はOP1,OP2と略記する。
【0020】
上記ロジック回路17は、図3に示す信号と同様の信号x,y,zに基づき、図3中の専用IC1,IC2から出力される信号と同様の信号(電圧波形)を出力し、上記信号x,y,zに基づいて設定されるタイミングでPF1,PF2、Q1,Q2をON/OFFさせる回路である。このロジック回路17は、ここでは4つ以上のアンド回路と2つ以上のインバータ回路を内蔵する汎用ICを用いて構成されている。
【0021】
PF1,PF2、Q1,Q2のうち、Q1,Q2は、エミッタがアースされているのでベース(制御入力端子)がアース電位より若干高ければONする。一方、PF1,PF2は、コイルL1を挟んで電源+B側にあるので、コイルL1の駆動電圧が電源電圧Bにほぼ等しい通常の場合にあっては電源電圧以上の電圧(電源電圧に、PF1,PF2をONさせるために必要なゲート・ソース間電圧を加えた電圧)をゲートに与えなければならない。
このような電源電圧B以上の電圧を外部から取り込むことは、電源回路を複雑化、大型化するのみならず、コストの上昇を招く等の理由から、通常は自身の回路内で得ることが望まれる。
【0022】
そこで昇圧回路、例えばチャージポンプ回路等が付加されるが、図示例ではチャージポンプ回路18が付加されている。
チャージポンプ回路18は、ここでは電源+Bにアノードが接続されたダイオード31のカソード及びPF1のソース間に、ダイオード31側から順に、順方向のダイオードD11及びコンデンサC13を接続し、それらダイオードD11及びコンデンサC13の接続点に抵抗R15の他端を接続して構成される。
このチャージポンプ回路18によれば、電源+Bの電圧値B、抵抗R15の抵抗値等で定まる昇圧電圧VBが抵抗R15の一端(チャージポンプ回路出力端)から出力される。
【0023】
なお、この抵抗R15の一端及びアース間には、ノイズ除去機能をもち、抵抗R15とにより電源+Bを安定化するコンデンサC14が接続されると共に、電圧制限用のツェナーダイオードZD11が接続されている。
【0024】
上記OP1,OP2は、電源側の2つのスイッチング素子、すなわちPF1,PF2制御用のパルス信号を、各々電源電圧Bを超える所定の電圧レベル(少なくともPF1,PF2をONさせ得る電圧レベル)まで増幅する電源側スイッチング素子駆動用の回路を構成する。
【0025】
具体的には、OP1は、反転入力端子−が抵抗R11を介してアースされ、非反転入力端子+が抵抗R12を介してロジック回路17aのパルス信号出力端子PO1に接続され、出力端子が抵抗R13を介して反転入力端子−に接続されると共に抵抗R14を介して電源側PF1のゲート(制御入力端子)に接続されている。
OP1の動作電源入力端子VINは、チャージポンプ回路18の抵抗R15の一端(チャージポンプ回路出力端)に接続され、OP1の動作電源として、電源+Bの電圧値を超える所定の昇圧電圧VBが与えられる。
【0026】
これによれば、上記抵抗R11〜R14の抵抗値を適宜選定することにより、OP1の出力電圧V1のレベル、換言すればPF1の制御電圧レベルを、PF1をONさせ得るレベルまで増幅できる。
すなわち、OP1の非反転入力端子+への入力電圧をVP1、抵抗R11,R13の抵抗値をR11,R13としたとき、OP1の出力電圧V1は、
V1={1+(R13/R11)}VP1
となる。
したがって、出力電圧V1がPF1をONさせ得る電圧値となるように、抵抗R11,R13の抵抗値を選定すると共に、抵抗R12,R14の抵抗値を適宜選定することにより、OP1によるPF1のON/OFF制御が可能となる。
なお、上記ツェナーダイオードZD11は、OP1の動作電源入力端子VINへのサージ電圧の侵入を阻止し、OP1をサージ電圧による破壊から保護する。また、OP1の入力端子−,+及びアース間に接続されたコンデンサC11,C12はノイズ除去に用いられている。
【0027】
OP2は、反転入力端子−が抵抗R21を介してアースされ、非反転入力端子+が抵抗R22を介してロジック回路17bのパルス信号出力端子PO2に接続され、出力端子が抵抗R23を介して反転入力端子−に接続されると共に抵抗R24を介して電源側PF2のゲート(制御入力端子)に接続されている。
OP2の動作電源入力端子VINは、OP1と共用のチャージポンプ回路18の抵抗R15の一端(チャージポンプ回路出力端)に接続され、OP2の動作電源として、電源+Bの電圧値を超える所定の昇圧電圧VBが与えられる。
【0028】
これによれば、上記抵抗R21〜R24の抵抗値を適宜選定することにより、OP2の出力電圧V2のレベル、換言すればPF2の制御電圧レベルを、PF2をONさせ得るレベルまで増幅できる。
すなわち、OP2の非反転入力端子+への入力電圧をVP2、抵抗R21,R23の抵抗値をR21,R23としたとき、OP2の出力電圧V2は、
V2={1+(R23/R21)}VP2
となる。
【0029】
したがって、出力電圧V2がPF2をONさせ得る電圧値となるように、抵抗R21,R23の抵抗値を選定すると共に、抵抗R22,R24の抵抗値を適宜選定することにより、OP2によるPF2のON/OFF制御が可能となる。
なお、上記ツェナーダイオードZD11もチャージポンプ回路18と同様にOP1と共用され、OP2の動作電源入力端子VINへのサージ電圧の侵入を阻止し、OP2をサージ電圧による破壊から保護する。
また、OP2の入力端子−,+及びアース間に接続されたコンデンサC21,C22はノイズ除去に用いられている。
このように、2つの電源側スイッチング素子駆動用回路にオペアンプを用いた場合には、回路構成素子の数が少なく、必要実装スペースを抑えることができる。
【0030】
上記抵抗R41,R51は、各々アース側の2つのスイッチング素子であるQ1,Q2制御用のパルス信号を、電源電圧B以下の適宜値、基本的にはQ1,Q2をONさせ得る電圧値にてQ1,Q2のベースに与えるアース側スイッチング素子駆動用の回路を構成する。
【0031】
具体的には、抵抗R41は、一端がロジック回路17cのパルス信号出力端子PO3に接続されると共に他端がQ1のベースに接続され、パルス信号出力端子PO3からのパルス信号に応じてQ1をON/OFF制御する。
また抵抗R51は、一端がロジック回路17dのパルス信号出力端子PO4に接続されると共に他端がQ2のベースに接続され、パルス信号出力端子PO4からのパルス信号に応じてQ2をON/OFF制御する。
【0032】
次に上述本発明回路の動作について説明する。
ロジック回路17(17a〜17d)は、図3に示す信号と同様の信号x,y,zに基づき、図3中の専用IC1,IC2から出力される信号と同様の信号(電圧波形)をパルス信号出力端子PO1〜PO4に出力する。
【0033】
具体的には、専用IC1のパルス信号HOと同様の信号をパルス信号出力端子PO1に入力し、同じくパルス信号LOと同様の信号をパルス信号出力端子PO3に入力する。また、専用IC2のパルス信号HOと同様の信号をパルス信号出力端子PO2に入力し、同じくパルス信号LOと同様の信号をパルス信号出力端子PO4に入力する。
【0034】
パルス信号出力端子PO1,PO2に出力されたパルス信号は、チャージポンプ回路18からの昇圧電圧VBを動作電源として各々与えられたOP1,OP2によって、各々PF1,PF2をONさせ得る電圧レベル(高電圧レベル)まで増幅されてそれらPF1,PF2のゲートに与えられる。
【0035】
一方、パルス信号出力端子PO3,PO4に出力されたパルス信号は、抵抗R41,R51を介して、つまりQ1,Q2をONさせ得る電圧レベル(低電圧レベル)にてそれらQ1,Q2のベースに与えられる。
【0036】
いま、コイルL1の図中左端から右端に向かって通電されたときに正転状態(本モータがファンモータに適用された場合には送風状態)になることとし、その方向に100%のデューティ比、換言すれば最速設定で回転させる信号がロジック回路17(17a〜17d)からパルス信号出力端子PO1〜PO4に出力されているとする。この場合は、パルス信号出力端子PO1,PO4に高レベルパルス信号、パルス信号出力端子PO2,PO3に低レベル信号が各々出力されていることになる。
【0037】
このとき、パルス信号出力端子PO1への高レベルパルス信号は、OP1に入力され、電源電圧B以上の高電圧レベルまで増幅されてPF1のゲートに与えられ、そのPF1をONしている。
また、パルス信号出力端子PO4への高レベルパルス信号は、抵抗R51を介してQ2のベースに入力され、すなわち、電源電圧B以下で、Q2をONさせるに足りる程度の電圧レベルのまま、Q2のベースに与えられ、そのQ2をONしている。
【0038】
一方、パルス信号出力端子PO2,PO3には各々低レベル信号が出力されているので、OP2からPF2、PO3からQ1へは、PF2、Q1をONさせるに足りるレベルの電圧は与えられず、PF2、Q1は共にOFF状態にある。
【0039】
したがって直流電源+Bからの電流Iは、パルス信号出力端子PO1,PO4へのパルス信号の高レベル期間毎に、ダイオードD31→PF1(ドレイン・ソース間)→コイルL1→Q2(コレクタ・エミッタ間)→アースの経路で流れる(実線矢印I参照)。PF1,Q2のONの立上がり及び立下がりは、デューティ比が100%の設定であれば常に同時であり、モータ(ロータ)は最速回転する。本モータがファンモータに適用されている場合には最大量の送風が行われ、取り付けられた電子機器の筐体内の熱を最大能力にて外部に排出する。
なお、パルス信号出力端子PO1,PO4へのパルス信号の立上がり及び立下がりタイミングは、図示しないホール素子等で検出されたモータ(ロータ;永久磁石)の回転位置信号xに従う。
【0040】
次に、デューティ比が100%未満、例えば50%の速度で回転させる場合には、パルス信号出力端子PO4へのパルス信号の立下がりタイミングのみについて、上述100%時に比べて1/2だけ早い時点とされる。すなわち、パルス信号出力端子PO1へのパルス信号の高レベル期間は変えることなく、パルス信号出力端子PO4へのパルス信号の高レベル期間を半減させる。
これによると、直流電源+Bからの電流が、ダイオードD31→PF1(ドレイン・ソース間)→コイルL1→Q2(コレクタ・エミッタ間)→アースの経路で流れる期間は上述100%時の半分となり、モータは最速時の1/2の速度で回転することになる。
【0041】
Q2のON期間を超えるPF1のON期間、つまり、PF1のみがONしていてQ2がOFFしている期間は、コイルL1からの電流I’はPF2の寄生ダイオードを通ってコンデンサC31に吸収される(破線矢印I’参照)。コンデンサC31に吸収された電荷は、PF2のON時に放出される。
ダイオードD31は、この時、コイルL1からの電流が直流電源+B側に流れようとするのを阻止(逆流阻止)する。コンデンサC31はノイズ除去用としても機能する。
【0042】
パルス信号出力端子PO2,PO3に高レベルパルス信号、パルス信号出力端子PO1,PO4に低レベル信号が各々出力された場合には、PF1及びQ2がOFFし、それに代わってPF2及びQ1がONすることになり、コイルL1へは図中右端から左端に向かって通電されてモータは逆転する。逆転時のPF2及びQ1は、正転時のPF1及びQ2と同様に動作し、パルス信号出力端子PO2,PO3へのパルス信号x,y,zに基づく所定のデューティ比でコイルL1に通電して、モータを回転(逆転)させる。
【0043】
図2は、本発明回路の他の実施形態を示す回路図である。
この図において、図1と同一又は相当部分に同一符号を付して説明すると、この実施形態では、図1に示す回路からコンデンサC11,C12;C21,C22を省略した。これらのコンデンサC11,C12;C21,C22はノイズ除去に用いられるものであるが、回路構成の簡略化が優先される場合は省略可能である。
【0044】
上述実施形態では、電源側の2つのスイッチング素子に各々NチャンネルMOS形パワーFETを用いたが、これのみに限定されず、また、アース側の2つのスイッチング素子についても、NPN形トランジスタのみに限定されることはない。
更に、電源側スイッチング素子駆動用オペアンプに電源電圧以上の電圧を与える昇圧回路としてチャージポンプ回路を用いたが、ブートストラップ回路等を用いてもよい。
【0045】
2つの電源側スイッチング素子駆動用オペアンプは、1つのパッケージ内にIC化されたもの、例えばデュアルグランドセンスオペアンプBA10358F(ローム株式会社製)等を用いてもよい。これによれば、2つのオペアンプが共通のパッケージ内に収められ、かつ動作電源入力端子やアース端子が共用されるので、実装スペースの更なる削減が図れる。
【0046】
また上述実施形態では、アース側スイッチング素子駆動用の回路として抵抗を用いたが、ロジック回路の出力信号をそのまま用いることができる場合には、アース側スイッチング素子駆動用の回路は、単にロジック回路とアース側スイッチング素子の制御端子とを接続する回路(接続線)となる。
【0047】
【発明の効果】
請求項1に記載の発明では、従来回路の専用ICに相当する回路を単なるロジック回路(アンド回路、オア回路、インバータ回路等、上述実施形態ではアンド回路及びインバータ回路)で構成した。また、電源側のスイッチング素子制御用のパルス信号を増幅して電源側のスイッチング素子の制御入力端子に与える回路をオペアンプにて構成した。更に、アース側のスイッチング素子制御用のパルス信号を同アース側のスイッチング素子の制御入力端子に与える回路を抵抗又は単なる接続線による構成とした。
これによれば、コストの低減及び実装スペースの削減が図れ、特に、サイズの小さな配線基板にも容易に実装できるという効果がある。
【0048】
請求項2に記載の発明によれば、オペアンプに動作電源を与える昇圧回路をチャージポンプ回路で構成し、しかもチャージポンプ回路の出力端及びアース間にノイズ除去用コンデンサを接続したので、簡易かつ安定なオペアンプ動作電源が得られる。
【0049】
請求項3に記載の発明によれば、チャージポンプ回路の出力端及びアース間に電圧制限素子を接続したので、オペアンプをサージ電圧による破壊から保護することができる。
【図面の簡単な説明】
【図1】本発明回路の一実施形態を示す回路図である。
【図2】本発明回路の他の実施形態を示す回路図である。
【図3】従来回路を示す図である。
【符号の説明】
17(17a〜17d) ロジック回路
18 チャージポンプ回路(昇圧回路)
31 ブラシレス直流1相モータのドライブ回路
+B モータコイル駆動用の直流電源
L1 モータコイル
OP1,OP2 オペアンプ(電源側スイッチング素子駆動用回路)
PF1,PF2 NチャンネルMOS形パワーFET(電源側のスイッチング素子)
Q1,Q2 NPN形トランジスタ(アース側のスイッチング素子)
Claims (3)
- 2つのスイッチング素子の直列接続体が一対、電源・アース間に接続され、それら直列接続体の2つのスイッチング素子の接続点相互間に接続されたモータコイルに、各スイッチング素子のON/OFF制御によって任意の方向から、任意のタイミングでON/OFF通電制御可能で、前記電源側の2つのスイッチング素子のONに電源電圧を超える制御電圧が必要なブラシレス直流1相モータのドライブ回路を、前記スイッチング素子へのON/OFF制御電圧のデューティ比を変化させてモータ回転速度を制御可能に駆動するプリドライブ回路において、
電源電圧を所定の電圧に昇圧する昇圧回路と、
モータ回転位置信号及びモータ回転速度を制御するためのデューティ比設定用信号に基づいた各スイッチング素子制御用のパルス信号を各別に作成し、出力するロジック回路と、
このロジック回路の前記電源側の2つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、前記昇圧回路からの昇圧電圧を動作電源として各々与えられて、前記電源側の2つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる2つのスイッチング素子の制御入力端子に各別に与える2つの電源側スイッチング素子駆動用のオペアンプと、
前記ロジック回路の前記アース側の2つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、該パルス信号出力端子からのパルス信号を直接又は抵抗を介して前記アース側のトランジスタからなる2つのスイッチング素子の制御入力端子に各別に与える2つのアース側スイッチング素子駆動信号入力回路とを具備し、
前記2つの電源側スイッチング素子駆動用のオペアンプにより、前記電源側の2つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる2つのスイッチング素子を制御するように構成したことを特徴とするブラシレス直流1相モータのプリドライブ回路。 - 昇圧回路はチャージポンプ回路からなり、該チャージポンプ回路の出力端及びアース間にノイズ除去用抵抗とコンデンサが接続されることを特徴とする請求項1に記載のブラシレス直流1相モータのプリドライブ回路。
- チャージポンプ回路の出力端及びアース間に電圧制限素子が接続されることを特徴とする請求項2に記載のブラシレス直流1相モータのプリドライブ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002025577A JP3932408B2 (ja) | 2002-02-01 | 2002-02-01 | ブラシレス直流1相モータのプリドライブ回路 |
US10/353,922 US6713906B2 (en) | 2002-02-01 | 2003-01-30 | Pre-drive circuit for brushless DC single-phase motor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002025577A JP3932408B2 (ja) | 2002-02-01 | 2002-02-01 | ブラシレス直流1相モータのプリドライブ回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003235282A JP2003235282A (ja) | 2003-08-22 |
JP2003235282A5 JP2003235282A5 (ja) | 2005-08-11 |
JP3932408B2 true JP3932408B2 (ja) | 2007-06-20 |
Family
ID=27773321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002025577A Expired - Fee Related JP3932408B2 (ja) | 2002-02-01 | 2002-02-01 | ブラシレス直流1相モータのプリドライブ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6713906B2 (ja) |
JP (1) | JP3932408B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3858219B2 (ja) * | 2001-10-25 | 2006-12-13 | ミネベア株式会社 | ブラシレス直流1相モータのプリドライブ回路 |
CN100395955C (zh) * | 2005-07-29 | 2008-06-18 | 鸿富锦精密工业(深圳)有限公司 | 直流风扇启动电路 |
TWI535184B (zh) * | 2012-07-17 | 2016-05-21 | 茂達電子股份有限公司 | 直流風扇之驅動電路及方法 |
FR3067884B1 (fr) * | 2017-06-20 | 2019-07-05 | Valeo Equipements Electriques Moteur | Porte-balai pour machine electrique tournante |
CN114688008B (zh) * | 2022-03-24 | 2024-08-16 | 深圳英恒电子有限公司 | 一种汽车电子泵驱动控制电路和汽车电子模块 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59405829D1 (de) * | 1993-09-15 | 1998-06-04 | Papst Motoren Gmbh & Co Kg | Anordnung mit einem über eine Halbleiteranordnung kommutierten kollektorlosen Gleichstrommotor |
US5489831A (en) * | 1993-09-16 | 1996-02-06 | Honeywell Inc. | Pulse width modulating motor controller |
US5821709A (en) * | 1995-06-07 | 1998-10-13 | Omron Corporation | DC motor control circuit |
JP3250599B2 (ja) * | 1995-07-14 | 2002-01-28 | ティアック株式会社 | ブラシレスモ−タ |
US5789883A (en) * | 1996-09-30 | 1998-08-04 | Honeywell Inc. | Pulse duration modulated switched reluctance motor control |
US5777449A (en) * | 1996-12-31 | 1998-07-07 | Sgs-Thomson Microelectronics, Inc. | Torque ripple reduction using back-emf feedback |
US6603280B2 (en) * | 1998-04-02 | 2003-08-05 | Hitachi, Ltd. | Motor controller |
US6469461B1 (en) * | 1999-10-05 | 2002-10-22 | Denso Corporation | Motor control apparatus |
US6628893B2 (en) * | 2000-01-06 | 2003-09-30 | Ricoh Company, Ltd. | DC motor rotation control apparatus |
JP3673964B2 (ja) * | 2000-03-29 | 2005-07-20 | 株式会社ルネサステクノロジ | ブラシレスモータ駆動制御用半導体集積回路およびブラシレスモータ駆動制御装置 |
US6515447B2 (en) * | 2001-02-14 | 2003-02-04 | Sunonwealth Electric Machine Industry Co., Ltd. | Fan motor with variable frequency/constant speed control |
-
2002
- 2002-02-01 JP JP2002025577A patent/JP3932408B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-30 US US10/353,922 patent/US6713906B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030174456A1 (en) | 2003-09-18 |
US6713906B2 (en) | 2004-03-30 |
JP2003235282A (ja) | 2003-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7009351B2 (en) | Single phase motor driving unit | |
US20080297084A1 (en) | Control Circuit for an Electronically Commutated Motor | |
JP3932409B2 (ja) | ブラシレス直流1相モータのドライブ回路 | |
TWI360289B (en) | Motor driving circuit, fan motor, electronic devic | |
JP2007060862A (ja) | モータ駆動装置、方法およびそれを用いた冷却装置 | |
JP3858219B2 (ja) | ブラシレス直流1相モータのプリドライブ回路 | |
US6815916B2 (en) | Speed-control drive circuit for a D.C. brushless fan motor | |
JP2006237726A (ja) | モータ駆動用集積回路 | |
US6020700A (en) | DC brushless motor drive circuit having input signal compatability to hall effect ICs and hall sensors | |
JP3932408B2 (ja) | ブラシレス直流1相モータのプリドライブ回路 | |
JP2005045991A (ja) | ファンモータの回転速度制御回路 | |
EP0731555B1 (en) | A current mirror circuit used in a coil driver circuit of a brushless DC motor | |
JP2005224100A (ja) | 単相モータ駆動装置 | |
JP2679617B2 (ja) | チャージポンプ回路 | |
JP3911663B2 (ja) | ブラシレス直流ファンモータのドライブ回路 | |
US6140782A (en) | Brushless DC fan driver with overshoot voltage prevention and enhanced operational efficiency | |
JP3988133B2 (ja) | ブラシレス直流1相モータのプリドライブ回路用昇圧回路 | |
US8330401B2 (en) | Circuit unit for driving an electronically commutated fan motor | |
JP2012005295A (ja) | モータ駆動回路 | |
JP4079702B2 (ja) | モータ駆動制御回路及びモータ駆動装置 | |
JP2003235282A5 (ja) | ||
JP4133563B2 (ja) | 電圧駆動素子の駆動回路 | |
JP3389504B2 (ja) | モータ駆動回路 | |
JP2004242389A (ja) | センサレスdcブラシレスモータ | |
JP3508613B2 (ja) | ブラシレス直流電動機の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3932408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |