JP2003347522A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003347522A5 JP2003347522A5 JP2002151301A JP2002151301A JP2003347522A5 JP 2003347522 A5 JP2003347522 A5 JP 2003347522A5 JP 2002151301 A JP2002151301 A JP 2002151301A JP 2002151301 A JP2002151301 A JP 2002151301A JP 2003347522 A5 JP2003347522 A5 JP 2003347522A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- crystal orientation
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (4)
- 第1半導体基板および第2半導体基板を含む複数の半導体基板を前記第1半導体基板の結晶方位と前記第2半導体基板の結晶方位とが互いにずれるように貼り合わせることにより形成された第3半導体基板、
前記第3半導体基板上に形成された絶縁層、
前記絶縁層上に形成された半導体層、および、
前記半導体層に形成された半導体素子、
を具備することを特徴とする半導体装置。 - 第1半導体基板と前記第1半導体基板の酸素濃度より高い酸素濃度を有する第2半導体基板とを含む複数の半導体基板を前記第1半導体基板の結晶方位と前記第2半導体基板の結晶方位とが互いにずれるように貼り合わせることにより形成された第3半導体基板、
前記第3半導体基板上に形成された絶縁層、
前記絶縁層上に形成された半導体層、および、
前記半導体層に形成された半導体素子、
を具備することを特徴とする半導体装置。 - FZ法によって形成された第1半導体基板とCZ法によって形成された第2半導体基板とを含む複数の半導体基板を前記第1半導体基板の結晶方位と前記第2半導体基板の結晶方位とが互いにずれるように貼り合わせることにより形成された第3半導体基板、
前記第3半導体基板上に形成された絶縁層、
前記絶縁層上に形成された半導体層、および、
前記半導体層に形成された半導体素子、
を具備することを特徴とする半導体装置。 - 第1半導体基板および前記第1半導体基板の酸素濃度より高い酸素濃度を有する第2半導体基板を含む複数の半導体基板を用意する工程、
前記第1半導体基板の結晶方位と前記第2半導体基板の結晶方位とが互いにずれるように前記複数の半導体基板を貼り合わせることにより第3半導体基板を形成する工程、
前記第3半導体基板上に絶縁膜を形成する工程、
前記絶縁膜上に半導体層を形成する工程、および、
前記半導体層に半導体素子を形成する工程、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151301A JP2003347522A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151301A JP2003347522A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347522A JP2003347522A (ja) | 2003-12-05 |
JP2003347522A5 true JP2003347522A5 (ja) | 2005-09-29 |
Family
ID=29768933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002151301A Pending JP2003347522A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003347522A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2856192B1 (fr) * | 2003-06-11 | 2005-07-29 | Soitec Silicon On Insulator | Procede de realisation de structure heterogene et structure obtenue par un tel procede |
JP2007012897A (ja) * | 2005-06-30 | 2007-01-18 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP4648134B2 (ja) * | 2005-09-02 | 2011-03-09 | 大日本印刷株式会社 | Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク |
JP5107539B2 (ja) * | 2006-08-03 | 2012-12-26 | 新光電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
JP4888276B2 (ja) * | 2007-08-09 | 2012-02-29 | 三菱電機株式会社 | 半導体ウエハ装置 |
JP5665599B2 (ja) * | 2011-02-24 | 2015-02-04 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
FR2985369B1 (fr) * | 2011-12-29 | 2014-01-10 | Commissariat Energie Atomique | Procede de fabrication d'une structure multicouche sur un support |
US9331153B2 (en) * | 2013-12-13 | 2016-05-03 | Raytheon Company | Methods and structures for forming microstrip transmission lines on thin silicon on insulator (SOI) wafers |
JP6617718B2 (ja) * | 2014-12-10 | 2019-12-11 | 株式会社ニコン | 基板重ね合わせ装置および基板処理方法 |
-
2002
- 2002-05-24 JP JP2002151301A patent/JP2003347522A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200512857A (en) | Semiconductor device and method for fabricating the same | |
JP2009152565A5 (ja) | ||
WO2005050711A3 (en) | A method for fabricating semiconductor devices using strained silicon bearing material | |
EP1583148A4 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME | |
JP2009177144A5 (ja) | ||
JP2006313906A5 (ja) | ||
JP2006019717A5 (ja) | ||
TW200620537A (en) | Silicon-on-insulator semiconductor device with silicon layers having different crystal orientations and method of forming the silicon-on-insulator semiconductor device | |
TW200709309A (en) | Semiconductor device and manufacturing method thereof | |
JP2008182226A5 (ja) | ||
JP2004532336A5 (ja) | ||
JP2010245412A5 (ja) | ||
JP2009003434A5 (ja) | ||
JP2009027166A5 (ja) | ||
JP2003347543A5 (ja) | ||
TW200729343A (en) | Method for fabricating controlled stress silicon nitride films | |
JP2009545878A5 (ja) | ||
JP2008311635A5 (ja) | ||
JP2003163337A5 (ja) | ||
WO2006012838A3 (de) | Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik | |
JP2011009723A5 (ja) | ||
JP2007529112A5 (ja) | ||
EP1873838A4 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME | |
JP2006121060A5 (ja) | ||
JP2003347522A5 (ja) |