JP2003344685A - 光スイッチング素子及びその製造方法 - Google Patents
光スイッチング素子及びその製造方法Info
- Publication number
- JP2003344685A JP2003344685A JP2003049867A JP2003049867A JP2003344685A JP 2003344685 A JP2003344685 A JP 2003344685A JP 2003049867 A JP2003049867 A JP 2003049867A JP 2003049867 A JP2003049867 A JP 2003049867A JP 2003344685 A JP2003344685 A JP 2003344685A
- Authority
- JP
- Japan
- Prior art keywords
- core
- clad
- switching element
- optical switching
- refractive index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
- G02F1/31—Digital deflection, i.e. optical switching
- G02F1/313—Digital deflection, i.e. optical switching in an optical waveguide structure
- G02F1/3132—Digital deflection, i.e. optical switching in an optical waveguide structure of directional coupler type
- G02F1/3133—Digital deflection, i.e. optical switching in an optical waveguide structure of directional coupler type the optical waveguides being made of semiconducting materials
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12133—Functions
- G02B2006/12145—Switch
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12197—Grinding; Polishing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0147—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on thermo-optic effects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/105—Materials and properties semiconductor single crystal Si
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
(57)【要約】
【課題】 所望の均一な屈折率となるようにコアを形成
し、クラッドとの所望の屈折率差を容易且つ正確に得る
ことを可能とし、更にはクラッドとコアを類似する材料
から形成するも、下部クラッド上にコアを容易且つ正確
にパターン形成することを可能とする。 【解決手段】 下部クラッド２、コア３及び上部クラッ
ド４が化学気相成長法（ＣＶＤ法）により形成されてお
り、コア３がクラッド２，４に比して所望の高屈折率と
なるように、シリコン酸窒化膜の酸素添加量、窒素添加
量及びシリコン添加量の少なくとも一種が調節される。
更に、コア３をパターン形成する際のドライエッチング
のエッチングストッパーとなるエンド・ポイント・ディ
テクター９が形成されている。
し、クラッドとの所望の屈折率差を容易且つ正確に得る
ことを可能とし、更にはクラッドとコアを類似する材料
から形成するも、下部クラッド上にコアを容易且つ正確
にパターン形成することを可能とする。 【解決手段】 下部クラッド２、コア３及び上部クラッ
ド４が化学気相成長法（ＣＶＤ法）により形成されてお
り、コア３がクラッド２，４に比して所望の高屈折率と
なるように、シリコン酸窒化膜の酸素添加量、窒素添加
量及びシリコン添加量の少なくとも一種が調節される。
更に、コア３をパターン形成する際のドライエッチング
のエッチングストッパーとなるエンド・ポイント・ディ
テクター９が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体プロセス技
術を用いて半導体基板上に形成されるものであり、光フ
ァイバーに相当する光学機能を有する光スイッチング素
子及びその製造方法に関する。
術を用いて半導体基板上に形成されるものであり、光フ
ァイバーに相当する光学機能を有する光スイッチング素
子及びその製造方法に関する。
【０００２】
【従来の技術】従来、光スイッチング素子を製造する際
には、シリコン基板上に火炎加水分解堆積法によって酸
水素バーナー中にＳｉＣｌ4などの原料ガスを流入さ
せ、火炎中で酸化反応を起こし、ガラス粒子層として下
部クラッド及びとコア材を堆積する。コア材には屈折率
を変えるためにＴｉＯ2やＧｅＯ2などの不純物を添加す
る。そして、１２００℃以上の熱処理を行ってガラス粒
子同士を密着させ、コア材をパターニングしてコアを形
成した後、火炎加水分解堆積法によってコアを覆うよう
に上部クラッドを堆積し、１２００℃以上の熱処理を行
うことにより、光スイッチング素子を製造していた。
には、シリコン基板上に火炎加水分解堆積法によって酸
水素バーナー中にＳｉＣｌ4などの原料ガスを流入さ
せ、火炎中で酸化反応を起こし、ガラス粒子層として下
部クラッド及びとコア材を堆積する。コア材には屈折率
を変えるためにＴｉＯ2やＧｅＯ2などの不純物を添加す
る。そして、１２００℃以上の熱処理を行ってガラス粒
子同士を密着させ、コア材をパターニングしてコアを形
成した後、火炎加水分解堆積法によってコアを覆うよう
に上部クラッドを堆積し、１２００℃以上の熱処理を行
うことにより、光スイッチング素子を製造していた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
火炎加水分解堆積法によりコア材を堆積する場合、コア
材内における不純物拡散のばらつきが大きくなり、これ
に起因して屈折率が不均一となり、また堆積する膜厚分
布も不均一となるという問題がある。
火炎加水分解堆積法によりコア材を堆積する場合、コア
材内における不純物拡散のばらつきが大きくなり、これ
に起因して屈折率が不均一となり、また堆積する膜厚分
布も不均一となるという問題がある。
【０００４】また、下部クラッド上にコアをパターン形
成する際に、下部クラッドとコア材とはほぼ同質の材料
からなるためにエッチング速度差が小さく、十分な選択
比が得られないことから、コア形成時に下部クラッドも
エッチングしてしまい、欲する形状が得られないという
問題がある。特に、コアの側壁が垂直面とならず、裾引
き状態の粗面となる場合があり、これが光の減衰を惹起
する一因となる。
成する際に、下部クラッドとコア材とはほぼ同質の材料
からなるためにエッチング速度差が小さく、十分な選択
比が得られないことから、コア形成時に下部クラッドも
エッチングしてしまい、欲する形状が得られないという
問題がある。特に、コアの側壁が垂直面とならず、裾引
き状態の粗面となる場合があり、これが光の減衰を惹起
する一因となる。
【０００５】そこで本発明は、前記問題に鑑みてなされ
たものであり、均一の屈折率となるようにコアを形成
し、クラッドとの屈折率差を容易且つ正確に得ることを
可能とし、信頼性の高い光スイッチング素子及びその製
造方法を提供することを目的とする。
たものであり、均一の屈折率となるようにコアを形成
し、クラッドとの屈折率差を容易且つ正確に得ることを
可能とし、信頼性の高い光スイッチング素子及びその製
造方法を提供することを目的とする。
【０００６】また、本発明は、クラッドとコアを類似す
る材料から形成するも、下部クラッド上にコアを容易且
つ正確にパターン形成することを可能とし、信頼性の高
い光スイッチング素子及びその製造方法を提供すること
を目的とする。
る材料から形成するも、下部クラッド上にコアを容易且
つ正確にパターン形成することを可能とし、信頼性の高
い光スイッチング素子及びその製造方法を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】本発明者は、鋭意検討の
結果、以下に示す発明の諸態様に想到した。
結果、以下に示す発明の諸態様に想到した。
【０００８】本発明の光スイッチング素子は、半導体基
板上に形成されたクラッドと、前記クラッドに覆われて
おり、前記クラッドに比して高屈折率とされて光路を形
成するコアとを含み、前記コアは、シリコン酸窒化物か
ら形成されており、屈折率を制御するように酸素添加
量、窒素添加量及びシリコン添加量の少なくとも一種が
調節されてなるものである。
板上に形成されたクラッドと、前記クラッドに覆われて
おり、前記クラッドに比して高屈折率とされて光路を形
成するコアとを含み、前記コアは、シリコン酸窒化物か
ら形成されており、屈折率を制御するように酸素添加
量、窒素添加量及びシリコン添加量の少なくとも一種が
調節されてなるものである。
【０００９】本発明の光スイッチング素子の他の態様
は、半導体基板上に形成されたクラッドと、前記クラッ
ドに覆われており、前記クラッドに比して高屈折率とさ
れて光路を形成するコアとを含み、前記クラッドは、下
部クラッド及び上部クラッドを有し、前記下部クラッド
上に形成された前記コアを前記上部クラッドで覆うよう
に構成されており、前記下部クラッドの表層に、当該下
部クラッドと異なる材料からなるエッチングストッパー
が設けられている。
は、半導体基板上に形成されたクラッドと、前記クラッ
ドに覆われており、前記クラッドに比して高屈折率とさ
れて光路を形成するコアとを含み、前記クラッドは、下
部クラッド及び上部クラッドを有し、前記下部クラッド
上に形成された前記コアを前記上部クラッドで覆うよう
に構成されており、前記下部クラッドの表層に、当該下
部クラッドと異なる材料からなるエッチングストッパー
が設けられている。
【００１０】本発明の光スイッチング素子の製造方法
は、半導体基板上に化学気相成長法により下部クラッド
を形成する第１の工程と、前記下部クラッド上に化学気
相成長法によりコア材を堆積し、前記コア材を加工し
て、光路となるコアを形成する第２の工程と、前記コア
を覆うように化学気相成長法により上部クラッドを形成
する第３の工程とを含み、前記第２の工程において、前
記化学気相成長法でソースガス流量を調節し、前記コア
を前記下部クラッド及び前記上部クラッドに比して高屈
折率となるように屈折率を制御して形成する。
は、半導体基板上に化学気相成長法により下部クラッド
を形成する第１の工程と、前記下部クラッド上に化学気
相成長法によりコア材を堆積し、前記コア材を加工し
て、光路となるコアを形成する第２の工程と、前記コア
を覆うように化学気相成長法により上部クラッドを形成
する第３の工程とを含み、前記第２の工程において、前
記化学気相成長法でソースガス流量を調節し、前記コア
を前記下部クラッド及び前記上部クラッドに比して高屈
折率となるように屈折率を制御して形成する。
【００１１】本発明の光スイッチング素子の製造方法の
他の態様は、半導体基板上に下部クラッドを形成する第
１の工程と、前記下部クラッドの表層に、当該下部クラ
ッドと異なる材料からなるエッチングストッパーを形成
する第２の工程と、前記下部クラッド上にコア材を堆積
し、前記エッチングストッパーをエッチングの基準に用
いて前記コア材を加工して、前記下部クラッド及び前記
上部クラッドに比して高屈折率とされて光路となるコア
を形成する第３の工程と、前記コアを覆うように上部ク
ラッドを形成する第４の工程とを含む。
他の態様は、半導体基板上に下部クラッドを形成する第
１の工程と、前記下部クラッドの表層に、当該下部クラ
ッドと異なる材料からなるエッチングストッパーを形成
する第２の工程と、前記下部クラッド上にコア材を堆積
し、前記エッチングストッパーをエッチングの基準に用
いて前記コア材を加工して、前記下部クラッド及び前記
上部クラッドに比して高屈折率とされて光路となるコア
を形成する第３の工程と、前記コアを覆うように上部ク
ラッドを形成する第４の工程とを含む。
【００１２】
【発明の実施の形態】以下、本発明を適用した好適な諸
実施形態について図面を参照しながら詳細に説明する。
実施形態について図面を参照しながら詳細に説明する。
【００１３】（具体的な実施形態）
−光スイッチング素子の概略構成−
図１は、本実施形態に係る光スイッチング素子の概略構
成を示す概略断面図である。この光スイッチング素子
は、シリコン半導体基板１上に、シリコン酸化膜からな
る下部クラッド２と、シリコン酸窒化膜からなり、下部
クラッド２上にパターン形成され、光路を構成するコア
３と、コア３を覆うように下部クラッド２上に形成され
たシリコン酸化膜からなる上部クラッド４と、上部クラ
ッド４の表層のコア３の上方に相当する部位に形成され
た窪みにＴｉＮ及びＷが順次埋め込まれてなるヒータ５
と、ヒータ５へ電力を供給するための電力供給用配線６
と、電力供給用配線６と接続するための外部電力供給用
窓８が形成されてなるカバー膜７とを備えて構成されて
いる。
成を示す概略断面図である。この光スイッチング素子
は、シリコン半導体基板１上に、シリコン酸化膜からな
る下部クラッド２と、シリコン酸窒化膜からなり、下部
クラッド２上にパターン形成され、光路を構成するコア
３と、コア３を覆うように下部クラッド２上に形成され
たシリコン酸化膜からなる上部クラッド４と、上部クラ
ッド４の表層のコア３の上方に相当する部位に形成され
た窪みにＴｉＮ及びＷが順次埋め込まれてなるヒータ５
と、ヒータ５へ電力を供給するための電力供給用配線６
と、電力供給用配線６と接続するための外部電力供給用
窓８が形成されてなるカバー膜７とを備えて構成されて
いる。
【００１４】ここで、下部クラッド２の表層には、後述
するようにコア３をパターン形成する際のドライエッチ
ングのエッチングストッパーとなるエンド・ポイント・
ディテクター９（End Point Detector：以下、単にＥＰ
Ｄ９と記す。）が形成されている。このＥＰＤ９は、下
部クラッド２の表層に形成された窪みにＴｉＮ及びＷが
順次埋め込まれてなるものである。
するようにコア３をパターン形成する際のドライエッチ
ングのエッチングストッパーとなるエンド・ポイント・
ディテクター９（End Point Detector：以下、単にＥＰ
Ｄ９と記す。）が形成されている。このＥＰＤ９は、下
部クラッド２の表層に形成された窪みにＴｉＮ及びＷが
順次埋め込まれてなるものである。
【００１５】この光スイッチング素子では、下部クラッ
ド２、コア３及び上部クラッド４が化学気相成長法（Ｃ
ＶＤ法）、具体的にはプラズマＣＶＤ法又は熱ＣＶＤ法
により形成されており、コア３がクラッド２，４に比し
て高屈折率となるように、シリコン酸窒化膜の酸素添加
量、窒素添加量及びシリコン添加量の少なくとも一種が
調節されている。ここで更に、コア３の屈折率を調節す
るため、不純物としてホウ素又はリンを添加するように
しても良い。コア３がこれを囲むクラッド２，４よりも
高屈折率であるために、コア３に入射した光は、当該コ
ア３内を反射しながら進行する。隣接するコア３間で光
路を変更するには、ヒータ５によりコア３を加熱するこ
とにより、当該コア３を熱膨張させて屈折率を変化さ
せ、これにより光路変更する。
ド２、コア３及び上部クラッド４が化学気相成長法（Ｃ
ＶＤ法）、具体的にはプラズマＣＶＤ法又は熱ＣＶＤ法
により形成されており、コア３がクラッド２，４に比し
て高屈折率となるように、シリコン酸窒化膜の酸素添加
量、窒素添加量及びシリコン添加量の少なくとも一種が
調節されている。ここで更に、コア３の屈折率を調節す
るため、不純物としてホウ素又はリンを添加するように
しても良い。コア３がこれを囲むクラッド２，４よりも
高屈折率であるために、コア３に入射した光は、当該コ
ア３内を反射しながら進行する。隣接するコア３間で光
路を変更するには、ヒータ５によりコア３を加熱するこ
とにより、当該コア３を熱膨張させて屈折率を変化さ
せ、これにより光路変更する。
【００１６】−光スイッチング素子の製造方法−
図２〜図７は、本実施形態に係る光スイッチング素子の
製造方法を工程順に示す概略断面図である。本実施形態
の光スイッチング素子を製造するには、先ず図２（ａ）
に示すように、プラズマＣＶＤ法又は熱ＣＶＤ法によ
り、シリコン半導体基板１上にシリコン酸化膜を膜厚１
５μｍ程度に堆積し、下部クラッド２を形成する。ここ
で、下部クラッド２の屈折率は１．４６程度とする。
製造方法を工程順に示す概略断面図である。本実施形態
の光スイッチング素子を製造するには、先ず図２（ａ）
に示すように、プラズマＣＶＤ法又は熱ＣＶＤ法によ
り、シリコン半導体基板１上にシリコン酸化膜を膜厚１
５μｍ程度に堆積し、下部クラッド２を形成する。ここ
で、下部クラッド２の屈折率は１．４６程度とする。
【００１７】続いて、図２（ｂ）に示すように、下部ク
ラッド２の表層に窪み１１（孔又は溝）を深さ０．４μ
ｍ程度にパターン形成し、窪み１１内を埋め込むように
金属薄膜、ここではＴｉＮ膜１２及びＷ膜１３の積層膜
を下部クラッド２上に堆積する。この金属薄膜として
は、ＴｉＮやＷの替わりにＣｕ，Ｔｉ，Ａｌやこれらと
ＴｉＮ，Ｗとを組み合わせて成膜するようにしても良
い。
ラッド２の表層に窪み１１（孔又は溝）を深さ０．４μ
ｍ程度にパターン形成し、窪み１１内を埋め込むように
金属薄膜、ここではＴｉＮ膜１２及びＷ膜１３の積層膜
を下部クラッド２上に堆積する。この金属薄膜として
は、ＴｉＮやＷの替わりにＣｕ，Ｔｉ，Ａｌやこれらと
ＴｉＮ，Ｗとを組み合わせて成膜するようにしても良
い。
【００１８】続いて、図２（ｃ）に示すように、下部ク
ラッド２表面をストッパーとして、ＴｉＮ膜１２及びＷ
膜１３をＣＭＰ（Chemical Mechanical Polishing）法
により平坦化し、窪み１１内のみにＴｉＮ膜１２及びＷ
膜１３が充填されてなるＥＰＤ９を形成する。
ラッド２表面をストッパーとして、ＴｉＮ膜１２及びＷ
膜１３をＣＭＰ（Chemical Mechanical Polishing）法
により平坦化し、窪み１１内のみにＴｉＮ膜１２及びＷ
膜１３が充填されてなるＥＰＤ９を形成する。
【００１９】続いて、図３（ａ）に示すように、表層に
ＥＰＤ９の形成された下部クラッド２上に、プラズマＣ
ＶＤ法により高密度プラズマ（High Density Plasma）
を用いて、コア材となるシリコン酸窒化膜１４を膜厚
１．５μm程度に堆積する。このとき、ソースガスのう
ち、酸素添加に寄与するガス、窒素添加に寄与するガ
ス、及びシリコン添加に寄与するガスの少なくとも一種
の流量を調節し、シリコン酸窒化膜１４をクラッド２，
４に比して高屈折率、ここでは１．５１程度に制御す
る。前記ソースガスとしては、ＳｉＨ4、Ｎ2Ｏ及びＮ2
の混合ガスを用いる。この場合、ＳｉＨ4がシリコン添
加に寄与するガスであり、Ｎ2Ｏ及びＮ2が酸素及び窒素
添加に寄与するガスとなる。ここで、Ｎ2Ｏの替わりに
ＮＯ2やＯ2，Ｏ3ガスを用いても良い。
ＥＰＤ９の形成された下部クラッド２上に、プラズマＣ
ＶＤ法により高密度プラズマ（High Density Plasma）
を用いて、コア材となるシリコン酸窒化膜１４を膜厚
１．５μm程度に堆積する。このとき、ソースガスのう
ち、酸素添加に寄与するガス、窒素添加に寄与するガ
ス、及びシリコン添加に寄与するガスの少なくとも一種
の流量を調節し、シリコン酸窒化膜１４をクラッド２，
４に比して高屈折率、ここでは１．５１程度に制御す
る。前記ソースガスとしては、ＳｉＨ4、Ｎ2Ｏ及びＮ2
の混合ガスを用いる。この場合、ＳｉＨ4がシリコン添
加に寄与するガスであり、Ｎ2Ｏ及びＮ2が酸素及び窒素
添加に寄与するガスとなる。ここで、Ｎ2Ｏの替わりに
ＮＯ2やＯ2，Ｏ3ガスを用いても良い。
【００２０】上記の材料を用いる利点は、半導体プロセ
スで使い慣れた材料であるために制御が容易であり、不
純物の混合というプロセスの制御が容易になるというこ
とは、結果的に屈折率の制御も容易となることを意味す
ることにある。
スで使い慣れた材料であるために制御が容易であり、不
純物の混合というプロセスの制御が容易になるというこ
とは、結果的に屈折率の制御も容易となることを意味す
ることにある。
【００２１】この場合、混合ガスの構成要素であるＳｉ
Ｈ4の替わりに、ＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）を用い
ても良い。また、コア材の屈折率を調節するため、ホウ
素やリンを含む不純物、例えばＢ2Ｈ6、Ｂ（ＯＣ
Ｈ3）3、ＰＨ3及びＰＯ（ＯＣＨ3）3から選ばれた少な
くとも１種や、ＮＨ3等を添加しても好適である。
Ｈ4の替わりに、ＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）を用い
ても良い。また、コア材の屈折率を調節するため、ホウ
素やリンを含む不純物、例えばＢ2Ｈ6、Ｂ（ＯＣ
Ｈ3）3、ＰＨ3及びＰＯ（ＯＣＨ3）3から選ばれた少な
くとも１種や、ＮＨ3等を添加しても好適である。
【００２２】続いて、シリコン酸窒化膜１４をパターニ
ングしてコア３を形成する。具体的には、先ず図３
（ｂ）に示すように、下部クラッド２上にフォトレジス
ト１５を塗布する。
ングしてコア３を形成する。具体的には、先ず図３
（ｂ）に示すように、下部クラッド２上にフォトレジス
ト１５を塗布する。
【００２３】次に、図３（ｃ）に示すように、フォトレ
ジスト１５をフォトリソグラフィーにより加工して、コ
ア形状のレジストマスク１６を形成する。
ジスト１５をフォトリソグラフィーにより加工して、コ
ア形状のレジストマスク１６を形成する。
【００２４】そして、レジストマスク１６をマスクとし
てシリコン酸窒化膜１４をプラズマドライエッチング法
によりエッチングし、欲する形状のコア３をパターン形
成する。ここで、当該エッチングの際に、ＥＰＤ９をエ
ッチングストッパーとして用いる。即ち、コア３の非形
成部位のシリコン酸窒化膜１４がエッチングされてＥＰ
Ｄ９が露出すると、当該ＥＰＤ９にプラズマが到達し、
発光強度や光波長に変化が生じる。この変化を検出する
ことによりエッチング終了を認識し、更に若干のオーバ
ーエッチングを行った後にエッチングを終了する。この
オーバーエッチングは、下部クラッド２をプラズマＣＶ
Ｄ法により形成した場合に当該下部クラッド２に発生し
がちな「空孔」を除去し、コア３に直接「空孔」が接す
ることを抑止するために行う。このオーバーエッチング
により、光の減衰を防止することができる。
てシリコン酸窒化膜１４をプラズマドライエッチング法
によりエッチングし、欲する形状のコア３をパターン形
成する。ここで、当該エッチングの際に、ＥＰＤ９をエ
ッチングストッパーとして用いる。即ち、コア３の非形
成部位のシリコン酸窒化膜１４がエッチングされてＥＰ
Ｄ９が露出すると、当該ＥＰＤ９にプラズマが到達し、
発光強度や光波長に変化が生じる。この変化を検出する
ことによりエッチング終了を認識し、更に若干のオーバ
ーエッチングを行った後にエッチングを終了する。この
オーバーエッチングは、下部クラッド２をプラズマＣＶ
Ｄ法により形成した場合に当該下部クラッド２に発生し
がちな「空孔」を除去し、コア３に直接「空孔」が接す
ることを抑止するために行う。このオーバーエッチング
により、光の減衰を防止することができる。
【００２５】そして、図３（ｄ）に示すように、レジス
トマスク１６を灰化（アッシング）処理等により除去
し、コア３を完成させる。コア３中の水素を除去するた
めに１１００℃、窒素雰囲気にて３０分程度の熱処理を
行う。この熱処理においてはウェーハの割れを防止する
ために昇温・冷却ともに２０℃／分以下に温度制御す
る。
トマスク１６を灰化（アッシング）処理等により除去
し、コア３を完成させる。コア３中の水素を除去するた
めに１１００℃、窒素雰囲気にて３０分程度の熱処理を
行う。この熱処理においてはウェーハの割れを防止する
ために昇温・冷却ともに２０℃／分以下に温度制御す
る。
【００２６】続いて、下部クラッド２と一体となってコ
ア３を覆う上部クラッド４を形成する。具体的には、先
ず図４（ａ）に示すように、プラズマＣＶＤ法又は熱Ｃ
ＶＤ法により、コア３を覆うようにシリコン酸化膜を堆
積し、上部クラッド４を形成する。ここで、上部クラッ
ド４の屈折率は下部クラッド２と同様に１．４６程度と
する。
ア３を覆う上部クラッド４を形成する。具体的には、先
ず図４（ａ）に示すように、プラズマＣＶＤ法又は熱Ｃ
ＶＤ法により、コア３を覆うようにシリコン酸化膜を堆
積し、上部クラッド４を形成する。ここで、上部クラッ
ド４の屈折率は下部クラッド２と同様に１．４６程度と
する。
【００２７】次に、上部クラッド４の表面にはコア相当
分の段差が生じるため、ＣＭＰ法によりこれを除去して
平坦化する。このとき、前記段差が大きく直接ＣＭＰ法
によりこれを除去することが困難である場合には、図４
（ｂ）に示すように、上部クラッド４表面にフォトレジ
スト１０を塗布して前記段差を埋め込み、この状態でド
ライエッチング又はウェットエッチングにより表層を所
定分除去した後、ＣＭＰ法により平坦化すれば良い。こ
のようにして前記段差を除去し、図４（ｃ）に示すよう
に表面が平坦化された上部クラッド４を形成する。
分の段差が生じるため、ＣＭＰ法によりこれを除去して
平坦化する。このとき、前記段差が大きく直接ＣＭＰ法
によりこれを除去することが困難である場合には、図４
（ｂ）に示すように、上部クラッド４表面にフォトレジ
スト１０を塗布して前記段差を埋め込み、この状態でド
ライエッチング又はウェットエッチングにより表層を所
定分除去した後、ＣＭＰ法により平坦化すれば良い。こ
のようにして前記段差を除去し、図４（ｃ）に示すよう
に表面が平坦化された上部クラッド４を形成する。
【００２８】続いて、図５（ａ）に示すように、上部ク
ラッド４の表層にヒータ５を形成する。具体的には、上
部クラッド４の表層のコア３の上方に相当する部位に窪
み１７（孔又は溝）を深さ０．１５μｍ程度にパターン
形成し、窪み１７内を埋め込むように金属薄膜、ここで
はＴｉＮ膜１８（膜厚５０ｎｍ程度）及びＷ膜１９（膜
厚１００ｎｍ程度）の積層膜を上部クラッド４上に堆積
し、上部クラッド４表面をストッパーとして、ＴｉＮ膜
１８及びＷ膜１９をＣＭＰ法により平坦化し、窪み１７
内のみにＴｉＮ膜１８及びＷ膜１９が充填されてなるヒ
ータ５を形成する。ヒータとしては、上部クラッド４上
のヒータ５と同じ部位に、ＴｉＮ膜１８及びＷ膜１９の
積層膜をパターン形成するようにしても良い。
ラッド４の表層にヒータ５を形成する。具体的には、上
部クラッド４の表層のコア３の上方に相当する部位に窪
み１７（孔又は溝）を深さ０．１５μｍ程度にパターン
形成し、窪み１７内を埋め込むように金属薄膜、ここで
はＴｉＮ膜１８（膜厚５０ｎｍ程度）及びＷ膜１９（膜
厚１００ｎｍ程度）の積層膜を上部クラッド４上に堆積
し、上部クラッド４表面をストッパーとして、ＴｉＮ膜
１８及びＷ膜１９をＣＭＰ法により平坦化し、窪み１７
内のみにＴｉＮ膜１８及びＷ膜１９が充填されてなるヒ
ータ５を形成する。ヒータとしては、上部クラッド４上
のヒータ５と同じ部位に、ＴｉＮ膜１８及びＷ膜１９の
積層膜をパターン形成するようにしても良い。
【００２９】続いて、ヒータ５へ電力を供給するための
電力供給用配線６をパターン形成する。具体的には、先
ず図５（ｂ）に示すように、上部クラッド４上に金属薄
膜、ここではヒータ接続用のＴｉ膜（膜厚６０ｎｍ程
度）、ＴｉＮ膜（膜厚３０ｎｍ程度）、Ａｌ−Ｃｕ膜
（膜厚１．０μｍ程度）、及び反射防止用のＴｉＮ膜
（膜厚１００ｎｍ程度）を順次積層して金属薄膜２０を
形成する。ここで、Ｗ膜及びＴｉＮ膜を用いて金属薄膜
を形成しても良い。
電力供給用配線６をパターン形成する。具体的には、先
ず図５（ｂ）に示すように、上部クラッド４上に金属薄
膜、ここではヒータ接続用のＴｉ膜（膜厚６０ｎｍ程
度）、ＴｉＮ膜（膜厚３０ｎｍ程度）、Ａｌ−Ｃｕ膜
（膜厚１．０μｍ程度）、及び反射防止用のＴｉＮ膜
（膜厚１００ｎｍ程度）を順次積層して金属薄膜２０を
形成する。ここで、Ｗ膜及びＴｉＮ膜を用いて金属薄膜
を形成しても良い。
【００３０】次に、図５（ｃ）に示すように、金属薄膜
２０上にフォトレジスト２１を塗布した後、図６（ａ）
に示すように、金属薄膜２０の各ヒータ５間に相当する
部位で分断される形状にフォトレジスト２１をフォトリ
ソグラフィーにより加工し、レジストマスク２２を形成
する。そして、レジストマスク２２をマスクとして金属
薄膜２０をドライエッチングする。しかる後、図６
（ｂ）に示すように、レジストマスク２２を灰化処理等
により除去し、各ヒータ５と接続される各電力供給用配
線６を形成する。
２０上にフォトレジスト２１を塗布した後、図６（ａ）
に示すように、金属薄膜２０の各ヒータ５間に相当する
部位で分断される形状にフォトレジスト２１をフォトリ
ソグラフィーにより加工し、レジストマスク２２を形成
する。そして、レジストマスク２２をマスクとして金属
薄膜２０をドライエッチングする。しかる後、図６
（ｂ）に示すように、レジストマスク２２を灰化処理等
により除去し、各ヒータ５と接続される各電力供給用配
線６を形成する。
【００３１】続いて、図６（ｃ）に示すように、電力供
給用配線６を覆うように、プラズマＣＶＤ法によりシリ
コン窒化膜を膜厚５００ｎｍ程度に堆積し、カバー膜７
を形成する。
給用配線６を覆うように、プラズマＣＶＤ法によりシリ
コン窒化膜を膜厚５００ｎｍ程度に堆積し、カバー膜７
を形成する。
【００３２】続いて、図７（ａ）に示すように、カバー
膜７の各電力供給用配線６上に相当する所定部位を露出
させる形状のレジストマスク２３を形成し、これをマス
クとしてカバー膜７をドライエッチングし、各電力供給
用配線６の表面の一部をそれぞれ露出させる。しかる
後、図７（ｂ）に示すように、レジストマスク２３を灰
化処理等により除去し、外部電力供給用窓８が形成され
てなるカバー膜７が完成する。
膜７の各電力供給用配線６上に相当する所定部位を露出
させる形状のレジストマスク２３を形成し、これをマス
クとしてカバー膜７をドライエッチングし、各電力供給
用配線６の表面の一部をそれぞれ露出させる。しかる
後、図７（ｂ）に示すように、レジストマスク２３を灰
化処理等により除去し、外部電力供給用窓８が形成され
てなるカバー膜７が完成する。
【００３３】そして、外部電力供給用窓８から各電力供
給用配線６と接続させる外部配線（不図示）の形成等を
経て、光スイッチング素子を完成させる。
給用配線６と接続させる外部配線（不図示）の形成等を
経て、光スイッチング素子を完成させる。
【００３４】そして、シリコン半導体基板１から、各光
スイッチング素子を切り出す。具体的には、先ず図８
（（ａ）が平面図、（ｂ）が断面図、（ｃ）が１つの光
スイッチング素を拡大した平面図）に示すように、シリ
コン半導体基板１上に各光スイッチング素子４１がマト
リクス状に形成され、各光スイッチング素子４１間がス
クライブ領域４２とされた状態において、図９（（ａ）
が平面図、（ｂ）が断面図）に示すように、光スイッチ
ング素子４１の素子領域４３の形状に合わせてレジスト
マスク４４を形成する。
スイッチング素子を切り出す。具体的には、先ず図８
（（ａ）が平面図、（ｂ）が断面図、（ｃ）が１つの光
スイッチング素を拡大した平面図）に示すように、シリ
コン半導体基板１上に各光スイッチング素子４１がマト
リクス状に形成され、各光スイッチング素子４１間がス
クライブ領域４２とされた状態において、図９（（ａ）
が平面図、（ｂ）が断面図）に示すように、光スイッチ
ング素子４１の素子領域４３の形状に合わせてレジスト
マスク４４を形成する。
【００３５】続いて、図１０に示すように、レジストマ
スク４４をマスクとして、素子領域４３の周辺に存する
酸化膜やＥＰＤ９等をエッチングにより除去する。ここ
で、酸化膜とＥＰＤ９とのエッチング選択比が異なる場
合、段階的エッチング、即ち先ず酸化膜のエッチングを
行った後にＥＰＤ９のエッチングを行うようにしても良
い。
スク４４をマスクとして、素子領域４３の周辺に存する
酸化膜やＥＰＤ９等をエッチングにより除去する。ここ
で、酸化膜とＥＰＤ９とのエッチング選択比が異なる場
合、段階的エッチング、即ち先ず酸化膜のエッチングを
行った後にＥＰＤ９のエッチングを行うようにしても良
い。
【００３６】しかる後、レジストマスク４４を灰化処理
等により除去し、図１１（（ａ）が平面図、（ｂ）が断
面図、（ｃ）が切り離し後の各素子を示す断面図）に示
すように、スクライブ領域４２にてダイシングにより各
光スイッチング素子４１を切り出す。ここで、スクライ
ブ領域４２をダイサーの刃幅よりも広くなるようにエッ
チングすることで、光スイッチング素子の側面にダイシ
ング時の刃が接触することを防止し、破断面が付与され
ないようにすることが好ましい。
等により除去し、図１１（（ａ）が平面図、（ｂ）が断
面図、（ｃ）が切り離し後の各素子を示す断面図）に示
すように、スクライブ領域４２にてダイシングにより各
光スイッチング素子４１を切り出す。ここで、スクライ
ブ領域４２をダイサーの刃幅よりも広くなるようにエッ
チングすることで、光スイッチング素子の側面にダイシ
ング時の刃が接触することを防止し、破断面が付与され
ないようにすることが好ましい。
【００３７】以上説明したように、本実施形態によれ
ば、ＣＶＤ法を用いてソースガスの酸素添加量、窒素添
加量及びシリコン添加量の少なくとも一種を調節し、均
一な屈折率となるようにコア３を形成することにより、
従来の火炎加水分解堆積法を用いてＴｉＯ2やＧｅＯ2等
の不純物を添加して屈折率を調節する場合に比して、均
一な不純物濃度及び膜厚分布のコア３を実現し、コア３
のクラッド２，４との屈折率差を容易且つ正確に得るこ
とが可能となる。更には、クラッド２，４とコア３を類
似する材料から形成するも、下部クラッド２にＥＰＤ９
を設けることにより、下部クラッド上にコア３を容易且
つ正確にパターン形成することが可能となり、信頼性の
高い光スイッチング素子が実現する。
ば、ＣＶＤ法を用いてソースガスの酸素添加量、窒素添
加量及びシリコン添加量の少なくとも一種を調節し、均
一な屈折率となるようにコア３を形成することにより、
従来の火炎加水分解堆積法を用いてＴｉＯ2やＧｅＯ2等
の不純物を添加して屈折率を調節する場合に比して、均
一な不純物濃度及び膜厚分布のコア３を実現し、コア３
のクラッド２，４との屈折率差を容易且つ正確に得るこ
とが可能となる。更には、クラッド２，４とコア３を類
似する材料から形成するも、下部クラッド２にＥＰＤ９
を設けることにより、下部クラッド上にコア３を容易且
つ正確にパターン形成することが可能となり、信頼性の
高い光スイッチング素子が実現する。
【００３８】（変形例）以下、本実施形態の諸変形例に
ついて説明する。ここでは便宜上、光スイッチング素子
の構成をその製造方法と共に述べる。また、上述した実
施形態と同様の構成要素等については同符号を記す。
ついて説明する。ここでは便宜上、光スイッチング素子
の構成をその製造方法と共に述べる。また、上述した実
施形態と同様の構成要素等については同符号を記す。
【００３９】−変形例１−
この変形例１では、本実施形態と同様に光スイッチング
素子の構成及び製造方法を開示するが、本実施形態と比
べて、コアをパターン形成する際に、コア材が比較的厚
いためにフォトレジストがエッチングに耐え切れない場
合に適用して好適な手法である。
素子の構成及び製造方法を開示するが、本実施形態と比
べて、コアをパターン形成する際に、コア材が比較的厚
いためにフォトレジストがエッチングに耐え切れない場
合に適用して好適な手法である。
【００４０】図１２は、変形例１に係る光スイッチング
素子の製造方法のうち、主に本実施形態と異なる工程を
示す概略断面図である。先ず、図１２（ａ）に示すよう
に、本実施形態と同様に、プラズマＣＶＤ法又は熱ＣＶ
Ｄ法により、シリコン半導体基板１上にシリコン酸化膜
を膜厚１５μｍ程度に堆積し、下部クラッド２（屈折
率：１．４６程度）を形成した後、下部クラッド２の表
層に窪み１１（孔又は溝）を深さ０．４μｍ程度にパタ
ーン形成する。
素子の製造方法のうち、主に本実施形態と異なる工程を
示す概略断面図である。先ず、図１２（ａ）に示すよう
に、本実施形態と同様に、プラズマＣＶＤ法又は熱ＣＶ
Ｄ法により、シリコン半導体基板１上にシリコン酸化膜
を膜厚１５μｍ程度に堆積し、下部クラッド２（屈折
率：１．４６程度）を形成した後、下部クラッド２の表
層に窪み１１（孔又は溝）を深さ０．４μｍ程度にパタ
ーン形成する。
【００４１】続いて、窪み１１内を埋め込むようにシリ
コン窒化膜又は多結晶シリコン膜を下部クラッド２上に
堆積し、下部クラッド２表面をストッパーとして、シリ
コン窒化膜又は多結晶シリコン膜をＣＭＰ法により平坦
化し、窪み１１内のみにシリコン窒化膜又は多結晶シリ
コン膜が充填されてなるＥＰＤ３１を形成する。ここ
で、本実施形態のＥＰＤ９と異なり、窪み１１内にシリ
コン窒化膜又は多結晶シリコン膜を充填するが、これ
は、ＥＰＤ３１のエッチングストッパーとしての機能を
十分に担保することを考慮し、後述する金属薄膜と異な
る材料でＥＰＤを形成する必要があるからである。
コン窒化膜又は多結晶シリコン膜を下部クラッド２上に
堆積し、下部クラッド２表面をストッパーとして、シリ
コン窒化膜又は多結晶シリコン膜をＣＭＰ法により平坦
化し、窪み１１内のみにシリコン窒化膜又は多結晶シリ
コン膜が充填されてなるＥＰＤ３１を形成する。ここ
で、本実施形態のＥＰＤ９と異なり、窪み１１内にシリ
コン窒化膜又は多結晶シリコン膜を充填するが、これ
は、ＥＰＤ３１のエッチングストッパーとしての機能を
十分に担保することを考慮し、後述する金属薄膜と異な
る材料でＥＰＤを形成する必要があるからである。
【００４２】続いて、表層にＥＰＤ３１の形成された下
部クラッド２上に、プラズマＣＶＤ法により高密度プラ
ズマを用いて、コア材となるシリコン酸窒化膜１４（屈
折率：１．５１程度）を膜厚０．２５μm程度に堆積す
る。この場合、本実施形態と同様に、ソースガスとして
はＳｉＨ4（またはＴＥＯＳ）、Ｎ2Ｏ及びＮ2を含む混
合ガスを用い、必要に応じて不純物を添加する。
部クラッド２上に、プラズマＣＶＤ法により高密度プラ
ズマを用いて、コア材となるシリコン酸窒化膜１４（屈
折率：１．５１程度）を膜厚０．２５μm程度に堆積す
る。この場合、本実施形態と同様に、ソースガスとして
はＳｉＨ4（またはＴＥＯＳ）、Ｎ2Ｏ及びＮ2を含む混
合ガスを用い、必要に応じて不純物を添加する。
【００４３】続いて、シリコン酸窒化膜１４上に、エッ
チング時にフォトレジストの代替される金属薄膜、ここ
ではＡｌ膜３２をスパッタ法により形成する。
チング時にフォトレジストの代替される金属薄膜、ここ
ではＡｌ膜３２をスパッタ法により形成する。
【００４４】続いて、図１２（ｂ）に示すように、Ａｌ
膜３２上にフォトレジストを塗布し、フォトリソグラフ
ィーによりこれをコア形状に加工して、レジストマスク
３３を形成する。
膜３２上にフォトレジストを塗布し、フォトリソグラフ
ィーによりこれをコア形状に加工して、レジストマスク
３３を形成する。
【００４５】続いて、図１２（ｃ）に示すように、レジ
ストマスク３３をマスクとしてＡｌ膜３２をドライエッ
チングし、Ａｌ膜３２をレジストマスク３３に倣ったコ
ア形状に加工して、Ａｌマスク３４を形成する。
ストマスク３３をマスクとしてＡｌ膜３２をドライエッ
チングし、Ａｌ膜３２をレジストマスク３３に倣ったコ
ア形状に加工して、Ａｌマスク３４を形成する。
【００４６】続いて、図１２（ｄ）に示すように、レジ
ストマスク３３を灰化処理等により除去した後、Ａｌマ
スク３４をマスクとしてシリコン酸窒化膜１４をプラズ
マドライエッチング法によりエッチングし、欲する形状
のコア３をパターン形成する。ここで、当該エッチング
の際に、ＥＰＤ３１をエッチングストッパーとして用い
る。即ち、コア３の非形成部位のシリコン酸窒化膜１４
がエッチングされてＥＰＤ３１が露出すると、当該ＥＰ
Ｄ３１にプラズマが到達し、発光強度や光波長に変化が
生じる。この変化を検出することによりエッチング終了
を認識する。当該エッチングにおいては、フォトレジス
トに比して極めてエッチング速度の低いＡｌ膜をエッチ
ングマスクに用いるため、コア材の厚みが大きい場合で
も十分なエッチングが可能となる。またこのとき、Ａｌ
マスク３４がＥＰＤ３１と異なる材料からなるため、発
光強度や光波長の変化の検出に支障を来すおそれがな
い。そして、本実施形態と同様の目的により若干のオー
バーエッチングを行った後にエッチングを終了する。
ストマスク３３を灰化処理等により除去した後、Ａｌマ
スク３４をマスクとしてシリコン酸窒化膜１４をプラズ
マドライエッチング法によりエッチングし、欲する形状
のコア３をパターン形成する。ここで、当該エッチング
の際に、ＥＰＤ３１をエッチングストッパーとして用い
る。即ち、コア３の非形成部位のシリコン酸窒化膜１４
がエッチングされてＥＰＤ３１が露出すると、当該ＥＰ
Ｄ３１にプラズマが到達し、発光強度や光波長に変化が
生じる。この変化を検出することによりエッチング終了
を認識する。当該エッチングにおいては、フォトレジス
トに比して極めてエッチング速度の低いＡｌ膜をエッチ
ングマスクに用いるため、コア材の厚みが大きい場合で
も十分なエッチングが可能となる。またこのとき、Ａｌ
マスク３４がＥＰＤ３１と異なる材料からなるため、発
光強度や光波長の変化の検出に支障を来すおそれがな
い。そして、本実施形態と同様の目的により若干のオー
バーエッチングを行った後にエッチングを終了する。
【００４７】続いて、図１２（ｅ）に示すように、Ａｌ
マスク３４をウェットエッチング等により除去し、コア
３を完成させる。
マスク３４をウェットエッチング等により除去し、コア
３を完成させる。
【００４８】しかる後、本実施形態の図４〜図７と同様
の諸工程を経て、光スイッチング素子を完成させる。
の諸工程を経て、光スイッチング素子を完成させる。
【００４９】以上説明したように、変形例１によれば、
ＣＶＤ法を用いてソースガスの酸素添加量、窒素添加量
及びシリコン添加量の少なくとも一種を調節し、均一な
屈折率となるようにコア３を形成することにより、従来
の火炎加水分解堆積法を用いてＴｉＯ2やＧｅＯ2等の不
純物を添加して屈折率を調節する場合に比して、均一な
不純物濃度及び膜厚分布のコア３を実現し、コア３のク
ラッド２，４との屈折率差を容易且つ正確に得ることが
可能となる。更には、クラッド２，４とコア３を類似す
る材料から形成するも、下部クラッド２にＥＰＤ３１を
設け、更にはエッチングマスクに金属薄膜を用いること
により、コア材が厚くとも下部クラッド上にコア３を容
易且つ正確にパターン形成することが可能となり、信頼
性の高い光スイッチング素子が実現する。
ＣＶＤ法を用いてソースガスの酸素添加量、窒素添加量
及びシリコン添加量の少なくとも一種を調節し、均一な
屈折率となるようにコア３を形成することにより、従来
の火炎加水分解堆積法を用いてＴｉＯ2やＧｅＯ2等の不
純物を添加して屈折率を調節する場合に比して、均一な
不純物濃度及び膜厚分布のコア３を実現し、コア３のク
ラッド２，４との屈折率差を容易且つ正確に得ることが
可能となる。更には、クラッド２，４とコア３を類似す
る材料から形成するも、下部クラッド２にＥＰＤ３１を
設け、更にはエッチングマスクに金属薄膜を用いること
により、コア材が厚くとも下部クラッド上にコア３を容
易且つ正確にパターン形成することが可能となり、信頼
性の高い光スイッチング素子が実現する。
【００５０】−変形例２−
この変形例２では、本実施形態と同様に光スイッチング
素子の構成及び製造方法を開示するが、コアの形成方法
が異なる点で相違する。
素子の構成及び製造方法を開示するが、コアの形成方法
が異なる点で相違する。
【００５１】図１３及び図１４は、変形例２に係る光ス
イッチング素子の製造方法のうち、主に本実施形態と異
なる工程を示す概略断面図である。先ず、図１３（ａ）
に示すように、本実施形態と同様に、プラズマＣＶＤ法
又は熱ＣＶＤ法により、シリコン半導体基板１上にシリ
コン酸化膜を膜厚１５μｍ程度に堆積し、下部クラッド
２（屈折率：１．４６程度）を形成した後、下部クラッ
ド２の表層に窪み１１（孔又は溝）を深さ０．４μｍ程
度にパターン形成し、窪み１１内を埋め込むように金属
薄膜、ここではＴｉＮ膜１２及びＷ膜１３の積層膜を下
部クラッド２上に堆積する。
イッチング素子の製造方法のうち、主に本実施形態と異
なる工程を示す概略断面図である。先ず、図１３（ａ）
に示すように、本実施形態と同様に、プラズマＣＶＤ法
又は熱ＣＶＤ法により、シリコン半導体基板１上にシリ
コン酸化膜を膜厚１５μｍ程度に堆積し、下部クラッド
２（屈折率：１．４６程度）を形成した後、下部クラッ
ド２の表層に窪み１１（孔又は溝）を深さ０．４μｍ程
度にパターン形成し、窪み１１内を埋め込むように金属
薄膜、ここではＴｉＮ膜１２及びＷ膜１３の積層膜を下
部クラッド２上に堆積する。
【００５２】続いて、下部クラッド２表面をストッパー
として、ＴｉＮ膜１２及びＷ膜１３をＣＭＰ法により平
坦化し、窪み１１内のみにＴｉＮ膜１２及びＷ膜１３が
充填されてなるＥＰＤ９を形成した後、表層にＥＰＤ９
の形成された下部クラッド２上に、プラズマＣＶＤ法に
より高密度プラズマを用いて、コア材となるシリコン酸
窒化膜１４（屈折率：１．５１程度）を膜厚０．２５μ
m程度に堆積する。この場合、本実施形態と同様に、ソ
ースガスとしてはＳｉＨ4（またはＴＥＯＳ）、Ｎ2Ｏ及
びＮ2を含む混合ガスを用い、必要に応じて不純物を添
加する。
として、ＴｉＮ膜１２及びＷ膜１３をＣＭＰ法により平
坦化し、窪み１１内のみにＴｉＮ膜１２及びＷ膜１３が
充填されてなるＥＰＤ９を形成した後、表層にＥＰＤ９
の形成された下部クラッド２上に、プラズマＣＶＤ法に
より高密度プラズマを用いて、コア材となるシリコン酸
窒化膜１４（屈折率：１．５１程度）を膜厚０．２５μ
m程度に堆積する。この場合、本実施形態と同様に、ソ
ースガスとしてはＳｉＨ4（またはＴＥＯＳ）、Ｎ2Ｏ及
びＮ2を含む混合ガスを用い、必要に応じて不純物を添
加する。
【００５３】続いて、シリコン酸窒化膜１４上に、金属
薄膜、ここではＴｉＮ膜５１を膜厚０．２５μｍ程度に
形成する。
薄膜、ここではＴｉＮ膜５１を膜厚０．２５μｍ程度に
形成する。
【００５４】続いて、図１３（ｂ）に示すように、Ｔｉ
Ｎ膜５１上にフォトレジストを塗布し、フォトリソグラ
フィーによりこれをコア形状の溝を有するように加工し
て、レジストマスク５２を形成する。
Ｎ膜５１上にフォトレジストを塗布し、フォトリソグラ
フィーによりこれをコア形状の溝を有するように加工し
て、レジストマスク５２を形成する。
【００５５】続いて、図１３（ｃ）に示すように、レジ
ストマスク５２をマスクとしてＴｉＮ膜５１をドライエ
ッチングし、ＴｉＮ膜５１をレジストマスク５２に倣っ
たコア形状に加工して、コア形状の溝５３ａを有するＴ
ｉＮマスク５３を形成する。その後、レジストマスク５
２を灰化処理等により除去する。
ストマスク５２をマスクとしてＴｉＮ膜５１をドライエ
ッチングし、ＴｉＮ膜５１をレジストマスク５２に倣っ
たコア形状に加工して、コア形状の溝５３ａを有するＴ
ｉＮマスク５３を形成する。その後、レジストマスク５
２を灰化処理等により除去する。
【００５６】続いて、図１３（ｄ）に示すように、溝５
３ａを埋め込みＴｉＮマスク５３を覆うように、プラズ
マＣＶＤ法により高密度プラズマを用いて、コア材とな
るシリコン酸窒化膜５４（屈折率：１．５１程度）を堆
積する。この場合、本実施形態と同様に、ソースガスと
してはＳｉＨ4（またはＴＥＯＳ）、Ｎ2Ｏ及びＮ2を含
む混合ガスを用い、必要に応じて不純物を添加する。
３ａを埋め込みＴｉＮマスク５３を覆うように、プラズ
マＣＶＤ法により高密度プラズマを用いて、コア材とな
るシリコン酸窒化膜５４（屈折率：１．５１程度）を堆
積する。この場合、本実施形態と同様に、ソースガスと
してはＳｉＨ4（またはＴＥＯＳ）、Ｎ2Ｏ及びＮ2を含
む混合ガスを用い、必要に応じて不純物を添加する。
【００５７】続いて、図１４（ａ）に示すように、Ｔｉ
Ｎマスク５３をストッパーとしてＣＭＰ法によりシリコ
ン酸窒化膜５４を研磨する。このとき、シリコン酸窒化
膜５４は溝５３ａを充填するように残存する。
Ｎマスク５３をストッパーとしてＣＭＰ法によりシリコ
ン酸窒化膜５４を研磨する。このとき、シリコン酸窒化
膜５４は溝５３ａを充填するように残存する。
【００５８】続いて、図１４（ｂ）に示すように、Ｔｉ
Ｎマスク５３をウェットエッチング等により除去するこ
とにより、下部クラッド２上にコア３をパターン形成す
る。
Ｎマスク５３をウェットエッチング等により除去するこ
とにより、下部クラッド２上にコア３をパターン形成す
る。
【００５９】しかる後、本実施形態の図４〜図７と同様
の諸工程を経て、光スイッチング素子を完成させる。
の諸工程を経て、光スイッチング素子を完成させる。
【００６０】以上説明したように、変形例２によれば、
ＣＶＤ法を用いてソースガスの酸素添加量、窒素添加量
及びシリコン添加量の少なくとも一種を調節し、均一な
屈折率となるようにコア３を形成することにより、従来
の火炎加水分解堆積法を用いてＴｉＯ2やＧｅＯ2等の不
純物を添加して屈折率を調節する場合に比して、均一な
不純物濃度及び膜厚分布のコア３を実現し、コア３のク
ラッド２，４との屈折率差を容易且つ正確に得ることが
可能となる。更には、クラッド２，４とコア３を類似す
る材料から形成するも、下部クラッド２にＥＰＤ９を設
け、更にはコア形状の溝５３ａを有するＴｉＮ膜５３を
マスクに用いて自己整合的にコア３を形成する手法を採
ることにより、コア３が厚くとも下部クラッド上にこれ
を容易且つ正確にパターン形成することが可能となり、
信頼性の高い光スイッチング素子が実現する。
ＣＶＤ法を用いてソースガスの酸素添加量、窒素添加量
及びシリコン添加量の少なくとも一種を調節し、均一な
屈折率となるようにコア３を形成することにより、従来
の火炎加水分解堆積法を用いてＴｉＯ2やＧｅＯ2等の不
純物を添加して屈折率を調節する場合に比して、均一な
不純物濃度及び膜厚分布のコア３を実現し、コア３のク
ラッド２，４との屈折率差を容易且つ正確に得ることが
可能となる。更には、クラッド２，４とコア３を類似す
る材料から形成するも、下部クラッド２にＥＰＤ９を設
け、更にはコア形状の溝５３ａを有するＴｉＮ膜５３を
マスクに用いて自己整合的にコア３を形成する手法を採
ることにより、コア３が厚くとも下部クラッド上にこれ
を容易且つ正確にパターン形成することが可能となり、
信頼性の高い光スイッチング素子が実現する。
【００６１】以下、本発明の諸態様を付記としてまとめ
て記載する。
て記載する。
【００６２】（付記１）半導体基板上に形成されたクラ
ッドと、前記クラッドに覆われており、前記クラッドに
比して高屈折率とされて光路を形成するコアとを含み、
前記コアは、シリコン酸窒化物から形成されており、屈
折率を制御するように酸素添加量、窒素添加量及びシリ
コン添加量の少なくとも一種が調節されてなることを特
徴とする光スイッチング素子。
ッドと、前記クラッドに覆われており、前記クラッドに
比して高屈折率とされて光路を形成するコアとを含み、
前記コアは、シリコン酸窒化物から形成されており、屈
折率を制御するように酸素添加量、窒素添加量及びシリ
コン添加量の少なくとも一種が調節されてなることを特
徴とする光スイッチング素子。
【００６３】（付記２）前記コアを加熱することにより
光路を変更制御するヒータを更に含むことを特徴とする
付記１に記載の光スイッチング素子。
光路を変更制御するヒータを更に含むことを特徴とする
付記１に記載の光スイッチング素子。
【００６４】（付記３）前記クラッドはシリコン酸化物
からなることを特徴とする付記１又は２に記載の光スイ
ッチング素子。
からなることを特徴とする付記１又は２に記載の光スイ
ッチング素子。
【００６５】（付記４）前記コアは、不純物としてホウ
素又はリンを含み、前記不純物量により屈折率が調節さ
れてなることを特徴とする付記１〜３のいずれか１項に
記載の光スイッチング素子。
素又はリンを含み、前記不純物量により屈折率が調節さ
れてなることを特徴とする付記１〜３のいずれか１項に
記載の光スイッチング素子。
【００６６】（付記５）前記コアは、ＳｉＨ4、Ｎ2Ｏ及
びＮ2を含む混合ガスをソースガスとし、ＳｉＨ4、Ｎ2
Ｏ及びＮ2のうち少なくとも１種の流量が調節された化
学気相成長法により形成されてなることを特徴とする付
記１〜３のいずれか１項に記載の光スイッチング素子。
びＮ2を含む混合ガスをソースガスとし、ＳｉＨ4、Ｎ2
Ｏ及びＮ2のうち少なくとも１種の流量が調節された化
学気相成長法により形成されてなることを特徴とする付
記１〜３のいずれか１項に記載の光スイッチング素子。
【００６７】（付記６）前記コアは、Ｓｉ（ＯＣ2Ｈ5）
4、Ｎ2Ｏ及びＮ2を含む混合ガスをソースガスとし、Ｓ
ｉ（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2のうち少なくとも１種
の流量が調節された化学気相成長法により形成されてな
ることを特徴とする付記１〜３のいずれか１項に記載の
光スイッチング素子。
4、Ｎ2Ｏ及びＮ2を含む混合ガスをソースガスとし、Ｓ
ｉ（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2のうち少なくとも１種
の流量が調節された化学気相成長法により形成されてな
ることを特徴とする付記１〜３のいずれか１項に記載の
光スイッチング素子。
【００６８】（付記７）前記混合ガスは、不純物として
ＮＨ3、Ｂ2Ｈ6、Ｂ（ＯＣＨ3）3、ＰＨ3及びＰＯ（ＯＣ
Ｈ3）3から選ばれた少なくとも１種を含むことを特徴と
する付記５又は６に記載の光スイッチング素子。
ＮＨ3、Ｂ2Ｈ6、Ｂ（ＯＣＨ3）3、ＰＨ3及びＰＯ（ＯＣ
Ｈ3）3から選ばれた少なくとも１種を含むことを特徴と
する付記５又は６に記載の光スイッチング素子。
【００６９】（付記８）半導体基板上に形成されたクラ
ッドと、前記クラッドに覆われており、前記クラッドに
比して高屈折率とされて光路を形成するコアとを含み、
前記クラッドは、下部クラッド及び上部クラッドを有
し、前記下部クラッド上に形成された前記コアを前記上
部クラッドで覆うように構成されており、前記下部クラ
ッドの表層に、当該下部クラッドと異なる材料からなる
エッチングストッパーが設けられていることを特徴とす
る光スイッチング素子。
ッドと、前記クラッドに覆われており、前記クラッドに
比して高屈折率とされて光路を形成するコアとを含み、
前記クラッドは、下部クラッド及び上部クラッドを有
し、前記下部クラッド上に形成された前記コアを前記上
部クラッドで覆うように構成されており、前記下部クラ
ッドの表層に、当該下部クラッドと異なる材料からなる
エッチングストッパーが設けられていることを特徴とす
る光スイッチング素子。
【００７０】（付記９）前記コアを加熱することにより
光路を変更制御するヒータを更に含むことを特徴とする
付記８に記載の光スイッチング素子。
光路を変更制御するヒータを更に含むことを特徴とする
付記８に記載の光スイッチング素子。
【００７１】（付記１０）前記エッチングストッパー
は、前記下部クラッドの表層に形成された窪み内を前記
下部クラッドと異なる材料で充填してなるものであるこ
とを特徴とする付記８又は９に記載の光スイッチング素
子。
は、前記下部クラッドの表層に形成された窪み内を前記
下部クラッドと異なる材料で充填してなるものであるこ
とを特徴とする付記８又は９に記載の光スイッチング素
子。
【００７２】（付記１１）半導体基板上に化学気相成長
法により下部クラッドを形成する第１の工程と、前記下
部クラッド上に化学気相成長法によりコア材を堆積し、
前記コア材を加工して、光路となるコアを形成する第２
の工程と、前記コアを覆うように化学気相成長法により
上部クラッドを形成する第３の工程とを含み、前記第２
の工程において、前記化学気相成長法でソースガスの流
量を調節し、前記コアを前記下部クラッド及び前記上部
クラッドに比して高屈折率となるように屈折率を制御し
て形成することを特徴とする光スイッチング素子の製造
方法。
法により下部クラッドを形成する第１の工程と、前記下
部クラッド上に化学気相成長法によりコア材を堆積し、
前記コア材を加工して、光路となるコアを形成する第２
の工程と、前記コアを覆うように化学気相成長法により
上部クラッドを形成する第３の工程とを含み、前記第２
の工程において、前記化学気相成長法でソースガスの流
量を調節し、前記コアを前記下部クラッド及び前記上部
クラッドに比して高屈折率となるように屈折率を制御し
て形成することを特徴とする光スイッチング素子の製造
方法。
【００７３】（付記１２）前記コア材がシリコン酸窒化
膜であり、前記ソースガスのうち、酸素添加に寄与する
ガス、窒素添加に寄与するガス、及びシリコン添加に寄
与するガスの少なくとも一種の流量を調節することを特
徴とする付記１１に記載の光スイッチング素子の製造方
法。
膜であり、前記ソースガスのうち、酸素添加に寄与する
ガス、窒素添加に寄与するガス、及びシリコン添加に寄
与するガスの少なくとも一種の流量を調節することを特
徴とする付記１１に記載の光スイッチング素子の製造方
法。
【００７４】（付記１３）前記ソースガスは、Ｓｉ
Ｈ4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、ＳｉＨ4、Ｎ
2Ｏ及びＮ2のうち少なくとも１種の流量を調節すること
を特徴とする付記１２に記載の光スイッチング素子の製
造方法。
Ｈ4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、ＳｉＨ4、Ｎ
2Ｏ及びＮ2のうち少なくとも１種の流量を調節すること
を特徴とする付記１２に記載の光スイッチング素子の製
造方法。
【００７５】（付記１４）前記ソースガスは、Ｓｉ（Ｏ
Ｃ2Ｈ5）4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、Ｓｉ
（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2のうち少なくとも１種の
流量を調節することを特徴とする付記１２に記載の光ス
イッチング素子の製造方法。
Ｃ2Ｈ5）4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、Ｓｉ
（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2のうち少なくとも１種の
流量を調節することを特徴とする付記１２に記載の光ス
イッチング素子の製造方法。
【００７６】（付記１５）前記混合ガスは、不純物とし
てＮＨ3、Ｂ2Ｈ6、Ｂ（ＯＣＨ3）3、ＰＨ3及びＰＯ（Ｏ
ＣＨ3）3から選ばれた少なくとも１種を含むことを特徴
とする付記１３又は１４に記載の光スイッチング素子の
製造方法。
てＮＨ3、Ｂ2Ｈ6、Ｂ（ＯＣＨ3）3、ＰＨ3及びＰＯ（Ｏ
ＣＨ3）3から選ばれた少なくとも１種を含むことを特徴
とする付記１３又は１４に記載の光スイッチング素子の
製造方法。
【００７７】（付記１６）前記第２の工程において、前
記化学気相成長法がプラズマ化学気相成長法又は熱化学
気相成長法であることを特徴とする付記１１〜１５のい
ずれか１項に記載の光スイッチング素子の製造方法。
記化学気相成長法がプラズマ化学気相成長法又は熱化学
気相成長法であることを特徴とする付記１１〜１５のい
ずれか１項に記載の光スイッチング素子の製造方法。
【００７８】（付記１７）前記第３の工程の後、前記上
部クラッド上に、前記コアを加熱することにより光路を
変更制御するヒータを形成する第４の工程を更に含むこ
とを特徴とする付記１１〜１６のいずれか１項に記載の
光スイッチング素子の製造方法。
部クラッド上に、前記コアを加熱することにより光路を
変更制御するヒータを形成する第４の工程を更に含むこ
とを特徴とする付記１１〜１６のいずれか１項に記載の
光スイッチング素子の製造方法。
【００７９】（付記１８）前記第２の工程において、前
記コア材上に金属膜を形成し、前記金属膜をコア形状に
加工し、当該金属膜をマスクとして前記コア材を加工し
た後、前記金属膜を除去することにより、前記コアを形
成することを特徴とする付記１１〜１７のいずれか１項
に記載の光スイッチング素子の製造方法。
記コア材上に金属膜を形成し、前記金属膜をコア形状に
加工し、当該金属膜をマスクとして前記コア材を加工し
た後、前記金属膜を除去することにより、前記コアを形
成することを特徴とする付記１１〜１７のいずれか１項
に記載の光スイッチング素子の製造方法。
【００８０】（付記１９）前記第２の工程において、前
記下部クラッド上に、前記コア形状の溝を有する薄膜を
形成し、前記溝内に前記コア材を充填した後、前記薄膜
を除去することにより、前記コアを形成することを特徴
とする付記１１〜１７のいずれか１項に記載の光スイッ
チング素子の製造方法。
記下部クラッド上に、前記コア形状の溝を有する薄膜を
形成し、前記溝内に前記コア材を充填した後、前記薄膜
を除去することにより、前記コアを形成することを特徴
とする付記１１〜１７のいずれか１項に記載の光スイッ
チング素子の製造方法。
【００８１】（付記２０）半導体基板上に下部クラッド
を形成する第１の工程と、前記下部クラッドの表層に、
当該下部クラッドと異なる材料からなるエッチングスト
ッパーを形成する第２の工程と、前記下部クラッド上に
コア材を堆積し、前記エッチングストッパーをエッチン
グの基準に用いて前記コア材を加工して、前記下部クラ
ッド及び前記上部クラッドに比して高屈折率とされて光
路となるコアを形成する第３の工程と、前記コアを覆う
ように上部クラッドを形成する第４の工程とを含むこと
を特徴とする光スイッチング素子の製造方法。
を形成する第１の工程と、前記下部クラッドの表層に、
当該下部クラッドと異なる材料からなるエッチングスト
ッパーを形成する第２の工程と、前記下部クラッド上に
コア材を堆積し、前記エッチングストッパーをエッチン
グの基準に用いて前記コア材を加工して、前記下部クラ
ッド及び前記上部クラッドに比して高屈折率とされて光
路となるコアを形成する第３の工程と、前記コアを覆う
ように上部クラッドを形成する第４の工程とを含むこと
を特徴とする光スイッチング素子の製造方法。
【００８２】（付記２１）前記第１の工程、前記第３の
工程及び前記第４の工程において、前記下部クラッド、
前記コア材及び前記上部クラッドを化学気相成長法によ
り形成することを特徴とする付記２０に記載の光スイッ
チング素子の製造方法。
工程及び前記第４の工程において、前記下部クラッド、
前記コア材及び前記上部クラッドを化学気相成長法によ
り形成することを特徴とする付記２０に記載の光スイッ
チング素子の製造方法。
【００８３】（付記２２）前記化学気相成長法がプラズ
マ化学気相成長法又は熱化学気相成長法であることを特
徴とする付記２１に記載の光スイッチング素子の製造方
法。
マ化学気相成長法又は熱化学気相成長法であることを特
徴とする付記２１に記載の光スイッチング素子の製造方
法。
【００８４】（付記２３）前記第３の工程において、前
記コア材を高密度プラズマを用いたプラズマ化学気相成
長法により形成することを特徴とする付記２１に記載の
光スイッチング素子の製造方法。
記コア材を高密度プラズマを用いたプラズマ化学気相成
長法により形成することを特徴とする付記２１に記載の
光スイッチング素子の製造方法。
【００８５】（付記２４）前記第３の工程において、前
記化学気相成長法でソースガスの流量を調節して前記コ
ア材を堆積し、前記コア材を加工することにより前記コ
アの折率を制御して形成することを特徴とする付記２１
〜２３のいずれか１項に記載の光スイッチング素子の製
造方法。
記化学気相成長法でソースガスの流量を調節して前記コ
ア材を堆積し、前記コア材を加工することにより前記コ
アの折率を制御して形成することを特徴とする付記２１
〜２３のいずれか１項に記載の光スイッチング素子の製
造方法。
【００８６】（付記２５）前記コア材がシリコン酸窒化
膜であり、前記ソースガスのうち、酸素添加に寄与する
ガス、窒素添加に寄与するガス、及びシリコン添加に寄
与するガスの少なくとも一種の流量を調節することを特
徴とする付記２４に記載の光スイッチング素子の製造方
法。
膜であり、前記ソースガスのうち、酸素添加に寄与する
ガス、窒素添加に寄与するガス、及びシリコン添加に寄
与するガスの少なくとも一種の流量を調節することを特
徴とする付記２４に記載の光スイッチング素子の製造方
法。
【００８７】（付記２６）前記ソースガスは、Ｓｉ
Ｈ4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、ＳｉＨ4、Ｎ
2Ｏ及びＮ2のうち少なくとも１種の流量を調節すること
を特徴とする付記２５に記載の光スイッチング素子の製
造方法。
Ｈ4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、ＳｉＨ4、Ｎ
2Ｏ及びＮ2のうち少なくとも１種の流量を調節すること
を特徴とする付記２５に記載の光スイッチング素子の製
造方法。
【００８８】（付記２７）前記ソースガスは、Ｓｉ（Ｏ
Ｃ2Ｈ5）4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、Ｓｉ
（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2のうち少なくとも１種の
流量を調節することを特徴とする付記２５に記載の光ス
イッチング素子の製造方法。
Ｃ2Ｈ5）4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、Ｓｉ
（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2のうち少なくとも１種の
流量を調節することを特徴とする付記２５に記載の光ス
イッチング素子の製造方法。
【００８９】（付記２８）前記混合ガスは、不純物とし
てＮＨ3、Ｂ2Ｈ6及びＰＨ3からから選ばれた少なくとも
１種を含むことを特徴とする付記２６又は２７に記載の
光スイッチング素子の製造方法。
てＮＨ3、Ｂ2Ｈ6及びＰＨ3からから選ばれた少なくとも
１種を含むことを特徴とする付記２６又は２７に記載の
光スイッチング素子の製造方法。
【００９０】（付記２９）前記第４の工程の後、前記上
部クラッド上に、前記コアを加熱することにより光路を
変更制御するヒータを形成する第５の工程を更に含むこ
とを特徴とする付記２０〜２８のいずれか１項に記載の
光スイッチング素子の製造方法。
部クラッド上に、前記コアを加熱することにより光路を
変更制御するヒータを形成する第５の工程を更に含むこ
とを特徴とする付記２０〜２８のいずれか１項に記載の
光スイッチング素子の製造方法。
【００９１】（付記３０）前記第３の工程において、前
記下部クラッド上に、前記コア形状の溝を有する薄膜を
形成し、前記溝内に前記コア材を充填した後、前記薄膜
を除去することにより、前記コアを形成することを特徴
とする付記２０〜２９のいずれか１項に記載の光スイッ
チング素子の製造方法。
記下部クラッド上に、前記コア形状の溝を有する薄膜を
形成し、前記溝内に前記コア材を充填した後、前記薄膜
を除去することにより、前記コアを形成することを特徴
とする付記２０〜２９のいずれか１項に記載の光スイッ
チング素子の製造方法。
【００９２】（付記３１）前記第３の工程において、前
記コア材上に金属膜を形成し、前記金属膜をコア形状に
加工し、当該金属膜をマスクとして前記コア材を加工し
た後、前記金属膜を除去することにより、前記コアを形
成することを特徴とする付記２０〜３０のいずれか１項
に記載の光スイッチング素子の製造方法。
記コア材上に金属膜を形成し、前記金属膜をコア形状に
加工し、当該金属膜をマスクとして前記コア材を加工し
た後、前記金属膜を除去することにより、前記コアを形
成することを特徴とする付記２０〜３０のいずれか１項
に記載の光スイッチング素子の製造方法。
【００９３】（付記３２）前記第２の工程において、前
記下部クラッドの表層に窪みを形成し、前記窪み内を前
記下部クラッドと異なる材料で充填して前記エッチング
ストッパーを形成することを特徴とする付記２０〜３１
のいずれか１項に記載の光スイッチング素子の製造方
法。
記下部クラッドの表層に窪みを形成し、前記窪み内を前
記下部クラッドと異なる材料で充填して前記エッチング
ストッパーを形成することを特徴とする付記２０〜３１
のいずれか１項に記載の光スイッチング素子の製造方
法。
【００９４】（付記３３）前記第２の工程において、前
記下部クラッドの表層に窪みを形成し、前記窪み内を前
記金属膜及び前記下部クラッドと異なる材料で充填して
前記エッチングストッパーを形成することを特徴とする
付記３２に記載の光スイッチング素子の製造方法。
記下部クラッドの表層に窪みを形成し、前記窪み内を前
記金属膜及び前記下部クラッドと異なる材料で充填して
前記エッチングストッパーを形成することを特徴とする
付記３２に記載の光スイッチング素子の製造方法。
【００９５】（付記３４）前記第２の工程において、プ
ラズマドライエッチング法により前記コア材をエッチン
グする際に、前記エッチングストッパーにプラズマが到
達したことよる発光強度又は光波長の変化を検出するこ
とにより、前記コア材のエッチングを終了することを特
徴とする付記２０〜３３のいずれか１項に記載の光スイ
ッチング素子の製造方法。
ラズマドライエッチング法により前記コア材をエッチン
グする際に、前記エッチングストッパーにプラズマが到
達したことよる発光強度又は光波長の変化を検出するこ
とにより、前記コア材のエッチングを終了することを特
徴とする付記２０〜３３のいずれか１項に記載の光スイ
ッチング素子の製造方法。
【００９６】
【発明の効果】本発明によれば、均一な屈折率となるよ
うにコアを形成し、クラッドとの屈折率差を容易且つ正
確に得ることが可能となる。更には、クラッドとコアを
類似する材料から形成するも、下部クラッド上にコアを
容易且つ正確にパターン形成することが可能となり、信
頼性の高い光スイッチング素子が実現する。
うにコアを形成し、クラッドとの屈折率差を容易且つ正
確に得ることが可能となる。更には、クラッドとコアを
類似する材料から形成するも、下部クラッド上にコアを
容易且つ正確にパターン形成することが可能となり、信
頼性の高い光スイッチング素子が実現する。
【図１】本実施形態に係る光スイッチング素子の概略構
成を示す概略断面図である。
成を示す概略断面図である。
【図２】本実施形態に係る光スイッチング素子の製造方
法を工程順に示す概略断面図である。
法を工程順に示す概略断面図である。
【図３】図２に引き続き、本実施形態に係る光スイッチ
ング素子の製造方法を工程順に示す概略断面図である。
ング素子の製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、本実施形態に係る光スイッチ
ング素子の製造方法を工程順に示す概略断面図である。
ング素子の製造方法を工程順に示す概略断面図である。
【図５】図４に引き続き、本実施形態に係る光スイッチ
ング素子の製造方法を工程順に示す概略断面図である。
ング素子の製造方法を工程順に示す概略断面図である。
【図６】図５に引き続き、本実施形態に係る光スイッチ
ング素子の製造方法を工程順に示す概略断面図である。
ング素子の製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、本実施形態に係る光スイッチ
ング素子の製造方法を工程順に示す概略断面図である。
ング素子の製造方法を工程順に示す概略断面図である。
【図８】シリコン半導体基板から各光スイッチング素子
を切り出す様子を示す模式図である。
を切り出す様子を示す模式図である。
【図９】図８に引き続き、シリコン半導体基板から各光
スイッチング素子を切り出す様子を示す模式図である。
スイッチング素子を切り出す様子を示す模式図である。
【図１０】図９に引き続き、シリコン半導体基板から各
光スイッチング素子を切り出す様子を示す模式図であ
る。
光スイッチング素子を切り出す様子を示す模式図であ
る。
【図１１】図１０に引き続き、シリコン半導体基板から
各光スイッチング素子を切り出す様子を示す模式図であ
る。
各光スイッチング素子を切り出す様子を示す模式図であ
る。
【図１２】変形例１に係る光スイッチング素子の製造方
法のうち、主に本実施形態と異なる工程を示す概略断面
図である。
法のうち、主に本実施形態と異なる工程を示す概略断面
図である。
【図１３】変形例２に係る光スイッチング素子の製造方
法のうち、主に本実施形態と異なる工程を示す概略断面
図である。
法のうち、主に本実施形態と異なる工程を示す概略断面
図である。
【図１４】図１３に引き続き、変形例２に係る光スイッ
チング素子の製造方法のうち、主に本実施形態と異なる
工程を示す概略断面図である。
チング素子の製造方法のうち、主に本実施形態と異なる
工程を示す概略断面図である。
１ シリコン半導体基板
２ 下部クラッド
３ コア
４ 上部クラッド
５ ヒータ
６ 電力供給用配線
７ カバー膜
８ 外部電力供給用窓
９，３１ ＥＰＤ
１１，１７ 窪み
１２，１８，５１ ＴｉＮ膜
１３，１９ Ｗ膜
１４，５４ シリコン酸窒化膜
１５，２１ フォトレジスト
１６，２２，２３，３３，４４，５２ レジストマスク
２０ 金属薄膜
３２ Ａｌ膜
３４ Ａｌマスク
４１ 光スイッチング素子
４２ スクライブ領域
４３ 素子領域
５３ ＴｉＮマスク
Claims (10)
- 【請求項１】 半導体基板上に形成されたクラッドと、 前記クラッドに覆われており、前記クラッドに比して高
屈折率とされて光路を形成するコアとを含み、 前記コアは、シリコン酸窒化物から形成されており、屈
折率を制御するように、酸素添加量、窒素添加量及びシ
リコン添加量の少なくとも一種が調節されてなることを
特徴とする光スイッチング素子。 - 【請求項２】 半導体基板上に形成されたクラッドと、 前記クラッドに覆われており、前記クラッドに比して高
屈折率とされて光路を形成するコアとを含み、 前記クラッドは、下部クラッド及び上部クラッドを有
し、前記下部クラッド上に形成された前記コアを前記上
部クラッドで覆うように構成されており、 前記下部クラッドの表層に、当該下部クラッドと異なる
材料からなるエッチングストッパーが設けられているこ
とを特徴とする光スイッチング素子。 - 【請求項３】 半導体基板上に化学気相成長法により下
部クラッドを形成する第１の工程と、 前記下部クラッド上に化学気相成長法によりコア材を堆
積し、前記コア材を加工して、光路となるコアを形成す
る第２の工程と、 前記コアを覆うように化学気相成長法により上部クラッ
ドを形成する第３の工程とを含み、 前記第２の工程において、前記化学気相成長法でソース
ガスの流量を調節し、前記コアを前記下部クラッド及び
前記上部クラッドに比して高屈折率となるように屈折率
を制御して形成することを特徴とする光スイッチング素
子の製造方法。 - 【請求項４】 前記コア材がシリコン酸窒化膜であり、
前記ソースガスのうち、酸素添加に寄与するガス、窒素
添加に寄与するガス、及びシリコン添加に寄与するガス
の少なくとも一種の流量を調節することを特徴とする請
求項３に記載の光スイッチング素子の製造方法。 - 【請求項５】 前記ソースガスは、ＳｉＨ4、Ｎ2Ｏ及び
Ｎ2を含む混合ガスであり、ＳｉＨ4、Ｎ2Ｏ及びＮ2のう
ち少なくとも１種の流量を調節することを特徴とする請
求項４に記載の光スイッチング素子の製造方法。 - 【請求項６】 前記ソースガスは、Ｓｉ（ＯＣ
2Ｈ5）4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、Ｓｉ
（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2のうち少なくとも１種の
流量を調節することを特徴とする請求項４に記載の光ス
イッチング素子の製造方法。 - 【請求項７】 前記混合ガスは、不純物としてＮＨ3、
Ｂ2Ｈ6、Ｂ（ＯＣＨ3）3、ＰＨ3及びＰＯ（ＯＣＨ3）3
から選ばれた少なくとも１種を含むことを特徴とする請
求項５又は６に記載の光スイッチング素子の製造方法。 - 【請求項８】 前記第２の工程において、前記化学気相
成長法がプラズマ化学気相成長法又は熱化学気相成長法
であることを特徴とする請求項４〜７のいずれか１項に
記載の光スイッチング素子の製造方法。 - 【請求項９】 半導体基板上に下部クラッドを形成する
第１の工程と、 前記下部クラッドの表層に、当該下部クラッドと異なる
材料からなるエッチングストッパーを形成する第２の工
程と、 前記下部クラッド上にコア材を堆積し、前記エッチング
ストッパーをエッチングの基準に用いて前記コア材を加
工して、前記下部クラッド及び前記上部クラッドに比し
て高屈折率とされて光路となるコアを形成する第３の工
程と、 前記コアを覆うように上部クラッドを形成する第４の工
程と を含むことを特徴とする光スイッチング素子の製造方
法。 - 【請求項１０】 前記第３の工程において、前記化学気
相成長法でソースガスの流量を調節して前記コア材を堆
積し、前記コア材を加工することにより前記コアの屈折
率を制御して形成し、 前記コア材がシリコン酸窒化膜であり、前記ソースガス
のうち、酸素添加に寄与するガス、窒素添加に寄与する
ガス、及びシリコン添加に寄与するガスの少なくとも一
種の流量を調節することを特徴とする請求項９に記載の
光スイッチング素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049867A JP4213491B2 (ja) | 2002-03-19 | 2003-02-26 | 光スイッチング素子の製造方法 |
| US10/388,419 US6950589B2 (en) | 2002-03-19 | 2003-03-17 | Optical switching element and method for manufacturing the same |
| KR1020030016723A KR100922242B1 (ko) | 2002-03-19 | 2003-03-18 | 광 스위칭 소자 및 그 제조 방법 |
| CN031205003A CN1218197C (zh) | 2002-03-19 | 2003-03-19 | 光学开关元件及其制造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002-77130 | 2002-03-19 | ||
| JP2002077130 | 2002-03-19 | ||
| JP2003049867A JP4213491B2 (ja) | 2002-03-19 | 2003-02-26 | 光スイッチング素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003344685A true JP2003344685A (ja) | 2003-12-03 |
| JP4213491B2 JP4213491B2 (ja) | 2009-01-21 |
Family
ID=28043781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003049867A Expired - Fee Related JP4213491B2 (ja) | 2002-03-19 | 2003-02-26 | 光スイッチング素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6950589B2 (ja) |
| JP (1) | JP4213491B2 (ja) |
| KR (1) | KR100922242B1 (ja) |
| CN (1) | CN1218197C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005266482A (ja) * | 2004-03-19 | 2005-09-29 | Fujitsu Ltd | 光スイッチング素子とその製造方法、及び光スイッチング素子の制御方法 |
| KR100717321B1 (ko) * | 2004-12-24 | 2007-05-15 | 주식회사 실트론 | 백실층 형성 방법 및 백실층이 형성되는 실리콘 웨이퍼. |
| JP2017513056A (ja) * | 2014-03-18 | 2017-05-25 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | グレーティングカプラ及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101869811B1 (ko) | 2011-12-13 | 2018-06-22 | 삼성전자주식회사 | 암모니아 가스 검출장치 및 그를 구비하는 반도체 생산라인의 관리 시스템 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250481A (ja) * | 1995-03-10 | 1996-09-27 | Ricoh Co Ltd | 半導体装置及び絶縁膜ドライエッチング方法 |
| JP3451809B2 (ja) | 1995-09-19 | 2003-09-29 | 日立電線株式会社 | 高比屈折率差を有した石英系ガラス導波路およびその製造方法 |
| US5827370A (en) * | 1997-01-13 | 1998-10-27 | Mks Instruments, Inc. | Method and apparatus for reducing build-up of material on inner surface of tube downstream from a reaction furnace |
| JPH11109158A (ja) * | 1997-08-07 | 1999-04-23 | Hitachi Cable Ltd | ＳｉＯＮ系光導波路及びその製造方法 |
| JPH1168095A (ja) * | 1997-08-11 | 1999-03-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6194036B1 (en) * | 1997-10-20 | 2001-02-27 | The Regents Of The University Of California | Deposition of coatings using an atmospheric pressure plasma jet |
| US6818559B2 (en) * | 2001-03-21 | 2004-11-16 | Intel Corporation | Method of fabrication to sharpen corners of Y-branches in integrated optical components and other micro-devices |
| US6946238B2 (en) * | 2001-06-29 | 2005-09-20 | 3M Innovative Properties Company | Process for fabrication of optical waveguides |
| US6768855B1 (en) * | 2001-07-05 | 2004-07-27 | Sandia Corporation | Vertically-tapered optical waveguide and optical spot transformer formed therefrom |
| JP2003195083A (ja) * | 2001-12-26 | 2003-07-09 | Oki Electric Ind Co Ltd | 光導波路素子の製造方法 |
| US6580864B1 (en) * | 2002-01-14 | 2003-06-17 | Applied Wdm, Inc. | Birefringence free optical waveguide structures |
| US7006746B2 (en) * | 2002-08-29 | 2006-02-28 | Micron Technology, Inc. | Waveguide for thermo optic device |
| US6768828B2 (en) * | 2002-11-04 | 2004-07-27 | Little Optics Inc. | Integrated optical circuit with dense planarized cladding layer |
-
2003
- 2003-02-26 JP JP2003049867A patent/JP4213491B2/ja not_active Expired - Fee Related
- 2003-03-17 US US10/388,419 patent/US6950589B2/en not_active Expired - Lifetime
- 2003-03-18 KR KR1020030016723A patent/KR100922242B1/ko active IP Right Grant
- 2003-03-19 CN CN031205003A patent/CN1218197C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005266482A (ja) * | 2004-03-19 | 2005-09-29 | Fujitsu Ltd | 光スイッチング素子とその製造方法、及び光スイッチング素子の制御方法 |
| KR100717321B1 (ko) * | 2004-12-24 | 2007-05-15 | 주식회사 실트론 | 백실층 형성 방법 및 백실층이 형성되는 실리콘 웨이퍼. |
| JP2017513056A (ja) * | 2014-03-18 | 2017-05-25 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | グレーティングカプラ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030180028A1 (en) | 2003-09-25 |
| KR100922242B1 (ko) | 2009-10-15 |
| CN1218197C (zh) | 2005-09-07 |
| CN1445571A (zh) | 2003-10-01 |
| KR20030076326A (ko) | 2003-09-26 |
| JP4213491B2 (ja) | 2009-01-21 |
| US6950589B2 (en) | 2005-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949392B2 (en) | Integrated optical circuit with dense planarized cladding layer | |
| JP2006512611A (ja) | 光導波路の作製方法 | |
| WO2007044543A2 (en) | Interface for a-si waveguides and iii/v waveguides | |
| CN110459464B (zh) | 一种厚膜氮化硅的区域挖槽制备方法 | |
| JPH08328049A (ja) | ヒーター埋込された平面導波路形光スイッチの製造方法 | |
| JP3001406B2 (ja) | 光導波路の製造方法 | |
| CN111522094B (zh) | 一种box形氮化硅波导及其制备方法 | |
| JP4213491B2 (ja) | 光スイッチング素子の製造方法 | |
| US20040083948A1 (en) | Method for low temperature photonic crystal structures | |
| JP2005215075A (ja) | 光導波路及びその製造方法 | |
| JP3245367B2 (ja) | 光導波路の形成方法 | |
| JP2902640B2 (ja) | 平面光導波路の製造方法 | |
| JP3245347B2 (ja) | 光導波路装置の製造方法 | |
| JP4001416B2 (ja) | 埋込プレーナ光波回路素子の製造方法 | |
| JP2000121859A (ja) | 埋め込み型光導波路の製造方法 | |
| JP3697155B2 (ja) | 二酸化シリコン膜生成方法及び光導波路生成方法 | |
| JP3771034B2 (ja) | 光導波路の製造方法 | |
| US20020118942A1 (en) | Method for producing an optical waveguide substrate and an optical waveguide substrate | |
| JP2010122350A (ja) | 光導波路の作製方法 | |
| JPH09243846A (ja) | 高比屈折率差光導波路の製造方法 | |
| JPH11194221A (ja) | 光導波路の形成方法および光導波路素子 | |
| JPH08179144A (ja) | 光導波路の製造方法 | |
| JPH08338917A (ja) | 光導波路部品の作製方法 | |
| JPH05210019A (ja) | 導波路の作成方法 | |
| JP2005266482A (ja) | 光スイッチング素子とその製造方法、及び光スイッチング素子の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070215 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070302 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4213491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |