JP2003341135A - 印刷方法及びその装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明では、従来の１ビーム印刷対応のスム
ージング論理回路を時分割で用いることによって、中心
となるパターンマッチングコアを変更することなしに２
ビーム以上の印刷装置に対するスムージング処理を施す
方法を提供することにある。 【解決手段】 Ｎライン（Ｎ：２以上の自然数）分のピ
クセルデータを逐次ラインバッファに取り込み、読み取
り値をＮライン飛ばしでシフトして、再びラインバッフ
ァへ書き込む手段、Ｐ行Ｑ列（Ｐ、Ｑは２以上の自然
数）で構成されるシフトレジスタを有し、それらのシフ
トレジスタの内、画像を形成する場合の若い順に任意の
行数Ｌで、１ライン置きにＮ個のグループを作り、それ
らＰ行Ｌ列のグループを任時間ｔで時分割に選択する構
成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】Ｎライン（Ｎ＞１、Ｎ：正の
整数）を同時に印字する印刷装置に関するものである。
特に本発明は、複数ライン同時印刷における、文字デー
タ等の輪郭部分をなめらかにするスムージング処理に対
するものである。

【０００２】

【従来の技術】印字スピードの高速化のために、従来の
ように１ラインづつ印字する印刷方法から、複数のライ
ンを同時に印刷する方法が提案されている。例えば、Ｌ
ＢＰ（レーザービームプリンタ）においては、２ライン
を同時印刷する２ビーム印刷装置がある。また、前記の
スムージング処理に関しては、従来からある１ビーム印
刷方法に対して、特願平５−１４０６８４号公報にある
ようなスムージング処理を施す注目画素を中心として、
数ライン分の周囲画素からパターンマッチングを行い、
スムージング処理を行う１ビーム印刷対応の方法が提案
されている。この方法をそのまま２ビーム印刷装置に適
用する場合には、１ビーム対応のスムージング論理回路
（パターンマッチングコア）を２個用いて大幅に回路規
模を増やすか、又は２ビーム対応のスムージング論理回
路を再設計する必要がある。

【０００３】

【発明が解決しようとする課題】本発明では、従来の１
ビーム印刷対応のスムージング論理回路を時分割で用い
ることによって、中心となるパターンマッチングコアを
変更することなしに２ビーム以上の印刷装置に対するス
ムージング処理を施す方法を提供することにある。

【０００４】

【課題を解決するための手段】Ｎライン（Ｎ：２以上の
自然数）分のピクセルデータを同時に逐次取り込む入力
手段、前記取り込んだＮ個のピクセルデータを格納する
ための任意ライン数のラインバッファを有し、前記ライ
ンバッファに対して逐次取り込んだピクセルデータ及び
過去に取り込まれたデータの読み取り値をＮライン飛ば
しでシフトして、再びラインバッファへ書き込む手段、
Ｐ行Ｑ列（Ｐ、Ｑは２以上の自然数）で構成されるシフ
トレジスタを有し、前記逐次取り込まれているピクセル
データ及びラインバッファからの読み取り値を前記Ｐ行
Ｑ列で構成されるシフトレジスタに逐次格納する手段、
前記Ｐ行Ｑ列のシフトレジスタのうち、画像を形成する
場合の若い順に任意の行数Ｌで、１ライン置きにＮ個の
グループを作り、それらのグループを任時間ｔで時分割
に選択する手段を有し、前記時分割で選択されたＬ行Ｑ
列の選択された行列の中心のピクセルデータを注目画素
として、その周囲画素よりパターンマッチング処理を行
い、文字データ等の輪郭部分をなめらかにするスムージ
ング処理を行う手段、最終段での出力データを同期して
出力するためのクロック信号ＶＣＬＫのＮ倍の基準クロ
ックＣＬＫを生成する手段、前記ＣＬＫ信号をＮ分周し
てＶＣＬＫを生成する手段、前記任意時間ｔを１ＣＬＫ
期間に割り当て、その期間ごとに時分割に前記グループ
分けしたＮ個のＬ行Ｑ列の行列を選択する選択信号を生
成する手段、前記生成した選択信号を参照して、前記ス
ムージング処理を施したＮ個のデータをＣＬＫに同期し
て逐次保持する手段、前記ＣＬＫに同期して保持したデ
ータを最終段でＶＣＬＫに同期してデータを保持する手
段を有する。

【０００５】（作用）本発明により、既存の１ビーム
（１ラインごとに印字する）対応のスムージング論理回
路（パターンマッチングコア）を用いて、Ｎビーム対応
（一度にＮラインを同時に印字する）のスムージング回
路へと簡単な回路構成で拡張することが可能となる作用
がある。

【０００６】

【発明の実施の形態】（実施形態１）以下、図を参照し
て本発明の実施形態を説明する。

【０００７】図６は、本発明のシステム構成の一例を示
すものである。６０１は演算処理を行うＣＰＵ（中央処
理演算子）である。６０２は外部ホストより印字データ
を取り込む入力部である。６０３は前記入力部より取り
込まれた印字データの保存やＣＰＵのワーク領域として
使われるオブジェクトＲＡＭ（ランダムアクセスメモ
リ）である。６０４は、最終的に印字部へ送られるビッ
トマップデータを格納するビットマップＲＡＭである。
６０５はＣＰＵのプログラム及びフォントデータ等の各
種データを格納するＲＯＭ（リードオンリー・メモリ）
である。６０６は各種バス（アドレス、データ、制御）
をあらわしている。６０７は取り込まれた印字データを
加工して、最終的に１ページ分のビットマップ・イメー
ジデータを生成するブロックである。６０８はメモリ制
御を行う部ブロックでＤＭＡＣ（ダイレクト・メモリア
クセス制御）等のメモリへのアクセスのハンドシェイク
及び各種制御信号の出力を行う。６０９は本来描画部が
生成したビットマップイメージを印字部へ転送する働き
をするが、本発明ではその送られるビットマップイメー
ジに対してスムージング処理を施すことを明確に示すた
めに転送部と実際の印刷を行う６１１の印字部との間に
６１０のスムージング処理部を置いた。６０９と６１０
は同じブロックと考えてもよい。本発明は、特に６１０
のスムージング処理部に関わる。

【０００８】図４は、転送部、スムージング処理部及び
印字部の各インターフェイスを示した図である。但し、
本発明に本質的に関係の無い信号線は省略した。４０２
のスムージング処理部と４０３の印字部間の信号で、Ｒ
ＤＹ信号は印字部が印字データを受け取れることを示す
信号である。ＴＯＰ信号は、１ページ（１プレーン）の
垂直同期信号である。ＢＤ１、ＢＤ２は水平同期信号
で、本信号に同して２ライン同時にビデオデータを処理
する、２ビーム対応の印字部を想定している。さらに、
水平同期信号であるＢＤ１とＢＤ２は若干のずれて印字
部より入力されるのが一般的であるが、本実施形態では
発明と関係ないので説明を省略する。

【０００９】ＰＲＩＮＴ信号は、印字部に対して印字デ
ータがあることを示す信号である。ＶＣＬＫは、ビデオ
クロックであり、本信号に同期して２ライン、２ピクセ
ル（１ピクセル４ビット）のビデオデータＶＤ１（３：
０）、ＶＤ２（３：０）を印字部へ転送する。４０２の
スムージング処理部と４０１の転送部間の信号では、印
字部へＰＲＩＮＴ信号を送出すると、印字部は適当なタ
イミングで非同期に垂直同期信号ＴＯＰと２ライン分の
水平同期信号ＢＤ１、ＢＤ２をスムージング処理部に対
して送出する。これらの信号を受け取ったスムージング
処理部は、一端内部クロックであるＣＬＫに同期して、
垂直同期信号ＳＴＯＰ、及びはじめの水平同期信号ＳＢ
Ｄ１を後段の転送部に対して送出する。すなわち、これ
らの信号が転送部に対する印字データ要求信号となる。
これらの信号を受けた転送部は、２ライン、２ピクセル
分のビデオデータＳＶＤ１（３：０）とＳＶＤ２（３：
０）をスムージング処理部から出力される同期クロック
信号ＳＶＣＬＫに同期してスムージング処理部へと出力
する。

【００１０】次に図１、図２及び図３を用いて本発明を
さらに詳細に説明する。図１は印字部からの２ライン、
２ピクセルのビデオデータを受け取り、スムージング処
理を行うまでのデータフローを示す図である。ここで、
１０４のスムージング論理回路は、説明の便宜上スムー
ジング処理を施す注目画素その中心として、７×９の周
囲画素（各画素４ビット）を参照するものとする（この
領域の名称をウインドウと呼ぶことにする）。当然なが
ら、一般的にはｍ×ｎ（ｎ，ｍは０より大きな整数値）
で、注目画素及び周囲画素も任意のビット数でもかまわ
ない。図１の１０１は転送部からのビデオデータを格納
するラインバッファである。Ｌ１からＬ６がラインバッ
ファを示し、Ｐ１とＰ２は転送部からのビデオデータＳ
ＶＤ１（３：０）、ＳＶＤ２（３：０）そのものを表し
ている。この時右にあるものほど新しいビデオデータで
ある。また、Ｐ１は１ライン目（すなわち、奇数ライ
ン）のビデオデータ、Ｐ２は２ライン目（すなわち、偶
数ライン）のビデオデータを、Ｌ１〜Ｌ６では数字が若
いほど過去のデータであることを示している。１０１の
ラインバッファ部で、縦方向はアドレスを示している。
アドレス幅は、１ラインの最大ピクセル数に依存する
が、ここではＡｄｄ０〜ＡｄｄＮ（ｍ＋１ビット幅）と
して一般的に表現している。横方向はデータバスを示し
ている。この実施形態では、縦方向のアドレスに各ライ
ンごと４ビットにスライスされた６ライン分の総計２４
ビットがデータバス幅となる。１０２は前記説明したウ
インドウ部である。本実施形態では、８×９画素のウイ
ンドウがただひとつ存在する。スムージング処理が開始
されると、前段のラインバッファから読み出されたデー
タ及び転送部からのビデオデータが逐次１０２のウイン
ドウ部に出力される。ウインドウ部は、シフトレジスタ
構成となっており、図のウインドウで左にあるものほど
新しいビットで、右にシフトされるデータほど古いデー
タとなる。ウインドウから右にはみ出したデータは破棄
される。ここで、Ｗ１〜Ｗ８は前記と同じく数字が若い
ものほど古いデータを示す。ウインドウ部から後段へ出
力されるＷ１〜Ｗ８までの各バスは、４×９＝３６ビッ
ト幅のバスとなり、ウインドウの横方向のシフトレジス
タの各レジスタからの出力を束ねたものである。この８
×９のウインドウのうち、Ｗ７〜Ｗ１までとＷ８〜Ｗ２
までのウインドウを時間割で２分割して、７×９のウイ
ンドウとして用いる。１０２のｔ＝Ｔ１とｔ＝Ｔ２は時
分割して使う時間を示している。初めのＴ１でＷ７〜Ｗ
１のウインドウと使い、Ｔ２でＷ８〜Ｗ２のウインドウ
を使う。注目画素（スムージング処理対照画素）である
Ｃ１、Ｃ２は各ウインドウの中心（５、４）の位置にあ
る。Ｗ８〜Ｗ１までのウインドウからの出力データは、
次段１０３のセレクタ部へ入力される。ここで、前記し
たように時分割セレクト信号Ｃ１Ｃ２ＳＥＬで時間ｔ＝
Ｔ１にはＷ７〜Ｗ１がセレスとされ、時間ｔ＝Ｔ２では
Ｗ８〜Ｗ２のデータがセレクトされる。セレクトされた
ウインドウデータは、さらに次段１０４のスムージング
論理回路へと渡される。ここでは、ウインドウの注目画
素の周囲画素状況からパターンマッチングを行い、注目
画素に対してスムージング処理を施す。ここでのスムー
ジング論理回路は、従来からの１ビーム対応（１ライン
づつ印字して行く）のスムージングに用いられているパ
ターンンマッチングコアを想定している。例えば、特願
平５−１４０６８４で提案されているようなスムージン
グ論理回路である。図５は、その状況を局部的に模式図
化したものである。図５の５０１の各四角（□）は１ピ
クセルを表している。この四角が塗りつぶされていると
ころが印刷された色（トナーの載っているところ）の付
いているところである。図５（ａ）の５０２は、前記色
の付いているところの輪郭を描いたものであり、マクロ
的にみると原図データは水平に近い斜め直線を描いてい
る。図５（ａ）の５０３は図１で記述した時分割された
ウインドウ（Ｔ１，Ｔ２）である。それらの中心にある
奇数ラインの注目画素Ｃ１と偶数ラインの注目画素Ｃ２
とが図示されている。５０４の矢印の方向にウインドウ
の中を７ライン分のビデオデータが流れていくイメージ
である。これらの注目画素及び周囲画素がスムージング
論理回路に入力されてスムージング処理が施された結果
が図５（ｂ）に示されている。１ピクセルの色（トナー
の）載り量を調整することにより、５０５に示されるス
ムージング後の輪郭線は、マクロ的にみるとよりスムー
ズな斜め直線となっていることがわかる。図１に戻っ
て、１０４のスムージング論理回路からスムージング処
理されたデータはＳＤ（３：０）として出力される。こ
こで、転送部からのビデオデータ及びラインバッファか
ら読み出されてウインドウ部へ送られてたデータは、逐
次データバスのビット位置をシフトしてラインバッファ
へと書き戻される。それを示しているのが１０１の縦方
向に向く矢印である。ビデオデータであるＰ１はＬ５
へ、Ｐ２はＬ６へ書き込まれ、他のラインバッファの奇
数ラインは奇数ラインへ、偶数ラインは偶数ラインへと
２ライン飛びでデータをシフトして書き戻して行く。図
２は、図１の後段を示した図である。２０７はスムージ
ング処理部全体を制御するコントローラ部で、本発明の
説明に必要以外の信号は省略した。（ラインバッファへ
の制御信号等）このコントローラ部より、図１の１０１
へのアドレスＡｄｄ（ｍ：０）、データＤ（２３：
０）、各種制御は入力され、１セット（Ｐ１、Ｐ２）づ
つ、ＶＣＬＫが１クロック分進むごとに１回のリード・
モディファイ・ライトが実行される。従って、コントロ
ーラ部に入力されるＣＬＫはＶＣＬＫの適当な倍数（４
倍程度）のクロックである。図２の２０１及び２０２は
２ｔｏ１のセレクタ、２０３及び２０４はＤタイプのフ
リップフロップ（ＤＦＦ）である。２０１〜２０４によ
って、コントローラ部から出力されるＤｉｆｆＣＫを参
照して２＊ＶＣＬＫの立ち上がりエッジでｔ＝Ｔ１及び
Ｔ２の時間にＣ１及びＣ２のスムージングデータを２０
３、２０４のＤＦＦにラッチする。

【００１１】それ以外の時間はＤＦＦのＱ出力がセレク
タに戻されてラッチしたデータが保持される。

【００１２】そして、最終段の２０５、２０６のＤＦＦ
において１端、ＶＣＬＫで同期を取ってから印字部へと
出力する。図３は、図１及び２のタイミングチャートで
ある。２＊ＶＣＬＫの２分の１の周期でＨｉ−Ｌｏｗを
繰り返して、Ｈｉの期間で奇数ラインのスムージングデ
ータが、Ｌｏｗの区間で偶数ラインのスムージングデー
タが図１の１０４のスムージング論理回路より出力さ
れ、それらのデータが図２のＦＦ（２０３）、ＦＦ
（２０４）にラッチされる。さらに、それらのＱ出力が
ＶＣＬＫの立ち上がりエッジに同期してＦＦ（２０
５）、ＦＦ（２０６）にラッチされて、次段の印字部
へと転送される。図３で２＊ＶＣＬＫの２クロック分、
すなわち、ＶＣＬＫの１クロック分の前半Ｔ１と後半の
Ｔ２で時分割して、１ビーム用のスムージングコアを使
用することによって、２ビーム対応の印字部へ機能を拡
張することを可能とする。

【００１３】（実施形態２）実施形態１では、２ビーム
対応の印字部に対するものであったが、これは一般的に
Ｎビームに拡張すること可能である。その場合は、図１
のビデオデータ・ラインがＰ１〜ＰｎとＮラインになる
ことにより、１０２のウインドウ部で（Ｎ＋６）×９の
ウインドウへ、続く１０３のセレクタ部がＮｔｏ１のセ
レクタへと拡張することによって実現される。但し、こ
の場合基本クロックであるＶＣＬＫの１周期をＮ分割し
た時間（１／Ｎ＊ＶＣＬＫ）内に、１０４のスムージン
グ論理回路等、間にＦＦ（フィリップフロップ）を挿入
して分割可能なところまで分解して、そのうちで通過時
間が最大のものが収まる限界値が最大分割Ｎｍａｘを規
定することになる。

【００１４】

【発明の効果】本発明により、既存の１ビーム（１ライ
ンごとに印字する）対応のスムージング論理回路（パタ
ーンマッチングコア）を用いて、Ｎビーム対応（一度に
Ｎラインを同時に印字する）のスムージング回路へと簡
単な回路構成で拡張することが可能となる。また、その
ことによって、２ビーム印字以上の高速印字においてス
ムージング処理を行うことができる。

【図面の簡単な説明】

【図１】本発明の特徴を示す図で、転送部からの２ピク
セルの入力データをラインバッファにリード・モディフ
ァ・ライトを行いながら取り込み、読み出されたデータ
をウインドウ部へ送り、逐次注目画素にスムージング処
理を行うデータフローを図示したものである。

【図２】スムージング論理回路から時分割で渡されるデ
ータをフリップフロップに保持して、最終段でビデオク
ロック（ＶＣＬＫ）に同期して次段の印字部へ転送する
までを図示したものである。

【図３】時分割されたスムージングデータを、各フリッ
プフロップに保持して、ビデオクロック信号ＶＣＬＫに
同期して印字部へ送るまでのタイミングチャートであ
る。

【図４】スムージング部を中心として、前後のブロック
転送部と印字部とのインターフェイス信号を示した図で
ある。

【図５】ウインドウの中心に位置する注目画素にスムー
ジング処理を施す様子を模式図化したものである。

【図６】本実施形態のシステムを示す図である。

フロントページの続き Ｆターム(参考） 2C362 BA56 BA66 BA68 BA71 BA72 CB16 CB20 CB21 CB37 5B057 AA11 CA02 CA06 CA12 CA16 CB02 CB06 CB12 CB16 CC01 CE05 CH07 CH08 5C077 LL05 MP04 PP02 PP68 PQ12 PQ21 PQ23 TT02

Claims (2)

【特許請求の範囲】
1. 【請求項１】 Ｎライン（Ｎ：２以上の自然数）分のピ
   クセルデータを同時に逐次取り込む入力手段、前記取り
   込んだＮ個のピクセルデータを格納するための任意ライ
   ン数のラインバッファを有し、前記ラインバッファに対
   して逐次取り込んだピクセルデータ及び過去に取り込ま
   れたデータの読み取り値をＮライン飛ばしでシフトし
   て、再びラインバッファへ書き込む手段、Ｐ行Ｑ列
   （Ｐ、Ｑは２以上の自然数）で構成されるシフトレジス
   タを有し、前記逐次取り込まれているピクセルデータ及
   びラインバッファからの読み取り値を前記Ｐ行Ｑ列で構
   成されるシフトレジスタに逐次格納する手段、前記Ｐ行
   Ｑ列のシフトレジスタのうち、画像を形成する場合の若
   い順に任意の行数Ｌで、１ライン置きにＮ個のグループ
   を作り、それらのグループを任時間ｔで時分割に選択す
   る手段を有することを特徴とする印刷方法及びその装
   置。
2. 【請求項２】 前記時分割で選択されたＬ行Ｑ列の選択
   された行列の中心のピクセルデータを注目画素として、
   その周囲画素よりパターンマッチング処理を行い、文字
   データ等の輪郭部分をなめらかにするスムージング処理
   を行う手段、最終段での出力データを同期して出力する
   ためのクロック信号ＶＣＬＫのＮ倍の基準クロックＣＬ
   Ｋを生成する手段、前記ＣＬＫ信号をＮ分周してＶＣＬ
   Ｋを生成する手段、前記任意時間ｔを１ＣＬＫ期間に割
   り当て、その期間ごとに時分割に前記グループ分けした
   Ｎ個のＬ行Ｑ列の行列を選択する選択信号を生成する手
   段、前記生成した選択信号を参照して、前記スムージン
   グ処理を施したＮ個のデータをＣＬＫに同期して逐次保
   持する手段、前記ＣＬＫに同期して保持したデータを最
   終段でＶＣＬＫに同期してデータを保持する手段を有す
   ることを特徴とする請求項１に記載の印刷方法及びその
   装置。