JP2003338540A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003338540A5 JP2003338540A5 JP2002144447A JP2002144447A JP2003338540A5 JP 2003338540 A5 JP2003338540 A5 JP 2003338540A5 JP 2002144447 A JP2002144447 A JP 2002144447A JP 2002144447 A JP2002144447 A JP 2002144447A JP 2003338540 A5 JP2003338540 A5 JP 2003338540A5
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- manufacturing
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (13)
- (a)半導体基板上にアルミニウムを主成分とする第1導電性膜を第1温度で形成する工程、
(b)前記第1導電性膜をパターニングして配線を形成する工程、
(c)前記配線上を含む前記半導体基板上に絶縁膜を形成する工程、
(d)前記絶縁膜に前記配線に達する孔を形成する工程、
(e)前記(d)工程後、前記半導体基板を第2温度で加熱し、前記絶縁膜の前記孔の部分を含み脱ガス処理を行う工程、
(f)前記孔の側面および底面に第2導電性膜を第3温度で形成する工程、
を含み、
前記第1温度は前記第2温度以上であり、
前記第2温度は前記第3温度以上であり、
前記第3温度は前記第1温度より低いことを特徴とする半導体集積回路装置の製造方法。 - 請求項1に記載の半導体集積回路装置の製造方法において、
前記第1温度と前記第3温度との温度差は50℃以上であり、
前記第3温度は100℃以上であることを特徴とする半導体集積回路装置の製造方法。 - (a)半導体基板上にアルミニウムを主成分とする第1導電性膜を第1温度で形成する工程、
(b)前記第1導電性膜をパターニングして配線を形成する工程、
(c)前記配線上を含む前記半導体基板上に絶縁膜を形成する工程、
(d)前記絶縁膜に前記配線に達する孔を形成する工程、
(e)前記(d)工程後、前記半導体基板を第2温度で加熱し、前記絶縁膜の前記孔の部分を含み脱ガス処理を行う工程、
(f)前記孔の側面および底面に第2導電性膜を第3温度で形成する工程、
を含み、
前記第1温度は前記第2温度以上であり、
前記第2温度は前記第3温度以上であり、
前記第3温度は100℃以上であり且つ前記第1温度より50℃以上低いことを特徴とする半導体集積回路装置の製造方法。 - 請求項1〜3に記載の半導体集積回路装置の製造方法において、
前記第2導電性膜上に前記孔内部を埋め込む第3導電性膜を形成する工程を含むことを特徴とする半導体集積回路装置の製造方法。 - 請求項1〜4のいずれか1項に記載の半導体集積回路装置の製造方法において、
前記第1温度は300℃〜400℃であることを特徴とする半導体集積回路装置の製造方法。 - 請求項1〜5のいずれか1項に記載の半導体集積回路装置の製造方法において、
前記第2温度は250℃〜350℃であることを特徴とする半導体集積回路装置の製造方法。 - 請求項1〜6のいずれか1項に記載の半導体集積回路装置の製造方法において、
前記第3温度は50℃〜250℃であることを特徴とする半導体集積回路装置の製造方法。 - 請求項1〜7のいずれか1項に記載の半導体集積回路装置の製造方法において、
前記第1導電性膜及び前記第2導電性膜はスパッタリング法で形成されることを特徴とする半導体集積回路装置の製造方法。 - (a)半導体基板上にアルミニウムを主成分とする第1導電性膜を第1温度で形成する工程、
(b)前記第1導電性膜をパターニングして配線を形成する工程、
(c)前記配線上を含む前記半導体基板上に第1絶縁膜を形成する工程、
(d)前記第1絶縁膜上に第2絶縁膜を形成する工程、
(e)前記第1絶縁膜に前記配線に達する孔を形成する工程、
(f)前記第2絶縁膜に前記孔と接続する配線溝を形成する工程、
(g)前記(f)工程後、前記半導体基板を第2温度で加熱し、前記絶縁膜の前記配線溝および前記孔を含み脱ガス処理を行う工程、
(h)前記孔および前記配線溝の側面および底面に第2導電性膜を第3温度で形成する工程、
(i)前記第2導電性膜上に前記孔内部および前記配線溝内部を埋め込む第3導電性膜を形成する工程、
を含み、
前記第1温度は前記第2温度以上であり、
前記第2温度は前記第3温度以上であり、
前記第3温度は前記第1温度より低いことを特徴とする半導体集積回路装置の製造方法。 - 請求項9に記載の半導体集積回路装置の製造方法において、
前記第1温度と前記第3温度との温度差は50℃以上であり、
前記第3温度は100℃以上であることを特徴とする半導体集積回路装置の製造方法。 - 請求項9または10に記載の半導体集積回路装置の製造方法において、
前記第1温度は300℃〜400℃であることを特徴とする半導体集積回路装置の製造方法。 - 請求項9〜11のいずれか1項に記載の半導体集積回路装置の製造方法において、
前記第2温度は250℃〜350℃であることを特徴とする半導体集積回路装置の製造方法。 - 請求項9〜12のいずれか1項に記載の半導体集積回路装置の製造方法において、
前記第3温度は50℃〜250℃であることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002144447A JP4344506B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002144447A JP4344506B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体集積回路装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003338540A JP2003338540A (ja) | 2003-11-28 |
JP2003338540A5 true JP2003338540A5 (ja) | 2005-09-22 |
JP4344506B2 JP4344506B2 (ja) | 2009-10-14 |
Family
ID=29704118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002144447A Expired - Lifetime JP4344506B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4344506B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081020A (ja) * | 2005-09-13 | 2007-03-29 | Denso Corp | 半導体装置の製造方法 |
TW200814156A (en) | 2006-07-21 | 2008-03-16 | Toshiba Kk | Method for manufacturing semiconductor device and semiconductor device |
JP5522979B2 (ja) * | 2009-06-16 | 2014-06-18 | 国立大学法人東北大学 | 成膜方法及び処理システム |
JP7245130B2 (ja) | 2019-07-11 | 2023-03-23 | 西日本旅客鉄道株式会社 | 除雪システム |
-
2002
- 2002-05-20 JP JP2002144447A patent/JP4344506B2/ja not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10319610B2 (en) | Package carrier | |
JP2003133507A5 (ja) | ||
TW200717887A (en) | Thermoelectric device and method for fabricating the same and chip and electronic device | |
TW200625572A (en) | Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same | |
JP2004179232A5 (ja) | ||
TW200723474A (en) | High thermal conducting circuit substrate and manufacturing process thereof | |
JP2010129899A5 (ja) | ||
JP2005051149A5 (ja) | ||
JP2007115922A (ja) | 半導体装置 | |
JP2004047608A5 (ja) | ||
JP2003297918A5 (ja) | ||
WO2006036751A3 (en) | Integrated circuit and method for manufacturing | |
JP2003338540A5 (ja) | ||
TW200611385A (en) | Carried structure of integrated semiconductor element and method for fabricating the same | |
JP2003258107A5 (ja) | ||
JP2011187912A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
TW202036817A (zh) | 散熱基板及其製作方法 | |
JP2004031731A5 (ja) | ||
JP2003347522A5 (ja) | ||
JP2005159326A5 (ja) | ||
JP2007013127A5 (ja) | ||
TWI573231B (zh) | 封裝基板及其製法 | |
JP2002057238A5 (ja) | ||
US9468091B2 (en) | Stress-reduced circuit board and method for forming the same | |
JP2003224228A5 (ja) |