JP2003332612A - フォトダイオード - Google Patents

Abstract

(57)【要約】 【課題】有効な内部量子効率とCR時定数を確保しつつ周
波数応答と飽和出力を改善するための素子構造を有する
フォトダイオードを提供する。 【解決手段】ｐ形の第１の半導体層と、ｎ形の第２の半
導体層と、これらの半導体層に挾まれかつ低いドーピン
グ濃度を持つ第３の半導体層と、上記第１の半導体層に
接して上記第３の半導体層の反対側に配設された上記第
１の半導体層よりもバンドギャップエネルギーが大きい
ｐ形の第４の半導体層とを備え、上記第１の半導体層の
みが光吸収層として機能するようにバンドギャップエネ
ルギーが設定され、上記第３の半導体層が空乏化したキ
ャリア走行層として機能するようにドーピング濃度が設
定されていることを特徴とするフォトダイオードとす
る。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明はＩＩＩ−Ｖ族化合物
半導体、特にＩｎＧａＡｓＰ系材料を用いた長波長帯の
広帯域フォトダイオードの素子構造に関する。 【０００２】 【従来の技術】長波長帯（１.５μｍ帯）の広帯域フォ
トダイオードは、ＩｎＧａＡｓを光吸収層とするｐｉｎ
形ダイオード（ｐｉｎ−ＰＤ）が一般的であり、この光
吸収層は電流を誘起するキャリア走行領域を共用する。
ここでは、発生したキャリアが電界で即座に加速される
べく、ＩｎＧａＡｓ光吸収層は動作状態で空乏化するよ
うに設計され、構造的にはＩｎＧａＡｓ光吸収層をｐ形
およびｎ形のＩｎＰなどで挾んだ、いわゆるダブルヘテ
ロｐｉｎ構造が採用される。これまでの例では、ＩｎＧ
ａＡｓ光吸収層の厚さが０.２μｍ程度の面光入射形素
子、および通常の導波路形の素子において、３ｄＢ帯域
（ｆ_3dB）として１１０ＧＨｚが報告されている。帯域
を制限する主な要因は、キャリアの走行に伴う周波数応
答の低下とＣＲ時定数である（Ｃはダイオードの接合容
量、Ｒは、素子寄生抵抗＋線路特性インピーダンス）。
光吸収層厚の変化に伴って容量も変化するので、キャリ
ア走行時間とＣＲ時定数はトレードオフ関係にある。こ
の関係のため、面光入射形素子においては、一定のダイ
オード接合面積に対して、帯域が最大となる光吸収層厚
が存在する。また、光吸収層厚が減少する際に、キャリ
ア走行時間は改善されるが内部量子効率は低下するの
で、この両者もトレードオフ関係にある。導波路形素子
は導波路に沿って光を導入するため、面光入射形素子に
くらべ、内部量子効率を高くできる利点があり、キャリ
ア走行時間と内部量子効率とのトレードオフは改善でき
るが、キャリア走行時間とＣＲ時定数とのトレードオフ
は基本的に変わらない。結局、キャリアの走行速度を増
大しないかぎり、面光入射形素子の量子効率とＣＲ時定
数を保ちながら（導波路形素子ではＣＲ時定数を保ちな
がら）、周波数応答（３ｄＢ帯域、ｆ_3dB）を大幅に伸
ばすことは困難である。これは、基本的には半導体の物
性に由来する。直接遷移形のＩＩＩ−Ｖ族化合物半導体
は「ホールのドリフト速度が遅い」という性質があり、
そのために実行的なキャリアの走行時間は、ホールのド
リフト速度で支配されてしまう。すなわち、電子のドリ
フト速度が高いにもかかわらず、「ホールがキャリア走
行時間を決定する」ことが、この種のフォトダイオード
の基本的な問題である。一方、可能な出力電流を増大さ
せることも、光通信のレシーバなどにフォトダイオード
を応用する場合には重要である。高出力を得るために
は、キャリア走行領域のキャリア濃度を増大させなけれ
ばならない。しかしながら、ダイオードの応答は、内部
の空間電荷の発生に伴う電界変調の影響のため、高光入
力となると劣化する。すなわち、電子濃度に比べ残留す
るホール濃度が高くなり、その正電荷により走行層の電
界が平坦化し、ホールの引き抜きが悪くなるのである。
ここでも、ホールのドリフト速度が遅いことが制限要因
となっている。 【０００３】 【発明が解決しようとする課題】本発明の課題は、上述
の従来技術における問題点を解消するものであって、有
効な内部量子効率とＣＲ時定数を確保しつつ周波数応答
と飽和出力を改善するための素子構造を有するフォトダ
イオードを提供することにある。 【０００４】 【課題を解決するための手段】上記本発明の課題を達成
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項１に記
載のように、ｐ形の第１の半導体層と、ｎ形の第２の半
導体層と、これらの半導体層に挾まれ、上記第１の半導
体層および第２の半導体層よりも低いドーピング濃度を
持つ第３の半導体層と、上記第１の半導体層に接して上
記第３の半導体層の反対側に配設された上記第１の半導
体層よりもバンドギャップエネルギーが大きいｐ形の第
４の半導体層とを備えた半導体ｐｎ接合構造を有するフ
ォトダイオードであって、上記第１の半導体層の少なく
とも一部が電荷中性条件を保つようにドーピング濃度が
設定され、かつ光吸収層として機能するようにバンドギ
ャップエネルギーが設定され、上記第３の半導体層が空
乏化したキャリア走行層として機能するようにドーピン
グ濃度が設定され、かつ上記第２および第３の半導体層
が光吸収層として機能しないように上記第１の半導体層
よりも大きいバンドギャップエネルギーに設定され、上
記第１の半導体層の価電子帯端のホールに対するエネル
ギーが上記第３の半導体層の価電子帯端のホールに対す
るエネルギーより低く設定されている構造のフォトダイ
オードとするものである。上記のような構成とすること
により、従来型が光吸収層とキャリア走行層は同一の空
乏化した半導体層を用いるのに対して、本発明ではキャ
リアの発生と走行を分離することができるようになるの
で、走行速度の大きなキャリアのみを使用することがで
き、応答速度や出力振幅特性を改善できる効果がある。
すなわち、本発明のフォトダイオードの構成手法によれ
ば、ドリフト速度の遅いホールが電流発生に関与するこ
とを排除し、その結果、従来の電子とホールの両キャリ
アを使用するフォトダイオードに比べ、より高速な動作
が可能となる。特に、本発明のフォトダイオードでは、
吸収層が比較的薄い、いわゆる超高速フォトダイオード
への応用で顕著な応答特性の改善効果がある。また、本
発明ではキャリアの発生と走行を分離できる構造である
ので、直接遷移型のＩＩＩ−Ｖ族化合物半導体のホール
のドリフト速度が遅く、従来型構造における制約、すな
わち、「実行的なキャリアの走行時間はホールのドリフ
ト速度で支配され、電子のドリフト速度が高いにもかか
わらずホールがキャリア走行時間を決定する」という問
題を解消できる。本発明では、走行速度の大きなキャリ
アのみを使用することができるので、応答速度が速く、
出力振幅特性に優れたフォトダイオードが実現できる効
果がある。本発明のフォトダイオードの基本的な構成を
図１（ａ）、（ｂ）に示す。なお、図１（ａ）は、面光
入射形フォトダイオードの断面構造を示す模式図、図１
（ｂ）は、図１（ａ）の素子のバンドダイアグラムであ
る。１１はｐ形光吸収層、１２はｎ形電極層、１３はキ
ャリア走行層、１４はｐ形キャリアブロック層である。
１５はアノード電極、１６はカソード電極、１７は半絶
縁性基板である。光吸収層は、バイアス状態で空乏化し
ないように、一定以上のドーピング濃度とし、ＩｎＰキ
ャリア走行層は空乏化させるべく低いドーピング濃度に
設定する。光吸収層は、ほとんどの領域が中性となるこ
とが好ましいが、一部は空乏化しても構わない。フォト
ダイオードを動作させる際は、−０.５Ｖから−２.５Ｖ
程度に逆バイアスする。ただし、出力電流レベルが小さ
い時は０バイアスでも良い。素子の光応答は、以下に示
す通りに行われる。まず、半絶縁性基板１７側から入射
した光は、ｎ形電極層１２とキャリア走行層１３を通過
し、ｐ形光吸収層１１で吸収される。発生した電子とホ
ールのうち、電子はキャリア走行層１３に拡散し外部回
路に誘導電流を発生する。ホールは直接アノード電極１
５に流れ込むので、走行層中の誘導電流にはほとんど寄
与しない。ここで、本発明のフォトダイオードの従来技
術との相違点について説明する。図５（ａ）は、従来の
ダブルヘテロｐｉｎ−ＰＤの断面構造を示す模式図で、
図５（ｂ）に、そのバンドダイアグラムを示す。図にお
いて、５１はｐ形電極層、５２はｎ形電極層、５３はキ
ャリア走行層、５５はアノード電極、５６はカソード電
極、５７は半絶縁性基板である。この従来型のフォトダ
イオードでは、光吸収層とキャリア走行層は同一の空乏
化した半導体層を用いるので、等しい数の電子とホール
が生成され、それぞれｎ形電極層とｐ形電極層に到達す
る間、共に誘導電流を外部回路に発生させる。ここで、
誘導電流は、電子とホールの２種類の電流成分の和の形
で生じ、それがダイオードの周波数応答を決定する。Ｉ
ｎＧａＡｓ等の化合物半導体では、両キャリアのドリフ
ト速度が４〜８倍程度異なり、ドリフト速度の遅いホー
ルによって走行遅延時間特性がほとんど決まってしま
う。３ｄＢ帯域ｆ_3dBは、τ_hをホールの走行時間、ｖ_h
をホールドリフト速度、Ｗ_Tを空乏層幅とすると、 ｆ_3dB＝３．５／(２πτ_h)＝３．５ｖ_h／(２πＷ_T）……（数１） で近似的に表わすことができる。一方、本発明のｐｉｎ
−ＰＤ〔図１（ａ）〕は、ドリフト速度の遅いキャリア
が素子動作に直接関与しない構造としている。光吸収と
キャリア走行を機能的に分離しているので、全体の光応
答はキャリア注入と誘導電流発生の二段階のプロセスと
なる。キャリアドリフト速度に違いが無い場合には、従
来型のｐｉｎ−ＰＤよりも応答が遅くなる。しかしなが
ら、キャリアドリフト速度に一定以上の違いが有る場合
には、速度の速いキャリア（一般的には電子）を選択的
に使うことにより、逆に応答が早くなる。以下に、本発
明のｐｉｎ−ＰＤの動作を説明する。まず、光吸収層で
生成された電子とホールのうち、電子はキャリア走行層
に拡散する。ホールは光吸収層電荷中性条件を保つよう
に、単に電子の挙動に合わせて電気的に応答する。この
ホールの応答時間は、誘電緩和時間のそれであり極めて
短いものである。走行層へのキャリア注入の応答時間τ
_Absは、光吸収層内の電子の拡散時間で決まるが、これ
は全光吸収層の厚さをＷ_Abs、走行時間をτ_eAbs、電子
の移動度をμ_eとすると、バイポーラトランジスタのベ
ース走行時間の類推から、ベース走行時間として見積も
られるτの１／２すなわち、 τ_A＝τ_eAbs／２＝〔Ｗ_Abs ²／(２ｋＴμ_e／ｑ)〕／２＝〔Ｗ_Abs ²／(２ｋＴ μ_e／ｑ)〕／２ ＝Ｗ_Abs ²／(４ｋＴμ_e／ｑ）∝Ｗ_Abs ²……（数２） で近似できる。ここで、キャリア発生層の応答時間は、
層厚の２乗に比例する。 ｆ_3dB帯域は拡散の伝達関数：
１／（１＋ｊωτ）の特性から、 ｆ_3dB＝４／(２πτ_eAbs）……（数３） となる。上式と（数１）式を比較すると、τ_hとτ_eAbs
が等しい場合には、従来型と本発明の違いは少ないが、
電子の拡散速度がホールドリフト速度よりも大きくなる
構造においては、本発明の場合の方がはるかにｆ_3dBは
大きくなる。走行層の応答時間τ_Tは、コンデンサ内走
行キャリアの伝達関数：｛１−ｅｘｐ（−ｊωτ）｝／
（ｊωτ）の特性から、電子のドリフト速度をｖ_e、電
子の走行時間をτ_eT、走行層幅をＷ_Tとして、 τ_T＝Ｗ_T／２ｖ_e＝１／２τ_eT……（数４） また対応するｆ_3dB帯域は、 ｆ_3dB＝２．４／(２πτ_eT）……（数５） となる。上式と（数１）式を比較すると、ｖ_h＝ｖ_eの場
合には、従来型の方が３.５／２.４倍帯域が広いが、電
子速度がホール速度に対して３.５／２.４倍以上となる
際には、そのｆ_3dBの関係は逆転する。周波数応答と共
に、出力振幅特性もｐｉｎ−ＰＤの重要な特性指標であ
る。出力飽和は、内部の空間電荷の発生に伴う電界変調
により生じるものであり、電子のみをキャリアとして使
うことにより、一定のキャリア濃度に対して、速度が高
い分だけ、より高い電流密度を許容し、したがって、よ
り高い出力振幅を可能とする。結局、従来型と本発明の
ｐｉｎ−ＰＤとの差異は、従来型が「光吸収層とキャリ
ア走行層は同一の空乏化した半導体層を用いる」のに対
して、本発明では「キャリアの発生と走行を分離」する
ことにある。これにより「走行速度の大きなキャリアの
みを使う」ことにより、応答速度や出力振幅特性を改善
するものである。 【０００５】 【発明の実施の形態】〈第１の実施の形態〉図２に、本
実施の形態で例示する面光入射形フォトダイオードのバ
ンドダイアグラムを示す。図において、２１はｐ形のＩ
ｎ_0.53Ｇａ_0.47Ａｓ光吸収層、２２はｎ形のＩｎＰ電極
層、２３はアンドープのＩｎＰキャリア走行層、２４は
ｐ形のＩｎ_0.73Ｇａ_0.27Ａｓ_0.6Ｐ_0.4キャリアブロック
層、２５はアノード電極である。Ｉｎ_0.53Ｇａ_0.47Ａｓ
光吸収層２１は、バイアス状態で空乏化しないように一
定以上のドーピング濃度とし、ＩｎＰキャリア走行層２
３は空乏化させるべく低いドーピング濃度に設定する。
Ｉｎ_0.73Ｇａ_0.27Ａｓ_0.6Ｐ_0.4キャリアブロック層２４
のバンドギャップエネルギーはＩｎ_0.53Ｇａ_0.47Ａｓ光
吸収層２１のそれよりも２００ｍｅＶ大きいので、少数
キャリアとしての電子が電極側に拡散するのをブロック
する。一例として、ドーピング濃度ｐ＝２×１０¹⁸／ｃ
ｍ²のｐ形Ｉｎ_0.53Ｇａ_0.47Ａｓ光吸収層を考える場
合、均一な光吸収の近似における応答時間τ_Aは、電子
移動度μ_e＝４０００ｃｍ²／Ｖｓ、Ｗ_Abs＝０.２μｍと
して、（数２）式からτ _A＝１ｐｓ、また、（数３）式
から帯域はｆ_3dB＝３２０ＧＨｚとなる。また、ＩｎＰ
キャリア走行層中の電子走行速度をｖ_e＝４×１０⁷ｃｍ
／ｓ、Ｗ_T＝０.２μｍとして、（数４）式から応答時間
はτ_T＝０.２５ｐｓ、帯域は（数５）式からｆ_3dB＝７
６４ＧＨｚとなる。全体の帯域は（１／ｆ_3dB ²）_total
＝Σ（１／ｆ_{3d B} ²）の関係から、２９５ＧＨｚと計算さ
れる。従来型のｐｉｎ−ＰＤでは、同一の走行層厚（＝
同一の量子効率）Ｗ_T＝０.２μｍに対して、ＩｎＧａＡ
ｓ中のホール速度をｖ_h＝５×１０⁶ｃｍ／ｓとして、帯
域はｆ_3dB＝１４０ＧＨｚと計算される。本発明の構造
では、これに比べ２倍大きい。 【０００６】〈第２の実施の形態〉図３に、本実施の形
態で例示する面光入射形フォトダイオードのバンドダイ
アグラムを示す。３１はｐ形の傾斜バンドギャップＩｎ
ＧａＡｓＰ光吸収層、３２はｎ形のＩｎＰ電極層、３３
はアンドープのＩｎＰキャリア走行層、３４はｐ形のＩ
ｎ_0.73Ｇａ_0.27Ａｓ_0.6Ｐ_0.4キャリアブロック層、３５
はアノード電極である。ＩｎＧａＡｓＰ光吸収層はバイ
アス状態で空乏化しないように一定以上のドーピング濃
度とし、ＩｎＰキャリア走行層は空乏化させるべく低い
ドーピング濃度に設定する。 【０００７】〈第３の実施の形態〉図４に、本実施の形
態で例示する面光入射形フォトダイオードのバンドダイ
アグラムを示す。４１はｐ形のドーピング濃度を走行層
側に向けて傾斜させたＩｎ _0.53Ｇａ_0.47Ａｓ光吸収層、
４２はｎ形のＩｎＰ電極層、４３はアンドープのＩｎＰ
キャリア走行層、４４はｐ形のＩｎ_0.73Ｇａ_0.27Ａｓ
_0.6Ｐ_0.4キャリアブロック層、４５はアノード電極であ
る。Ｉｎ_0.53Ｇａ_0.47Ａｓ光吸収層はバイアス状態で空
乏化しないように一定以上のドーピング濃度とし、Ｉｎ
Ｐキャリア走行層は空乏化させるべく低いドーピング濃
度に設定する。図３、図４で示したいずれの実施の形態
も、光吸収層に擬電界（中性域で少数キャリアのみに働
く電界）を発生させるための構造である。例えば、図３
の構造において、５ｋＶ／ｃｍの擬電界を誘起させるた
めには、Ｗ_Abs＝０.２μｍの吸収層厚にわたって１００
ｍｅＶのバンドギャップ傾斜が必要であり、具体的には
ＩｎＧａＡｓＰの組成を変えることにより実現できる。
また、図４の構造において５ｋＶ／ｃｍの電界を誘起さ
せるためには、Ｗ_Abs＝０.２μｍの吸収層厚にわたって
１００ｍｅＶのフェルミ準位傾斜が必要であり、具体的
にはＩｎＧａＡｓのドーピング濃度を４７倍変えること
により実現できる。擬電界は、光吸収層内の電子を電界
ドリフトにより加速し応答時間τ_eAbsを低減する効果が
ある。拡散に対してドリフト効果が支配的とする近似で
は、吸収層内の電子速度は一定であり、光吸収層の厚さ
をＷ_Abs、電界強度をＥ、電位変化をΔＶ_G、電子の移動
度をμ_eとすると、走行時間は、 τ_eAbs＝Ｗ_Abs／(μ_eＥ)＝Ｗ_Abs／(μ_eＥΔＶ_G／Ｗ_Abs)∝Ｗ_Abs ²……（数６） となる。ここで、キャリア発生層の応答時間は、層厚の
２乗に比例する。均一な光吸収の近似における伝達関数
は、ここでは導出の詳細は省くが、｛１−ｅｘｐ（−ｊ
ωτ）｝／（ｊωτ）と求められ、応答時間は、 τ_A＝τ_eAbs／２……（数７） さらに、帯域ｆ_3dBは、 ｆ_3dB＝２．４／(２πτ_eAbs）……（数８） となる。一例として、光吸収層厚Ｗ_Abs＝０.２μｍ、内
部電界Ｅ＝５ｋＶ／ｃｍの場合、電子移動度μ_e＝４０
００ｃｍ²／Ｖｓとして応答時間を計算すると、τ_A＝τ
_eAbs／２＝０．５ｐｓとなる。帯域はｆ_3dB＝２．４／
（２πτ_eAbs）＝３８２ＧＨｚと計算される。図２の第
１の実施の形態の場合（キャリア拡散ケース）に比べて
応答時間が改善されることがわかる。内部電界効果が拡
散効果と同程度（例えば、Ｅ＝５ｋＶ／ｃｍ）の場合
は、両効果が相乗的に働くので、現実には、このｆ_3dB
帯域値よりも大きくなるものと予測される。吸収層厚を
薄くすると効果はいっそう顕著となる。Ｗ_Abs＝０.１４
μｍに対して、τ_A＝０.２５ｐｓ、ｆ_3dB＝２．４／(２
πτ_eAbs）＝７６４ＧＨｚとなり、大幅な改善が見込め
る。この場合走行層の応答が第１の実施の形態と同様で
あるとすると、全体の帯域はｆ_3dB＝５４０ＧＨｚとな
る。 【０００８】 【発明の効果】以上詳細に説明したように、本発明のフ
ォトダイオードの構成手法によれば、ドリフト速度の遅
いホールが電流発生に関与することを排除し、その結
果、従来の「電子とホールの両キャリアを使用する」フ
ォトダイオードに比べ、より高速な動作が可能となる。
特に、本発明のフォトダイオードでは、吸収層が比較的
薄い、いわゆる超高速フォトダイオードへの応用で顕著
な応答特性の改善効果がある。一定のバンドギャップを
持つ典型的な吸収層（厚さ０.２μｍ）の例では、従来
型の帯域限界１４０ＧＨｚに対して、本発明で２９５Ｇ
Ｈｚが見込まれる。また、擬電界を光吸収層に内蔵する
構造（厚さ０.１４μｍ）では、帯域限界５４０ＧＨｚ
に達する。さらに、キャリアの空間電荷による走行層の
電界変調が、電子速度／ホール速度に逆比例して抑制で
きるので、より高い電流密度を許容し、より高い飽和出
力を与えるものである。結局、本発明のフォトダイオー
ドが持つ基本的利点は高速動作にあり、１００Ｇｂ／ｓ
およびそれ以上の光信号の検出に有効に活用できるもの
である。高飽和出力の利点は、光通信のレシーバにおけ
るビット誤り率の改善に寄与できる。なお、本発明の実
施の形態において、主にＩｎＧａＡｓＰ系材料を用いた
面光入射形のフォトダイオードについて述べたが、同様
の構成手法は導波路型のフォトダイオードにおいても、
また、他のＩＩＩ−Ｖ族化合物半導体材料を用いたフォ
トダイオードにおいても適用することができる。

【図面の簡単な説明】 【図１】本発明のフォトダイオードの基本構成およびバ
ンドダイアグラムを示す図。 【図２】本発明の第１の実施の形態で例示したフォトダ
イオードのバンドダイアグラムを示す図。 【図３】本発明の第２の実施の形態で例示したフォトダ
イオードのバンドダイアグラムを示す図。 【図４】本発明の第３の実施の形態で例示したフォトダ
イオードのバンドダイアグラムを示す図。 【図５】従来型のフォトダイオードの構成およびバンド
ダイアグラムを示す図。 【符号の説明】 １１…ｐ形光吸収層 １２…ｎ形電極層 １３…キャリア走行層 １４…ｐ形キャリアブロック層 １５…アノード電極 １６…カソード電極 １７…半絶縁性基板 ２１…ｐ形のＩｎ_0.53Ｇａ_0.47Ａｓ光吸収層 ２２…ｎ形のＩｎＰ電極層 ２３…アンドープのＩｎＰキャリア走行層 ２４…ｐ形のＩｎ_0.73Ｇａ_0.27Ａｓ_0.6Ｐ_0.4キャリアブ
ロック層 ２５…アノード電極 ３１…ｐ形の傾斜バンドギャップＩｎＧａＡｓＰ光吸収
層 ３２…ｎ形のＩｎＰ電極層 ３３…アンドープのＩｎＰキャリア走行層 ３４…ｐ形のＩｎ_0.73Ｇａ_0.27Ａｓ_0.6Ｐ_0.4キャリアブ
ロック層 ３５…アノード電極 ４１…ｐ形のドーピング濃度を走行層側に向けて傾斜さ
せたＩｎ_0.53Ｇａ_0.47Ａｓ光吸収層 ４２…ｎ形のＩｎＰ電極層 ４３…アンドープのＩｎＰキャリア走行層 ４４…ｐ形のＩｎ_0.73Ｇａ_0.27Ａｓ_0.6Ｐ_0.4キャリアブ
ロック層 ４５…アノード電極 ５１…ｐ形電極層 ５２…ｎ形電極層 ５３…キャリア走行層 ５５…アノード電極 ５６…カソード電極 ５７…半絶縁性基板

───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 直文 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 (72)発明者 永田 公一 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 Ｆターム(参考） 5F049 MA04 MB07 NA03 WA01

Claims (1)

1. 【特許請求の範囲】 【請求項１】ｐ形の第１の半導体層と、ｎ形の第２の半
   導体層と、これらの半導体層に挾まれ、上記第１の半導
   体層および第２の半導体層よりも低いドーピング濃度を
   持つ第３の半導体層と、上記第１の半導体層に接して上
   記第３の半導体層の反対側に配設された上記第１の半導
   体層よりもバンドギャップエネルギーが大きいｐ形の第
   ４の半導体層とを備えた半導体ｐｎ接合構造を有するフ
   ォトダイオードであって、 上記第１の半導体層の少なくとも一部が電荷中性条件を
   保つようにドーピング濃度が設定され、かつ光吸収層と
   して機能するようにバンドギャップエネルギーが設定さ
   れ、上記第３の半導体層が空乏化したキャリア走行層と
   して機能するようにドーピング濃度が設定され、かつ上
   記第２および第３の半導体層が光吸収層として機能しな
   いように上記第１の半導体層よりも大きいバンドギャッ
   プエネルギーに設定され、 上記第１の半導体層の価電子帯端のホールに対するエネ
   ルギーが上記第３の半導体層の価電子帯端のホールに対
   するエネルギーより低く設定されていることを特徴とす
   るフォトダイオード。