JP2003332382A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003332382A
JP2003332382A JP2003056128A JP2003056128A JP2003332382A JP 2003332382 A JP2003332382 A JP 2003332382A JP 2003056128 A JP2003056128 A JP 2003056128A JP 2003056128 A JP2003056128 A JP 2003056128A JP 2003332382 A JP2003332382 A JP 2003332382A
Authority
JP
Japan
Prior art keywords
chip
wiring board
tool
manufacturing
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003056128A
Other languages
English (en)
Other versions
JP3688686B2 (ja
Inventor
Kazuhiro Iizuka
和宏 飯塚
Shinya Taku
真也 田久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003056128A priority Critical patent/JP3688686B2/ja
Publication of JP2003332382A publication Critical patent/JP2003332382A/ja
Application granted granted Critical
Publication of JP3688686B2 publication Critical patent/JP3688686B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体素子へのダメージを低減しつつ接続性を
向上できる半導体装置の製造方法を提供することを目的
としている。 【解決手段】半導体素子１２と配線基板１６の少なくと
も一方にバンプ１４を形成し、上記半導体素子１２と上
記配線基板１６の一方の表面に封止材１８を被覆し、上
記配線基板に超音波を印加してバンプ１４による接合を
促進しつつ、上記配線基板１６を上記封止材１８を介在
して上記半導体素子１２にフリップチップ接続する工程
を具備することを特徴としている。フリップチップ実装
時に、半導体素子に比べて柔軟性のある配線基板に超音
波を印加するので、フリップチップ接続時のダメージを
低減しつつ接続性を向上でき、薄い半導体素子であって
も傷や割れ等の不良を抑制できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にフリップチップ実装を行うための超音
波フリップチップ接合技術に関するものである。
【０００２】
【従来の技術】超音波フリップチップ接合技術では、配
線基板はステージと呼ばれる加熱可能な固定冶具へ吸着
され、半導体素子（チップ）はツールと呼ばれる加圧及
び超音波印加機構、もしくは加熱を併用できる機構を有
する装置に吸着されて実装が行われる。この際、半導体
素子の電極上に形成されたスタッドバンプ（突起バン
プ）と、配線基板の配線電極上に施されたメッキバンプ
あるいはスタッドバンプとを接合するために、半導体素
子の素子形成面と配線基板の配線電極の形成面とを対向
させ、上記ツールから半導体素子に超音波を印加しなが
ら荷重を加えている（特許文献１参照）。更に、上記超
音波の印加と荷重に加えて、ツールまたはステージを加
熱することにより、半導体素子と配線基板の一方あるい
は両方を加熱した状態で接合する場合もある。
【０００３】ところが、上記のような従来の半導体装置
の製造方法では、ツールとステージの平行度調整が十分
でない場合、あるいはツールの加圧方向に対するツール
とステージの両方の接合面の垂直度が十分でない場合に
は、半導体素子の電極上に形成されたバンプが配線基板
上の配線電極に均等に接触しない。このため、最初に配
線電極に接触したバンプに応力が集中して配線電極から
の剥離や位置ずれが生じ、このずれた位置で半導体素子
の電極上にバンプが再接合するという問題点がある。こ
のような接合状態は信頼性が低く、最悪の場合にはバン
プが半導体素子の電極上から脱落する危険性がある。
【０００４】このため、超音波フリップチップ接合技術
では、接続性や信頼性を向上させるためには、ツールと
ステージの平行度や垂直度の調整が重要である。しかし
ながら、これらの調整には数μｍの精度が要求されるた
め、非常に困難であり、現状のいかなる装置を用いても
調整に２時間程度を必要とする。
【０００５】ところで、近年は、半導体素子を例えばカ
ード状の薄いパッケージに内蔵するために、半導体素子
の薄厚化が強く望まれている。この要求に応えるため
に、半導体ウェーハの裏面を研削及びエッチングして１
００μｍ以下にまで薄くしている。しかし、半導体素子
を１００μｍ以下にまで薄くすると、フリップチップ接
続時に超音波振動によって半導体素子にダメージを与え
てしまい、傷や割れ等の不良が発生するという問題があ
る。
【０００６】しかも、半導体素子を吸着するために、現
在はツールに吸着穴を設けて真空引きしているが、半導
体素子と配線基板間に封止用の樹脂層を介在させ、封止
工程も含めた一括フリップチップ接続を行う場合には、
半導体素子が薄い故に上記吸着穴に集中した樹脂の応力
で半導体素子が変形し、やはりダメージを与える恐れが
ある。このため、半導体素子と配線基板間には接合のた
めの十分な荷重がかけられない。
【０００７】このような問題に対する解決策として、位
置合わせを低圧で行って仮固定した後、吸着穴のない平
坦なツールを用いて接続のための加圧を行う方法や、半
導体素子の吸着をポーラス吸着で行う方法が提案されて
いる。しかし、前者は製造工程が増加し、後者は超音波
振動によってツールの耐久性が低下するため、いずれも
恒久的な対策とはならない。
【０００８】
【特許文献１】特開平８−４５９９４号公報
【０００９】
【発明が解決しようとする課題】上記のように従来の半
導体装置の製造方法は、接続性の向上が難しく、薄い半
導体素子ではフリップチップ接続時に半導体素子にダメ
ージを与えてしまうという問題があった。
【００１０】本発明は上記のような事情に鑑みてなされ
たもので、その目的とするところは、半導体素子へのダ
メージを低減しつつ接続性を向上できる半導体装置の製
造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の一態様に係る半
導体装置の製造方法は、半導体素子と配線基板の少なく
とも一方にバンプを形成し、前記半導体素子と前記配線
基板の一方の表面に封止材を被覆し、前記配線基板に超
音波を印加してバンプによる接合を促進しつつ、前記配
線基板を前記封止材を介在して前記半導体素子にフリッ
プチップ接続する工程を具備することを特徴としてい
る。
【００１２】上記のような製造方法によれば、半導体素
子に比べて柔軟性のある配線基板に超音波を印加するの
で、半導体素子の傷や割れ等の不良を抑制してフリップ
チップ接続時のダメージを低減でき、且つ十分な加重と
超音波接合に好適な電力と周波数（振幅）の超音波を印
加できるので接続性を向上できる。
【００１３】また、本発明の一態様に係る半導体装置の
製造方法は、半導体素子と配線基板の少なくとも一方に
バンプを形成し、前記半導体素子と前記配線基板の一方
の表面に封止材を被覆し、前記配線基板に第１の超音波
を印加し、且つ前記半導体素子に前記第１の超音波より
も低い電力の第２の超音波を印加してバンプによる接合
を促進しつつ、前記配線基板を前記封止材を介在して前
記半導体素子にフリップチップ接続する工程を具備する
ことを特徴としている。
【００１４】上記のような製造方法によれば、半導体素
子に比べて柔軟性のある配線基板に超音波を印加し、且
つ半導体素子にはダメージを与えない程度の低い電力の
超音波を印加してフリップチップ接続するので、半導体
素子の傷や割れ等の不良を抑制してフリップチップ接続
時のダメージを低減できる。しかも、配線基板に与える
超音波と半導体素子に与える超音波の方向や位相を変え
ることにより、摩擦速度を増加させてより接続性の向上
を図れる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１及び図２はそれぞれ、
本発明の各実施の形態に係る半導体装置の製造方法の概
要について説明するためのもので、図１はフリップチッ
プ実装前の状態、図２はフリップチップ実装時の状態を
示している。
【００１６】図１に示す如く、吸着面が多孔質材で形成
されたステージ（多孔質ステージ）１１上には、半導体
素子（チップ）１２における素子形成面の裏面が吸着
（ポーラス吸着）して固定されている。上記半導体素子
１２の素子形成面には電極１３が形成されており、この
電極１３上にスタッドバンプ１４が形成されている。
【００１７】一方、ツール１５には、配線基板１６にお
ける配線電極１７の形成面の裏面が吸着されている。こ
のツール１５には、加圧及び超音波印加機構が設けられ
ている。上記配線基板１６の配線電極１７は、上記スタ
ッドバンプ１４に対向して配置されている。この配線基
板１６の配線電極１７側（もしくは上記半導体素子１２
の素子形成面側）には、封止材１８として働く樹脂層が
被覆されている。
【００１８】そして、ツール１５と多孔質ステージ１１
を位置合わせし（換言すればスタッドバンプ１４と配線
電極１７とを位置合わせし）、図２に示したようにツー
ル１５を下降させて配線基板１６をフェイスダウンす
る。この状態で、加圧及び超音波印加機構を用いて加圧
しながら超音波を印加し、配線電極１７とスタッドバン
プ１４との接合を促進させながら電気的に接続するとと
もに、上記樹脂層を硬化させて封止工程までを含めた一
括接続を行なう。
【００１９】なお、上記多孔質ステージ１１には、必要
に応じて加熱機構、超音波印加機構もしくはこれらの両
方を設けても良い。また、上記ツール１５には、加圧及
び超音波印加機構に加えて加熱を併用するための加熱機
構を更に設けても良い。そして、上記多孔質ステージ１
１とツール１５の一方または両方を加熱、あるいはツー
ル１５だけでなく多孔質ステージ１１にも超音波（但
し、ツール１５に印加する超音波よりも低い電力で且つ
半導体素子１１に傷や割れなどのダメージを与えない程
度）を印加する。これによって、配線基板１６と半導体
素子１１の両方に超音波振動を与えながら、フリップチ
ップ接続が行える。更に、ここでは半導体素子１２の電
極１３上にスタッドバンプ１４を形成しているが、配線
基板１６の配線電極１７上に形成しても良く、必要に応
じて両方に形成しても良い。
【００２０】図３は、フリップチップ接続時に配線基板
１６に与える超音波の振幅［μｍ］とチップ割れ率
［％］との関係を示している。ＦＣＢ（６０）は厚さが
６０μｍの半導体素子に超音波を印加し、この半導体素
子をフェイスダウンして配線基板に実装する従来の方法
で接合した場合、ＦＣＢ（２００）は厚さが２００μｍ
の半導体素子に超音波を印加し、この半導体素子をフェ
イスダウンして配線基板に実装する従来の方法で接合し
た場合、ＦＳＢ（６０）は配線基板に超音波を印加し、
この配線基板をフェイスダウンして厚さが６０μｍの半
導体素子に実装する本実施の形態の方法で接合した場
合、及びＦＳＢ（２００）は配線基板に超音波を印加
し、この配線基板をフェイスダウンして厚さが２００μ
ｍの半導体素子に実装する本実施の形態の方法で接合し
た場合のチップ割れ率をそれぞれ示している。
【００２１】図３から明らかなように、半導体素子に超
音波を印加してフェイスダウンで実装すると、比較的厚
い２００μｍの半導体素子でも割れ率が高くなる。特
に、十分な接合強度が得られるとされている、超音波の
振幅が４μｍ以上の領域では、厚さが２００μｍの半導
体素子で５０％近く、厚さが６０μｍの半導体素子では
７０％もの割れが発生している。また、半導体素子が割
れなくても、傷などのダメージが入ると、この傷を起点
にして後の工程や使用時に割れが発生する。
【００２２】これに対し、本実施の形態の方法では、十
分な接合強度が得られるとされている、超音波の振幅が
４μｍの領域において、厚さが２００μｍ、６０μｍの
いずれの半導体素子でもほとんど割れは発生せず、４μ
ｍ以上の領域、例えば超音波の振幅が６μｍの場合に、
６０μｍの薄い半導体素子で１０％程度の割れが発生す
るに過ぎない。
【００２３】本発明者等の実験によると、接合に好適な
超音波の条件は、周波数が４０ＫＨｚ、電力（パワー）
が２４８０Ｗ以上であった。
【００２４】図４は、半導体素子に超音波を与えてフェ
イスダウンして配線基板に実装する従来の方法を用いた
場合の半導体素子へのダメージについて説明するための
もので、（ａ）図は半導体素子の裏面の顕微鏡写真、
（ｂ）図は半導体素子の表面の顕微鏡写真である。ま
た、図５は、配線基板に超音波を与えてフェイスダウン
して半導体素子に実装する本実施の形態の方法を用いた
場合の半導体素子へのダメージについて説明するための
もので、（ａ）図は半導体素子の裏面の顕微鏡写真、
（ｂ）図は半導体素子の表面の顕微鏡写真である。
【００２５】図４（ａ），（ｂ）に示すように、半導体
素子に超音波を与えてフェイスダウンして実装すると、
半導体素子の裏面にダメージが入り、矢印で示す位置に
割れが発生している。これに対し、配線基板に超音波を
与えてフェイスダウンすると、図５（ａ），（ｂ）に示
すように割れは発生せず、傷などのダメージも少ない。
【００２６】次に、上記図１及び図２を用いて説明した
半導体装置の製造方法の具体例とその種々の変形例につ
いて、第１乃至第６０の実施の形態により説明する。
【００２７】［第１の実施の形態］図６は、本発明の第
１の実施の形態に係る半導体装置の製造方法について説
明するためのもので、超音波フリップチップ接合技術に
関係する製造工程を抽出して示すフローチャートであ
る。まず、半導体基板（ウェーハ）に、周知のプロセス
により種々の素子を形成した後、ウェーハのダイシング
ラインまたはチップ分割ラインに沿って、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いてダイシングを行って個片化
し、半導体素子（チップ）１２を形成する。
【００２８】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。その後、上
記チップ１２の素子形成面（チップ表面）を、例えば液
状樹脂をスピンコートすることにより封止材１８で被覆
する（ＳＴＥＰ２）。この封止材１８は、シート状の樹
脂を貼り付けることによって形成することもできる。そ
して、このチップ１２の裏面を多孔質ステージ１１上に
吸着して固定する（ＳＴＥＰ３）。
【００２９】引き続き、上記チップ１２を実装するため
の配線基板１６をピックアップし（ＳＴＥＰ４）、この
配線基板１６における配線電極１７の形成面の裏面をツ
ール１５に吸着する（ＳＴＥＰ５）。
【００３０】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ６）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【００３１】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【００３２】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【００３３】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【００３４】［第２の実施の形態］図７は、本発明の第
２の実施の形態に係る半導体装置の製造方法について説
明するためのもので、超音波フリップチップ接合技術に
関係する製造工程を抽出して示すフローチャートであ
る。まず、半導体基板（ウェーハ）に、周知のプロセス
により種々の素子を形成した後、ウェーハのダイシング
ラインまたはチップ分割ラインに沿って、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いてダイシングを行って個片化
し、半導体素子（チップ）１２を形成する。
【００３５】次に、上記チップ１２の素子形成面（チッ
プ表面）を、例えば液状樹脂をスピンコートすることに
より封止材１８で被覆する（ＳＴＥＰ１）。この封止材
１８は、シート状の樹脂を貼り付けることによって形成
することもできる。その後、チップ１２を、多孔質ステ
ージ１１上に吸着して固定する（ＳＴＥＰ２）。次に、
上記配線基板１６の配線電極１７上にスタッドバンプを
形成する（ＳＴＥＰ３）。
【００３６】引き続き、上記チップ１２を実装するため
の配線基板１６をピックアップし（ＳＴＥＰ４）、この
配線基板１６における配線電極１７の形成面の裏面をツ
ール１５に吸着する（ＳＴＥＰ５）。
【００３７】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ６）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【００３８】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【００３９】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【００４０】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【００４１】［第３の実施の形態］図８は、本発明の第
３の実施の形態に係る半導体装置の製造方法について説
明するためのもので、超音波フリップチップ接合技術に
関係する製造工程を抽出して示すフローチャートであ
る。まず、半導体基板（ウェーハ）に、周知のプロセス
により種々の素子を形成した後、ウェーハのダイシング
ラインまたはチップ分割ラインに沿って、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いてダイシングを行って個片化
し、半導体素子（チップ）１２を形成する。
【００４２】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。その後、上
記チップ１２の素子形成面（チップ表面）を、例えば液
状樹脂をスピンコートすることにより封止材１８で被覆
する（ＳＴＥＰ２）。この封止材１８は、シート状の樹
脂を貼り付けることによって形成することもできる。そ
して、上記チップ１２の裏面を多孔質ステージ１１上に
吸着して固定する（ＳＴＥＰ３）。
【００４３】次に、上記配線基板１６における配線電極
１７上にスタッドバンプを形成する（ＳＴＥＰ４）。
【００４４】引き続き、上記チップ１２を実装するため
の配線基板１６をピックアップし（ＳＴＥＰ５）、この
配線基板１６における配線電極１７の形成面の裏面をツ
ール１５に吸着する（ＳＴＥＰ６）。
【００４５】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【００４６】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【００４７】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【００４８】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【００４９】［第４の実施の形態］図９は、本発明の第
４の実施の形態に係る半導体装置の製造方法について説
明するためのもので、超音波フリップチップ接合技術に
関係する製造工程を抽出して示すフローチャートであ
る。まず、半導体基板（ウェーハ）に、周知のプロセス
により種々の素子を形成した後、ウェーハのダイシング
ラインまたはチップ分割ラインに沿って、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いてダイシングを行って個片化
し、半導体素子（チップ）１２を形成する。
【００５０】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。その後、上
記チップ１２の素子形成面（チップ表面）を、例えば液
状樹脂をスピンコートすることにより封止材１８で被覆
する（ＳＴＥＰ２）。この封止材１８は、シート状の樹
脂を貼り付けることによって形成することもできる。そ
して、上記チップ１２の裏面を多孔質ステージ１１上に
吸着して固定する（ＳＴＥＰ３）。
【００５１】次に、上記チップ１２を実装するための配
線基板１６をピックアップする（ＳＴＥＰ４）。
【００５２】引き続き、ツール１５を加熱し（ＳＴＥＰ
５）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ６）。
【００５３】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【００５４】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【００５５】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【００５６】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、反りを矯正でき
る。吸着穴を用いた固定の場合には、チップ１２のコー
ナー部の矯正が不十分となるが、多孔質材の採用により
完全な反りの矯正が可能となる。
【００５７】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【００５８】［第５の実施の形態］図１０は、本発明の
第５の実施の形態に係る半導体装置の製造方法について
説明するためのもので、超音波フリップチップ接合技術
に関係する製造工程を抽出して示すフローチャートであ
る。まず、半導体基板（ウェーハ）に、周知のプロセス
により種々の素子を形成した後、ウェーハのダイシング
ラインまたはチップ分割ラインに沿って、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いてダイシングを行って個片化
し、半導体素子（チップ）１２を形成する。
【００５９】次に、上記チップ１２の素子形成面（チッ
プ表面）を、例えば液状樹脂をスピンコートすることに
より封止材１８で被覆する（ＳＴＥＰ１）。この封止材
１８は、シート状の樹脂を貼り付けることによって形成
することもできる。その後、チップ１２の素子形成面の
裏面を、多孔質ステージ１１上に吸着して固定する（Ｓ
ＴＥＰ２）。
【００６０】次に、上記配線基板１６の配線電極１７上
にスタッドバンプを形成し（ＳＴＥＰ３）、この配線基
板１６をピックアップする（ＳＴＥＰ４）。
【００６１】引き続き、ツール１５を加熱し（ＳＴＥＰ
５）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ６）。
【００６２】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【００６３】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【００６４】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【００６５】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【００６６】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【００６７】［第６の実施の形態］図１１は、本発明の
第６の実施の形態に係る半導体装置の製造方法について
説明するためのもので、超音波フリップチップ接合技術
に関係する製造工程を抽出して示すフローチャートであ
る。まず、半導体基板（ウェーハ）に、周知のプロセス
により種々の素子を形成した後、ウェーハのダイシング
ラインまたはチップ分割ラインに沿って、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いてダイシングを行って個片化
し、半導体素子（チップ）１２を形成する。
【００６８】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。その後、上
記チップ１２の素子形成面（チップ表面）を、例えば液
状樹脂をスピンコートすることにより封止材１８で被覆
する（ＳＴＥＰ２）。この封止材１８は、シート状の樹
脂を貼り付けることによって形成することもできる。そ
して、上記チップ１２の裏面を多孔質ステージ１１上に
吸着して固定する（ＳＴＥＰ３）。
【００６９】その後、上記配線基板１６の配線電極１７
上にスタッドバンプを形成する（ＳＴＥＰ４）。
【００７０】次に、上記スタッドバンプを形成した配線
基板１６をピックアップする（ＳＴＥＰ５）。
【００７１】引き続き、ツール１５を加熱し（ＳＴＥＰ
６）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ７）。
【００７２】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ８）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【００７３】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【００７４】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【００７５】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【００７６】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【００７７】［第７の実施の形態］図１２は、本発明の
第７の実施の形態に係る半導体装置の製造方法について
説明するためのもので、超音波フリップチップ接合技術
に関係する製造工程を抽出して示すフローチャートであ
る。まず、半導体基板（ウェーハ）に、周知のプロセス
により種々の素子を形成した後、ウェーハのダイシング
ラインまたはチップ分割ラインに沿って、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いてダイシングを行って個片化
し、半導体素子（チップ）１２を形成する。
【００７８】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。その後、上
記チップ１２の素子形成面（チップ表面）を、例えば液
状樹脂をスピンコートすることにより封止材１８で被覆
する（ＳＴＥＰ２）。この封止材１８は、シート状の樹
脂を貼り付けることによって形成することもできる。上
記スタッドバンプ１４と封止材１８を形成したチップ１
２の裏面を、多孔質ステージ１１上に吸着して固定し
（ＳＴＥＰ３）、この状態で上記多孔質ステージ１１を
加熱する（ＳＴＥＰ４）。
【００７９】次に、上記チップ１２を実装するための配
線基板１６をピックアップし（ＳＴＥＰ５）、上記配線
基板１６における配線電極１７の形成面の裏面をツール
１５に吸着する（ＳＴＥＰ６）。
【００８０】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【００８１】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【００８２】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【００８３】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【００８４】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【００８５】［第８の実施の形態］図１３は、本発明の
第８の実施の形態に係る半導体装置の製造方法について
説明するためのもので、超音波フリップチップ接合技術
に関係する製造工程を抽出して示すフローチャートであ
る。まず、半導体基板（ウェーハ）に、周知のプロセス
により種々の素子を形成した後、ウェーハのダイシング
ラインまたはチップ分割ラインに沿って、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いてダイシングを行って個片化
し、半導体素子（チップ）１２を形成する。
【００８６】次に、上記チップ１２の素子形成面（チッ
プ表面）を、例えば液状樹脂をスピンコートすることに
より封止材１８で被覆する（ＳＴＥＰ１）。この封止材
１８は、シート状の樹脂を貼り付けることによって形成
することもできる。その後、チップ１２を多孔質ステー
ジ１１上に吸着して固定し（ＳＴＥＰ２）、この状態で
上記多孔質ステージ１１を加熱する（ＳＴＥＰ３）。
【００８７】引き続き、配線基板１６の配線電極１７上
にスタッドバンプを形成する（ＳＴＥＰ４）。
【００８８】次に、上記スタッドバンプを形成した配線
基板１６をピックアップし（ＳＴＥＰ５）、上記配線基
板１６における配線電極１７の形成面の裏面をツール１
５に吸着する（ＳＴＥＰ６）。
【００８９】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【００９０】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【００９１】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【００９２】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【００９３】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【００９４】［第９の実施の形態］図１４は、本発明の
第９の実施の形態に係る半導体装置の製造方法について
説明するためのもので、超音波フリップチップ接合技術
に関係する製造工程を抽出して示すフローチャートであ
る。まず、半導体基板（ウェーハ）に、周知のプロセス
により種々の素子を形成した後、ウェーハのダイシング
ラインまたはチップ分割ラインに沿って、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いてダイシングを行って個片化
し、半導体素子（チップ）１２を形成する。
【００９５】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。その後、上
記チップ１２の素子形成面（チップ表面）を、例えば液
状樹脂をスピンコートすることにより封止材１８で被覆
する（ＳＴＥＰ２）。この封止材１８は、シート状の樹
脂を貼り付けることによって形成することもできる。そ
して、上記チップ１２の裏面を多孔質ステージ１１上に
吸着して固定し（ＳＴＥＰ３）、この状態で上記多孔質
ステージ１１を加熱する（ＳＴＥＰ４）。
【００９６】引き続き、配線基板１６の配線電極１７上
にスタッドバンプを形成する（ＳＴＥＰ５）。
【００９７】次に、上記スタッドバンプを形成した配線
基板１６をピックアップし（ＳＴＥＰ６）、この配線基
板１６における配線電極１７の形成面の裏面をツール１
５に吸着する（ＳＴＥＰ７）。
【００９８】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ８）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【００９９】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０１００】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０１０１】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０１０２】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０１０３】［第１０の実施の形態］図１５は、本発明
の第１０の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０１０４】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。その後、上
記チップ１２の素子形成面（チップ表面）を、例えば液
状樹脂をスピンコートすることにより封止材１８で被覆
する（ＳＴＥＰ２）。この封止材１８は、シート状の樹
脂を貼り付けることによって形成することもできる。そ
して、上記チップ１２の裏面を、多孔質ステージ１１上
に吸着して固定し（ＳＴＥＰ３）、この状態で上記多孔
質ステージ１１を加熱する（ＳＴＥＰ４）。
【０１０５】次に、上記チップ１２を実装するための配
線基板１６をピックアップする（ＳＴＥＰ５）。
【０１０６】引き続き、ツール１５を加熱し（ＳＴＥＰ
６）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ７）。
【０１０７】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ８）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０１０８】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０１０９】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０１１０】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０１１１】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０１１２】［第１１の実施の形態］図１６は、本発明
の第１１の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０１１３】次に、上記チップ１２の素子形成面（チッ
プ表面）を、例えば液状樹脂をスピンコートすることに
より封止材１８で被覆する（ＳＴＥＰ１）。この封止材
１８は、シート状の樹脂を貼り付けることによって形成
することもできる。その後、チップ１２を多孔質ステー
ジ１１上に吸着して固定し（ＳＴＥＰ２）、この状態で
上記多孔質ステージ１１を加熱する（ＳＴＥＰ３）。
【０１１４】引き続き、配線基板１６の配線電極１７上
にスタッドバンプを形成する（ＳＴＥＰ４）。
【０１１５】次に、上記スタッドバンプを形成した配線
基板１６をピックアップする（ＳＴＥＰ５）。
【０１１６】その後、ツール１５を加熱し（ＳＴＥＰ
６）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ７）。
【０１１７】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ８）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０１１８】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０１１９】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０１２０】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０１２１】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０１２２】［第１２の実施の形態］図１７は、本発明
の第１２の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０１２３】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。その後、上
記チップ１２の素子形成面（チップ表面）を、例えば液
状樹脂をスピンコートすることにより封止材１８で被覆
する（ＳＴＥＰ２）。この封止材１８は、シート状の樹
脂を貼り付けることによって形成することもできる。そ
して、上記チップ１２の裏面を、多孔質ステージ１１上
に吸着して固定し（ＳＴＥＰ３）、この状態で上記多孔
質ステージ１１を加熱する（ＳＴＥＰ４）。
【０１２４】次に、上記チップ１２を実装するための配
線基板１６の配線電極１７にスタッドバンプを形成し
（ＳＴＥＰ５）、この配線基板１６をピックアップする
（ＳＴＥＰ６）。
【０１２５】引き続き、ツール１５を加熱し（ＳＴＥＰ
７）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ８）。
【０１２６】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ９）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０１２７】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０１２８】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０１２９】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０１３０】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０１３１】［第１３の実施の形態］図１８は、本発明
の第１３の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０１３２】次に、上記チップ１２の素子形成面（チッ
プ表面）に、スタッドバンプ１４を形成する（ＳＴＥＰ
１）。そして、このチップ１２の裏面を多孔質ステージ
１１上に吸着して固定する（ＳＴＥＰ２）。
【０１３３】その後、配線基板１６の配線電極１７側の
表面を封止材１８で被覆する（ＳＴＥＰ３）。
【０１３４】次に、上記封止材１８で被覆した配線基板
１６をピックアップする（ＳＴＥＰ４）。
【０１３５】引き続き、上記配線基板１６における配線
電極１７の形成面の裏面をツール１５に吸着する（ＳＴ
ＥＰ５）。
【０１３６】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ６）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０１３７】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０１３８】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０１３９】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０１４０】［第１４の実施の形態］図１９は、本発明
の第１４の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０１４１】次に、上記チップ１２の素子形成面の裏面
を多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
１）。そして、上記チップ１２の電極１３上に、スタッ
ドバンプ１４を形成する（ＳＴＥＰ２）。
【０１４２】その後、配線基板１６の配線電極１７側の
表面を封止材１８で被覆する（ＳＴＥＰ３）。
【０１４３】次に、上記封止材１８で被覆した配線基板
１６をピックアップする（ＳＴＥＰ４）。
【０１４４】引き続き、上記配線基板１６における配線
電極１７の形成面の裏面をツール１５に吸着する（ＳＴ
ＥＰ５）。
【０１４５】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ６）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０１４６】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０１４７】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０１４８】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０１４９】［第１５の実施の形態］図２０は、本発明
の第１５の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０１５０】次に、上記チップ１２の素子形成面（チッ
プ表面）の電極１３上にスタッドバンプ１４を形成した
後（ＳＴＥＰ１）、このチップ１２の裏面を多孔質ステ
ージ１１上に吸着して固定する（ＳＴＥＰ２）。
【０１５１】その後、配線基板１６の配線電極１７上に
スタッドバンプを形成した後（ＳＴＥＰ３）、この配線
基板１６の配線電極１７側の表面を封止材１８で被覆す
る（ＳＴＥＰ４）。
【０１５２】次に、上記封止材１８で被覆した配線基板
１６をピックアップする（ＳＴＥＰ５）。引き続き、上
記配線基板１６における配線電極１７の形成面の裏面を
ツール１５に吸着する（ＳＴＥＰ６）。
【０１５３】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０１５４】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０１５５】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０１５６】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０１５７】［第１６の実施の形態］図２１は、本発明
の第１６の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０１５８】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成した後（ＳＴＥＰ１）、このチッ
プ１２の裏面を多孔質ステージ１１上に吸着して固定す
る（ＳＴＥＰ２）。
【０１５９】その後、配線基板１６の配線電極１７側の
表面を封止材１８で被覆する（ＳＴＥＰ３）。
【０１６０】次に、上記封止材１８で被覆した配線基板
１６をピックアップする（ＳＴＥＰ４）。
【０１６１】引き続き、ツール１５を加熱し（ＳＴＥＰ
５）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ６）。
【０１６２】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０１６３】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０１６４】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０１６５】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０１６６】［第１７の実施の形態］図２２は、本発明
の第１７の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０１６７】次に、上記チップ１２の素子形成面の裏面
を多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
１）。
【０１６８】その後、配線基板１６の配線電極１７上に
スタッドバンプを形成した後（ＳＴＥＰ２）、この配線
基板１６の配線電極１７側の表面を封止材１８で被覆す
る（ＳＴＥＰ３）。
【０１６９】次に、上記封止材１８で被覆した配線基板
１６をピックアップする（ＳＴＥＰ４）。
【０１７０】引き続き、ツール１５を加熱し（ＳＴＥＰ
５）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ６）。
【０１７１】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０１７２】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０１７３】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０１７４】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０１７５】［第１８の実施の形態］図２３は、本発明
の第１８の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０１７６】次に、上記チップ１２の電極１３上にバン
プ１４を形成し（ＳＴＥＰ１）、このチップ１２の裏面
を多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
２）。
【０１７７】そして、配線基板１６の配線電極１７上に
スタッドバンプを形成した後（ＳＴＥＰ３）、この配線
基板１６の配線電極１７側の表面を封止材１８で被覆す
る（ＳＴＥＰ４）。
【０１７８】次に、上記封止材１８で被覆した配線基板
１６をピックアップする（ＳＴＥＰ５）。
【０１７９】引き続き、ツール１５を加熱し（ＳＴＥＰ
６）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ７）。
【０１８０】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ８）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０１８１】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０１８２】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０１８３】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０１８４】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【０１８５】［第１９の実施の形態］図２４は、本発明
の第１９の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０１８６】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成し（ＳＴＥＰ１）、このチップ１
２の裏面を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ２）。そして、多孔質ステージ１１を加熱す
る（ＳＴＥＰ３）。
【０１８７】引き続き、上記配線基板１６の配線電極１
７側の表面に封止材１８を被覆する（ＳＴＥＰ４）。
【０１８８】次に、上記封止材１８を被覆した配線基板
１６をピックアップする（ＳＴＥＰ５）。その後、上記
配線基板１６における配線電極１７の形成面の裏面をツ
ール１５に吸着する（ＳＴＥＰ６）。
【０１８９】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０１９０】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０１９１】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０１９２】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０１９３】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０１９４】［第２０の実施の形態］図２５は、本発明
の第２０の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０１９５】次に、上記チップ１２の素子形成面の裏面
を多孔質ステージ１１上に吸着して固定し（ＳＴＥＰ
１）、この状態で多孔質ステージ１１を加熱する（ＳＴ
ＥＰ２）。
【０１９６】その後、上記チップ１２を実装するための
配線基板１６の配線電極１７上にスタッドバンプを形成
する（ＳＴＥＰ３）。引き続き、上記配線基板１６の配
線電極１７側の表面に封止材１８を被覆する（ＳＴＥＰ
４）。
【０１９７】次に、上記封止材１８を被覆した配線基板
１６をピックアップし（ＳＴＥＰ５）、この配線基板１
６における配線電極１７の形成面の裏面をツール１５に
吸着する（ＳＴＥＰ６）。
【０１９８】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０１９９】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０２００】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０２０１】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０２０２】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０２０３】［第２１の実施の形態］図２６は、本発明
の第２１の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０２０４】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成した後（ＳＴＥＰ１）、このチッ
プ１２の素子形成面の裏面を多孔質ステージ１１上に吸
着して固定し（ＳＴＥＰ２）、この状態で多孔質ステー
ジ１１を加熱する（ＳＴＥＰ３）。
【０２０５】その後、上記チップ１２を実装するための
配線基板１６の配線電極１７上にスタッドバンプを形成
する（ＳＴＥＰ４）。引き続き、上記配線基板１６にお
ける配線電極１７側の表面に封止材１８を被覆する（Ｓ
ＴＥＰ５）。
【０２０６】次に、上記封止材１８を被覆した配線基板
１６をピックアップする（ＳＴＥＰ６）。その後、上記
配線基板１６における配線電極１７の形成面の裏面をツ
ール１５に吸着する（ＳＴＥＰ７）。
【０２０７】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ８）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０２０８】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０２０９】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０２１０】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０２１１】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０２１２】［第２２の実施の形態］図２７は、本発明
の第２２の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０２１３】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成した後（ＳＴＥＰ１）、このチッ
プ１２の素子形成面の裏面を多孔質ステージ１１上に吸
着して固定し（ＳＴＥＰ２）、この状態で多孔質ステー
ジ１１を加熱する（ＳＴＥＰ３）。
【０２１４】その後、上記配線基板１６における配線電
極１７側の表面に封止材１８を被覆し（ＳＴＥＰ４）、
この配線基板１６をピックアップする（ＳＴＥＰ５）。
【０２１５】次に、ツール１５を加熱し（ＳＴＥＰ
６）、上記配線基板１６における配線電極１７の形成面
の裏面側をこのツール１５に吸着する（ＳＴＥＰ７）。
【０２１６】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ８）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０２１７】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０２１８】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０２１９】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０２２０】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０２２１】［第２３の実施の形態］図２８は、本発明
の第２３の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０２２２】次に、上記チップ１２の素子形成面の裏面
を多孔質ステージ１１上に吸着して固定し（ＳＴＥＰ
１）、この状態で多孔質ステージ１１を加熱する（ＳＴ
ＥＰ２）。
【０２２３】引き続き、上記配線基板１６の配線電極１
７上にスタッドバンプを形成した後（ＳＴＥＰ３）、こ
の配線基板１６における配線電極１７側の表面に封止材
１８を被覆する（ＳＴＥＰ４）。
【０２２４】次に、上記封止材１８を被覆した配線基板
１６をピックアップする（ＳＴＥＰ５）。
【０２２５】その後、ツール１５を加熱し（ＳＴＥＰ
６）、上記配線基板１６の配線電極１７の形成面の裏面
をこのツール１５に吸着する（ＳＴＥＰ７）。
【０２２６】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ８）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０２２７】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０２２８】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０２２９】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０２３０】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０２３１】［第２４の実施の形態］図２９は、本発明
の第２４の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０２３２】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成した後（ＳＴＥＰ１）、このチッ
プ１２の素子形成面の裏面を多孔質ステージ１１上に吸
着して固定し（ＳＴＥＰ２）、この状態で多孔質ステー
ジ１１を加熱する（ＳＴＥＰ３）。
【０２３３】引き続き、上記配線基板１６の配線電極１
７上にスタッドバンプを形成した後（ＳＴＥＰ４）、こ
の配線基板１６の配線電極１７の形成面側に封止材１８
を被覆する（ＳＴＥＰ５）。
【０２３４】次に、上記封止材１８を被覆した配線基板
１６をピックアップする（ＳＴＥＰ６）。
【０２３５】その後、ツール１５を加熱し（ＳＴＥＰ
７）、上記配線基板１６の配線電極１７の形成面の裏面
をこのツール１５に吸着する（ＳＴＥＰ８）。
【０２３６】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ９）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０２３７】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０２３８】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０２３９】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０２４０】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０２４１】［第２５の実施の形態］図３０は、本発明
の第２５の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０２４２】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０２４３】次に、砥石によりウェーハの裏面研削（Ｂ
ＳＧ）を行って、ウェーハの薄厚化と個々のチップへの
分割を同時に行う（ＳＴＥＰ３）。この際、ウェーハが
個々のチップへ分割された後も裏面研削を続け、少なく
とも５μｍ以上研削することにより、溝の底部に形成さ
れたチッピング等によるダメージ層を除去できる。
【０２４４】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ４）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ５）。
【０２４５】引き続き、上記配線基板１６における配線
電極１７の形成面側に封止材１８を被覆する（ＳＴＥＰ
６）。
【０２４６】次に、上記封止材１８を被覆した配線基板
１６をピックアップし（ＳＴＥＰ７）、この配線基板１
６における配線電極１７の形成面の裏面をツール１５に
吸着する（ＳＴＥＰ８）。
【０２４７】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ９）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０２４８】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０２４９】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０２５０】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０２５１】更に、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０２５２】［第２６の実施の形態］図３１は、本発明
の第２６の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いて、ダイシングラインまたはチ
ップ分割ラインに沿って、ウェーハの素子形成面側から
裏面に達しない深さの溝を形成、いわゆるハーフカット
・ダイシングを実施する（ＳＴＥＰ１）。
【０２５３】次に、砥石によりウェーハの裏面研削（Ｂ
ＳＧ）を行って、ウェーハの薄厚化と個々のチップへの
分割を同時に行う（ＳＴＥＰ２）。この際、ウェーハが
個々のチップへ分割された後も裏面研削を続け、少なく
とも５μｍ以上研削することにより、溝の底部に形成さ
れたチッピング等によるダメージ層を除去できる。
【０２５４】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ３）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ４）。
【０２５５】上記配線基板１６における配線電極１７上
にスタッドバンプを形成した後（ＳＴＥＰ５）、この配
線基板１６における配線電極１７側の表面に封止材１８
を被覆する（ＳＴＥＰ６）。
【０２５６】次に、上記封止材１８を被覆した配線基板
１６をピックアップし（ＳＴＥＰ７）、この配線基板１
６における配線電極１７の形成面の裏面をツール１５に
吸着する（ＳＴＥＰ８）。
【０２５７】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ９）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０２５８】上記のような製造方法によれば、先ダイシ
ング（ＤＢＧ）によって薄く形成されたチップであって
も、チップ１２に比べて柔軟性のある配線基板１６に超
音波を印加するので、チップ１２の裏面の傷や割れ等の
不良を抑制してフリップチップ接続時のダメージを低減
し、且つバンプの位置ずれに起因する接続性の低下を抑
制できる。
【０２５９】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０２６０】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０２６１】更に、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０２６２】［第２７の実施の形態］図３２は、本発明
の第２７の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０２６３】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０２６４】次に、砥石によりウェーハの裏面研削（Ｂ
ＳＧ）を行って、ウェーハの薄厚化と個々のチップへの
分割を同時に行う（ＳＴＥＰ３）。この際、ウェーハが
個々のチップへ分割された後も裏面研削を続け、少なく
とも５μｍ以上研削することにより、溝の底部に形成さ
れたチッピング等によるダメージ層を除去できる。
【０２６５】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ４）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ５）。
【０２６６】上記配線基板１６における配線電極１７上
にスタッドバンプを形成した後（ＳＴＥＰ６）、この配
線基板１６における配線電極１７の形成面側に封止材１
８を被覆する（ＳＴＥＰ７）。
【０２６７】次に、上記封止材１８を被覆した配線基板
１６をピックアップし（ＳＴＥＰ８）、この配線基板１
６における配線電極１７の形成面の裏面をツール１５に
吸着する（ＳＴＥＰ９）。
【０２６８】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１０）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０２６９】上記のような製造方法によれば、先ダイシ
ングによって薄く形成されたチップであっても、チップ
１２に比べて柔軟性のある配線基板１６に超音波を印加
するので、チップ１２の裏面の傷や割れ等の不良を抑制
してフリップチップ接続時のダメージを低減し、且つバ
ンプの位置ずれに起因する接続性の低下を抑制できる。
【０２７０】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０２７１】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０２７２】更に、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０２７３】［第２８の実施の形態］図３３は、本発明
の第２８の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０２７４】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０２７５】次に、砥石によりウェーハの裏面研削（Ｂ
ＳＧ）を行って、ウェーハの薄厚化と個々のチップへの
分割を同時に行う（ＳＴＥＰ３）。この際、ウェーハが
個々のチップへ分割された後も裏面研削を続け、少なく
とも５μｍ以上研削することにより、溝の底部に形成さ
れたチッピング等によるダメージ層を除去できる。
【０２７６】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ４）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ５）。
【０２７７】その後、配線基板１６における配線電極１
８の形成面側に封止材１８を被覆し（ＳＴＥＰ６）、こ
の配線基板１６をピックアップする（ＳＴＥＰ７）。
【０２７８】次に、ツール１５を加熱し（ＳＴＥＰ
８）、上記配線基板１６における配線電極１７の形成面
の裏面をこのツール１５に吸着する（ＳＴＥＰ９）。
【０２７９】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１０）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０２８０】上記のような製造方法によれば、先ダイシ
ングによって薄く形成されたチップであっても、チップ
１２に比べて柔軟性のある配線基板１６に超音波を印加
するので、チップ１２の裏面の傷や割れ等の不良を抑制
してフリップチップ接続時のダメージを低減し、且つバ
ンプの位置ずれに起因する接続性の低下を抑制できる。
【０２８１】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０２８２】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０２８３】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【０２８４】また、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０２８５】［第２９の実施の形態］図３４は、本発明
の第２９の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いて、ダイシングラインまたはチ
ップ分割ラインに沿って、ウェーハの素子形成面側から
裏面に達しない深さの溝を形成、いわゆるハーフカット
・ダイシングを実施する（ＳＴＥＰ１）。
【０２８６】次に、砥石によりウェーハの裏面研削（Ｂ
ＳＧ）を行って、ウェーハの薄厚化と個々のチップへの
分割を同時に行う（ＳＴＥＰ２）。この際、ウェーハが
個々のチップへ分割された後も裏面研削を続け、少なく
とも５μｍ以上研削することにより、溝の底部に形成さ
れたチッピング等によるダメージ層を除去できる。
【０２８７】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ３）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ４）。
【０２８８】その後、上記配線基板１６の配線電極１７
上にスタッドバンプ１４を形成する（ＳＴＥＰ５）。
【０２８９】次に、配線基板１６における配線電極１７
の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
６）、この配線基板１６をピックアップする（ＳＴＥＰ
７）。
【０２９０】引き続き、ツール１５を加熱し（ＳＴＥＰ
８）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ９）。
【０２９１】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１０）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０２９２】上記のような製造方法によれば、先ダイシ
ングによって薄く形成されたチップであっても、チップ
１２に比べて柔軟性のある配線基板１６に超音波を印加
するので、チップ１２の裏面の傷や割れ等の不良を抑制
してフリップチップ接続時のダメージを低減し、且つバ
ンプの位置ずれに起因する接続性の低下を抑制できる。
【０２９３】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０２９４】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０２９５】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【０２９６】また、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０２９７】［第３０の実施の形態］図３５は、本発明
の第３０の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０２９８】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０２９９】次に、砥石によりウェーハの裏面研削（Ｂ
ＳＧ）を行って、ウェーハの薄厚化と個々のチップへの
分割を同時に行う（ＳＴＥＰ３）。この際、ウェーハが
個々のチップへ分割された後も裏面研削を続け、少なく
とも５μｍ以上研削することにより、溝の底部に形成さ
れたチッピング等によるダメージ層を除去できる。
【０３００】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ４）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ５）。
【０３０１】その後、上記配線基板１６の配線電極１７
上にスタッドバンプ１４を形成する（ＳＴＥＰ６）。
【０３０２】次に、配線基板１６における配線電極１７
の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
７）、この配線基板１６をピックアップする（ＳＴＥＰ
８）。
【０３０３】引き続き、ツール１５を加熱し（ＳＴＥＰ
９）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ１０）。
【０３０４】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１１）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０３０５】上記のような製造方法によれば、先ダイシ
ングによって薄く形成されたチップであっても、チップ
１２に比べて柔軟性のある配線基板１６に超音波を印加
するので、チップ１２の裏面の傷や割れ等の不良を抑制
してフリップチップ接続時のダメージを低減し、且つバ
ンプの位置ずれに起因する接続性の低下を抑制できる。
【０３０６】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０３０７】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０３０８】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【０３０９】また、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０３１０】［第３１の実施の形態］図３６は、本発明
の第３１の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０３１１】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０３１２】次に、砥石によりウェーハの裏面研削（Ｂ
ＳＧ）を行って、ウェーハの薄厚化と個々のチップへの
分割を同時に行う（ＳＴＥＰ３）。この際、ウェーハが
個々のチップへ分割された後も裏面研削を続け、少なく
とも５μｍ以上研削することにより、溝の底部に形成さ
れたチッピング等によるダメージ層を除去できる。
【０３１３】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ４）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ５）。その後、多孔質ステージ１１を加熱す
る（ＳＴＥＰ６）。
【０３１４】次に、配線基板１６における配線電極１７
の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
７）、この配線基板１６をピックアップする（ＳＴＥＰ
８）。
【０３１５】引き続き、上記配線基板１６における配線
電極１７の形成面の裏面をツール１５に吸着する（ＳＴ
ＥＰ９）。
【０３１６】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１０）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０３１７】上記のような製造方法によれば、先ダイシ
ングによって薄く形成されたチップであっても、チップ
１２に比べて柔軟性のある配線基板１６に超音波を印加
するので、チップ１２の裏面の傷や割れ等の不良を抑制
してフリップチップ接続時のダメージを低減し、且つバ
ンプの位置ずれに起因する接続性の低下を抑制できる。
【０３１８】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０３１９】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０３２０】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０３２１】また、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０３２２】［第３２の実施の形態］図３７は、本発明
の第３２の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いて、ダイシングラインまたはチ
ップ分割ラインに沿って、ウェーハの素子形成面側から
裏面に達しない深さの溝を形成、いわゆるハーフカット
・ダイシングを実施する（ＳＴＥＰ１）。
【０３２３】その後、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ２）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０３２４】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ３）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ４）。その後、多孔質ステージ１１を加熱す
る（ＳＴＥＰ５）。
【０３２５】引き続き、上記配線基板１６の配線電極１
７上にスタッドバンプ１４を形成する（ＳＴＥＰ６）。
【０３２６】次に、配線基板１６における配線電極１７
の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
７）、この配線基板１６をピックアップする（ＳＴＥＰ
８）。
【０３２７】引き続き、上記配線基板１６における配線
電極１７の形成面の裏面をツール１５に吸着する（ＳＴ
ＥＰ９）。
【０３２８】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１０）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０３２９】上記のような製造方法によれば、先ダイシ
ングによって薄く形成されたチップであっても、チップ
１２に比べて柔軟性のある配線基板１６に超音波を印加
するので、チップ１２の裏面の傷や割れ等の不良を抑制
してフリップチップ接続時のダメージを低減し、且つバ
ンプの位置ずれに起因する接続性の低下を抑制できる。
【０３３０】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０３３１】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０３３２】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０３３３】また、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０３３４】［第３３の実施の形態］図３８は、本発明
の第３３の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０３３５】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０３３６】その後、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ３）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０３３７】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ４）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ５）。その後、多孔質ステージ１１を加熱す
る（ＳＴＥＰ６）。
【０３３８】引き続き、配線基板１６の配線電極１７上
にスタッドバンプを形成する（ＳＴＥＰ７）。
【０３３９】次に、配線基板１６における配線電極１７
の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
８）、この配線基板１６をピックアップする（ＳＴＥＰ
９）。
【０３４０】引き続き、上記配線基板１６における配線
電極１７の形成面の裏面をツール１５に吸着する（ＳＴ
ＥＰ１０）。
【０３４１】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１１）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０３４２】上記のような製造方法によれば、先ダイシ
ングによって薄く形成されたチップであっても、チップ
１２に比べて柔軟性のある配線基板１６に超音波を印加
するので、チップ１２の裏面の傷や割れ等の不良を抑制
してフリップチップ接続時のダメージを低減し、且つバ
ンプの位置ずれに起因する接続性の低下を抑制できる。
【０３４３】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０３４４】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０３４５】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０３４６】また、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０３４７】［第３４の実施の形態］図３９は、本発明
の第３４の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０３４８】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０３４９】その後、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ３）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０３５０】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ４）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ５）。その後、多孔質ステージ１１を加熱す
る（ＳＴＥＰ６）。
【０３５１】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
７）、この配線基板１６をピックアップする（ＳＴＥＰ
８）。
【０３５２】次に、ツール１５を加熱した後（ＳＴＥＰ
９）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ１０）。
【０３５３】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１１）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０３５４】上記のような製造方法によれば、先ダイシ
ングによって薄く形成されたチップであっても、チップ
１２に比べて柔軟性のある配線基板１６に超音波を印加
するので、チップ１２の裏面の傷や割れ等の不良を抑制
してフリップチップ接続時のダメージを低減し、且つバ
ンプの位置ずれに起因する接続性の低下を抑制できる。
【０３５５】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０３５６】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０３５７】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０３５８】また、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０３５９】［第３５の実施の形態］図４０は、本発明
の第３５の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いて、ダイシングラインまたはチ
ップ分割ラインに沿って、ウェーハの素子形成面側から
裏面に達しない深さの溝を形成、いわゆるハーフカット
・ダイシングを実施する（ＳＴＥＰ１）。
【０３６０】その後、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ２）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０３６１】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ３）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ４）。その後、多孔質ステージ１１を加熱す
る（ＳＴＥＰ５）。
【０３６２】次に、上記配線基板１６の配線電極１７上
にスタッドバンプを形成する（ＳＴＥＰ６）。
【０３６３】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
７）、この配線基板１６をピックアップする（ＳＴＥＰ
８）。
【０３６４】次に、ツール１５を加熱した後（ＳＴＥＰ
９）、上記配線基板１６における配線電極１７の形成面
の裏面をツール１５に吸着する（ＳＴＥＰ１０）。
【０３６５】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１１）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０３６６】上記のような製造方法によれば、先ダイシ
ングによって薄く形成されたチップであっても、チップ
１２に比べて柔軟性のある配線基板１６に超音波を印加
するので、チップ１２の裏面の傷や割れ等の不良を抑制
してフリップチップ接続時のダメージを低減し、且つバ
ンプの位置ずれに起因する接続性の低下を抑制できる。
【０３６７】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０３６８】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０３６９】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０３７０】また、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０３７１】［第３６の実施の形態］図４１は、本発明
の第３６の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０３７２】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０３７３】次に、砥石によりウェーハの裏面研削（Ｂ
ＳＧ）を行って、ウェーハの薄厚化と個々のチップへの
分割を同時に行う（ＳＴＥＰ３）。この際、ウェーハが
個々のチップへ分割された後も裏面研削を続け、少なく
とも５μｍ以上研削することにより、溝の底部に形成さ
れたチッピング等によるダメージ層を除去できる。
【０３７４】上記個片化されたチップ１２を粘着性シー
ト等の搬送材に固着して転写した後（ＳＴＥＰ４）、こ
の搬送材を多孔質ステージ１１上に吸着して固定する
（ＳＴＥＰ５）。その後、多孔質ステージ１１を加熱す
る（ＳＴＥＰ６）。
【０３７５】次に、上記配線基板１６の配線電極１７上
にスタッドバンプを形成する（ＳＴＥＰ７）。
【０３７６】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
８）、この配線基板１６をピックアップする（ＳＴＥＰ
９）。
【０３７７】次に、ツール１５を加熱した後（ＳＴＥＰ
１０）、上記配線基板１６における配線電極１７の形成
面の裏面をツール１５に吸着する（ＳＴＥＰ１１）。
【０３７８】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１２）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０３７９】上記のような製造方法によれば、先ダイシ
ングによって薄く形成されたチップであっても、チップ
１２に比べて柔軟性のある配線基板１６に超音波を印加
するので、チップ１２の裏面の傷や割れ等の不良を抑制
してフリップチップ接続時のダメージを低減し、且つバ
ンプの位置ずれに起因する接続性の低下を抑制できる。
【０３８０】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０３８１】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０３８２】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０３８３】また、チップ１２を搬送材に転写し、この
搬送材を多孔質ステージ１１上に吸着して固定すること
により、ダイシング工程後に個片化したチップ１２をピ
ックアップしてトレイに詰める工程や、実装時にトレイ
からピックアップする工程が不要となり、製造工程数を
削減できる。
【０３８４】［第３７の実施の形態］図４２は、本発明
の第３７の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０３８５】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。
【０３８６】その後、チップ１２の素子形成面の裏面を
多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
２）。
【０３８７】次に、配線基板１６の配線電極１７側の表
面を封止材１８で被覆した後（ＳＴＥＰ３）、この配線
基板１６を搬送材に固着する（ＳＴＥＰ４）。続いて、
上記搬送材をツール１５に吸着する（ＳＴＥＰ５）。
【０３８８】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ６）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０３８９】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０３９０】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０３９１】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０３９２】更に、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０３９３】［第３８の実施の形態］図４３は、本発明
の第３８の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０３９４】次に、上記チップ１２の素子形成面の裏面
を多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
１）。
【０３９５】その後、配線基板１６の配線電極１７上に
スタッドバンプを形成し（ＳＴＥＰ２）、この配線基板
１６の配線電極１７側の表面を封止材１８で被覆する
（ＳＴＥＰ３）。
【０３９６】引き続き、上記封止材１８で被覆された配
線基板１６を搬送材に固着した後（ＳＴＥＰ４）、この
搬送材をツール１５に吸着する（ＳＴＥＰ５）。
【０３９７】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ６）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０３９８】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０３９９】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０４００】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０４０１】［第３９の実施の形態］図４４は、本発明
の第３９の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０４０２】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。
【０４０３】その後、上記チップ１２の裏面を多孔質ス
テージ１１上に吸着して固定する（ＳＴＥＰ２）。
【０４０４】次に、配線基板１６の配線電極１７上にス
タッドバンプを形成する（ＳＴＥＰ３）。
【０４０５】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆する（ＳＴＥ
Ｐ４）。
【０４０６】次に、上記配線基板１６を搬送材に固着し
た後（ＳＴＥＰ５）、この搬送材をツール１５に吸着す
る（ＳＴＥＰ６）。
【０４０７】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０４０８】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０４０９】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０４１０】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０４１１】［第４０の実施の形態］図４５は、本発明
の第４０の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０４１２】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。
【０４１３】その後、チップ１２の素子形成面の裏面を
多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
２）。
【０４１４】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆する（ＳＴＥ
Ｐ３）。
【０４１５】次に、上記封止材１８を形成した配線基板
１６を搬送材に固着する（ＳＴＥＰ４）。
【０４１６】その後、ツール１５を加熱し（ＳＴＥＰ
５）、上記搬送材をツール１５に吸着する（ＳＴＥＰ
６）。
【０４１７】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０４１８】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０４１９】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０４２０】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０４２１】［第４１の実施の形態］図４６は、本発明
の第４１の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０４２２】その後、チップ１２の素子形成面の裏面を
多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
１）。
【０４２３】次に、配線基板１６の配線電極１７上にス
タッドバンプを形成する（ＳＴＥＰ２）。引き続き、こ
の配線基板１６における配線電極１７の形成面側の表面
を封止材１８で被覆する（ＳＴＥＰ３）。そして、この
配線基板１６を搬送材に固着する（ＳＴＥＰ４）。
【０４２４】次に、ツール１５を加熱し（ＳＴＥＰ
５）、上記搬送材をこのツール１５に吸着する（ＳＴＥ
Ｐ６）。
【０４２５】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０４２６】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０４２７】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０４２８】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０４２９】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【０４３０】［第４２の実施の形態］図４７は、本発明
の第４２の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０４３１】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成する（ＳＴＥＰ１）。その後、チ
ップ１２の素子形成面の裏面を多孔質ステージ１１上に
吸着して固定する（ＳＴＥＰ２）。
【０４３２】引き続き、配線基板１６の配線電極１７上
にスタッドバンプを形成し（ＳＴＥＰ３）、この配線基
板１６における配線電極１７の形成面側の表面を封止材
１８で被覆する（ＳＴＥＰ４）。そして、この配線基板
１６を搬送材に固着する（ＳＴＥＰ５）。
【０４３３】その後、ツール１５を加熱し（ＳＴＥＰ
６）、上記搬送材をこのツール１５に吸着する（ＳＴＥ
Ｐ７）。
【０４３４】次に、上記ツール１５をチップ１２が固定
されている多孔質ステージ１１上に移動させて位置合わ
せした後（この状態が図１に対応する）、図２に示した
ようにツール１５を下降させて配線基板１６をフェイス
ダウンし、配線基板１６に荷重を与えつつ、例えば周波
数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加し
てチップ１２に実装する（ＳＴＥＰ８）。この際、上記
封止材１８によって、チップ１２と配線基板１６間の領
域が埋め込まれ、封止工程も含めた一括フリップチップ
接続が行われる。
【０４３５】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０４３６】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０４３７】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０４３８】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【０４３９】［第４３の実施の形態］図４８は、本発明
の第４３の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０４４０】次に、上記チップ１２の電極１３上にスタ
ッドバンプ１４を形成した後（ＳＴＥＰ１）、このチッ
プ１２の素子形成面の裏面を多孔質ステージ１１上に吸
着して固定する（ＳＴＥＰ２）。その後、多孔質ステー
ジ１１を加熱する（ＳＴＥＰ３）。
【０４４１】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆する（ＳＴＥ
Ｐ４）。
【０４４２】次に、封止材１８を被覆した配線基板１６
を搬送材に固着し（ＳＴＥＰ５）、この搬送材をツール
１５に吸着する（ＳＴＥＰ６）。
【０４４３】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０４４４】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０４４５】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０４４６】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０４４７】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０４４８】［第４４の実施の形態］図４９は、本発明
の第４４の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０４４９】次に、上記チップ１２を多孔質ステージ１
１上に吸着して固定し（ＳＴＥＰ１）、この状態で多孔
質ステージ１１を加熱する（ＳＴＥＰ２）。
【０４５０】その後、上記配線基板１６の配線電極１７
上にスタッドバンプを形成する（ＳＴＥＰ３）。
【０４５１】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
４）、この配線基板１６を搬送材に固着する（ＳＴＥＰ
５）。続いて、上記搬送材をツール１５に吸着する（Ｓ
ＴＥＰ６）。
【０４５２】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ７）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０４５３】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０４５４】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０４５５】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０４５６】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０４５７】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０４５８】［第４５の実施の形態］図５０は、本発明
の第４５の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０４５９】次に、チップ１２の電極１３上にスタッド
バンプ１４を形成し（ＳＴＥＰ１）、チップ１２を多孔
質ステージ１１上に吸着して固定した後（ＳＴＥＰ
２）、この多孔質ステージ１１を加熱する（ＳＴＥＰ
３）。
【０４６０】その後、上記配線基板１６の配線電極１７
上にスタッドバンプを形成する（ＳＴＥＰ４）。引き続
き、この配線基板１６における配線電極１７の形成面側
の表面に封止材１８を被覆する（ＳＴＥＰ５）。
【０４６１】次に、配線基板１６を搬送材に固着し（Ｓ
ＴＥＰ６）、この搬送材をツール１５に吸着する（ＳＴ
ＥＰ７）。
【０４６２】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ８）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０４６３】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０４６４】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０４６５】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０４６６】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０４６７】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０４６８】［第４６の実施の形態］図５１は、本発明
の第４６の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０４６９】次に、チップ１２の電極１３上にスタッド
バンプ１４を形成した後（ＳＴＥＰ１）、このチップ１
２を多孔質ステージ１１上に吸着して固定し（ＳＴＥＰ
２）、多孔質ステージ１１を加熱する（ＳＴＥＰ３）。
【０４７０】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
４）、この配線基板１６を搬送材に固着する（ＳＴＥＰ
５）。
【０４７１】その後、ツール１５を加熱し（ＳＴＥＰ
６）、上記搬送材をツール１５に吸着する（ＳＴＥＰ
７）。
【０４７２】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ８）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０４７３】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０４７４】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０４７５】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０４７６】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０４７７】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０４７８】［第４７の実施の形態］図５２は、本発明
の第４７の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０４７９】次に、チップ１２を多孔質ステージ１１上
に吸着して固定し（ＳＴＥＰ１）、この多孔質ステージ
１１を加熱する（ＳＴＥＰ２）。
【０４８０】その後、配線基板１６の配線電極１７上に
スタッドバンプを形成する（ＳＴＥＰ３）。
【０４８１】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
４）、この配線基板１６を搬送材に固着する（ＳＴＥＰ
５）。
【０４８２】その後、ツール１５を加熱し（ＳＴＥＰ
６）、上記搬送材をツール１５に吸着する（ＳＴＥＰ
７）。
【０４８３】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ８）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０４８４】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０４８５】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０４８６】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０４８７】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０４８８】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０４８９】［第４８の実施の形態］図５３は、本発明
の第４８の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成した後、ウェーハのダイシ
ングラインまたはチップ分割ラインに沿って、ダイヤモ
ンドスクライバー、ダイヤモンドブレード、あるいはレ
ーザースクライバー等を用いてダイシングを行って個片
化し、半導体素子（チップ）１２を形成する。
【０４９０】次に、チップ１２の電極１３上にスタッド
バンプ１４を形成し（ＳＴＥＰ１）、このチップ１２を
多孔質ステージ１１上に吸着して固定した後（ＳＴＥＰ
２）、多孔質ステージ１１を加熱する（ＳＴＥＰ３）。
【０４９１】その後、配線基板１６の配線電極１７上に
スタッドバンプを形成する（ＳＴＥＰ４）。
【０４９２】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
５）、この配線基板１６を搬送材に固着する（ＳＴＥＰ
６）。
【０４９３】その後、ツール１５を加熱し（ＳＴＥＰ
７）、上記搬送材をツール１５に吸着する（ＳＴＥＰ
８）。
【０４９４】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ９）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０４９５】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０４９６】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０４９７】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、チップの反りを
矯正できる。吸着穴を用いた固定の場合には、チップ１
２のコーナー部の矯正が不十分となるが、多孔質材の採
用により完全な反りの矯正が可能となる。
【０４９８】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０４９９】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０５００】［第４９の実施の形態］図５４は、本発明
の第４９の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０５０１】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０５０２】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ３）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０５０３】次に、上記個片化されたチップ１２を搬送
材に固着して転写した後（ＳＴＥＰ４）、この搬送材を
多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
５）。
【０５０４】その後、配線基板１６における配線電極１
７の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
６）、この配線基板１６を搬送材に固着した後（ＳＴＥ
Ｐ７）、上記搬送材をツール１５に吸着する（ＳＴＥＰ
８）。
【０５０５】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ９）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０５０６】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０５０７】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０５０８】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０５０９】更に、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０５１０】［第５０の実施の形態］図５５は、本発明
の第５０の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いて、ダイシングラインまたはチ
ップ分割ラインに沿って、ウェーハの素子形成面側から
裏面に達しない深さの溝を形成、いわゆるハーフカット
・ダイシングを実施する（ＳＴＥＰ１）。
【０５１１】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ２）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０５１２】次に、上記個片化されたチップ１２を搬送
材に固着して転写した後（ＳＴＥＰ３）、この搬送材を
多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
４）。
【０５１３】その後、配線基板１６の配線電極１７上に
スタッドバンプを形成した後（ＳＴＥＰ５）、配線基板
１６における配線電極１７の形成面側の表面に封止材１
８を被覆する（ＳＴＥＰ６）。
【０５１４】次に、上記封止材１８で被覆した配線基板
１６を搬送材に固着する（ＳＴＥＰ７）。続いて、上記
搬送材をツール１５に吸着する（ＳＴＥＰ８）。
【０５１５】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ９）。この際、上
記封止材１８によって、チップ１２と配線基板１６間の
領域が埋め込まれ、封止工程も含めた一括フリップチッ
プ接続が行われる。
【０５１６】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０５１７】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０５１８】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０５１９】更に、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０５２０】［第５１の実施の形態］図５６は、本発明
の第５１の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０５２１】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０５２２】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ３）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０５２３】次に、上記個片化されたチップ１２を搬送
材に固着して転写した後（ＳＴＥＰ４）、この搬送材を
多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
５）。
【０５２４】引き続き、配線基板１６の配線電極１７上
にスタッドバンプを形成した後（ＳＴＥＰ６）、この配
線基板１６における配線電極１７の形成面側の表面に封
止材１８を被覆する（ＳＴＥＰ７）。
【０５２５】次に、上記封止材１８で被覆した配線基板
１６を搬送材に固着する（ＳＴＥＰ８）。続いて、上記
搬送材をツール１５に吸着する（ＳＴＥＰ９）。
【０５２６】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１０）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０５２７】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０５２８】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０５２９】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０５３０】更に、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０５３１】［第５２の実施の形態］図５７は、本発明
の第５２の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０５３２】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０５３３】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ３）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０５３４】次に、上記個片化されたチップ１２を搬送
材に固着して転写した後（ＳＴＥＰ４）、この搬送材を
多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
５）。
【０５３５】その後、配線基板１６における配線電極１
７の形成面側の表面に封止材１８を被覆する（ＳＴＥＰ
６）。
【０５３６】次に、上記封止材１８で被覆した配線基板
１６を搬送材に固着する（ＳＴＥＰ７）。続いて、ツー
ル１５を加熱した後（ＳＴＥＰ８）、上記搬送材をこの
ツール１５に吸着する（ＳＴＥＰ９）。
【０５３７】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１０）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０５３８】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０５３９】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０５４０】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０５４１】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【０５４２】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０５４３】［第５３の実施の形態］図５８は、本発明
の第５３の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いて、ダイシングラインまたはチ
ップ分割ラインに沿って、ウェーハの素子形成面側から
裏面に達しない深さの溝を形成、いわゆるハーフカット
・ダイシングを実施する（ＳＴＥＰ１）。
【０５４４】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ２）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０５４５】次に、上記個片化されたチップ１２を搬送
材に固着して転写した後（ＳＴＥＰ３）、この搬送材を
多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
４）。
【０５４６】引き続き、配線基板１６の配線電極１７上
にスタッドバンプを形成する（ＳＴＥＰ５）。その後、
上記配線基板１６における配線電極１７の形成面側の表
面に封止材１８を被覆する（ＳＴＥＰ６）。
【０５４７】次に、上記封止材１８で被覆した配線基板
１６を搬送材に固着する（ＳＴＥＰ７）。続いて、ツー
ル１５を加熱した後（ＳＴＥＰ８）、上記搬送材をこの
ツール１５に吸着する（ＳＴＥＰ９）。
【０５４８】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１０）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０５４９】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０５５０】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０５５１】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０５５２】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【０５５３】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０５５４】［第５４の実施の形態］図５９は、本発明
の第５４の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０５５５】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０５５６】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ３）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０５５７】次に、上記個片化されたチップ１２を搬送
材に固着して転写した後（ＳＴＥＰ４）、この搬送材を
多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
５）。
【０５５８】その後、配線基板１６の配線電極１７上に
スタッドバンプを形成した後（ＳＴＥＰ６）、この配線
基板１６における配線電極１７の形成面側の表面に封止
材１８を被覆する（ＳＴＥＰ７）。
【０５５９】次に、上記封止材１８で被覆した配線基板
１６を搬送材に固着する（ＳＴＥＰ８）。続いて、ツー
ル１５を加熱した後（ＳＴＥＰ９）、上記搬送材をこの
ツール１５に吸着する（ＳＴＥＰ１０）。
【０５６０】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１１）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０５６１】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０５６２】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０５６３】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０５６４】更に、ツール１５を加熱した状態でフリッ
プチップ接続を行うため、接合性のさらなる促進と向上
の効果も期待できる。
【０５６５】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０５６６】［第５５の実施の形態］図６０は、本発明
の第５５の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０５６７】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０５６８】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ３）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０５６９】次に、上記個片化されたチップ１２を搬送
材に固着して転写した後（ＳＴＥＰ４）、この搬送材を
多孔質ステージ１１上に吸着して固定する（ＳＴＥＰ
５）。この状態で、上記多孔質ステージ１１を加熱する
（ＳＴＥＰ６）。
【０５７０】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆する（ＳＴＥ
Ｐ７）。
【０５７１】次に、上記封止材１８で被覆した配線基板
１６を搬送材に固着する（ＳＴＥＰ８）。続いて、この
搬送材をツール１５に吸着する（ＳＴＥＰ９）。
【０５７２】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１０）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０５７３】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０５７４】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０５７５】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０５７６】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０５７７】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０５７８】［第５６の実施の形態］図６１は、本発明
の第５６の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いて、ダイシングラインまたはチ
ップ分割ラインに沿って、ウェーハの素子形成面側から
裏面に達しない深さの溝を形成、いわゆるハーフカット
・ダイシングを実施する（ＳＴＥＰ１）。
【０５７９】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ２）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０５８０】次に、上記チップ１２を搬送材に固着して
転写した後（ＳＴＥＰ３）、この搬送材を多孔質ステー
ジ１１上に吸着して固定する（ＳＴＥＰ４）。この状態
で、多孔質ステージ１１を加熱する（ＳＴＥＰ５）。
【０５８１】引き続き、配線基板１６の配線電極１７上
にスタッドバンプを形成した後（ＳＴＥＰ６）、この配
線基板１６における配線電極１７の形成面側の表面に封
止材１８を被覆する（ＳＴＥＰ７）。
【０５８２】次に、配線基板１６を搬送材に固着し（Ｓ
ＴＥＰ８）、この搬送材をツール１５に吸着する（ＳＴ
ＥＰ９）。
【０５８３】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１０）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０５８４】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０５８５】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０５８６】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０５８７】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０５８８】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０５８９】［第５７の実施の形態］図６２は、本発明
の第５７の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０５９０】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０５９１】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ３）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０５９２】次に、上記チップ１２を搬送材に固着して
転写した後（ＳＴＥＰ４）、この搬送材を多孔質ステー
ジ１１上に吸着して固定する（ＳＴＥＰ５）。この状態
で、多孔質ステージ１１を加熱する（ＳＴＥＰ６）。
【０５９３】引き続き、配線基板１６の配線電極１７上
にスタッドバンプを形成した後（ＳＴＥＰ７）、この配
線基板１６における配線電極１７の形成面側の表面に封
止材１８を被覆する（ＳＴＥＰ８）。
【０５９４】次に、上記封止材１８で被覆した配線基板
１６を搬送材に固着し（ＳＴＥＰ９）、この搬送材をツ
ール１５に吸着する（ＳＴＥＰ１０）。
【０５９５】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１１）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０５９６】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０５９７】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０５９８】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０５９９】更に、多孔質ステージ１１を加熱した状態
でフリップチップ接続を行うため、接合性の向上効果が
期待できる。
【０６００】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０６０１】［第５８の実施の形態］図６３は、本発明
の第５８の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０６０２】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０６０３】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ３）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０６０４】次に、上記チップ１２を搬送材に固着して
転写した後（ＳＴＥＰ４）、この搬送材を多孔質ステー
ジ１１上に吸着して固定する（ＳＴＥＰ５）。この状態
で、多孔質ステージ１１を加熱する（ＳＴＥＰ６）。
【０６０５】引き続き、配線基板１６における配線電極
１７の形成面側の表面に封止材１８を被覆し（ＳＴＥＰ
７）、この配線基板１６を搬送材に固着する（ＳＴＥＰ
８）。続いて、この搬送材をツール１５に吸着する（Ｓ
ＴＥＰ９）。
【０６０６】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１０）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０６０７】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０６０８】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０６０９】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０６１０】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０６１１】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０６１２】［第５９の実施の形態］図６４は、本発明
の第５９の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、ダイヤモンド
スクライバー、ダイヤモンドブレード、あるいはレーザ
ースクライバー等を用いて、ダイシングラインまたはチ
ップ分割ラインに沿って、ウェーハの素子形成面側から
裏面に達しない深さの溝を形成、いわゆるハーフカット
・ダイシングを実施する（ＳＴＥＰ１）。
【０６１３】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ２）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０６１４】次に、上記チップ１２を搬送材に固着して
転写した後（ＳＴＥＰ３）、この搬送材を多孔質ステー
ジ１１上に吸着して固定する（ＳＴＥＰ４）。この状態
で、多孔質ステージ１１を加熱する（ＳＴＥＰ５）。
【０６１５】引き続き、配線基板１６の配線電極１７上
にスタッドバンプを形成した後（ＳＴＥＰ６）、この配
線基板１６における配線電極１７の形成面側の表面に封
止材１８を被覆する（ＳＴＥＰ７）。
【０６１６】次に、上記封止材１８で被覆した配線基板
１６を搬送材に固着する（ＳＴＥＰ８）。続いて、ツー
ル１５を加熱した後（ＳＴＥＰ９）、搬送材をこのツー
ル１５に吸着する（ＳＴＥＰ１０）。
【０６１７】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１１）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０６１８】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０６１９】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０６２０】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０６２１】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０６２２】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０６２３】［第６０の実施の形態］図６５は、本発明
の第６０の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、超音波フリップチップ接合
技術に関係する製造工程を抽出して示すフローチャート
である。まず、半導体基板（ウェーハ）に、周知のプロ
セスにより種々の素子を形成する。次に、上記ウェーハ
における各半導体素子（チップ）１２の電極１３上にス
タッドバンプ１４を形成する（ＳＴＥＰ１）。
【０６２４】その後、ダイヤモンドスクライバー、ダイ
ヤモンドブレード、あるいはレーザースクライバー等を
用いて、ダイシングラインまたはチップ分割ラインに沿
って、ウェーハの素子形成面側から裏面に達しない深さ
の溝を形成、いわゆるハーフカット・ダイシングを実施
する（ＳＴＥＰ２）。
【０６２５】引き続き、砥石によりウェーハの裏面研削
（ＢＳＧ）を行って、ウェーハの薄厚化と個々のチップ
への分割を同時に行う（ＳＴＥＰ３）。この際、ウェー
ハが個々のチップへ分割された後も裏面研削を続け、少
なくとも５μｍ以上研削することにより、溝の底部に形
成されたチッピング等によるダメージ層を除去できる。
【０６２６】次に、上記チップ１２を搬送材に固着して
転写した後（ＳＴＥＰ４）、この搬送材を多孔質ステー
ジ１１上に吸着して固定する（ＳＴＥＰ５）。この状態
で、多孔質ステージ１１を加熱する（ＳＴＥＰ６）。
【０６２７】引き続き、配線基板１６の配線電極１７上
にスタッドバンプを形成した後（ＳＴＥＰ７）、この配
線基板１６における配線電極１７の形成面側の表面に封
止材１８を被覆する（ＳＴＥＰ８）。
【０６２８】次に、上記封止材１８で被覆した配線基板
１６を搬送材に固着する（ＳＴＥＰ９）。続いて、ツー
ル１５を加熱した後（ＳＴＥＰ１０）、搬送材をこのツ
ール１５に吸着する（ＳＴＥＰ１１）。
【０６２９】そして、上記ツール１５をチップ１２が固
定されている多孔質ステージ１１上に移動させて位置合
わせした後（この状態が図１に対応する）、図２に示し
たようにツール１５を下降させて配線基板１６をフェイ
スダウンし、配線基板１６に荷重を与えつつ、例えば周
波数が４０ＫＨｚでパワーが２４８０Ｗの超音波を印加
してチップ１２に実装する（ＳＴＥＰ１２）。この際、
上記封止材１８によって、チップ１２と配線基板１６間
の領域が埋め込まれ、封止工程も含めた一括フリップチ
ップ接続が行われる。
【０６３０】上記のような製造方法によれば、チップ１
２に比べて柔軟性のある配線基板１６に超音波を印加す
るので、チップ１２の傷や割れ等の不良を抑制してフリ
ップチップ接続時のダメージを低減できる。しかも、十
分な加重と超音波接合に好適な電力と周波数（振幅）の
超音波を印加できるので、バンプの位置ずれを抑制し、
且つ接続性を向上できる。
【０６３１】また、チップ１２を多孔質ステージ１１で
吸着するので、吸着穴を用いる場合に生ずるチップへの
ダメージを回避でき、チップ１２と配線基板１６との電
気的な接続だけでなく、封止樹脂（液状樹脂またはシー
ト状樹脂）の硬化による封止工程までを含めた一括接続
が可能になる。
【０６３２】しかも、多孔質ステージ１１を用いてチッ
プ１２の裏面全面を吸着固定するので、ウェーハの裏面
研削（ＢＳＧ）を行って薄厚化したときに発生しやすい
チップの反りを矯正できる。吸着穴を用いた固定の場合
には、チップ１２のコーナー部の矯正が不十分となる
が、多孔質材の採用により完全な反りの矯正が可能とな
る。
【０６３３】更に、多孔質ステージ１１とツール１５の
両方を加熱するため、より高い接合性向上効果が期待で
きる。
【０６３４】また、配線基板１６を搬送材に固着し、こ
の搬送材をツール１５に吸着して固定することにより、
配線基板１６をツール１５に吸着するための配線基板１
６のピックアップ工程が不要になる。
【０６３５】以上、第１乃至第６０の実施の形態を用い
て本発明の説明を行ったが、本発明は上記各実施の形態
に限定されるものではなく、実施段階ではその要旨を逸
脱しない範囲で種々に変形することが可能である。
【０６３６】例えば、上記各実施の形態では、半導体素
子を先に供給してから配線基板を供給する場合を説明し
たが、配線基板を先に供給してから半導体素子を供給す
るようにしても良い。すなわち、半導体素子と配線基板
の供給手順は、フリップチップ実装を行う装置に応じて
適宜変更し得る。
【０６３７】また、上記各実施の形態では、配線基板の
みに超音波を印加する場合を説明したが、上記配線基板
に与える超音波よりも低い電力で上記半導体素子にダメ
ージを与える恐れがない程度の超音波を印加してフリッ
プチップ接続を行うようにしても良い。この際、配線基
板に与える超音波と半導体素子に与える超音波の方向や
位相を変えることにより、摩擦速度を増加させて接続性
の向上を図れる。上記配線基板だけでなく、上記半導体
素子にも加圧しても良いのは勿論である。
【０６３８】更に、第１乃至第２４の実施の形態及び第
３７乃至第４８の実施の形態において、第２５乃至第３
６の実施の形態で説明したような先ダイシング工程を組
み合わせても良いのは勿論である。先ダイシング工程に
よって形成された薄いチップは、超音波を印加してフリ
ップチップ接続するとクラック等のダメージを与えやす
いが、本発明を適用することによりダメージを最小限に
抑制できる。
【０６３９】更にまた、チップ１２の電極１３上、及び
配線基板１６の配線電極１７上に形成するバンプが全て
スタッドバンプの場合を例にとって説明したが、メッキ
バンプ、ボールバンプあるいは印刷バンプ等を用いるこ
とができ、両方に形成する場合には異種のバンプを組み
合わせて用いることもできる。スタッドバンプは低コス
ト化ができ、メッキバンプは接続高さを低くすることが
でき、ポールバンプ及び印刷バンプは接続高さを高くで
きるので、必要とする要求に合わせて選択すれば良い。
【０６４０】また、上記各実施態様では、ステージ上に
載置した半導体素子に、配線基板をフェイスダウンして
実装する場合を例に取って説明したが、ステージ上に載
置した配線基板に、半導体素子をフェイスダウンして実
装する場合にも同様にして適用できるのは勿論である。
この場合にも、配線基板に超音波を印加してフリップチ
ップ接続を行う。あるいは、配線基板に超音波を印加
し、半導体素子には超音波よりも低い電力で且つ半導体
素子に傷や割れなどのダメージを与えない程度の超音波
を与えてフリップチップ接続を行うことにより、同様な
作用効果が得られる。
【０６４１】更に、上記各実施の形態には種々の段階の
発明が含まれており、開示される複数の構成要件の適宜
な組み合わせにより種々の発明が抽出され得る。例えば
各実施の形態に示される全構成要件からいくつかの構成
要件が削除されても、発明が解決しようとする課題の欄
で述べた課題の少なくとも１つが解決でき、発明の効果
の欄で述べられている効果の少なくとも１つが得られる
場合には、この構成要件が削除された構成が発明として
抽出され得る。
【０６４２】
【発明の効果】以上説明したように、本発明によれば、
半導体素子へのダメージを低減しつつ接続性を向上でき
る半導体装置の製造方法が得られる。
【図面の簡単な説明】
【図１】 本発明の各実施の形態に係る半導体装置の製
造方法の概要について説明するためのもので、フリップ
チップ実装前の状態を示す断面図。
【図２】 本発明の各実施の形態に係る半導体装置の製
造方法の概要について説明するためのもので、フリップ
チップ実装時の状態を示す断面図。
【図３】 製造方法及び超音波の振幅の相違によるチッ
プ厚とチップ割れ率との関係について説明するための
図。
【図４】 半導体素子に超音波を与えてフェイスダウン
して配線基板に実装する従来の方法を用いた場合の半導
体素子へのダメージについて説明するためのもので、
（ａ）図は半導体素子の裏面の顕微鏡写真、（ｂ）図は
半導体素子の表面の顕微鏡写真。
【図５】 配線基板に超音波を与えてフェイスダウンし
て半導体素子に実装する本実施の形態の方法を用いた場
合の半導体素子へのダメージについて説明するためのも
ので、（ａ）図は半導体素子の裏面の顕微鏡写真、
（ｂ）図は半導体素子の表面の顕微鏡写真。
【図６】 本発明の第１の実施の形態に係る半導体装置
の製造方法について説明するためのもので、超音波フリ
ップチップ接合技術に関係する製造工程を抽出して示す
フローチャート。
【図７】 本発明の第２の実施の形態に係る半導体装置
の製造方法について説明するためのもので、超音波フリ
ップチップ接合技術に関係する製造工程を抽出して示す
フローチャート。
【図８】 本発明の第３の実施の形態に係る半導体装置
の製造方法について説明するためのもので、超音波フリ
ップチップ接合技術に関係する製造工程を抽出して示す
フローチャート。
【図９】 本発明の第４の実施の形態に係る半導体装置
の製造方法について説明するためのもので、超音波フリ
ップチップ接合技術に関係する製造工程を抽出して示す
フローチャート。
【図１０】 本発明の第５の実施の形態に係る半導体装
置の製造方法について説明するためのもので、超音波フ
リップチップ接合技術に関係する製造工程を抽出して示
すフローチャート。
【図１１】 本発明の第６の実施の形態に係る半導体装
置の製造方法について説明するためのもので、超音波フ
リップチップ接合技術に関係する製造工程を抽出して示
すフローチャート。
【図１２】 本発明の第７の実施の形態に係る半導体装
置の製造方法について説明するためのもので、超音波フ
リップチップ接合技術に関係する製造工程を抽出して示
すフローチャート。
【図１３】 本発明の第８の実施の形態に係る半導体装
置の製造方法について説明するためのもので、超音波フ
リップチップ接合技術に関係する製造工程を抽出して示
すフローチャート。
【図１４】 本発明の第９の実施の形態に係る半導体装
置の製造方法について説明するためのもので、超音波フ
リップチップ接合技術に関係する製造工程を抽出して示
すフローチャート。
【図１５】 本発明の第１０の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図１６】 本発明の第１１の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図１７】 本発明の第１２の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図１８】 本発明の第１３の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図１９】 本発明の第１４の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図２０】 本発明の第１５の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図２１】 本発明の第１６の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図２２】 本発明の第１７の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図２３】 本発明の第１８の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図２４】 本発明の第１９の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図２５】 本発明の第２０の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図２６】 本発明の第２１の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図２７】 本発明の第２２の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図２８】 本発明の第２３の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図２９】 本発明の第２４の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図３０】 本発明の第２５の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図３１】 本発明の第２６の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図３２】 本発明の第２７の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図３３】 本発明の第２８の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図３４】 本発明の第２９の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図３５】 本発明の第３０の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図３６】 本発明の第３１の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図３７】 本発明の第３２の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図３８】 本発明の第３３の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図３９】 本発明の第３４の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図４０】 本発明の第３５の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図４１】 本発明の第３６の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図４２】 本発明の第３７の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図４３】 本発明の第３８の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図４４】 本発明の第３９の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図４５】 本発明の第４０の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図４６】 本発明の第４１の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図４７】 本発明の第４２の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図４８】 本発明の第４３の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図４９】 本発明の第４４の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図５０】 本発明の第４５の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図５１】 本発明の第４６の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図５２】 本発明の第４７の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図５３】 本発明の第４８の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図５４】 本発明の第４９の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図５５】 本発明の第５０の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図５６】 本発明の第５１の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図５７】 本発明の第５２の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図５８】 本発明の第５３の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図５９】 本発明の第５４の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図６０】 本発明の第５５の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図６１】 本発明の第５６の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図６２】 本発明の第５７の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図６３】 本発明の第５８の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図６４】 本発明の第５９の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【図６５】 本発明の第６０の実施の形態に係る半導体
装置の製造方法について説明するためのもので、超音波
フリップチップ接合技術に関係する製造工程を抽出して
示すフローチャート。
【符号の説明】
１１…多孔質ステージ、１２…半導体素子（チップ）、
１３…電極、１４…スタッドバンプ、１５…ツール、１
６…配線基板、１７…配線電極、１８…封止樹脂（封止
材）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田久 真也 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5F044 LL05 LL11 LL15 PP15 PP16 PP17 PP19 RR19

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と配線基板の少なくとも一方
    にバンプを形成し、前記半導体素子と前記配線基板の一
    方の表面に封止材を被覆し、前記配線基板に超音波を印
    加してバンプによる接合を促進しつつ、前記配線基板を
    前記封止材を介在して前記半導体素子にフリップチップ
    接続する工程を具備することを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 半導体素子と配線基板の少なくとも一方
    にバンプを形成し、前記半導体素子と前記配線基板の一
    方の表面に封止材を被覆し、前記配線基板に第１の超音
    波を印加し、且つ前記半導体素子に前記第１の超音波よ
    りも低い電力の第２の超音波を印加してバンプによる接
    合を促進しつつ、前記配線基板を前記封止材を介在して
    前記半導体素子にフリップチップ接続する工程を具備す
    ることを特徴とする半導体装置の製造方法。
  3. 【請求項３】 前記フリップチップ接続する工程は、前
    記配線基板が前記半導体素子上にフェイスダウンされて
    実行されることを特徴とする請求項１または２に記載の
    半導体装置の製造方法。
  4. 【請求項４】 前記半導体素子はステージ上に固定され
    ることを特徴とする請求項３に記載の半導体装置の製造
    方法。
  5. 【請求項５】 前記フリップチップ接続する工程は、前
    記半導体基板と前記半導体素子の少なくとも一方を加圧
    して実行されることを特徴とする請求項１乃至４いずれ
    か１つの項に記載の半導体装置の製造方法。
  6. 【請求項６】 前記半導体素子における素子形成面の裏
    面をステージに吸着して固定する工程と、前記配線基板
    における配線電極の形成面の裏面をツールに吸着する工
    程とを更に具備し、 前記フリップチップ接続する工程は、前記ツールを前記
    ステージに向かって降下させ、前記バンプを介して前記
    半導体素子と前記配線基板との電気的な接続を行い、且
    つ前記封止材により前記半導体素子と前記配線基板との
    間の封止を行うものであることを特徴とする請求項１ま
    たは２に記載の半導体装置の製造方法。
  7. 【請求項７】 前記ステージと前記ツールの少なくとも
    一方を加熱する工程を更に具備することを特徴とする請
    求項６に記載の半導体装置の製造方法。
  8. 【請求項８】 前記ステージにおける前記半導体素子の
    吸着面は、多孔質材であることを特徴とする請求項４、
    ６または７に記載の半導体装置の製造方法。
  9. 【請求項９】 前記半導体素子を搬送材に固着する工程
    を更に具備し、前記搬送材を前記ステージに吸着して固
    定することを特徴とする請求項４、６乃至８いずれか１
    つの項に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記配線基板を搬送材に固着する工程
    を更に具備し、前記フリップチップ接続する工程におい
    て、前記搬送材を前記ツールに吸着して前記半導体素子
    を固定することを特徴とする請求項６または７に記載の
    半導体装置の製造方法。
  11. 【請求項１１】 前記バンプは、メッキバンプ、スタッ
    ドバンプ、ボールバンプ及び印刷バンプのいずれかであ
    ることを特徴とする請求項１乃至１０いずれか１つの項
    に記載の半導体装置の製造方法。
JP2003056128A 2002-03-06 2003-03-03 半導体装置の製造方法 Expired - Fee Related JP3688686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003056128A JP3688686B2 (ja) 2002-03-06 2003-03-03 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-60700 2002-03-06
JP2002060700 2002-03-06
JP2003056128A JP3688686B2 (ja) 2002-03-06 2003-03-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003332382A true JP2003332382A (ja) 2003-11-21
JP3688686B2 JP3688686B2 (ja) 2005-08-31

Family

ID=29713800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003056128A Expired - Fee Related JP3688686B2 (ja) 2002-03-06 2003-03-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3688686B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135019A (ja) * 2004-11-04 2006-05-25 Matsushita Electric Ind Co Ltd 電子部品実装方法及び装置
JP2010069753A (ja) * 2008-09-19 2010-04-02 Brother Ind Ltd 記録ヘッド及びそれの製造方法
JP2013048300A (ja) * 2012-12-03 2013-03-07 Dexerials Corp 熱圧着装置及び電気部品の実装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135019A (ja) * 2004-11-04 2006-05-25 Matsushita Electric Ind Co Ltd 電子部品実装方法及び装置
JP4622460B2 (ja) * 2004-11-04 2011-02-02 パナソニック株式会社 電子部品実装方法及び装置
JP2010069753A (ja) * 2008-09-19 2010-04-02 Brother Ind Ltd 記録ヘッド及びそれの製造方法
US8104877B2 (en) 2008-09-19 2012-01-31 Brother Kogyo Kabushiki Kaisha Recording head and manufacturing method thereof
JP2013048300A (ja) * 2012-12-03 2013-03-07 Dexerials Corp 熱圧着装置及び電気部品の実装方法

Also Published As

Publication number Publication date
JP3688686B2 (ja) 2005-08-31

Similar Documents

Publication Publication Date Title
JP4266106B2 (ja) 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
JP4330821B2 (ja) 半導体装置の製造方法
KR100945800B1 (ko) 이종 접합 웨이퍼 제조방법
KR100609806B1 (ko) 반도체 장치의 제조 방법
EP0828292B1 (en) Manufacture of a semiconductor device
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
JP5645678B2 (ja) 半導体装置の製造方法
JP4818187B2 (ja) 半導体装置の製造方法
JP4848153B2 (ja) 半導体装置の製造方法
JP4595265B2 (ja) 半導体装置の製造方法
KR20070098623A (ko) 반도체 장치의 제조 방법
EP1152464A3 (en) Chip size package semiconductor device and method of manufacturing the same
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
CN101752273B (zh) 半导体器件的制造方法
US6838316B2 (en) Semiconductor device manufacturing method using ultrasonic flip chip bonding technique
JP3688686B2 (ja) 半導体装置の製造方法
US20050196901A1 (en) Device mounting method and device transport apparatus
JP2011181951A (ja) 半導体装置の製造方法
JP4515129B2 (ja) 半導体装置の製造方法
JP4057875B2 (ja) 半導体装置の製造方法
JP3651362B2 (ja) 半導体装置の製造方法
US20050221722A1 (en) Wafer grinding using an adhesive gel material
TWI425580B (zh) 製造半導體晶片封裝模組之方法
JP4107896B2 (ja) 半導体装置およびその製造方法
JP4207696B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050608

R151 Written notification of patent or utility model registration

Ref document number: 3688686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees