JP2003318130A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003318130A JP2003318130A JP2002121746A JP2002121746A JP2003318130A JP 2003318130 A JP2003318130 A JP 2003318130A JP 2002121746 A JP2002121746 A JP 2002121746A JP 2002121746 A JP2002121746 A JP 2002121746A JP 2003318130 A JP2003318130 A JP 2003318130A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- aluminum
- semiconductor chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 より低電気抵抗で、且つ安価な半導体チップ
の裏面電極を提供する。 【解決手段】 フレーム１上に形成された銀（Ａｇ）ペ
ースト２上に裏面電極５と、該裏面電極５上に形成され
た半導体チップ４を構成する縦型の半導体装置におい
て、当該裏面電極５が銀（Ａｇ）ペースト２よりも膜厚
が薄く、低抵抗のアルミニウム（Ａｌ）層３の単層構造
を成す。当該アルミニウム（Ａｌ）層３の膜厚は、０．
３〜２・０（μｍ）程度であり、好適には１．２６（μ
ｍ）程度と成るように形成する。ここで、半導体チップ
４を流れる電流Ｉ１は、半導体チップ４の裏面側に達し
た後、低抵抗の該アルミニウム（Ａｌ）層３内部のみを
流れる。これにより銀（Ａｇ）よりも低電気抵抗のアル
ミニウム（Ａｌ）層を有する高速動作が可能な、且つ高
価な金（Ａｕ）層や銅（Ｃｕ）層を用いない安価な裏面
電極５を有する、半導体装置が実現できる。
の裏面電極を提供する。 【解決手段】 フレーム１上に形成された銀（Ａｇ）ペ
ースト２上に裏面電極５と、該裏面電極５上に形成され
た半導体チップ４を構成する縦型の半導体装置におい
て、当該裏面電極５が銀（Ａｇ）ペースト２よりも膜厚
が薄く、低抵抗のアルミニウム（Ａｌ）層３の単層構造
を成す。当該アルミニウム（Ａｌ）層３の膜厚は、０．
３〜２・０（μｍ）程度であり、好適には１．２６（μ
ｍ）程度と成るように形成する。ここで、半導体チップ
４を流れる電流Ｉ１は、半導体チップ４の裏面側に達し
た後、低抵抗の該アルミニウム（Ａｌ）層３内部のみを
流れる。これにより銀（Ａｇ）よりも低電気抵抗のアル
ミニウム（Ａｌ）層を有する高速動作が可能な、且つ高
価な金（Ａｕ）層や銅（Ｃｕ）層を用いない安価な裏面
電極５を有する、半導体装置が実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、特にパ
ワー・トランジスタの半導体チップの裏面電極の構造に
関する。
ワー・トランジスタの半導体チップの裏面電極の構造に
関する。
【０００２】
【従来の技術】パワー系の集積回路（パワー・トランジ
スタ）は、主に縦型構造を成し、半導体基板表面から裏
面側に電流を流す。
スタ）は、主に縦型構造を成し、半導体基板表面から裏
面側に電流を流す。
【０００３】図２は、第１の従来例であるパワー・トラ
ンジスタを示す断面図である。フレーム２１上に銀（Ａ
ｇ）ペースト２２を介して、半導体チップ２３が搭載さ
れている。銀（Ａｇ）ペースト２２は、フレーム２１と
半導体チップ２３を接着するためのものであり、その厚
みは数十〜１００（μｍ）程度である。
ンジスタを示す断面図である。フレーム２１上に銀（Ａ
ｇ）ペースト２２を介して、半導体チップ２３が搭載さ
れている。銀（Ａｇ）ペースト２２は、フレーム２１と
半導体チップ２３を接着するためのものであり、その厚
みは数十〜１００（μｍ）程度である。
【０００４】図３は、第２の従来例であるパワー・トラ
ンジスタを示す断面図（特開平０１−３１８２３６）で
ある。その要旨は以下の通りである。
ンジスタを示す断面図（特開平０１−３１８２３６）で
ある。その要旨は以下の通りである。
【０００５】フレーム３１上に半田プリフォーム（以
下、半田３２と称す）を形成し、４層の金属層を介し
て、半導体チップ３３が搭載されている。４層の金属層
は、フレーム３１と接する側から金（Ａｕ）層３４、銅
（Ｃｕ）層３５、クロム（Ｃｒ）層３６、アルミニウム
（Ａｌ）層３７で構成されている半導体チップ３３の裏
面電極３８である。
下、半田３２と称す）を形成し、４層の金属層を介し
て、半導体チップ３３が搭載されている。４層の金属層
は、フレーム３１と接する側から金（Ａｕ）層３４、銅
（Ｃｕ）層３５、クロム（Ｃｒ）層３６、アルミニウム
（Ａｌ）層３７で構成されている半導体チップ３３の裏
面電極３８である。
【０００６】半田３２はフレーム３１と裏面電極３８と
を、金（Ａｕ）層３４は半田３２と銅（Ｃｕ）層３５を
それぞれ接着させるためのものである。銅（Ｃｕ）層３
５は、裏面電極３８に電流を流すために形成した低電気
抵抗の金属層であり、アルミニウム（Ａｌ）層３７はＰ
ＣＴ（耐湿性）試験を向上させるために形成したもので
ある。クロム（Ｃｒ）層３６は、アルミニウム（Ａｌ）
層３７が銅（Ｃｕ）層３５と合金化することを防ぐため
のバリアメタルである。膜厚は、それぞれ金（Ａｕ）層
３４が０．０６（μｍ）程度、銅（Ｃｕ）層３５が０．
８（μｍ）程度、クロム（Ｃｒ）層３６が０．４（μ
ｍ）程度、アルミニウム（Ａｌ）層３７が０．１（μ
ｍ）程度である。
を、金（Ａｕ）層３４は半田３２と銅（Ｃｕ）層３５を
それぞれ接着させるためのものである。銅（Ｃｕ）層３
５は、裏面電極３８に電流を流すために形成した低電気
抵抗の金属層であり、アルミニウム（Ａｌ）層３７はＰ
ＣＴ（耐湿性）試験を向上させるために形成したもので
ある。クロム（Ｃｒ）層３６は、アルミニウム（Ａｌ）
層３７が銅（Ｃｕ）層３５と合金化することを防ぐため
のバリアメタルである。膜厚は、それぞれ金（Ａｕ）層
３４が０．０６（μｍ）程度、銅（Ｃｕ）層３５が０．
８（μｍ）程度、クロム（Ｃｒ）層３６が０．４（μ
ｍ）程度、アルミニウム（Ａｌ）層３７が０．１（μ
ｍ）程度である。
【０００７】
【発明が解決しようとする課題】図２の第１の従来例に
示す半導体装置では、フレーム２１上に半導体チップ２
３を搭載する際に、銀（Ａｇ）ペースト２２を用いた。
しかし、銀（Ａｇ）は接着性に優れ、多種間の接着剤と
して利用できるという長所を有する。しかしその反面、
高電気抵抗（およそ１０８．４（μΩ・ｃｍ））である
という欠点があった。つまり、半導体チップ２３の裏面
側に抜けた電流Ｉ２は、高電気抵抗の銀（Ａｇ）ペース
ト２２内を流れる。しかし、高周波の場合、高電気抵抗
内部を流れるとノイズの影響を受けやすくなり、半導体
チップ２３の特性が劣化した。
示す半導体装置では、フレーム２１上に半導体チップ２
３を搭載する際に、銀（Ａｇ）ペースト２２を用いた。
しかし、銀（Ａｇ）は接着性に優れ、多種間の接着剤と
して利用できるという長所を有する。しかしその反面、
高電気抵抗（およそ１０８．４（μΩ・ｃｍ））である
という欠点があった。つまり、半導体チップ２３の裏面
側に抜けた電流Ｉ２は、高電気抵抗の銀（Ａｇ）ペース
ト２２内を流れる。しかし、高周波の場合、高電気抵抗
内部を流れるとノイズの影響を受けやすくなり、半導体
チップ２３の特性が劣化した。
【０００８】また、図３の第２の従来例に示す半導体装
置では、半導体チップ３３に４層の金属層を形成し、裏
面電極３８が形成された。半導体チップ３３の裏面に抜
けた電流Ｉ３は、アルミニウム（Ａｌ）層３７よりも低
電気抵抗のＣｕ３５の内部を流れる。ここで、アルミニ
ウム（Ａｌ）層の電気抵抗はおよそ２．６９（μΩ・ｃ
ｍ）であり、銅（Ｃｕ）層の電気抵抗は１．６９９（μ
Ω・ｃｍ）である。
置では、半導体チップ３３に４層の金属層を形成し、裏
面電極３８が形成された。半導体チップ３３の裏面に抜
けた電流Ｉ３は、アルミニウム（Ａｌ）層３７よりも低
電気抵抗のＣｕ３５の内部を流れる。ここで、アルミニ
ウム（Ａｌ）層の電気抵抗はおよそ２．６９（μΩ・ｃ
ｍ）であり、銅（Ｃｕ）層の電気抵抗は１．６９９（μ
Ω・ｃｍ）である。
【０００９】しかし、裏面電極３８の下位２層の金（Ａ
ｕ）層３４、銅（Ｃｕ）層３５は、高価な貴金属である
ため、半導体装置全体がコスト高と成ってしまうという
欠点があった。
ｕ）層３４、銅（Ｃｕ）層３５は、高価な貴金属である
ため、半導体装置全体がコスト高と成ってしまうという
欠点があった。
【００１０】また、各層の膜厚を別々に測定することが
困難であり、それぞれの膜厚が求める厚さとなっている
か否かの確認が難しかった。
困難であり、それぞれの膜厚が求める厚さとなっている
か否かの確認が難しかった。
【００１１】そこで、本発明は上記第１、第２の従来例
の欠点に鑑み、半導体チップ裏面に低抵抗のアルミニウ
ム（Ａｌ）層の単層からなる裏面電極を有する半導体装
置を提供する。
の欠点に鑑み、半導体チップ裏面に低抵抗のアルミニウ
ム（Ａｌ）層の単層からなる裏面電極を有する半導体装
置を提供する。
【００１２】
【課題を解決するための手段】本発明に係る半導体装置
は、フレームと、前記フレーム上に裏面電極を介して形
成された半導体チップを有する半導体装置において、前
記裏面電極が単層である電極層から形成され、前記電極
層よりも電気抵抗の高い接着層が、前記電極層と前記フ
レームとを接着していることを特徴とする半導体装置を
提供するものである。
は、フレームと、前記フレーム上に裏面電極を介して形
成された半導体チップを有する半導体装置において、前
記裏面電極が単層である電極層から形成され、前記電極
層よりも電気抵抗の高い接着層が、前記電極層と前記フ
レームとを接着していることを特徴とする半導体装置を
提供するものである。
【００１３】
【発明の実施の形態】図１は、本発明に係る半導体装置
（パワー・トランジスタ）を示す断面図である。
（パワー・トランジスタ）を示す断面図である。
【００１４】フレーム１上に銀（Ａｇ）ペーストの銀
（Ａｇ）２が形成され、当該銀（Ａｇ）２の表面にアル
ミニウム（Ａｌ）層３を形成する。半導体チップ４は、
アルミニウム（Ａｌ）層３上に搭載する。裏面電極５
は、上述した銀（Ａｇ）２を接着剤として、当該銀（Ａ
ｇ）２上にアルミニウム（Ａｌ）層３を形成する単層構
造の裏面電極であることを特徴とする。ここで、フレー
ム１の表面から半導体チップ４の最上面までの高さは、
３３０（μｍ）程度となる。
（Ａｇ）２が形成され、当該銀（Ａｇ）２の表面にアル
ミニウム（Ａｌ）層３を形成する。半導体チップ４は、
アルミニウム（Ａｌ）層３上に搭載する。裏面電極５
は、上述した銀（Ａｇ）２を接着剤として、当該銀（Ａ
ｇ）２上にアルミニウム（Ａｌ）層３を形成する単層構
造の裏面電極であることを特徴とする。ここで、フレー
ム１の表面から半導体チップ４の最上面までの高さは、
３３０（μｍ）程度となる。
【００１５】フレーム１は、本発明の半導体装置全体を
支持するための１枚の金属板から成るリードフレームで
ある。銀（Ａｇ）２はフレーム１上の所望位置に形成し
た銀（Ａｇ）ペーストであり、フレーム１とアルミニウ
ム（Ａｌ）層３とを接着させるためのものである。ここ
で、銀（Ａｇ）２の膜厚は数十〜１００（μｍ）程度と
成るように形成する。
支持するための１枚の金属板から成るリードフレームで
ある。銀（Ａｇ）２はフレーム１上の所望位置に形成し
た銀（Ａｇ）ペーストであり、フレーム１とアルミニウ
ム（Ａｌ）層３とを接着させるためのものである。ここ
で、銀（Ａｇ）２の膜厚は数十〜１００（μｍ）程度と
成るように形成する。
【００１６】アルミニウム（Ａｌ）層３は、銀（Ａｇ）
２上に形成した薄いアルミニウム（Ａｌ）層層であり、
その膜厚は１．２６（μｍ）程度となるように形成す
る。このとき、膜厚が１．２６（μｍ）程度である理由
は後述する。
２上に形成した薄いアルミニウム（Ａｌ）層層であり、
その膜厚は１．２６（μｍ）程度となるように形成す
る。このとき、膜厚が１．２６（μｍ）程度である理由
は後述する。
【００１７】半導体チップ４は、シリコン（Ｓｉ）から
成る動作部を有するペレットであり、縦型のパワー系の
トランジスタ、例えばバイポーラトランジスタである。
成る動作部を有するペレットであり、縦型のパワー系の
トランジスタ、例えばバイポーラトランジスタである。
【００１８】次に本発明の動作について説明する。半導
体チップ４の外部から半導体チップ４に流入した電流Ｉ
１は、縦型構造のパワー・トランジスタである半導体チ
ップ４の内部を表面側から裏面側へと向かって流れる。
その後、電流Ｉ１は、裏面電極５のうち上層の低抵抗の
アルミニウム（Ａｌ）層３内部のみを流れる。つまり、
電流Ｉ１は、アルミニウム（Ａｌ）層３よりも高抵抗の
銀（Ａｇ）２の内部には殆ど流れない。その後、電流Ｉ
１は、半導体チップ４の内部に再び流れ込むことで、正
常な動作をする。アルミニウム（Ａｌ）層３はフレーム
１とアルミニウム（Ａｌ）層３とを接着させる接着剤と
して利用する。
体チップ４の外部から半導体チップ４に流入した電流Ｉ
１は、縦型構造のパワー・トランジスタである半導体チ
ップ４の内部を表面側から裏面側へと向かって流れる。
その後、電流Ｉ１は、裏面電極５のうち上層の低抵抗の
アルミニウム（Ａｌ）層３内部のみを流れる。つまり、
電流Ｉ１は、アルミニウム（Ａｌ）層３よりも高抵抗の
銀（Ａｇ）２の内部には殆ど流れない。その後、電流Ｉ
１は、半導体チップ４の内部に再び流れ込むことで、正
常な動作をする。アルミニウム（Ａｌ）層３はフレーム
１とアルミニウム（Ａｌ）層３とを接着させる接着剤と
して利用する。
【００１９】本実施形態では、半導体チップ４の裏面に
アルミニウム（Ａｌ）層３を形成し、その膜厚が０．３
〜２．０（μｍ）程度、好適には１．２６（μｍ）程度
と成るように形成することが望ましい。以下、当該アル
ミニウム（Ａｌ）層３の膜厚について説明する。
アルミニウム（Ａｌ）層３を形成し、その膜厚が０．３
〜２．０（μｍ）程度、好適には１．２６（μｍ）程度
と成るように形成することが望ましい。以下、当該アル
ミニウム（Ａｌ）層３の膜厚について説明する。
【００２０】図３に示す第２の従来例の半導体装置で
は、半導体チップ３３の裏面電極３８のうち、電流Ｉ３
が実質流れるのは、銅（Ｃｕ）層３５内部である。上述
したように、通常銅（Ｃｕ）層３５は１．６９９（μΩ
・ｃｍ）の電気抵抗を有する。本実施形態では、図３の
第２の従来例と同程度の電気抵抗を有するようにアルミ
ニウム（Ａｌ）層４を形成することが目的である。つま
り、第２の実施例の半導体装置と同程度の電気抵抗を持
つ裏面電極を形成した。
は、半導体チップ３３の裏面電極３８のうち、電流Ｉ３
が実質流れるのは、銅（Ｃｕ）層３５内部である。上述
したように、通常銅（Ｃｕ）層３５は１．６９９（μΩ
・ｃｍ）の電気抵抗を有する。本実施形態では、図３の
第２の従来例と同程度の電気抵抗を有するようにアルミ
ニウム（Ａｌ）層４を形成することが目的である。つま
り、第２の実施例の半導体装置と同程度の電気抵抗を持
つ裏面電極を形成した。
【００２１】そこで、第２の従来例の銅（Ｃｕ）層３５
の膜厚が０．８（μｍ）であることを考慮すると、電気
抵抗が２．６９（μΩ・ｃｍ）のアルミニウム（Ａｌ）
層の膜厚を１．２６（μｍ）にすれば、第２の従来例の
銅（Ｃｕ）層３５と同程度の抵抗値を有するように形成
される。
の膜厚が０．８（μｍ）であることを考慮すると、電気
抵抗が２．６９（μΩ・ｃｍ）のアルミニウム（Ａｌ）
層の膜厚を１．２６（μｍ）にすれば、第２の従来例の
銅（Ｃｕ）層３５と同程度の抵抗値を有するように形成
される。
【００２２】以上より、本実施形態では、図２に示す第
１の従来例よりも低抵抗の裏面電極５を実現でき、また
図３に示す第２の従来例と同程度の電気抵抗を有した低
コストで、且つ扱いが容易なアルミニウム（Ａｌ）層の
単層構造の裏面電極５を実現できる。
１の従来例よりも低抵抗の裏面電極５を実現でき、また
図３に示す第２の従来例と同程度の電気抵抗を有した低
コストで、且つ扱いが容易なアルミニウム（Ａｌ）層の
単層構造の裏面電極５を実現できる。
【００２３】
【発明の効果】以上より、本発明の効果は以下の通りで
ある。
ある。
【００２４】半導体チップの裏面電極に低抵抗のアル
ミニウム（Ａｌ）層の単層を形成しているので、第１の
従来例のパワー・トランジスタよりも動作が速い。
ミニウム（Ａｌ）層の単層を形成しているので、第１の
従来例のパワー・トランジスタよりも動作が速い。
【００２５】第２の従来例のパワー・トランジスタに
見られるような裏面電極に比較的高コストな金（Ａｕ）
層や銅（Ｃｕ）層を使用していないため、コストが低く
抑えられる。
見られるような裏面電極に比較的高コストな金（Ａｕ）
層や銅（Ｃｕ）層を使用していないため、コストが低く
抑えられる。
【００２６】裏面電極が、アルミニウム（Ａｌ）層の
みから成るという簡単な構造であるために、アルミニウ
ム（Ａｌ）層の膜厚を容易に測定でき、扱い（膜厚測
定）が容易に可能となる。
みから成るという簡単な構造であるために、アルミニウ
ム（Ａｌ）層の膜厚を容易に測定でき、扱い（膜厚測
定）が容易に可能となる。
【図１】本発明に係る半導体装置の断面図である。
【図２】第１の従来例の半導体装置の断面図である。
【図３】第２の従来例の半導体装置の断面図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 田中 英之
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
(72)発明者 頓宮 真由美
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
Ｆターム(参考） 4M104 BB02 CC01 GG18
5F047 AA11 BA21 BA53 BB11 BC09
Claims (4)
- 【請求項１】 フレームと、 前記フレーム上に裏面電極を介して形成された半導体チ
ップを有する半導体装置において、 前記裏面電極が単層である電極層から形成され、 前記電極層よりも電気抵抗の高い接着層が、前記電極層
と前記フレームとを接着していることを特徴とする半導
体装置。 - 【請求項２】 前記接着層が銀（Ａｇ）ペーストである
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記電極層がアルミニウム層であること
を特徴とする請求項１又は請求項２記載の半導体装置。 - 【請求項４】 前記アルミニウム層の膜厚が０．３〜
２．０（μｍ）の範囲内であることを特徴とする請求項
３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002121746A JP2003318130A (ja) | 2002-04-24 | 2002-04-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002121746A JP2003318130A (ja) | 2002-04-24 | 2002-04-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003318130A true JP2003318130A (ja) | 2003-11-07 |
Family
ID=29537559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002121746A Pending JP2003318130A (ja) | 2002-04-24 | 2002-04-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003318130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053623A (ja) * | 2006-08-28 | 2008-03-06 | Sanyo Electric Co Ltd | 半導体装置 |
-
2002
- 2002-04-24 JP JP2002121746A patent/JP2003318130A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053623A (ja) * | 2006-08-28 | 2008-03-06 | Sanyo Electric Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759777B2 (en) | Semiconductor module | |
| EP1909321B1 (en) | Metal-ceramic composite substrate and method for manufacturing same | |
| US4417386A (en) | Method for mounting a semiconductor device in a housing | |
| WO2010052973A1 (ja) | 半導体装置及びその製造方法 | |
| JP2003086737A5 (ja) | ||
| JP2001352034A (ja) | 混成集積回路装置 | |
| JP6494802B2 (ja) | 電力用半導体装置および電力用半導体装置を製造する方法 | |
| JP2000299337A (ja) | 半導体装置及びその製造方法 | |
| JP2002203927A5 (ja) | ||
| JP2004501504A5 (ja) | ||
| JP2003142752A (ja) | 磁気センサの製造方法 | |
| US20110122592A1 (en) | First-level interconnects with slender columns, and processes of forming same | |
| JP3767585B2 (ja) | 半導体装置 | |
| US20060017171A1 (en) | Formation method and structure of conductive bumps | |
| EP1939929B1 (en) | Heat sink using a solder layer and method for manufacturing such heat sink | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005019922A (ja) | 半導体パッケージ用リードフレーム | |
| JP2002110981A5 (ja) | ||
| JP2003318130A (ja) | 半導体装置 | |
| JP2023174895A (ja) | 半導体素子および半導体装置 | |
| JP2008501246A (ja) | 表面実装のためのフロント接点の形成 | |
| JP2007053346A5 (ja) | ||
| JP2007234660A (ja) | 配線基板および配線基板の製造方法 | |
| JP2007129068A (ja) | 半導体装置とその製造方法、及びその製造に用いる基板 | |
| JP2006073805A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |