JP2003311498A - プレス運転制御方法およびプレス機械 - Google Patents

Abstract

(57)【要約】 【課題】 両制御装置（ＣＰＵ）の完全同期動作を前提
とすることなくソフトウエアによりフェールセーフ機能
を発現可能なプレス機械を提供する。 【解決手段】 一方制御装置（主）と他方制御装置
（従）とを割込み通知を介して同期的に動作させ、共通
メモリを介して互いに情報（入力信号状態および制御処
理結果）を取得しつつ各制御装置内で入力信号状態自体
の異常発生有無、自機内のハードウエアおよびソフトウ
エア上の異常発生有無をソフトウエアによりチェックし
かつ異常検出無しの場合でかつ互いに整合性が確認でき
た場合に制御処理結果を確定出力可能で、整合性が確認
できない場合には一方結果不一致信号（他方結果不一致
信号）を出力可能に構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力信号に基づき
制御処理を行いかつ出力された制御処理結果に応じてプ
レス運転を進行させるプレス運転制御方法およびＣＰＵ
２重化によるフェールセーフ機能をもたせたプレス機械
に関する。

【０００２】

【背景技術】プレス機械では、停止指令信号を発したに
も拘わらず負荷駆動回路の故障によりプレス機械（スラ
イド）が運転続行されてしまうことは、金型等機器の破
損はもとより人身大事故を起す虞があるので安全性およ
び信頼性の点から到底許されない。本出願人は、負荷駆
動回路を形成する半導体素子の故障を自動検出する異常
検出装置を先に提案（特開平２−１９２３１６号公報）
した。

【０００３】しかし、負荷駆動回路の故障に対するフェ
ールセーフ化ができたとしても、この負荷駆動回路に接
続された前段の回路から出力される信号（例えば、起動
指令信号および駆動制御信号）自体が正常（有効）でな
ければ、駆動制御系全体としては不十分である。つま
り、起動指令信号と駆動制御信号とが異常な出力であっ
たとしても、後段の負荷駆動回路は負荷（クラッチ＆ブ
レーキ）をＯＮさせてしまうからである。

【０００４】この問題の解決策の一つとして本出願人
は、起動指令信号も交流電源方式によるパルス信号とし
て出力するものとしかつその交流波形の極性反転に着目
して、起動指令パルス信号の有効性を確実にチェックで
き、その結果駆動制御系全体のフェールセーフ機能をも
たせた駆動制御装置を先に提案（特願平３−１０５６８
２号）した。

【０００５】ところが、一層の多機能化要請等から、駆
動制御回路はＣＰＵ，ＲＯＭ等を含むデータ処理装置
（コンピュータ）から構築される場合が多い。したがっ
て、運転指令回路も負荷駆動回路も直流電源方式とする
のが装置簡素化を図るのに都合がよいが、顧みて直流電
源方式の場合はフェールセーフ機能が未だ確立されてい
なかった。

【０００６】そこで、本出願人は、プレス機械の直流方
式駆動制御装置を先に提案（特公平７−２９２２９号公
報）した。すなわち、直流スイッチング電圧生成手段と
運転指令回路とプレス運転駆動制御装置と負荷駆動回路
とを含む直流電源方式で、起動指令パルス信号と状態検
出パルス信号との有効性を直流スイッチング電圧（信
号）との同期性からハードウエア的に判断可能に形成し
てある。加えて、プレス運転駆動制御装置を２組の制御
装置（ＣＰＵ）を有するＣＰＵ２重化構成としかつ照合
回路（ハードウエア）を設け、照合結果（同期性比較
から運転指令回路が正常が有効である、とともに同期
性比較から各負荷駆動回路が正常であり、かつ各系統
の駆動制御信号の発生動作等が互に整合する正常時であ
る。）が得られた場合に、信号を例えばＨレベルとして
安全回路（リレーＲＹ）を励磁することで遮断器（リレ
ー補助接点）をＯＮさせ、各負荷駆動回路の直流電流を
生かすように形成されている。

【０００７】上記〜のうちいずれかに異常があれ
ば、異常検出信号を出力（Ｌレベル）としてリレーＲＹ
を非励磁として補助接点をＯＦＦし、直流電源を強制的
に遮断する。したがって、安全性が確約され、全体のフ
ェールセーフ機能を確立できた。かくして、この先提案
の直流方式駆動制御装置は信頼性が高く、普及拡大が目
覚しい。

【０００８】

【発明が解決しようとする課題】ところで、普及拡大に
伴いプレス運転態様が広がり、入力信号が多数化し、監
視項目が増大し、入力信号態様ごとの制御処理の多様化
・複雑化が著しくなる傾向が強い。また、一段のコスト
低減が求められる一方においてプレス機械の型に対する
適応性の拡大が要請されている。

【０００９】しかるに、先提案の直流方式駆動制御装置
は、運転指令回路および負荷駆動回路の信号同期性の判
断、半導体素子の動作正否チェック、さらに加えて判断
（チェック）結果の照合が全てハードウエア（特殊な照
合回路）に依存した構成であるから、コスト高で適応性
が狭く要請を満たせない。

【００１０】とりわけ、ハードウエアにより各系ごとに
入力処理および制御処理の妥当性をチェックしかつＣＰ
Ｕ２重化による両系処理結果の照合をもハードウエアに
依存してフェールセーフ機能の強化を図るためには、両
ＣＰＵの完全同期動作が前提（必須）になる。しかし、
一段の処理高速化が望まれるコンピュータ（ＣＰＵ）シ
ステムで両ＣＰＵの完全同期動作を保障するのは至難で
あるとともに、それに近付けるだけでも経済的・時間的
・取扱い的に負担が大きい。

【００１１】本発明の第１の目的は、両制御装置（ＣＰ
Ｕ）の完全同期動作を前提とすることなくソフトウエア
によりフェールセーフ機能を強化したプレス運転方法を
提供することにある。第２の目的は、両制御装置（ＣＰ
Ｕ）の完全同期動作を前提とすることなくソフトウエア
によりフェールセーフ機能を発現する手段を具備するプ
レス機械を提供することにある。

【００１２】

【課題を解決するための手段】請求項１の発明は、入力
信号に基づき制御処理を行いかつ出力された制御処理結
果に応じてプレス運転を進行させるプレス運転制御方法
において、一方制御装置に、処理開始タイミングで他方
制御装置に処理開始の旨を割込み通知させ、読込んだ一
方入力信号状態を共通メモリに記憶させ、一方入力信号
状態と共通メモリから読取った他方入力信号状態とを比
較して両入力信号状態が一致しないと判別できた場合に
一方入力不一致信号を出力させまたは一致すると判別で
きた場合には当該一方入力信号状態に対応した一方制御
処理を実行させ、しかる後に一方制御処理結果を共通メ
モリに記憶させるとともに当該一方制御処理結果と共通
メモリから読取った他方制御処理結果とを比較して両制
御処理結果が一致しないと判別できた場合に一方結果不
一致信号を出力させまたは両制御処理結果が一致すると
判別できた場合には一方制御処理結果を確定出力させ、
この一方制御装置の働きと並行させて他方制御装置に、
一方制御装置から割込み通知を受けたときに読込んだ他
方入力信号状態を共通メモリに記憶させ、他方入力信号
状態と共通メモリから読取った一方入力信号状態とを比
較して両入力信号状態が一致しないと判別できた場合に
他方入力不一致信号を出力させまたは一致すると判別で
きた場合には当該他方入力信号状態に対応した他方制御
処理を実行させ、しかる後に他方制御処理結果を共通メ
モリに記憶させるとともに当該他方制御処理結果と共通
メモリから読取った一方制御処理結果とを比較して両制
御処理結果が一致しないと判別できた場合に他方結果不
一致信号を出力させまたは両制御処理結果が一致すると
判別できた場合には他方制御処理結果を確定出力させ
る、プレス運転制御方法である。

【００１３】かかる発明に係るプレス運転制御方法で
は、処理開始タイミングになると、一方制御装置が処理
開始の旨を他方制御装置に割込み通知する。これにより
両制御装置は、ソフトウエアにより、同期的な入力処理
および制御処理を行える準備が整う。

【００１４】つまり、一方制御装置（他方制御装置）で
は、自機読込み一方入力信号状態と共通メモリから読取
られた他方入力信号状態とを比較して両入力信号状態が
一致する場合に、一方制御処理（他方制御処理）を実行
する。一方制御処理結果（一方制御処理結果）は共通メ
モリに記憶される。しかし、両入力信号状態が一致しな
い場合には、一方入力不一致信号（他方入力不一致信
号）を出力させる。例えば、急停止指令信号として出力
する。

【００１５】一方制御処理（他方制御処理）の実行後
に、一方制御装置（他方制御装置）に、一方制御処理結
果（他方制御処理結果）と共通メモリから読取った他方
制御処理結果（一方制御処理結果）とを比較して両制御
処理結果が一致する場合に、一方制御処理結果（他方制
御処理結果）を確定出力させる。例えば、プレス運転用
の起動指令信号として確定出力する。しかし、両制御処
理結果が一致しないと判別できた場合には、一方結果不
一致信号（他方結果不一致信号）を出力させる。例え
ば、急停止指令信号として出力する。

【００１６】よって、両制御装置（ＣＰＵ）の完全同期
動作を前提とすることなくソフトウエアによりフェール
セーフで安全確実なプレス運転ができる。

【００１７】また、請求項２の発明は、入力信号に基づ
き制御処理を行いかつ出力された制御処理結果に応じて
プレス運転状態を進行可能に形成されたプレス機械にお
いて、２つの制御装置および各制御装置からバスを介し
てアクセス可能な共通メモリを設け、一方制御装置に、
処理開始タイミングになったときに他方制御装置に処理
開始の旨を割込み通知する割込み通知手段と，読込んだ
一方入力信号状態を共通メモリに記憶する一方入力記憶
制御手段と，読込んだ一方入力信号状態と共通メモリか
ら読取った他方入力信号状態とを比較して両入力信号状
態が一致するか否かを判別する一方側入力判別手段と，
両入力信号状態が一致しないと判別された場合に一方入
力不一致の旨を出力する一方入力不一致出力制御手段
と，両入力信号状態が一致すると判別された場合に当該
一方入力信号状態に対応した一方制御処理を実行する一
方制御処理実行手段と，一方制御処理結果を共通メモリ
に記憶する一方結果記憶制御手段と，一方制御処理結果
と共通メモリから読取った他方制御処理結果とを比較し
て両制御処理結果が一致するか否かを判別する一方側結
果判別手段と，両制御処理結果が一致しないと判別され
た場合に一方結果不一致の旨を出力する一方結果不一致
出力制御手段と，両制御処理結果が一致すると判別され
た場合に実行した一方制御処理結果を確定出力する一方
結果確定出力制御手段とを設け、他方制御装置に、一方
制御装置から割込み通知を受けたときに読込んで他方入
力信号状態を共通メモリに記憶する他方入力記憶制御手
段と，読込んだ他方入力信号状態と共通メモリから読取
った一方入力信号状態とを比較して両入力信号状態が一
致するか否かを判別する他方側入力判別手段と，両入力
信号状態が一致しないと判別された場合に他方入力不一
致の旨を出力する他方入力不一致出力制御手段と，両入
力信号状態が一致すると判別された場合に当該他方入力
信号状態に対応した他方制御処理を実行する他方制御処
理実行手段と，他方制御処理結果を共通メモリに記憶す
る他方結果記憶制御手段と，他方制御処理結果と共通メ
モリから読取った一方制御処理結果とを比較して両制御
処理結果が一致するか否かを判別する他方側結果判別手
段と，両制御処理結果が一致しないと判別された場合に
一方結果不一致の旨を出力する他方結果不一致出力制御
手段と，両制御処理結果が一致すると判別された場合に
実行した他方制御処理結果を確定出力する他方結果確定
出力制御手段とを設けた、プレス機械である。

【００１８】かかる発明に係るプレス機械では、一方制
御装置（主）と他方制御装置（従）とを割込み通知を介
して同期的に動作（作用）させることができ、共通メモ
リを介して互いに情報（入力信号状態および制御処理結
果）を取得しつつ各装置（自機）内で入力信号状態自体
の異常発生有無、自機内のハードウエアおよびソフトウ
エア上の異常発生有無をソフトウエアによりチェックし
かつ異常検出無しの場合でかつ互いに整合性がソフトウ
エアで確認できた場合に、制御処理結果（例えば、プレ
ス運転用の起動指令信号）を確定出力する。整合性が確
認できない場合には、一方結果不一致信号（他方結果不
一致信号）［例えば、急停止指令信号］を出力させる。
ＣＰＵ２重化を構築する両ＣＰＵの完全同期動作を前提
とすることなく、万全なフェールセーフ機能を強化する
ことができる。

【００１９】また、請求項３の発明は、前記入力信号が
プレス運転用の起動指令信号でありかつ前記制御処理が
クラッチ＆ブレーキ装置のＯＮ／ＯＦＦ制御信号とされ
たプレス機械である。

【００２０】かかる発明に係るプレス機械では、入力さ
れた起動指令信号の状態の同期生が比較判別され、整合
性が確認された場合にクラッチ＆ブレーキ装置のＯＮ／
ＯＦＦ制御信号を出力する制御処理が成される。したが
って、作業安全性を担保しつつ金型保護等の完璧化を図
れる。

【００２１】

【実施の形態】以下、本発明の実施の形態について図面
を参照して説明する。

【００２２】本プレス運転方法を実施するために好適な
プレス機械は、図１，図２に示す如く、２つの制御装置
（ＣＰＵ１，ＣＰＵ２…３１Ａ，３１Ｂ）および各制御
装置からバス３７Ａ，３７Ｂを介してアクセス可能な共
通メモリ４０を設け、一方制御装置（３１Ａ）に割込み
通知手段（３１Ａ，３２Ａ）と一方入力記憶制御手段
（３１Ａ，３２Ａ）と一方側入力判別手段（３１Ａ，３
２Ａ）と一方入力不一致出力制御手段（３１Ａ，３２
Ａ）と一方制御処理実行手段（３１Ａ，３２Ａ）と一方
結果記憶制御手段（３１Ａ，３２Ａ）と一方側結果判別
手段（３１Ａ，３２Ａ）と一方結果不一致出力制御手段
（３１Ａ，３２Ａ）と一方結果確定出力制御手段（３１
Ａ，３２Ａ）とを設け、かつ他方制御装置（３１Ｂ）に
他方入力記憶制御手段（３１Ｂ，３２Ｂ）と他方側入力
判別手段（３１Ｂ，３２Ｂ）と他方入力不一致出力制御
手段（３１Ｂ，３２Ｂ）と他方制御処理実行手段（３１
Ｂ，３２Ｂ）と他方結果記憶制御手段（３１Ｂ，３２
Ｂ）と他方側結果判別手段（３１Ｂ，３２Ｂ）と他方結
果不一致出力制御手段（３１Ｂ，３２Ｂ）と他方結果確
定出力制御手段（３１Ｂ，３２Ｂ）とを設け、両制御装
置（３１Ａ，３１Ｂ）の完全同期動作を前提としなくと
もかつソフトウエアにより入力信号状態および両制御装
置（３１Ａ，３１Ｂ）内での制御処理に対するフェール
セーフ機能を強化可能に形成されている。

【００２３】すなわち、制御装置（ＣＰＵ３１Ａ，ＣＰ
Ｕ３１Ｂ）を２系統（３１Ａ等、３１Ｂ等）とし、両系
統の同期・整合性を相互にソフトウエアにより比較確認
可能に形成し、入力信号状態およびこれに基づく制御処
理結果［例えば、駆動制御信号ＣＮＴ（ＣＮＴ１，ＣＮ
Ｔ２）］の有効性を判別し、有効性が否定される場合に
は入力不一致信号（入力異常検出信号）乃至結果不一致
信号（制御結果異常検出信号）を出力する。

【００２４】入力信号としては、プレス運転用の起動指
令信号，運転モード選択信号，安全装置の入／切信号，
安全装置の通光／遮光信号，停止指令信号等々がある
が、この実施の形態では、プレス運転用の起動指令信号
（例えば、信号レベルがＨを状態１、Ｌが状態２とす
る。）を例示する。

【００２５】また、制御処理結果としては、急停止イン
ターロック，連続停止インターロック，連続運転有効，
再起動有効，クラッチ保持，オーバーラン監視中，クラ
ッチオン，アンチタイダウン，モーション監視等々があ
るが、この実施の形態では、連続運転有効［制御処理結
果の確定出力…ＣＮＴ１，ＣＮＴ２を出力してクラッチ
をＯＮ（ブレーキをＯＦＦ）する。］，急停止インター
ロック［入力不一致信号または結果不一致信号の出力…
ＥＭＧ１，ＥＭＧ２を出力して電磁リレー６０を非励磁
として６１Ａ，６１ＢをＯＦＦさせることでブレーキを
ＯＮ（クラッチをＯＦＦ）にする。］を例示する。

【００２６】すなわち、制御装置（３１Ａ，３１Ｂ）の
負荷１５は、クラッチ＆ブレーキ装置１５用のダブルソ
レノイド１５Ａ，１５Ｂとされている。２系統の関係か
ら負荷駆動回路１０も２系列（１０Ａ，１０Ｂ）とされ
ている。

【００２７】加えて、この実施の形態では、プレス運転
制御システムとしての全体を、直流スイッチング電圧生
成手段２０と運転指令回路１と両制御装置（３１Ａ，３
１Ｂ）を含むプレス運転駆動制御装置３０と負荷駆動回
路１０（１０Ａ，１０Ｂ）とを含む直流電源方式として
構築するとともに、運転指令パルス信号（起動指令信
号）ＳＳと状態検出パルス信号ＦＢ１，ＦＢ２との有効
性を直流スイッチング電圧（信号）との同期性から判断
可能にも形成してある。より一層の安全強化を企図する
ためである。

【００２８】なお、ハードウエア（５０等）を設けて、
運転指令パルス信号（起動指令信号）ＳＳと状態検出パ
ルス信号ＦＢ１，ＦＢ２との有効性を直流スイッチング
電圧（信号）との同期性から判断可能に構築しないで
も、ソフトウエアによりフェールセーフ機能をもたせる
本発明は成立しかつ実施することができる。但し、この
実施の形態のように構築すれば、各信号の信頼性を一段
と高められる。

【００２９】以下に、プレス運転制御システムの構成・
機能等を具体的に説明する。

【００３０】まず、直流スイッチング電圧生成手段２０
は、システム全体の直流電源装置と等しく、所定周波数
の直流スイッチング電圧（信号）ＤＣを生成する。この
直流スイッチング電圧（信号）ＤＣは、図２に示した如
く、周波数（パルス周期）が７０Ｈｚとされ、交流電源
５０／６０Ｈｚの整数倍の値となることがないように、
確実性を一段と向上させている。

【００３１】そして、この直流スイッチング電圧（信
号）ＤＣは、インターフェース２５Ａ，入力ラッチ回路
２６Ａおよびインターフェース２５Ｂ，入力ラッチ回路
２６Ｂを介して各系統ＣＰＵ１等，ＣＰＵ２等へ入力さ
れる。つまり、この直流スイッチング電圧ＤＣは、直流
スイッチング電圧生成手段２０を内蔵するプレス運転駆
動制御装置３０が自ら生成するものと理解される。

【００３２】この直流スイッチング電圧ＤＣは、運転指
令回路１の直流電源ＤＰＳとされるとともに負荷駆動回
路１０Ａ，１０Ｂの直流電源ＤＲＶ１，ＤＲＶ２とされ
る。つまり、本装置は全て直流電源方式である。

【００３３】次に、運転指令回路１は、直流電源ＤＰＳ
を電源とし、運転ボタン２を押し続けると、第１パルス
信号発生器（ホトカプラ）３から、その直流スイッチン
グ電圧（信号）ＤＣに同期した運転指令信号（起動指令
信号）ＳＳが出力（Ｈレベル）される。したがって、Ｌ
レベルでは、プレス運転されない。

【００３４】なお、この実施の形態における運転指令回
路１の手押運転ボタン２は、プレスを寸動モード（手押
運転ボタン２を押し続けている間だけクラッチ＆ブレー
キ装置１５のソレノイド１５Ａ，１５Ｂを励磁してプレ
ス運転する。）の運転用とされているが、連続運転モー
ド用の手押運転ボタンでもよい。また、図２では、停止
指令信号を出力するための停止ボタンについては図示省
略した。

【００３５】一方、負荷駆動回路１０Ａ（１０Ｂ）は、
直流電源ＤＲＶ１（ＤＲＶ２）に負荷１５Ａ（１５Ｂ）
とスイッチング用の半導体素子（トランジスタ）１１Ａ
（１１Ｂ）を直列接続してなる。また、半導体素子１１
Ａ（１１Ｂ）には、第２パルス信号発生器（ホトカプ
ラ）５０Ａ（５０Ｂ）が並列接続されている。

【００３６】したがって、半導体素子１１Ａ（１１Ｂ）
がＯＦＦの場合には、第２パルス信号発生器５０Ａ（５
０Ｂ）から直流スイッチング電圧ＤＣ〔ＤＲＶ１（ＤＲ
Ｖ２）〕と同期した状態検出パルス信号ＦＢ１（ＦＢ
２）が出力される。つまり、半導体素子１１Ａ，１１Ｂ
は、導通側および遮断側の故障の確率が５０％なので、
パルス信号ＦＢ１，ＦＢ２がそれと同期してＯＮ／ＯＦ
Ｆしていれば正常である。

【００３７】ここにおいて、プレス運転駆動制御装置３
０は、２系統（制御装置…ＣＰＵ１，ＣＰＵ２）からな
り、一方系統（他方系統）は、バス３７Ａ（３７Ｂ）で
接続されたＣＰＵ３１Ａ（３１Ｂ）、ＲＯＭ３２Ａ（３
２Ｂ）、インターフェース２５Ａ（２５Ｂ）、入力ラッ
チ回路２６Ａ，３３Ａ，３４Ａ（２６Ｂ，３３Ｂ，３４
Ｂ）、出力ラッチ回路３５Ａ（３５Ｂ）、出力ドライバ
３６Ａ（３６Ｂ）、インターフェイス（出力ラッチ回路
および出力ドライバ）３９Ａ，３９Ｂ等から形成され、
各ＣＰＵ（３１Ａ，３１Ｂ）は共通メモリ（ＲＡＭ）４
０に当該各バス３７Ａ，３７Ｂを介してアクセス（書込
み，読取り）可能である。

【００３８】直流スイッチング電圧（信号）ＤＣは、イ
ンターフェース２５Ａ，２５Ｂを介して入力ラッチ回路
２６Ａ，２６Ｂに、第１パルス信号発生器３からの運転
指令信号（起動指令信号）ＳＳは入力ラッチ回路３３
Ａ，３３Ｂに、かつ第２パルス信号発生器５０Ａ，５０
Ｂからの状態検出パルス信号ＦＢ１，ＦＢ２は入力ラッ
チ回路３４Ａ，３４Ｂ（３４Ｂ，３４Ａ）に入力され
る。つまり自己系統の他、相手系統にも入力される。ま
た、駆動制御信号ＣＮＴ１，ＣＮＴ２は、出力ラッチ回
路と３５Ａ，３５Ｂから出力ドライバ３６Ａ，３６Ｂを
介して半導体素子１１Ａ，１１Ｂに出力される。

【００３９】ＣＰＵ１（ＣＰＵ２）は、状態検出パルス
信号ＦＢ１（ＦＢ２）と基準信号たる直流スイッチング
電圧（信号）ＤＣとを比較して、その同期チェックを行
う。状態検出パルス信号ＦＢ１，ＦＢ２も直流スイッチ
ング電圧（信号）ＤＣと元を同じくするものであるか
ら、両信号ＤＣ、ＦＢ１（ＦＢ２）が同期していれば、
半導体素子１１Ａ（１１Ｂ）つまり負荷駆動回路１０Ａ
（１０Ｂ）は正常である。もし、同期していなければ、
半導体素子１１Ａ（１１Ｂ）が導通側故障かホトカプラ
〔５０Ａ（５０Ｂ）〕が異常とわかる。

【００４０】同様にＣＰＵ１（ＣＰＵ２）は、運転指令
信号（起動指令信号）ＳＳと直流スイッチング電圧（信
号）ＤＣとを比較してその同期チェックを行う。両信号
ＳＳ，ＤＣが同期していれば、ホトカプラ（３）等つま
り運転指令回路１は正常である。

【００４１】ここにおいて、一方制御装置（ＣＰＵ１）
側の割込み通知手段（ＣＰＵ３１Ａ，ＲＯＭ３２Ａ）
は、処理開始タイミングになったとき［図３のＳＴ（ス
テップ）１０でＹＥＳ］に、他方制御装置（ＣＰＵ２）
に処理開始の旨を割込み通知（ＳＴ１１）する。

【００４２】処理開始タイミングは、この実施の形態で
は“主ＣＰＵ”と決めたＣＰＵ３１Ａ内の時計回路に基
づく時間管理による。つまり、ＲＯＭ３２Ａに格納され
た処理スケジュール（例えば、１０ｍＳｅｃ毎のサンプ
リング）をＲＡＭ（ＣＰＵ３１Ａ内メモリ）に書込み、
この１０ｍＳｅｃ毎に処理開始する。この１０ｍＳｅｃ
は操作表示部（操作部７１および表示部７２）のキー操
作により当該運転中の希望値（例えば、５ｍＳｅｃ）に
設定変更可能である。

【００４３】“従ＣＰＵ”のＣＰＵ３１Ｂは、ＣＰＵ３
１Ａからの割込み通知を根拠として動作し、結果として
同期的に入力処理等を行なう。つまり、両ＣＰＵ（３１
Ａ，３１Ｂ）の完全同期動作を担保する必要がないの
で、従来例に比較して経済的・時間的・取扱い的に負担
が小さく有利である。

【００４４】この割込み通知手段（ＣＰＵ３１Ａ，ＲＯ
Ｍ３２Ａ）は割込み機能を活用することで構築すること
ができるが、他のＣＰＵとＲＯＭとからなるものと定義
された以下の各手段［例えば、一方入力記憶制御手段
（ＣＰＵ３１Ａ，ＲＯＭ３２Ａ）等］は当該制御プログ
ラムを格納させたＲＯＭ３２Ａおよびこれを実行するＣ
ＰＵ３１Ａから構成されている。なお、ＲＯＭに代えて
例えばＨＤＤ等を用いてもよい。

【００４５】一方入力記憶制御手段（ＣＰＵ３１Ａ，Ｒ
ＯＭ３２Ａ）は、図１に示すように入力ゲート（３４
Ａ）を介して読込んだ一方入力信号状態（入力された起
動指令信号）を共通メモリ４０に記憶する（図３のＳＴ
１２，ＳＴ１３）。入力信号状態は、ＣＰＵ３１Ａに依
存する当該読込み時間と共に信号レベル変化の様子乃至
変化後の信号レベルである。

【００４６】他方入力読取制御手段（ＣＰＵ３１Ａ，Ｒ
ＯＭ３２Ａ）は、共通メモリ４０をアクセスしてそこに
記憶された他方入力信号状態を読取る（ＳＴ１４）。つ
まり、共通メモリ４０を介して相互情報交換を行なう。

【００４７】一方側入力判別手段（ＣＰＵ３１Ａ，ＲＯ
Ｍ３２Ａ）は、読込んだ一方入力信号状態と共通メモリ
４０から読取った他方入力信号状態とを比較（ＳＴ１
５）して、両入力信号状態が一致するか否かを判別（Ｓ
Ｔ１６）する。両入力信号状態が一致するか否かは、両
入力信号の時間差が許容時間（設定変更可能である。）
内であるか否かとして判別される。もとより、信号レベ
ルが反対の場合や片方の入力信号状態が読込まれていな
い（共通メモリ４０に記憶されていない。）等々、つま
り同一性、同期性の欠如がある場合に不一致と判別す
る。

【００４８】一方入力不一致出力制御手段（ＣＰＵ３１
Ａ，ＲＯＭ３２Ａ）は、両入力信号状態が一致しないと
判別（ＳＴ１６でＹＥＳ）された場合（一方制御装置側
にハードウエア的および／またはソフトウエア的な異常
が検出された場合。）に、一方入力不一致の旨（一方入
力不一致信号）を出力する（図５のＳＴ１６Ａ）。一方
入力不一致信号は、この実施の形態では、上記の急停止
インターロックに係る急停止信号ＥＭＧ１として出力さ
れる。その旨は表示部７２に表示される。

【００４９】以上は、図１では、“入力処理”として表
わしている。他方制御装置（ＣＰＵ３１Ｂ）の場合も同
じである。

【００５０】引続き、一方制御処理実行手段（ＣＰＵ３
１Ａ，ＲＯＭ３２Ａ）は、両入力信号状態が一致すると
判別（ＳＴ１６でＮＯ）された場合に、当該一方入力信
号状態に対応した一方制御処理（クラッチ＆ブレーキ装
置１５のソレノイド制御処理…図１の“Ｃ＆Ｂ制御処
理”）を実行（図４のＳＴ１７）する。つまり、駆動制
御信号ＣＮＴ１を出力する。下記する確定出力前の仮出
力である。

【００５１】この一方制御処理結果は、一方結果記憶制
御手段（ＣＰＵ３１Ａ，ＲＯＭ３２Ａ）によって共通メ
モリ４０に記憶（ＳＴ１８）される。直後に、他方結果
読取制御手段（ＣＰＵ３１Ａ，ＲＯＭ３２Ａ）が、共通
メモリ４０から他方制御処理結果を読取る（ＳＴ１
９）。

【００５２】一方側結果判別手段（ＣＰＵ３１Ａ，ＲＯ
Ｍ３２Ａ）は、一方制御処理結果と共通メモリ４０から
読取った他方制御処理結果とを比較（ＳＴ２０）して、
両制御処理結果が一致するか否かを判別（ＳＴ２１）す
る。

【００５３】一方結果不一致出力制御手段（ＣＰＵ３１
Ａ，ＲＯＭ３２Ａ）は、両制御処理結果が一致しないと
判別（ＳＴ２１でＹＥＳ）された場合に、一方結果不一
致の旨（一方結果不一致信号）を出力（図５のＳＴ２１
Ａ）する。一方結果不一致信号は、この実施の形態で
は、上記の急停止インターロックに係る急停止信号ＥＭ
Ｇ１として出力される。その旨は表示部７２に表示され
る。

【００５４】一方結果確定出力制御手段（ＣＰＵ３１
Ａ，ＲＯＭ３２Ａ）は、両制御処理結果が一致すると判
別（ＳＴ２１でＮＯ）された場合に、実行された一方制
御処理結果を確定出力（ＳＴ２２）する。上記した駆動
制御信号ＣＮＴ（ＣＮＴ１）の仮出力を確定することで
ある。なお、この段階ではじめて、駆動制御信号ＣＮＴ
（ＣＮＴ１）を確定出力するように形成してもよい。

【００５５】同様に、他方制御装置（ＣＰＵ２）側の他
方入力記憶制御手段（ＣＰＵ３１Ｂ，ＲＯＭ３２Ｂ）
は、一方制御装置（ＣＰＵ１）から割込み通知を受けた
とき（図６のＳＴ３１でＹＥＳ）に、図１に示すように
入力ゲート（３４Ｂ）を介して読込んだ他方入力信号状
態（入力された起動指令信号）を共通メモリ４０に記憶
する（ＳＴ３２，ＳＴ３３）。

【００５６】すると、一方入力読取制御手段（ＣＰＵ３
１Ｂ，ＲＯＭ３２Ｂ）は、共通メモリ４０から一方入力
信号状態を読取る（ＳＴ３４）。以下は一方制御装置
（ＣＰＵ３１Ａ）側の各相当手段と同様に作用する。

【００５７】すなわち、他方側入力判別手段（ＣＰＵ３
１Ｂ，ＲＯＭ３２Ｂ）は、読込んだ他方入力信号状態と
共通メモリ４０から読取った一方入力信号状態とを比較
（ＳＴ３５）して、両入力信号状態が一致するか否かを
判別（ＳＴ３６）する。

【００５８】他方入力不一致出力制御手段（ＣＰＵ３１
Ｂ，ＲＯＭ３２Ｂ）は、両入力信号状態が一致しないと
判別（ＳＴ３６でＹＥＳ）された場合に、他方入力不一
致の旨（他方入力不一致信号）を出力する（図８のＳＴ
３６Ａ）。他方入力不一致信号は、この実施の形態で
は、急停止信号ＥＭＧ２として出力される。その旨は表
示部７２に表示される。

【００５９】次に、他方制御処理実行手段（ＣＰＵ３１
Ｂ，ＲＯＭ３２Ｂ）は、両入力信号状態が一致すると判
別（ＳＴ３６でＮＯ）された場合に、当該他方入力信号
状態に対応した他方制御処理（クラッチ＆ブレーキ装置
１５のソレノイド制御処理…図１の“Ｃ＆Ｂ制御処
理”）を実行（図７のＳＴ３７）する。駆動制御信号Ｃ
ＮＴ２を仮出力する。

【００６０】この他方制御処理結果は、他方結果記憶制
御手段（ＣＰＵ３１Ｂ，ＲＯＭ３２Ｂ）によって他方制
御処理結果を共通メモリ４０に記憶（ＳＴ３８）され
る。直後に、一方結果読取制御手段（ＣＰＵ３１Ｂ，Ｒ
ＯＭ３２Ｂ）が共通メモリ４０から一方制御処理結果を
読取る（ＳＴ３９）。

【００６１】他方側結果判別手段（ＣＰＵ３１Ｂ，ＲＯ
Ｍ３２Ｂ）は、他方制御処理結果と共通メモリ４０から
読取った一方制御処理結果とを比較（ＳＴ４０）して、
両制御処理結果が一致するか否かを判別（ＳＴ４１）す
る。

【００６２】他方結果不一致出力制御手段（ＣＰＵ３１
Ｂ，ＲＯＭ３２Ｂ）は、両制御処理結果が一致しないと
判別された場合（ＳＴ４１でＹＥＳ）に、他方結果不一
致の旨（他方結果不一致信号）を出力（図８のＳＴ４１
Ａ）する。他方結果不一致信号は、この実施の形態で
は、上記の急停止インターロックに係る急停止信号ＥＭ
Ｇ２として出力される。その旨は表示部７２に表示され
る。

【００６３】他方結果確定出力制御手段（ＣＰＵ３１
Ｂ，ＲＯＭ３２Ｂ）は、両制御処理結果が一致すると判
別（ＳＴ４１でＮＯ）された場合に、実行された他方制
御処理結果を確定出力（ＳＴ４２）する。上記した駆動
制御信号ＣＮＴ（ＣＮＴ２）の仮出力を確定することで
ある。なお、この段階ではじめて、駆動制御信号ＣＮＴ
（ＣＮＴ２）を確定出力するように形成してもよい。

【００６４】以上のフェールセーフ機能は、両系統（Ｃ
ＰＵ３１Ａ等，ＣＰＵ３１Ｂ等）のソフトウエアにより
相互確認されることで発現される。つまり、運転指令信
号（起動指令信号）ＳＳも同期的整合性の他、駆動制御
信号ＣＮＴ１，ＣＮＴ２の生成動作状態の同期性・整合
性を確認し、それらのいずれかが不整合（不一致）であ
ると判別した場合には、各負荷駆動回路１０Ａ，１０Ｂ
の直流電源（ＤＲＶ１，ＤＲＶ２）を強制的に遮断する
機能を有する。

【００６５】すなわち、プレス運転駆動制御装置３０
は、運転指令回路１と各負荷駆動回路１０Ａ，１０Ｂと
が、ともに正常と判別した場合に限り、駆動制御信号Ｃ
ＮＴ１，ＣＮＴ２を出力して当該半導体素子１１Ａ，１
１ＢをＯＮ制御して負荷１５Ａ，１５Ｂを駆動（ＯＮ）
する。

【００６６】なお、フェールセーフ機能用のソフトウエ
アに、運転指令信号（起動指令信号）ＳＳと直流スイ
ッチング電圧信号（ＤＣ）との同期性比較から運転指令
回路１が正常つまり運転指令信号ＳＳが有効である、と
ともに各状態検出信号ＦＢ１，ＦＢ２と直流スイッチ
ング電圧信号（ＤＣ）との同期性比較から各負荷駆動回
路１０Ａ，１０Ｂが正常つまり各状態検出信号ＦＢ１，
ＦＢ２が有効であり、かつプレス運転駆動制御装置３
０の各系統３１Ａ，３２Ａ等、３１Ｂ，３２Ｂ等の駆動
制御信号ＣＮＴ１，ＣＮＴ２の発生動作等が互に整合す
る正常時にのみ信号ＥＭＧ（ＥＭＧ１およびＥＭＧ２）
をＨレベルとして安全回路（リレーＲＹ）６０を励磁す
るように形成することができる。

【００６７】かくした場合、遮断器（リレー補助接点）
６１Ａ，６１ＢをＯＮさせ、各負荷駆動回路１０Ａ，１
０Ｂの直流電流ＤＲＶ１，ＤＲＶ２を生かすが、上記
〜のうちいずれかに異常があれば、異常検出信号ＥＭ
Ｇ（ＥＭＧ１あるいはＥＭＧ２）を出力（Ｌレベル）と
してリレーＲＹ（６０）を非励磁として補助接点６１
Ａ，６１ＢをＯＦＦし、直流電源ＤＲＶ１，ＤＲＶ２を
強制的に遮断する。したがって、一層の安全性が確約さ
れ、全体のフェールセーフが完璧となる。

【００６８】しかして、この実施の形態の場合は、一方
制御装置（３１Ａ）の割込み通知手段（３１Ａ，３２
Ａ）は、処理開始タイミングになったときに、他方制御
装置（３１Ｂ）に処理開始の旨を割込み通知する（図３
のＳＴ１１）。これにより両制御装置を常に完全同期動
作させる必要がなくなる。したがって、制御負担が重く
適応性が狭くなる犠牲を排除しつつ、両制御装置のシス
テム簡素化および低コスト化を達成することができる。

【００６９】一方入力記憶制御手段（３１Ａ，３２Ａ）
は、自ら読込んだ一方入力信号状態を図１，図２の共通
メモリ４０に記憶する。その後に、一方側入力判別手段
（３１Ａ，３２Ａ）が、読込み一方入力信号状態と他方
入力読取制御手段（３１Ａ，３２Ａ）によって共通メモ
リ４０から読取られた他方入力信号状態とを比較して、
両入力信号状態が一致するか否かを判別する（図３のＳ
Ｔ１５，ＳＴ１６）。図１に示す“入力処理”による。

【００７０】これにより、入力信号状態自体の正否並び
に入力信号状態の読込みに関する自機（一方制御装置…
３１Ａ）のハードウエアおよびソフトウエアの正常・異
常性をチェックすることができる。

【００７１】この一方側入力判別手段（３１Ａ，３２
Ａ）によって両入力信号状態（起動指令信号状態）が一
致すると判別（ＳＴＳＴ１６でＮＯ）された場合に、一
方制御処理実行手段（３１Ａ，３２Ａ）が働き、一方入
力信号状態に対応した一方制御処理を実行（図４のＳＴ
１７）する。つまり、入力信号状態自体並びにその読込
みに関する自機内のハードウエアおよびソフトウエアの
正常性が確認することができた場合に、一方制御処理実
行手段（３１Ａ，３２Ａ）はこれを条件に制御処理を実
行する。この一方制御処理結果は、一方結果記憶制御手
段（３１Ａ，３２Ａ）によって共通メモリ４０に記憶さ
れる（ＳＴ１８）。

【００７２】しかし、一方側入力判別手段（３１Ａ，３
２Ａ）によって両入力信号状態が一致しないと判別（図
３のＳＴ１６でＹＥＳ）された場合、つまり入力信号状
態自体並びに入力信号状態の読込みに関する自機内のハ
ードウエアおよびソフトウエアに異常があるとソフトウ
エアにより確認された場合には、一方入力不一致出力制
御手段（３１Ａ，３２Ａ）が、一方入力不一致の旨（一
方入力不一致信号…一方異常検出信号）を出力（図５の
ＳＴ１６Ａ）する。この場合（異常発生検出下）では、
一方制御処理実行手段（３１Ａ，３２Ａ）の働き（制御
処理の実行）を阻止する。

【００７３】一方側結果判別手段（３１Ａ，３２Ａ）
は、一方制御処理結果と、他方結果読取制御手段（３１
Ａ，３２Ａ）によって共通メモリ４０から読取られた他
方制御処理結果とを比較して、両制御処理結果が一致す
るか否かを判別する（図４のＳＴ２１）。

【００７４】そして、この一方側結果判別手段によって
両制御処理結果が一致すると判別（ＳＴ２１でＮＯ）さ
れた場合に、一方結果確定出力制御手段（３１Ａ，３２
Ａ）が働き、実行された一方制御処理結果を確定出力
（ＳＴ２２）する。しかし、一方側結果判別手段（３１
Ａ，３２Ａ）によって両制御処理結果が一致しないと判
別（ＳＴ２１でＹＥＳ）された場合には、一方結果不一
致出力制御手段（３１Ａ，３２Ａ）が、一方結果不一致
の旨（一方結果不一致信号…一方異常検出信号）を出力
（図５のＳＴ２１Ａ）する。ＥＭＧ１を出力する。プレ
ス運転は急停止される。

【００７５】同様に、他方制御装置（３１Ｂ）側の他方
入力記憶制御手段（３１Ｂ，３２Ｂ）は、一方制御装置
（２１Ａ）から割込み通知を受けたとき（図６のＳＴ３
１でＹＥＳ）に、自ら読込んだ他方入力信号状態を共通
メモリ４０に記憶する。その後に、他方側入力判別手段
（３１Ｂ，３２Ｂ）が、読込み他方入力信号状態と一方
入力読取制御手段（３１Ｂ，３２Ｂ）によって共通メモ
リ４０から読取られた一方入力信号状態とを比較（ＳＴ
３５）して、両入力信号状態が一致するか否かを判別
（ＳＴ３６）する。

【００７６】これにより、入力信号状態自体の正否並び
に入力信号状態の読込みに関する自機（他方制御装置）
のハードウエアおよびソフトウエアの正常・異常性をチ
ェックすることができる。

【００７７】この他方側入力判別手段によって両入力信
号状態（起動指令信号状態）が一致すると判別（ＳＴＳ
Ｔ３６でＮＯ）された場合に、他方制御処理実行手段
（３１Ｂ，３２Ｂ）が働き、他方入力信号状態に対応し
た他方制御処理を実行（図７のＳＴ３７）する。つま
り、入力信号状態自体並びにその読込みに関する自機内
のハードウエアおよびソフトウエアの正常性が確認する
ことができた場合に、他方制御処理実行手段（３１Ｂ，
３２Ｂ）は、これを条件に制御処理を実行する。この他
方制御処理結果は、他方結果記憶制御手段（３１Ｂ，３
２Ｂ）によって共通メモリに記憶される（ＳＴ３８）。

【００７８】しかし、他方側入力判別手段（３１Ｂ，３
２Ｂ）によって両入力信号状態が一致しないと判別（図
のＳＴ３６でＹＥＳ）された場合、つまり入力信号状態
自体並びに入力信号状態の読込みに関する自機内のハー
ドウエアおよびソフトウエアに異常があると確認された
場合には、他方入力不一致出力制御手段（３１Ｂ，３２
Ｂ）が、他方入力不一致の旨を出力（図８のＳＴ３６
Ａ）する。この場合（異常発生検出下）には、他方制御
処理実行手段（３１Ｂ，３２Ｂ）の働き（制御処理の実
行）を阻止する。

【００７９】他方側結果判別手段（３１Ｂ，３２Ｂ）
は、他方制御処理結果と、一方結果読取制御手段（３１
Ｂ，３２Ｂ）によって共通メモリ４０から読取られた一
方制御処理結果とを比較して、両制御処理結果が一致す
るか否かを判別（図７のＳＴ４１）する。

【００８０】そして、この他方側結果判別手段（３１
Ｂ，３２Ｂ）によって両制御処理結果が一致すると判別
（ＳＴ４１でＮＯ）された場合に、他方結果確定出力制
御手段（３１Ｂ，３２Ｂ）が働き、実行した他方制御処
理結果を確定出力（ＳＴ４２）する。しかし、他方側結
果判別手段（３１Ｂ，３２Ｂ）によって両制御処理結果
が一致しないと判別（ＳＴ４１でＹＥＳ）された場合に
は、他方結果不一致出力制御手段（３１Ｂ，３２Ｂ）
が、他方結果不一致の旨（他方結果不一致信号…他方異
常検出信号）を出力（図８のＳＴ４１Ａ）する。ＥＭＧ
１を出力する。プレス運転は急停止される。

【００８１】かくして、両制御装置（３１Ａ，３１Ｂ）
に共通の入力信号状態並びに両制御装置内のハードウエ
アおよびソフトウエアに係る制御処理に対するソフトウ
エアによるフェールセーフ機能を確立できる。すなわ
ち、ＣＰＵ２重化を構成する両ＣＰＵ３１Ａ，３１Ｂの
完全同期動作を前提とすることなく、万全なフェールセ
ーフ機能を強化することができる。

【００８２】また、直流スイッチング電圧生成手段２０
と運転指令回路１と負荷駆動回路１０（１０Ａ，１０
Ｂ）と第２パルス信号発生器５０（５０Ａ，５０Ｂ）と
プレス運転駆動制御装置３０とを備える全直流方式と
し、かつ自らが生成した直流スイッチング電圧（信号）
ＤＣを基準信号として、これとこれから生成された運転
指令信号ＳＳおよび状態検出パルス信号ＦＢ１，ＦＢ２
との同期性をチェックし、それらの有効性つまり運転指
令回路１と負荷駆動回路１０（１０Ａ，１０Ｂ）の正常
であることを前提として負荷を駆動可能なので、一段と
完全なフェールセーフ機能を確立できる。

【００８３】さらに、入力信号がプレス運転用の起動指
令信号（ＳＳ）でありかつ制御処理がクラッチ＆ブレー
キ装置１５のＯＮ／ＯＦＦ制御信号（ＣＮＴ）とされて
いるので、作業安全性を担保しつつ金型保護等の完璧化
を図れる。

【００８４】さらに、これらフェールセーフ機能が確立
されるので、全直流電源方式としてシステム全体の簡素
化が図れ、その普及を拡大できる。

【００８５】

【発明の効果】請求項１の発明によれば、ソフトウエア
により各制御装置で相互に情報取得させるとともに入力
信号状態および制御処理結果の同期的整合性を確認でき
た場合に制御処理結果を確定出力つつプレス機械の運転
を進行するプレス運転制御方法であるから、２重化ＣＰ
Ｕの完全同期動作を前提とすることなくソフトウエアに
よりフェールセーフで安全確実なプレス運転ができる。

【００８６】また、請求項２の発明によれば、２つの制
御装置および各制御装置からバスを介してアクセス可能
な共通メモリを設け、一方制御装置に割込み通知手段と
一方入力記憶制御手段と一方側入力判別手段と一方入力
不一致出力制御手段と一方制御処理実行手段と一方結果
記憶制御手段と一方側結果判別手段と一方結果不一致出
力制御手段と一方結果確定出力制御手段とを設け、かつ
他方制御装置に他方入力記憶制御手段と他方側入力判別
手段と他方入力不一致出力制御手段と他方制御処理実行
手段と他方結果記憶制御手段と他方側結果判別手段と他
方結果不一致出力制御手段と他方結果確定出力制御手段
とを設け、ソフトウエアにより各制御装置で相互に情報
取得して入力信号状態および制御処理結果の同期的整合
性を確認することで制御処理結果を確定出力可能に形成
されたプレス機械であるから、ＣＰＵ２重化を構築する
両ＣＰＵの完全同期動作を前提とすることなく、万全な
フェールセーフ機能を強化することができる。

【００８７】また、請求項３の発明によれば、入力信号
が起動指令信号でかつ制御処理がクラッチ＆ブレーキ装
置のＯＮ／ＯＦＦ制御信号であるから、請求項２の発明
の場合と同様な効果を奏することができることに加え、
さらに作業安全性を担保しつつ金型保護等の完璧化を図
れる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るＣＰＵ２重化構成を
説明するための模式図である。

【図２】同じく、詳細回路図である。

【図３】同じく、ＣＰＵ１側の動作を説明するためのフ
ローチャート（１）である。

【図４】同じく、ＣＰＵ１側の動作を説明するためのフ
ローチャート（２）である。

【図５】同じく、ＣＰＵ１側の動作を説明するためのフ
ローチャート（３）である。

【図６】同じく、ＣＰＵ２側の動作を説明するためのフ
ローチャート（１）である。

【図７】同じく、ＣＰＵ２側の動作を説明するためのフ
ローチャート（２）である。

【図８】同じく、ＣＰＵ２側の動作を説明するためのフ
ローチャート（３）である。

【符号の説明】

１ 運転指令回路 ２ 運転ボタン １０，１０Ａ，１０Ｂ 負荷駆動回路 １１，１１Ａ，１１Ｂ 半導体素子 １５ クラッチ＆ブレーキ装置（負荷） １５Ａ，１５Ｂ ソレノイド ２０ 直流スイッチング電圧生成手段 ３０ プレス運転駆動制御装置 ３１Ａ ＣＰＵ１（一方制御装置…割込み通知手段，一
方入力記憶制御手段，他方入力読取制御手段，一方側入
力判別手段，一方入力不一致出力制御手段，一方制御処
理実行手段，一方結果記憶制御手段，他方結果読取制御
手段，一方側結果判別手段，一方結果不一致出力制御手
段，一方結果確定出力制御手段） ３１Ｂ ＣＰＵ２（他方制御装置…他方入力記憶制御手
段，一方入力読取制御手段，他方側入力判別手段，他方
入力不一致出力制御手段，他方制御処理実行手段，他方
結果記憶制御手段，一方結果読取制御手段，他方側結果
判別手段，他方結果不一致出力制御手段，他方結果確定
出力制御手段） ３２Ａ ＲＯＭ（割込み通知手段，一方入力記憶制御手
段，他方入力読取制御手段，一方側入力判別手段，一方
入力不一致出力制御手段，一方制御処理実行手段，一方
結果記憶制御手段，他方結果読取制御手段，一方側結果
判別手段，一方結果不一致出力制御手段，一方結果確定
出力制御手段） ３２Ｂ ＲＯＭ（他方制御装置…他方入力記憶制御手
段，一方入力読取制御手段，他方側入力判別手段，他方
入力不一致出力制御手段，他方制御処理実行手段，他方
結果記憶制御手段，一方結果読取制御手段，他方側結果
判別手段，他方結果不一致出力制御手段，他方結果確定
出力制御手段） ３７Ａ，３７Ｂ バス ３９Ａ，３９Ｂ 出力ラッチ回路 ４０ 共通メモリ ５０Ａ，５０Ｂ 第２パルス信号発生器 ６０ 電磁リレー ７０ 操作表示部 ７０ 操作表示部 ＳＳ 運転指令信号（起動指令信号） ＣＮＴ（ＣＮＴ１，ＣＮＴ２） 制御処理結果信号（駆
動制御信号） ＥＭＧ（ＥＭＧ１，ＥＭＧ２） 結果不一致信号（急停
止信号）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力信号に基づき制御処理を行いかつ出
   力された制御処理結果に応じてプレス運転を進行させる
   プレス運転制御方法において、 一方制御装置に、処理開始タイミングで他方制御装置に
   処理開始の旨を割込み通知させ、読込んだ一方入力信号
   状態を共通メモリに記憶させ、一方入力信号状態と共通
   メモリから読取った他方入力信号状態とを比較して両入
   力信号状態が一致しないと判別できた場合に一方入力不
   一致信号を出力させまたは一致すると判別できた場合に
   は当該一方入力信号状態に対応した一方制御処理を実行
   させ、しかる後に一方制御処理結果を共通メモリに記憶
   させるとともに当該一方制御処理結果と共通メモリから
   読取った他方制御処理結果とを比較して両制御処理結果
   が一致しないと判別できた場合に一方結果不一致信号を
   出力させまたは両制御処理結果が一致すると判別できた
   場合には一方制御処理結果を確定出力させ、 この一方制御装置の働きと並行させて、他方制御装置
   に、一方制御装置から割込み通知を受けたときに読込ん
   だ他方入力信号状態を共通メモリに記憶させ、他方入力
   信号状態と共通メモリから読取った一方入力信号状態と
   を比較して両入力信号状態が一致しないと判別できた場
   合に他方入力不一致信号を出力させまたは一致すると判
   別できた場合には当該他方入力信号状態に対応した他方
   制御処理を実行させ、しかる後に他方制御処理結果を共
   通メモリに記憶させるとともに当該他方制御処理結果と
   共通メモリから読取った一方制御処理結果とを比較して
   両制御処理結果が一致しないと判別できた場合に他方結
   果不一致信号を出力させまたは両制御処理結果が一致す
   ると判別できた場合には他方制御処理結果を確定出力さ
   せる、プレス運転制御方法である。
2. 【請求項２】 入力信号に基づき制御処理を行いかつ出
   力された制御処理結果に応じてプレス運転状態を進行可
   能に形成されたプレス機械において、 ２つの制御装置および各制御装置からバスを介してアク
   セス可能な共通メモリを設け、 一方制御装置に、処理開始タイミングになったときに他
   方制御装置に処理開始の旨を割込み通知する割込み通知
   手段と，読込んだ一方入力信号状態を共通メモリに記憶
   する一方入力記憶制御手段と，読込んだ一方入力信号状
   態と共通メモリから読取った他方入力信号状態とを比較
   して両入力信号状態が一致するか否かを判別する一方側
   入力判別手段と，両入力信号状態が一致しないと判別さ
   れた場合に一方入力不一致の旨を出力する一方入力不一
   致出力制御手段と，両入力信号状態が一致すると判別さ
   れた場合に当該一方入力信号状態に対応した一方制御処
   理を実行する一方制御処理実行手段と，一方制御処理結
   果を共通メモリに記憶する一方結果記憶制御手段と，一
   方制御処理結果と共通メモリから読取った他方制御処理
   結果とを比較して両制御処理結果が一致するか否かを判
   別する一方側結果判別手段と，両制御処理結果が一致し
   ないと判別された場合に一方結果不一致の旨を出力する
   一方結果不一致出力制御手段と，両制御処理結果が一致
   すると判別された場合に実行した一方制御処理結果を確
   定出力する一方結果確定出力制御手段とを設け、 他方制御装置に、一方制御装置から割込み通知を受けた
   ときに読込んだ他方入力信号状態を共通メモリに記憶す
   る他方入力記憶制御手段と，読込んだ他方入力信号状態
   と共通メモリから読取った一方入力信号状態とを比較し
   て両入力信号状態が一致するか否かを判別する他方側入
   力判別手段と，両入力信号状態が一致しないと判別され
   た場合に他方入力不一致の旨を出力する他方入力不一致
   出力制御手段と，両入力信号状態が一致すると判別され
   た場合に当該他方入力信号状態に対応した他方制御処理
   を実行する他方制御処理実行手段と，他方制御処理結果
   を共通メモリに記憶する他方結果記憶制御手段と，他方
   制御処理結果と共通メモリから読取った一方制御処理結
   果とを比較して両制御処理結果が一致するか否かを判別
   する他方側結果判別手段と，両制御処理結果が一致しな
   いと判別された場合に他方結果不一致の旨を出力する他
   方結果不一致出力制御手段と，両制御処理結果が一致す
   ると判別された場合に実行した他方制御処理結果を確定
   出力する他方結果確定出力制御手段とを設けた、ことを
   特徴とするプレス機械。
3. 【請求項３】 前記入力信号がプレス運転用の起動指令
   信号でありかつ前記制御処理がクラッチ＆ブレーキ装置
   のＯＮ／ＯＦＦ制御信号である請求項２記載のプレス機
   械。