JP2003282880A5 - - Google Patents

Claims (14)

1. Ｐチャンネル部のゲート電極とＮチャンネル部のゲート電極の幅に差異を有することを特徴とするＣ−ＭＯＳ薄膜トランジスタを備えた薄膜トランジスタ基板を有することを特徴とする表示装置。
2. 前記差異が前記Ｐチャンネル部のゲート電極とＮチャンネル部のゲート電極の幅方向で等しいことを特徴とする請求項１に記載の表示装置。
3. 前記Ｐチャンネル部にＰ⁺ 半導体領域とＮ^- ドーピング領域が存在することを特徴とする請求項１または２に記載の表示装置。
4. 前記Ｐチャンネル部を構成するＰ⁺ 半導体領域におけるＰ⁺ ドーピング原子の濃度が１０¹⁵ｃｍ^{- 2} 程度、Ｎ^- ドーピング領域におけるＮ^- ドーピング原子の濃度が１０¹³ｃｍ^{- 2} 程度であることを特徴とする請求項３に記載の表示装置。
5. 前記Ｐチャンネル部を構成するＰ⁺ 半導体領域に不純物としてＮ^- ドーピング原子を含むことを特徴とする請求項１または２に記載の表示装置。
6. 基板を有する表示装置において、
   前記基板上にはＣ−ＭＯＳ薄膜トランジスタを有し、
   前記Ｃ−ＭＯＳ薄膜トランジスタのＰチャンネル部のゲート電極とＮチャンネル部のゲート電極の幅が異なる表示装置。
7. 前記Ｐチャンネル部のゲート電極と、前記Ｎチャンネル部のゲート電極とはほぼ直線上に接続されていることを特徴とする請求項６の表示装置。
8. 前記Ｐチャンネル部のゲート電極の幅が、前記Ｎチャンネル部のゲート電極の幅よりも広いことを特徴とする請求項６の表示装置。
9. 前記Ｐチャンネル部のゲート電極と、前記Ｎチャンネル部のゲート電極とはほぼ直線上に接続されていることを特徴とする請求項８の表示装置。
10. 前記Ｃ−ＭＯＳ薄膜トランジスタは、Ｃ−ＭＯＳポリシリコン薄膜トランジスタであることを特徴とする請求項６の表示装置。
11. 前記Ｃ−ＭＯＳ薄膜トランジスタのＰチャンネル部のゲート電極とＮチャンネル部のゲート電極は、接続部のゲート線幅の差異が幅方向でそれぞれ等しいことを特徴とする請求項６の表示装置。
12. 前記Ｐチャンネル部にＰ⁺ 半導体領域とＮ^- ドーピング領域が存在することを特徴とする請求項６の表示装置。
13. 前記Ｐチャンネル部を構成するＰ⁺ 半導体領域におけるＰ⁺ ドーピング原子の濃度が１０¹⁵ｃｍ^{- 2} 程度、Ｎ^- ドーピング領域におけるＮ^- ドーピング原子の濃度が１０¹³ｃｍ^{- 2} 程度であることを特徴とする請求項１２の表示装置。
14. 前記Ｐチャンネル部を構成するＰ⁺ 半導体領域に不純物としてＮ^- ドーピング原子を含むことを特徴とする請求項６の表示装置。