JP2003282706A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003282706A JP2003282706A JP2002087982A JP2002087982A JP2003282706A JP 2003282706 A JP2003282706 A JP 2003282706A JP 2002087982 A JP2002087982 A JP 2002087982A JP 2002087982 A JP2002087982 A JP 2002087982A JP 2003282706 A JP2003282706 A JP 2003282706A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- insulating film
- semiconductor substrate
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
有する配線間にボイドを発生させること無く絶縁膜を成
膜することによって、配線のショート不良を低減させて
歩留まりの向上を図るとともに、ボイドを埋めるための
加熱処理工程を不要にしてプロセス時間の短縮化を図
る。 【解決手段】 半導体基板に絶縁膜を介して複数の電極
を形成する工程と、前記複数の電極の上面および側面を
窒化シリコン膜で被覆する工程と、フッ素含有化合物を
含むガスのプラズマで異方性エッチングを行って前記窒
化シリコン膜の角部をテーパ状に加工する工程と、前記
窒化シリコン膜で被覆された前記電極の間隙を埋め込む
ように前記半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜をエッチングして前記複数の電極の間で前記
半導体基板に達するコンタクト孔を形成する工程により
半導体装置を製造する。
Description
方法に関し、より詳しくは、微細構造を有する配線間に
ボイドを発生させること無く絶縁膜を成膜する半導体装
置の製造方法に関する。
個々の素子の寸法は微小化が進み、各素子を構成する半
導体領域の寸法も微細化されている。そして、各半導体
領域に接続する配線を埋め込むために絶縁膜に形成する
コンタクト孔も微細化され、そのアスペクト比も高くな
る傾向にある。例えば、配線間隔が130nmの素子構
造の場合、アスペクト比は3.0〜4.0である。
来よりセルフアラインコンタクト(Self Alig
ned Contact,以下、SACという)形成技
術が用いられている。例えば、SAC形成工程では各ゲ
ート電極の上面を窒化膜で覆い、ゲート電極の両側に窒
化膜スペーサを形成してコンタクトが形成される部分を
予め限定した後、酸化膜からなる層間絶縁膜を形成し、
層間絶縁膜をエッチングすることによって各ゲート電極
間にコンタクト孔を形成する。
孔形成工程の一例について、さらに具体的に図2を用い
て説明する。シリコン基板8の上にゲート絶縁膜17,
17′を形成し、その上にゲート電極9,9′を形成し
た後、絶縁のためにゲート電極9,9′の上面および側
面をシリコン窒化膜10,10′で覆って図2(a)の
形状とする。ゲート電極9,9′の側壁に形成されたシ
リコン窒化膜10a,10b,10′a,10′bはサ
イドウォールスペーサである。
に、例えばシリコン酸化膜を用いて、層間絶縁膜11を
形成する。層間絶縁膜の形成は、例えば化学気相成長法
(Chemical Vapor Depositio
n,以下、CVDという)により行い、具体的には準常
圧CVD(Sub Atmospheric CVD)
法や高密度プラズマCVD(High Density
Plasma CVD)法等により行う。
2(c)に示すように、層間絶縁膜11の上に開口部1
2aを有するフォトレジスト12を形成する。その後、
層間絶縁膜11のエッチングを行い、フォトレジスト1
2を剥離して、図2(d)の構造とする。以上の工程を
通じて、層間絶縁膜11にコンタクト孔13を形成す
る。
術は、シリコン基板とシリコン窒化膜との段差を利用す
ることによりコンタクト孔を開口するものである。そし
て、層間絶縁膜はこの段差の上に形成されるものであ
り、配線間の間隙を完全に埋め込むようにして成膜され
る必要がある。
スペクト比の大きな段差が形成されるようになると、微
細構造を有する配線間の間隙は深くて狭いものとなるた
めに、間隙内部に成膜ガスが進入し難くなる。図3を用
いてこの現象について説明する。
ゲート電極9とゲート電極9′の間隙15に層間絶縁膜
11が形成された様子を示したものである。間隙15は
深くて狭いため、内部に成膜ガスが到達し難い。したが
って、シリコン窒化膜10の表面10a、間隙側面15
aおよび間隙底部15bのそれぞれの箇所における層間
絶縁膜11の堆積速度が異なって、層間絶縁膜11の膜
厚に差が生じる。そして、間隙15の内部が層間絶縁膜
11で完全に充填される前に間隙の上端部15cが塞が
れると、層間絶縁膜11の中にボイド14が発生すると
いう問題があった。このようなボイドの存在は、配線を
ショートさせて素子特性に悪影響を及ぼすことになる。
された場合には、高温で加熱処理をして層間絶縁膜をリ
フローさせることによりボイドを埋めていた。しかしな
がら、高温での加熱処理は素子にダメージを与えるとと
もに、プロセス時間が長くなるという問題もあった。
たものである。即ち、本発明は、微細構造を有する配線
間にボイドを発生させること無く絶縁膜を成膜できる半
導体装置の製造方法を提供するものである。
明は、半導体装置の製造方法であって、半導体基板に絶
縁膜を介して複数の電極を形成する工程と、前記複数の
電極の上面および側面を窒化シリコン膜で被覆する工程
と、フッ素含有化合物を含むガスのプラズマで異方性エ
ッチングを行って前記窒化シリコン膜の角部をテーパ状
に加工する工程と、前記窒化シリコン膜で被覆された前
記電極の間隙を埋め込むように前記半導体基板の上に絶
縁膜を形成する工程と、前記絶縁膜をエッチングして前
記複数の電極の間で前記半導体基板に達するコンタクト
孔を形成する工程とを有することを特徴とするものであ
る。
の半導体装置の製造方法において、前記異方性エッチン
グは前記半導体基板に高周波交流バイアスパワーを印加
して行うことを特徴とするものである。
2に記載の半導体装置の製造方法において、前記フッ素
含有化合物は三フッ化窒素であることを特徴とするもの
である。
を参照して詳細に説明する。
たものである。まず、半導体基板としてシリコン基板を
用い、所定の間隔をおいて複数のゲート電極を形成す
る。すなわち、シリコン基板1の上にゲート絶縁膜1
6,16′を形成し、ゲート絶縁膜16,16′を介し
てゲート電極2,2′を形成した後、絶縁のためにゲー
ト電極2,2′の上面および側面をシリコン窒化膜3,
3′で覆って図1(a)の形状とする。ゲート電極2,
2′の側壁に形成されたシリコン窒化膜3a,3b,
3′a,3′bはサイドウォールスペーサである。図1
(a)の例では、ゲート電極2,2′が窒化シリコン膜
3,3′で被覆されているとともにシリコン基板1の表
面がゲート電極2と2′の間に露出している。
分とするエッチングガスからなるプラズマを用いて異方
性エッチングを行い、シリコン窒化膜3,3′の角部を
図1(b)に示すようにテーパ状に加工する。ここで、
シリコン窒化膜3,3′の角部とは、例えばゲート電極
2とゲート電極2′の間隙4において、間隙上端近傍3
a,3′aをいう。また、テーパ状とは、具体的には、
図1(b)に示すように、間隙上端近傍において、間隙
内部から間隙端部に向かって開口寸法が拡大するような
テーパ形状をいう。
ングは、例えば高密度プラズマをプラズマ源とするCV
D装置を用いて行う。すなわち、図(a)に示すゲート
電極およびシリコン窒化膜が形成されたシリコン基板を
CVD装置の成膜チャンバに載置する。次に、成膜チャ
ンバ内を所定の真空度にした後、シリコン基板に高周波
の交流バイアスパワーを印加し、成膜チャンバ内にエッ
チングガスを導入してエッチングを行う。シリコン基板
に交流バイアス電圧を印加することによって、等方性の
三フッ化窒素ガスプラズマを異方性のプラズマとするこ
とができる。エッチング速度については、希釈ガスとし
て例えば窒素(N2)ガスを用い、所望のエッチング速
度に応じた適当量の窒素ガスを三フッ化窒素ガスに混合
することにより制御することができる。
ッチングガスを排気し、新たに層間絶縁膜を成膜するた
めに適当な材料ガスを導入する。図1(b)において、
上記異方性エッチングをしてシリコン窒化膜3,3′の
角部をテーパ状に加工したことにより間隙4の上端4a
での開口寸法が広がるために、成膜ガスが間隙4の内部
に進入し易くなる。したがって、図1(c)に示すよう
に、ボイドを発生させること無く層間絶縁膜5で間隙4
を埋め込むようにして、層間絶縁膜11を窒化シリコン
膜3およびシリコン基板1の上に形成することができ
る。
(d)に示すように、層間絶縁膜5の上に開口部6aを
有するフォトレジスト6を形成する。その後、間隙4の
部分の層間絶縁膜5をエッチングして開口した後、フォ
トレジスト6を剥離する。以上の工程により、図1
(e)に示すように、セルフアラインでゲート電極2と
ゲート電極2′の間にコンタクト孔7を形成する。
ッチングプロセスを行う代わりに、絶縁膜成膜プロセス
において、シリコン基板に印加する交流バイアスパワー
を高くしてもシリコン窒化膜の開口端部をテーパ状に加
工することは可能である。しかしながら、シリコン基板
に印加する交流バイアスパワーを高くすることによって
シリコン基板にダメージを与えるおそれがあることか
ら、かかる方法は好ましくない。
成膜チャンバのクリーニングに用いられる材料でもある
ことから、三フッ化窒素プラズマによる異方性エッチン
グプロセスを経ることによって、エッチングに加えてシ
リコン基板に対するクリーニング効果も得られる。クリ
ーニングは、例えば、前工程でシリコン基板に付着した
粒子と三フッ化窒素の放電により生成した活性種とが反
応し、反応生成物が成膜チャンバから排気されることに
よって行われる。
マを用いた異方性エッチングについて述べたが、シリコ
ン窒化膜の角部をテーパ状に加工することができるもの
であれば三フッ化窒素ガスプラズマに限定されるもので
はなく、他のフッ素含有ガスであってもよい。
シリコン基板に形成された層間絶縁膜にコンタクト孔を
形成する例について説明したが、これらに限定されるも
のではなく、他の電極、半導体基板等であってもよい。
半導体領域に配線を接続するために該配線を埋め込むた
めの接続孔を絶縁膜に形成する場合であれば本発明を適
用することにより同様の効果を得ることができる。
間にボイドを発生させること無く絶縁膜を成膜すること
ができるので、配線のショート不良を低減させて歩留ま
りの向上を図ることができる。また、ボイドを埋めるた
めの加熱処理工程が不要になるので、プロセス時間の短
縮化を図ることができる。
ものである。
ある。
3,10 シリコン窒化膜、 4,15 間隙、
5,11 層間絶縁膜、 6,12 レジスト、
7,13 コンタクト孔、 14 ボイド、 1
6,17 ゲート絶縁膜。
Claims (3)
- 【請求項1】 半導体基板に絶縁膜を介して複数の電極
を形成する工程と、 前記複数の電極の上面および側面を窒化シリコン膜で被
覆する工程と、 フッ素含有化合物を含むガスのプラズマで異方性エッチ
ングを行って前記窒化シリコン膜の角部をテーパ状に加
工する工程と、 前記窒化シリコン膜で被覆された前記電極の間隙を埋め
込むように前記半導体基板の上に絶縁膜を形成する工程
と、 前記絶縁膜をエッチングして前記複数の電極の間で前記
半導体基板に達するコンタクト孔を形成する工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項2】 前記異方性エッチングは、前記半導体基
板に高周波交流バイアスパワーを印加して行う請求項1
に記載の半導体装置の製造方法。 - 【請求項3】 前記フッ素含有化合物は三フッ化窒素で
ある請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087982A JP3722772B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087982A JP3722772B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003282706A true JP2003282706A (ja) | 2003-10-03 |
JP3722772B2 JP3722772B2 (ja) | 2005-11-30 |
Family
ID=29233989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002087982A Expired - Lifetime JP3722772B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3722772B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197632A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
US20110139501A1 (en) * | 2009-12-16 | 2011-06-16 | Lin Ching-San | Electronic chip and substrate with shaped conductor |
-
2002
- 2002-03-27 JP JP2002087982A patent/JP3722772B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197632A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP4642388B2 (ja) * | 2003-12-30 | 2011-03-02 | 株式会社ハイニックスセミコンダクター | 半導体素子の製造方法 |
US20110139501A1 (en) * | 2009-12-16 | 2011-06-16 | Lin Ching-San | Electronic chip and substrate with shaped conductor |
Also Published As
Publication number | Publication date |
---|---|
JP3722772B2 (ja) | 2005-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3027951B2 (ja) | 半導体装置の製造方法 | |
US6867141B2 (en) | Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma | |
US20050287749A1 (en) | Methods for forming openings in doped silicon dioxide | |
US7906407B2 (en) | Shallow trench isolation structures and a method for forming shallow trench isolation structures | |
JP2006303063A (ja) | 半導体装置の製造方法 | |
JPH0555181A (ja) | 半導体装置の製造方法 | |
JP5579358B2 (ja) | 頑丈なシャロー・トレンチ分離構造およびシャロー・トレンチ分離構造を形成する方法 | |
TWI784183B (zh) | 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊 | |
US6544860B1 (en) | Shallow trench isolation method for forming rounded bottom trench corners | |
US6709976B1 (en) | Method for improving reliability in trench structures | |
US6147003A (en) | Method of manufacturing semiconductor device | |
JP2005217240A (ja) | ドライエッチング装置およびドライエッチング方法 | |
JP3722772B2 (ja) | 半導体装置の製造方法 | |
JPH11214356A (ja) | シリコン基板のドライエッチング方法 | |
US20060033179A1 (en) | Retrograde trench isolation structures | |
KR20060133606A (ko) | 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법 | |
US7323394B2 (en) | Method of producing element separation structure | |
JP2005136097A (ja) | 半導体装置の製造方法 | |
JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
JPH1012868A (ja) | 半導体装置及びその製造方法 | |
JPH0226025A (ja) | コンタクトホールの形成方法 | |
JPH08316313A (ja) | コンタクトホールの形成方法 | |
JPH0428229A (ja) | コンタクトホールの形成方法およびエッチング装置 | |
KR20030002822A (ko) | 반도체소자의 제조방법 | |
JP2003007819A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040603 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3722772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |