JP2003282595A - 接合型電界効果トランジスタおよびその製造方法 - Google Patents
接合型電界効果トランジスタおよびその製造方法Info
- Publication number
- JP2003282595A JP2003282595A JP2002089099A JP2002089099A JP2003282595A JP 2003282595 A JP2003282595 A JP 2003282595A JP 2002089099 A JP2002089099 A JP 2002089099A JP 2002089099 A JP2002089099 A JP 2002089099A JP 2003282595 A JP2003282595 A JP 2003282595A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- source
- layer
- electrode
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 接合型電界効果トランジスタの小型化の妨げ
となっていたチャネル溝の角部などにおける電界集中の
問題を解消する。 【解決手段】 接合型電界効果トランジスタは、略平行
な複数の直線状のチャネル溝11と、1本ごとに交互に
設定されたソース拡散層27およびドレイン拡散層28
と、これら各々の上側に配置されたソース取出し電極3
1、ドレイン取出し電極32と、絶縁層としての酸化膜
21と、平面的に見たときにチャネル溝11に交差する
ようにチャネル溝11上方に配置され、ソース取出し電
極31の各々と電気的に接続され、ドレイン取出し電極
32の各々とは絶縁されたソースパッド電極25と、同
様にドレイン取出し電極32の各々と電気的に接続さ
れ、ソース取出し電極31の各々とは絶縁されたドレイ
ンパッド電極26とを備える。
となっていたチャネル溝の角部などにおける電界集中の
問題を解消する。 【解決手段】 接合型電界効果トランジスタは、略平行
な複数の直線状のチャネル溝11と、1本ごとに交互に
設定されたソース拡散層27およびドレイン拡散層28
と、これら各々の上側に配置されたソース取出し電極3
1、ドレイン取出し電極32と、絶縁層としての酸化膜
21と、平面的に見たときにチャネル溝11に交差する
ようにチャネル溝11上方に配置され、ソース取出し電
極31の各々と電気的に接続され、ドレイン取出し電極
32の各々とは絶縁されたソースパッド電極25と、同
様にドレイン取出し電極32の各々と電気的に接続さ
れ、ソース取出し電極31の各々とは絶縁されたドレイ
ンパッド電極26とを備える。
Description
【0001】
【発明の属する技術分野】本発明は、接合型電界効果ト
ランジスタおよびその製造方法に関するものである。
ランジスタおよびその製造方法に関するものである。
【0002】
【従来の技術】従来の接合型電界効果トランジスタ(ju
nction field-effect transistor:JFET)の外観を
図24に示す。SiCなどの材料からなる基板部109
の上面に島部108が島状に突出して形成されており、
この島部108の上面に接合型電界効果トランジスタが
構成されている。島部108だけを取出した平面図を図
25に示す。島部108の上面は、略矩形状の中央部分
とその両端に張り出した部分とを有する。両端に張り出
した部分の上面には、導電体の膜が張られることによっ
てソースパッド電極125およびドレインパッド電極1
26が設けられている。ソースパッド電極125および
ドレインパッド電極126から島部108の中央部分に
向けて、それぞれ櫛形電極が延在している。櫛形電極
は、導電体の膜であり、各パッド電極とは一体的に形成
されている。具体的には、ソースパッド電極125につ
ながる櫛形電極は、平行に延びる複数本のソース取出し
電極131を含んでいる。ドレインパッド電極126に
つながる櫛形電極は、平行に延びる複数本のドレイン取
出し電極132を含んでいる。ソース取出し電極131
とドレイン取出し電極132とは、図25に示すように
互いに一方が他方の間に平行に入りこむようにして対向
している。さらに、ソース取出し電極131とドレイン
取出し電極132との間に生じる間隙を縫って蛇行する
ように、チャネル溝111が設けられている。チャネル
溝111は、島部108の一方の端面と反対側の端面と
を結ぶように設けられている。
nction field-effect transistor:JFET)の外観を
図24に示す。SiCなどの材料からなる基板部109
の上面に島部108が島状に突出して形成されており、
この島部108の上面に接合型電界効果トランジスタが
構成されている。島部108だけを取出した平面図を図
25に示す。島部108の上面は、略矩形状の中央部分
とその両端に張り出した部分とを有する。両端に張り出
した部分の上面には、導電体の膜が張られることによっ
てソースパッド電極125およびドレインパッド電極1
26が設けられている。ソースパッド電極125および
ドレインパッド電極126から島部108の中央部分に
向けて、それぞれ櫛形電極が延在している。櫛形電極
は、導電体の膜であり、各パッド電極とは一体的に形成
されている。具体的には、ソースパッド電極125につ
ながる櫛形電極は、平行に延びる複数本のソース取出し
電極131を含んでいる。ドレインパッド電極126に
つながる櫛形電極は、平行に延びる複数本のドレイン取
出し電極132を含んでいる。ソース取出し電極131
とドレイン取出し電極132とは、図25に示すように
互いに一方が他方の間に平行に入りこむようにして対向
している。さらに、ソース取出し電極131とドレイン
取出し電極132との間に生じる間隙を縫って蛇行する
ように、チャネル溝111が設けられている。チャネル
溝111は、島部108の一方の端面と反対側の端面と
を結ぶように設けられている。
【0003】さらに、接合型電界効果トランジスタとし
ての構造を説明するために、図25に示した範囲の中の
うちドレイン取出し電極132の先端付近の拡大斜視図
を図26に示す。チャネル溝111によって隔てられた
凸部は、1本ずつ交互にソース拡散層127とドレイン
拡散層128とになっており、ソース取出し電極131
はソース拡散層127の上側に配置され、ドレイン取出
し電極132はドレイン拡散層128の上側に配置され
ている。チャネル溝111を挟んで、それぞれ取出し電
極を有するソース拡散層127とドレイン拡散層128
とが対向することによって接合型電界効果トランジスタ
として機能することができる。
ての構造を説明するために、図25に示した範囲の中の
うちドレイン取出し電極132の先端付近の拡大斜視図
を図26に示す。チャネル溝111によって隔てられた
凸部は、1本ずつ交互にソース拡散層127とドレイン
拡散層128とになっており、ソース取出し電極131
はソース拡散層127の上側に配置され、ドレイン取出
し電極132はドレイン拡散層128の上側に配置され
ている。チャネル溝111を挟んで、それぞれ取出し電
極を有するソース拡散層127とドレイン拡散層128
とが対向することによって接合型電界効果トランジスタ
として機能することができる。
【0004】
【発明が解決しようとする課題】ソース拡散層127と
ドレイン拡散層128とは、互いにチャネル溝111に
よって電気的に隔離されている必要があるため、図2
5、図26に示すように一方の櫛形電極の先端(図26
の例ではドレイン取出し電極132の先端)に至っても
そこでチャネル溝111は途切れず、引き続き折り返し
て隣接する間隙に続いている。チャネル溝111が折り
返す部分には図26に示すように角部130が生じる。
ドレイン拡散層128とは、互いにチャネル溝111に
よって電気的に隔離されている必要があるため、図2
5、図26に示すように一方の櫛形電極の先端(図26
の例ではドレイン取出し電極132の先端)に至っても
そこでチャネル溝111は途切れず、引き続き折り返し
て隣接する間隙に続いている。チャネル溝111が折り
返す部分には図26に示すように角部130が生じる。
【0005】接合型電界効果トランジスタの小型化を進
める上では高集積化が求められるが、そのためには、ソ
ース取出し電極131およびドレイン取出し電極132
の幅や、チャネル溝111を、それぞれ小型化すること
が必要となる。しかし、チャネル溝111をある程度以
上小型化した場合、角部130において電界集中が生じ
てしまうという問題がある。電界集中を回避できる角部
130の最小の曲率半径をRとすると、図27に示すよ
うにチャネル溝111が半径Rで半円形を描いてUター
ンする形状のものが電界集中の問題を起こさずに使用で
きる最小の構造となる。すなわち、チャネル溝111間
ピッチPの最小値は、曲率半径Rの2倍になり、これ以
上ピッチPを小さくした場合、電界集中の問題に直面す
ることとなる。上述のように、従来の構造の接合型電界
効果トランジスタにおいては、小型化に限界があった。
める上では高集積化が求められるが、そのためには、ソ
ース取出し電極131およびドレイン取出し電極132
の幅や、チャネル溝111を、それぞれ小型化すること
が必要となる。しかし、チャネル溝111をある程度以
上小型化した場合、角部130において電界集中が生じ
てしまうという問題がある。電界集中を回避できる角部
130の最小の曲率半径をRとすると、図27に示すよ
うにチャネル溝111が半径Rで半円形を描いてUター
ンする形状のものが電界集中の問題を起こさずに使用で
きる最小の構造となる。すなわち、チャネル溝111間
ピッチPの最小値は、曲率半径Rの2倍になり、これ以
上ピッチPを小さくした場合、電界集中の問題に直面す
ることとなる。上述のように、従来の構造の接合型電界
効果トランジスタにおいては、小型化に限界があった。
【0006】そこで、本発明では、チャネル溝の角部な
どにおける電界集中の問題がなく、小型化に有利な接合
型電界効果トランジスタおよびその製造方法を提供する
ことを目的とする。
どにおける電界集中の問題がなく、小型化に有利な接合
型電界効果トランジスタおよびその製造方法を提供する
ことを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明に基づく接合型電界効果トランジスタは、第
1導電型不純物を含む半導体基材と、上記半導体基材の
上側に接して形成され、第2導電型不純物を含むチャネ
ル層と、上記チャネル層内に底面を有し、略平行な複数
の直線状のチャネル溝と、上記チャネル層の上側に上記
チャネル溝を挟んで互いに略平行な直線状に突出するよ
うにそれぞれ形成された線状突出部分であって、上記チ
ャネル層の第2導電型不純物の濃度より高い濃度で第2
導電型不純物をそれぞれ含み、1本ごとに交互に設定さ
れたソース領域層およびドレイン領域層と、上記ソース
領域層の上側に配置されたソース取出し電極と、上記ド
レイン領域層の上側に配置されたドレイン取出し電極
と、上記ソース領域層および上記ソース取出し電極を含
む部分と上記ドレイン領域層および上記ドレイン取出し
電極を含む部分との間を電気的に隔てるように上記チャ
ネル溝の内部および上側に配置された絶縁層と、平面的
に見たときに上記チャネル溝に交差するように上記チャ
ネル溝の上方に配置され、上記ソース取出し電極の各々
と電気的に接続され、上記ドレイン取出し電極の各々と
は絶縁されたソースパッド電極と、平面的に見たときに
上記チャネル溝に交差するように上記チャネル溝の上方
に配置され、上記ドレイン取出し電極の各々と電気的に
接続され、上記ソース取出し電極の各々とは絶縁された
ドレインパッド電極とを備える。この構成を採用するこ
とにより、ソースおよびドレインのパッド電極がチャネ
ル溝の上方においてチャネル溝に交差するように配置さ
れるので、チャネル溝はパッド電極の存在にかかわらず
延ばすことができるようになる。したがって、チャネル
溝の折り返し形状は不要となる。その結果、電界集中の
問題はなくなり、電界集中を回避できる最小半径にかか
わらず接合型電界効果トランジスタの小型化を進めるこ
とができる。
め、本発明に基づく接合型電界効果トランジスタは、第
1導電型不純物を含む半導体基材と、上記半導体基材の
上側に接して形成され、第2導電型不純物を含むチャネ
ル層と、上記チャネル層内に底面を有し、略平行な複数
の直線状のチャネル溝と、上記チャネル層の上側に上記
チャネル溝を挟んで互いに略平行な直線状に突出するよ
うにそれぞれ形成された線状突出部分であって、上記チ
ャネル層の第2導電型不純物の濃度より高い濃度で第2
導電型不純物をそれぞれ含み、1本ごとに交互に設定さ
れたソース領域層およびドレイン領域層と、上記ソース
領域層の上側に配置されたソース取出し電極と、上記ド
レイン領域層の上側に配置されたドレイン取出し電極
と、上記ソース領域層および上記ソース取出し電極を含
む部分と上記ドレイン領域層および上記ドレイン取出し
電極を含む部分との間を電気的に隔てるように上記チャ
ネル溝の内部および上側に配置された絶縁層と、平面的
に見たときに上記チャネル溝に交差するように上記チャ
ネル溝の上方に配置され、上記ソース取出し電極の各々
と電気的に接続され、上記ドレイン取出し電極の各々と
は絶縁されたソースパッド電極と、平面的に見たときに
上記チャネル溝に交差するように上記チャネル溝の上方
に配置され、上記ドレイン取出し電極の各々と電気的に
接続され、上記ソース取出し電極の各々とは絶縁された
ドレインパッド電極とを備える。この構成を採用するこ
とにより、ソースおよびドレインのパッド電極がチャネ
ル溝の上方においてチャネル溝に交差するように配置さ
れるので、チャネル溝はパッド電極の存在にかかわらず
延ばすことができるようになる。したがって、チャネル
溝の折り返し形状は不要となる。その結果、電界集中の
問題はなくなり、電界集中を回避できる最小半径にかか
わらず接合型電界効果トランジスタの小型化を進めるこ
とができる。
【0008】上記発明において好ましくは、上記ソース
パッド電極は、平面的に見たときに上記ソース取出し電
極と少なくとも一部が重なり合い、重なり合う部分にお
いて上記ソース取出し電極と電気的に接続されている。
この構成を採用することにより、ソースパッド電極とソ
ース取出し電極とは、互いに重なり合う部分で電気的接
続を行なえばよいので、厚み方向に接続をするだけで済
み、接続が簡単になる。
パッド電極は、平面的に見たときに上記ソース取出し電
極と少なくとも一部が重なり合い、重なり合う部分にお
いて上記ソース取出し電極と電気的に接続されている。
この構成を採用することにより、ソースパッド電極とソ
ース取出し電極とは、互いに重なり合う部分で電気的接
続を行なえばよいので、厚み方向に接続をするだけで済
み、接続が簡単になる。
【0009】上記発明において好ましくは、上記ドレイ
ンパッド電極は、平面的に見たときに上記ドレイン取出
し電極と少なくとも一部が重なり合い、重なり合う部分
において上記ドレイン取出し電極と電気的に接続されて
いる。この構成を採用することにより、ドレインパッド
電極とドレイン取出し電極とは、互いに重なり合う部分
で電気的接続を行なえばよいので、厚み方向に接続をす
るだけで済み、接続が簡単になる。
ンパッド電極は、平面的に見たときに上記ドレイン取出
し電極と少なくとも一部が重なり合い、重なり合う部分
において上記ドレイン取出し電極と電気的に接続されて
いる。この構成を採用することにより、ドレインパッド
電極とドレイン取出し電極とは、互いに重なり合う部分
で電気的接続を行なえばよいので、厚み方向に接続をす
るだけで済み、接続が簡単になる。
【0010】上記発明において好ましくは、上記ソース
取出し電極は、主にアルミニウムからなり、上記ソース
領域層に対して、金属層を介して接続されている。この
構成を採用することにより、ソース取出し電極はアルミ
ニウムからなるので、安価で加工しやすくなる。また、
ソース領域層とのアルミニウムのソース取出し電極との
間にニッケルなどの金属層が介在することによって接続
部分の電気抵抗を低減することができる。
取出し電極は、主にアルミニウムからなり、上記ソース
領域層に対して、金属層を介して接続されている。この
構成を採用することにより、ソース取出し電極はアルミ
ニウムからなるので、安価で加工しやすくなる。また、
ソース領域層とのアルミニウムのソース取出し電極との
間にニッケルなどの金属層が介在することによって接続
部分の電気抵抗を低減することができる。
【0011】上記発明において好ましくは、上記ドレイ
ン取出し電極は、主にアルミニウムからなり、上記ドレ
イン領域層に対して、金属層を介して接続されている。
この構成を採用することにより、ドレイン取出し電極は
アルミニウムからなるので、安価で加工しやすくなる。
また、ドレイン領域層とのアルミニウムのドレイン取出
し電極との間にニッケルなどの金属層が介在することに
よって接続部分の電気抵抗を低減することができる。
ン取出し電極は、主にアルミニウムからなり、上記ドレ
イン領域層に対して、金属層を介して接続されている。
この構成を採用することにより、ドレイン取出し電極は
アルミニウムからなるので、安価で加工しやすくなる。
また、ドレイン領域層とのアルミニウムのドレイン取出
し電極との間にニッケルなどの金属層が介在することに
よって接続部分の電気抵抗を低減することができる。
【0012】上記発明において好ましくは、上記ソース
パッド電極および上記ドレインパッド電極のうち少なく
とも一方のパッド電極は2つ以上あり、上記チャネル溝
の長手方向において上記一方のパッド電極が他方のパッ
ド電極を挟むように配置されている。この構成を採用す
ることにより、ソースパッド電極とドレインパッド電極
とが対向する組合せを少ない面積で2ヶ所以上設けるこ
とが可能となる。したがって、一部が不良品であっても
良品の部分を選択して使用することができるので、製品
自体の歩留りを上げることができる。
パッド電極および上記ドレインパッド電極のうち少なく
とも一方のパッド電極は2つ以上あり、上記チャネル溝
の長手方向において上記一方のパッド電極が他方のパッ
ド電極を挟むように配置されている。この構成を採用す
ることにより、ソースパッド電極とドレインパッド電極
とが対向する組合せを少ない面積で2ヶ所以上設けるこ
とが可能となる。したがって、一部が不良品であっても
良品の部分を選択して使用することができるので、製品
自体の歩留りを上げることができる。
【0013】上記目的を達成するため、本発明に基づく
接合型電界効果トランジスタの製造方法は、平面的な線
状パターンを形成するために、材料層の上側にレジスト
層を配置して、上記レジスト層の上方にマスクパターン
を配置する工程と、上記マスクパターンをマスクとして
上記レジスト層を露光してレジストパターンを形成する
工程と、上記レジストパターンをマスクとして上記材料
層をエッチングする工程とを含み、上記マスクパターン
は、上記線状パターンのネガ型のパターンである。この
方法を採用することにより、線状パターンがトランジス
タにおけるチャネル溝に隔てられて配置されるべき拡散
層である場合には、マスクパターンの上下に異物が混入
し、露光時に異物の影が転写されたとしても、異物の影
は線状パターン同士を短絡させる部分ではなく線状パタ
ーンを断線させる部分となるので、トランジスタの動作
は行なうことができる。
接合型電界効果トランジスタの製造方法は、平面的な線
状パターンを形成するために、材料層の上側にレジスト
層を配置して、上記レジスト層の上方にマスクパターン
を配置する工程と、上記マスクパターンをマスクとして
上記レジスト層を露光してレジストパターンを形成する
工程と、上記レジストパターンをマスクとして上記材料
層をエッチングする工程とを含み、上記マスクパターン
は、上記線状パターンのネガ型のパターンである。この
方法を採用することにより、線状パターンがトランジス
タにおけるチャネル溝に隔てられて配置されるべき拡散
層である場合には、マスクパターンの上下に異物が混入
し、露光時に異物の影が転写されたとしても、異物の影
は線状パターン同士を短絡させる部分ではなく線状パタ
ーンを断線させる部分となるので、トランジスタの動作
は行なうことができる。
【0014】
【発明の実施の形態】(実施の形態1)
(製造方法)図1〜図11を参照して、本発明に基づく
実施の形態1における接合型電界効果トランジスタの製
造方法について説明する。
実施の形態1における接合型電界効果トランジスタの製
造方法について説明する。
【0015】まず、公知の技術により、図1に示すよう
に、SiC基板を用いて基板部9の上面に島部8が突出
し、かつ、島部8の上面には平行に複数のチャネル溝1
1が形成された構造を製造する。島部8の上面において
チャネル溝11によって隔てられた高い部分は凸部12
となる。断面図を図2に示す。基板部9は、N+基板1
と、その上側に形成されたP+エピタキシャルゲート層
2とを備えている。P+エピタキシャルゲート層2はそ
のまま上に続き、島部8の一部となっている。島部8
は、下から順に、P+エピタキシャルゲート層2、N-チ
ャネル層3、N+拡散層4となっている。島部8の上面
は、チャネル溝11と凸部12が交互に繰り返す形状と
なっており、チャネル溝11は、島部8の上面からN-
チャネル層3の途中まで達する深さとなっている。した
がって、N+拡散層4は各凸部12ごとに分離された形
となっている。
に、SiC基板を用いて基板部9の上面に島部8が突出
し、かつ、島部8の上面には平行に複数のチャネル溝1
1が形成された構造を製造する。島部8の上面において
チャネル溝11によって隔てられた高い部分は凸部12
となる。断面図を図2に示す。基板部9は、N+基板1
と、その上側に形成されたP+エピタキシャルゲート層
2とを備えている。P+エピタキシャルゲート層2はそ
のまま上に続き、島部8の一部となっている。島部8
は、下から順に、P+エピタキシャルゲート層2、N-チ
ャネル層3、N+拡散層4となっている。島部8の上面
は、チャネル溝11と凸部12が交互に繰り返す形状と
なっており、チャネル溝11は、島部8の上面からN-
チャネル層3の途中まで達する深さとなっている。した
がって、N+拡散層4は各凸部12ごとに分離された形
となっている。
【0016】図3に、島部8の一部の平面図を示す。こ
の図では、島部8の表面形状を代表して2本の凸部12
を表示している。図3のIV−IV線に関する矢視断面
図を図4に示す。次に、熱酸化、CVD、スパッタ、蒸
着、薬剤塗布などのうちいずれかの方法により、この上
面を覆うようにSiO2による絶縁膜21を形成する。
絶縁膜21に覆われた状態の平面図を図5に示す。図5
のVI−VI線に関する矢視断面図を図6に示す。図7
に示すように、上面を覆う絶縁膜21のうち、N+拡散
層4の上方に相当する領域内にN+拡散層4が露出する
ように線状の開口部22を形成し、その底面に露出した
N+拡散層4を覆うように、蒸着、スパッタなどの方法
により、Ni膜23を形成する。図7のVIII−VI
II線に関する矢視断面図を図8に示す。
の図では、島部8の表面形状を代表して2本の凸部12
を表示している。図3のIV−IV線に関する矢視断面
図を図4に示す。次に、熱酸化、CVD、スパッタ、蒸
着、薬剤塗布などのうちいずれかの方法により、この上
面を覆うようにSiO2による絶縁膜21を形成する。
絶縁膜21に覆われた状態の平面図を図5に示す。図5
のVI−VI線に関する矢視断面図を図6に示す。図7
に示すように、上面を覆う絶縁膜21のうち、N+拡散
層4の上方に相当する領域内にN+拡散層4が露出する
ように線状の開口部22を形成し、その底面に露出した
N+拡散層4を覆うように、蒸着、スパッタなどの方法
により、Ni膜23を形成する。図7のVIII−VI
II線に関する矢視断面図を図8に示す。
【0017】図7に示す2点鎖線は、のちにソースパッ
ド電極25およびドレインパッド電極26(図10また
は図12参照)が配置される予定の領域を示す。図7に
おいて、左の2点鎖線はソースパッド電極の予定領域の
右端を意味し、右の2点鎖線はドレインパッド電極の予
定領域の左端を意味する。Ni膜23は、両パッド電極
が覆わない中央の部分に主に配置されるが、一端が、一
方のパッド電極の予定領域に入りこむように配置され
る。Ni膜23は、1本ごとに、ソースパッド電極の予
定領域とドレインパッド電極の予定領域とに交互に入り
こむように配置される。そのため、Ni膜23の配置
は、図7のような平面図で見たときに交互に左右にずれ
た千鳥状となっている。Ni膜23は、N+拡散層4
と、この後形成するAl層による電極との間の良好な導
通を確保するためのものなので、薄くてもよい。この
後、熱処理を施して、Ni膜23とその下側に接するN
+拡散層4との接触抵抗を低減する。
ド電極25およびドレインパッド電極26(図10また
は図12参照)が配置される予定の領域を示す。図7に
おいて、左の2点鎖線はソースパッド電極の予定領域の
右端を意味し、右の2点鎖線はドレインパッド電極の予
定領域の左端を意味する。Ni膜23は、両パッド電極
が覆わない中央の部分に主に配置されるが、一端が、一
方のパッド電極の予定領域に入りこむように配置され
る。Ni膜23は、1本ごとに、ソースパッド電極の予
定領域とドレインパッド電極の予定領域とに交互に入り
こむように配置される。そのため、Ni膜23の配置
は、図7のような平面図で見たときに交互に左右にずれ
た千鳥状となっている。Ni膜23は、N+拡散層4
と、この後形成するAl層による電極との間の良好な導
通を確保するためのものなので、薄くてもよい。この
後、熱処理を施して、Ni膜23とその下側に接するN
+拡散層4との接触抵抗を低減する。
【0018】次に、図9に示すように、Ni膜23の上
側に、蒸着、スパッタなどの方法により、Al層24を
形成する。
側に、蒸着、スパッタなどの方法により、Al層24を
形成する。
【0019】図10に示すように、Al層24を形成す
るのと同時にソースパッド電極25とドレインパッド電
極26とを形成する。Ni膜23の上側に形成されたA
l層24はソースパッド電極25およびドレインパッド
電極26の予定領域内にそれぞれ交互に入りこむように
形成されていたので、ソースパッド電極25とドレイン
パッド電極26とを各予定領域に形成することによって
Al層24は、ソースパッド電極25とドレインパッド
電極26とに対して交互に電気的に接続されることとな
る。こうして、Al層24のうち、ソースパッド電極2
5に接続されるものはソース取出し電極31の役割を果
たすこととなり、ドレインパッド電極26に接続される
ものはドレイン取出し電極32の役割を果たすこととな
る。これに伴い、N+拡散層4のうち、ソース取出し電
極31が設けられたものは、ソース拡散層27の役割を
果たすこととなり、ドレイン取出し電極32が設けられ
たものは、ドレイン拡散層28の役割を果たすこととな
る。したがって、平行に複数本並んでいたN+拡散層4
は、1本ごとに交互にソース拡散層27とドレイン拡散
層28とが並んだ形になる。こうして接合型電界効果ト
ランジスタを得ることができた。
るのと同時にソースパッド電極25とドレインパッド電
極26とを形成する。Ni膜23の上側に形成されたA
l層24はソースパッド電極25およびドレインパッド
電極26の予定領域内にそれぞれ交互に入りこむように
形成されていたので、ソースパッド電極25とドレイン
パッド電極26とを各予定領域に形成することによって
Al層24は、ソースパッド電極25とドレインパッド
電極26とに対して交互に電気的に接続されることとな
る。こうして、Al層24のうち、ソースパッド電極2
5に接続されるものはソース取出し電極31の役割を果
たすこととなり、ドレインパッド電極26に接続される
ものはドレイン取出し電極32の役割を果たすこととな
る。これに伴い、N+拡散層4のうち、ソース取出し電
極31が設けられたものは、ソース拡散層27の役割を
果たすこととなり、ドレイン取出し電極32が設けられ
たものは、ドレイン拡散層28の役割を果たすこととな
る。したがって、平行に複数本並んでいたN+拡散層4
は、1本ごとに交互にソース拡散層27とドレイン拡散
層28とが並んだ形になる。こうして接合型電界効果ト
ランジスタを得ることができた。
【0020】(構成)本発明に基づく実施の形態1にお
ける接合型電界効果トランジスタの構成については、上
述の製造方法の説明の中でも明らかにされているが、以
下、構成についてより詳しく説明する。図10のXI−
XI線に関する矢視断面図を図11に示す。図11は、
ドレイン拡散層28の中心で切断した場合の断面図であ
るので、ドレイン拡散層28とその上側にNi膜23を
介して接続されたドレイン取出し電極32が見えてい
る。ドレイン取出し電極32は、ドレインパッド電極2
6に電気的に接続されている。チャネル溝11の底面1
1aは、ドレイン拡散層28の下面より低い位置にあ
る。仮に切断面をずらしてソース拡散層27の中心で切
断した場合には、ドレインパッド電極26に接続された
ドレイン取出し電極32の代わりに、ソースパッド電極
25に接続されたソース取出し電極31が見えることと
なる。
ける接合型電界効果トランジスタの構成については、上
述の製造方法の説明の中でも明らかにされているが、以
下、構成についてより詳しく説明する。図10のXI−
XI線に関する矢視断面図を図11に示す。図11は、
ドレイン拡散層28の中心で切断した場合の断面図であ
るので、ドレイン拡散層28とその上側にNi膜23を
介して接続されたドレイン取出し電極32が見えてい
る。ドレイン取出し電極32は、ドレインパッド電極2
6に電気的に接続されている。チャネル溝11の底面1
1aは、ドレイン拡散層28の下面より低い位置にあ
る。仮に切断面をずらしてソース拡散層27の中心で切
断した場合には、ドレインパッド電極26に接続された
ドレイン取出し電極32の代わりに、ソースパッド電極
25に接続されたソース取出し電極31が見えることと
なる。
【0021】ここで、接合型電界効果トランジスタ全体
の平面図を示すと図12のようになる。基板部9の中に
略矩形状の島部8が突出しており、その上面にソースパ
ッド電極25とドレインパッド電極26とが配置されて
いる。ソースパッド電極25からは複数のソース取出し
電極31が平行に延びて櫛形電極を構成し、ドレインパ
ッド電極26からは複数のドレイン取出し電極32が平
行に延びて櫛形電極を構成する。ソース取出し電極31
とドレイン取出し電極32とは、互いに間隙に入りこむ
ようにして対向している。チャネル溝11は、上側から
は絶縁膜21に覆われて直接は見えないが、ソース取出
し電極31とドレイン取出し電極32とに挟まれる各間
隙の領域において、絶縁膜21の内部に隠れるようにし
て延びている。チャネル溝11は、図25、図26に示
したような蛇行した形状ではなく、それぞれ直線状で、
図11に底面11aを示したことから読み取れるように
島部8の両端に突き抜けた形状となっている。
の平面図を示すと図12のようになる。基板部9の中に
略矩形状の島部8が突出しており、その上面にソースパ
ッド電極25とドレインパッド電極26とが配置されて
いる。ソースパッド電極25からは複数のソース取出し
電極31が平行に延びて櫛形電極を構成し、ドレインパ
ッド電極26からは複数のドレイン取出し電極32が平
行に延びて櫛形電極を構成する。ソース取出し電極31
とドレイン取出し電極32とは、互いに間隙に入りこむ
ようにして対向している。チャネル溝11は、上側から
は絶縁膜21に覆われて直接は見えないが、ソース取出
し電極31とドレイン取出し電極32とに挟まれる各間
隙の領域において、絶縁膜21の内部に隠れるようにし
て延びている。チャネル溝11は、図25、図26に示
したような蛇行した形状ではなく、それぞれ直線状で、
図11に底面11aを示したことから読み取れるように
島部8の両端に突き抜けた形状となっている。
【0022】(作用・効果)本実施の形態では、チャネ
ル溝11がUターンを繰り返すものでなく、両端に突き
抜ける直線状のもののみとなっているので、チャネル溝
11に角部が生じることはない。したがって、従来のよ
うな電界集中が発生するおそれはなく、加工精度が許す
範囲でチャネル溝を含めて構造を自由に小型化すること
ができる。
ル溝11がUターンを繰り返すものでなく、両端に突き
抜ける直線状のもののみとなっているので、チャネル溝
11に角部が生じることはない。したがって、従来のよ
うな電界集中が発生するおそれはなく、加工精度が許す
範囲でチャネル溝を含めて構造を自由に小型化すること
ができる。
【0023】なお、上述の例では、絶縁膜21に覆われ
たN+拡散層4を長手方向に見たときに一部の区間のみ
にNi膜23を形成し、そのままNi膜23の上側にA
l層24を形成しているが、Ni膜23はN+拡散層4
の全長に渡って形成することとしてもよい。この場合、
Ni膜23の上面のうち、Al層24を接続する部分以
外は絶縁膜21などで覆うこととする。Al層24の配
置は、図10に示したものと同じである。したがって、
接合型電界効果トランジスタの全体の外観は図12に示
すものと変わらない。
たN+拡散層4を長手方向に見たときに一部の区間のみ
にNi膜23を形成し、そのままNi膜23の上側にA
l層24を形成しているが、Ni膜23はN+拡散層4
の全長に渡って形成することとしてもよい。この場合、
Ni膜23の上面のうち、Al層24を接続する部分以
外は絶縁膜21などで覆うこととする。Al層24の配
置は、図10に示したものと同じである。したがって、
接合型電界効果トランジスタの全体の外観は図12に示
すものと変わらない。
【0024】さらに、たとえば、ソースパッド電極およ
びドレインパッド電極の少なくとも一方を複数配置する
こととしてもよい。複数とすることで、一例として、ソ
ースパッド電極25を1枚のままドレインパッド電極を
2枚とした例を図13に示す。この場合、合計3枚のパ
ッド電極は一直線上に並び、ドレインパッド電極26
a,26bがソースパッド電極25を挟みこむように配
置されている。ソースパッド電極25からはドレインパ
ッド電極26a,26bの各々に向かう向きに、すなわ
ち、左右両側に向かってソース取出し電極31が延びて
いる。ドレインパッド電極26a,26bの各々から
は、ソース取出し電極31の隙間に入りこむようにドレ
インパッド電極32が延びている。チャネル溝11は、
ソース取出し電極31とドレイン取出し電極32とに挟
まれる各間隙を通って島部8の両端に一直線に突き抜け
るように、延びている。なお、図13に示した例に限ら
ず、ソースパッド電極およびドレインパッド電極の双方
を複数としてもよい。
びドレインパッド電極の少なくとも一方を複数配置する
こととしてもよい。複数とすることで、一例として、ソ
ースパッド電極25を1枚のままドレインパッド電極を
2枚とした例を図13に示す。この場合、合計3枚のパ
ッド電極は一直線上に並び、ドレインパッド電極26
a,26bがソースパッド電極25を挟みこむように配
置されている。ソースパッド電極25からはドレインパ
ッド電極26a,26bの各々に向かう向きに、すなわ
ち、左右両側に向かってソース取出し電極31が延びて
いる。ドレインパッド電極26a,26bの各々から
は、ソース取出し電極31の隙間に入りこむようにドレ
インパッド電極32が延びている。チャネル溝11は、
ソース取出し電極31とドレイン取出し電極32とに挟
まれる各間隙を通って島部8の両端に一直線に突き抜け
るように、延びている。なお、図13に示した例に限ら
ず、ソースパッド電極およびドレインパッド電極の双方
を複数としてもよい。
【0025】なお、本実施の形態では、基板、チャネル
層、拡散層が有する導電型である第1導電型をP型と
し、ゲート層が有する導電型である第2導電型をN型と
したが、必要に応じてP型とN型とを逆にして用いても
よい。
層、拡散層が有する導電型である第1導電型をP型と
し、ゲート層が有する導電型である第2導電型をN型と
したが、必要に応じてP型とN型とを逆にして用いても
よい。
【0026】(実施の形態2)
(製造方法)実施の形態1で説明した接合型電界効果ト
ランジスタの製造方法においては、図14に示すように
SiCなどの基材41の上面に、所望のピッチで平行に
チャネル溝11を形成し、チャネル溝11と凸部12と
が繰り返す形状とする工程が必要となる。基材41と
は、N+拡散層4やN-チャネル層3といった種類の区別
を問わず、何らかの材料であることを意味する。このチ
ャネル溝11の形成には、一般に、図15、図16に示
す方法がとられていた。すなわち、図15に示すよう
に、基材41の上面にレジスト膜42を形成し、マスク
パターン43を介して光を照射し、レジスト膜42を露
光させる。このとき用いるマスクパターン43はいわゆ
るポジ型、すなわち、基材41を除去すべき領域では光
を透過し、基材を残すべき領域では光を遮るタイプのも
のである。なお、レジスト膜42は基材41の上面に直
接形成するのではなく、基材41の上面にまずアルミニ
ウムなどの金属層(図示省略)を形成してその上にレジ
スト膜42を形成することとしてもよい。
ランジスタの製造方法においては、図14に示すように
SiCなどの基材41の上面に、所望のピッチで平行に
チャネル溝11を形成し、チャネル溝11と凸部12と
が繰り返す形状とする工程が必要となる。基材41と
は、N+拡散層4やN-チャネル層3といった種類の区別
を問わず、何らかの材料であることを意味する。このチ
ャネル溝11の形成には、一般に、図15、図16に示
す方法がとられていた。すなわち、図15に示すよう
に、基材41の上面にレジスト膜42を形成し、マスク
パターン43を介して光を照射し、レジスト膜42を露
光させる。このとき用いるマスクパターン43はいわゆ
るポジ型、すなわち、基材41を除去すべき領域では光
を透過し、基材を残すべき領域では光を遮るタイプのも
のである。なお、レジスト膜42は基材41の上面に直
接形成するのではなく、基材41の上面にまずアルミニ
ウムなどの金属層(図示省略)を形成してその上にレジ
スト膜42を形成することとしてもよい。
【0027】現像することによって露光した部分のレジ
ストが除去され、図16に示すようなレジストパターン
45が得られる。基材41とレジスト膜42との間に金
属層を形成している場合は、金属層もパターニングされ
る。このレジストパターン45をマスクとしてエッチン
グを行ない、レジストパターン45を除去することによ
って、図14に示す構造が得られる。
ストが除去され、図16に示すようなレジストパターン
45が得られる。基材41とレジスト膜42との間に金
属層を形成している場合は、金属層もパターニングされ
る。このレジストパターン45をマスクとしてエッチン
グを行ない、レジストパターン45を除去することによ
って、図14に示す構造が得られる。
【0028】しかし、マスクパターン43を用いて露光
を行なう際に、図17に示すように、レジスト膜42と
マスクパターン43との間に異物46が混入する場合が
ある。この場合、本来光がレジスト膜42に達するべき
領域の一部において光がレジスト膜42に達しないこと
になる。そのため、最終的に得られる構造は、図14に
示す構造にはならず、図18に示すものになる。これを
斜視図で示すと、図19のようになる。すなわち、凸部
12同士が局所的につながった短絡部47ができてしま
う。凸部12は、本来、1本おきに交互にソース拡散層
とドレイン拡散層とをそれぞれ含むべきものであるの
で、隣接する凸部同士は電気的に独立していなければな
らない。しかし、このような短絡部47があると、隣接
する凸部同士であるソース拡散層およびドレイン拡散層
が直接接続されたことになり、オフ状態のないトランジ
スタとなる。したがって、トランジスタとしては全く使
用できないものとなる。
を行なう際に、図17に示すように、レジスト膜42と
マスクパターン43との間に異物46が混入する場合が
ある。この場合、本来光がレジスト膜42に達するべき
領域の一部において光がレジスト膜42に達しないこと
になる。そのため、最終的に得られる構造は、図14に
示す構造にはならず、図18に示すものになる。これを
斜視図で示すと、図19のようになる。すなわち、凸部
12同士が局所的につながった短絡部47ができてしま
う。凸部12は、本来、1本おきに交互にソース拡散層
とドレイン拡散層とをそれぞれ含むべきものであるの
で、隣接する凸部同士は電気的に独立していなければな
らない。しかし、このような短絡部47があると、隣接
する凸部同士であるソース拡散層およびドレイン拡散層
が直接接続されたことになり、オフ状態のないトランジ
スタとなる。したがって、トランジスタとしては全く使
用できないものとなる。
【0029】これは、チャネル溝11の形成工程だけで
なく、Al層24を形成する工程においても同様に問題
となる。Al層24も1本おきに交互にソース取出し電
極とドレイン取出し電極としてそれぞれ機能するもので
あって、短絡することが許されないからである。
なく、Al層24を形成する工程においても同様に問題
となる。Al層24も1本おきに交互にソース取出し電
極とドレイン取出し電極としてそれぞれ機能するもので
あって、短絡することが許されないからである。
【0030】そこで、本実施の形態では、ポジ型のマス
クパターン43の代わりに、図20に示すようにネガ型
のマスクパターン44を用いる。すなわち、マスクパタ
ーン44は、基材41を除去すべき領域では光を遮り、
基材を残すべき領域では光を透過するタイプのものであ
る。レジスト膜42の種類も、元々定着していたものの
うち露光した部分が現像時に流出するタイプのものでは
なく、元々定着していなかったもののうち露光した部分
が定着して流出しなくなるタイプのものを用いる。現像
することによって露光しなかった部分のレジストが除去
され、図16に示すようなレジストパターン45が得ら
れる。あとは、ポジ型のマスクパターン43の場合と同
じようにして、図14に示す構造を得ることができる。
クパターン43の代わりに、図20に示すようにネガ型
のマスクパターン44を用いる。すなわち、マスクパタ
ーン44は、基材41を除去すべき領域では光を遮り、
基材を残すべき領域では光を透過するタイプのものであ
る。レジスト膜42の種類も、元々定着していたものの
うち露光した部分が現像時に流出するタイプのものでは
なく、元々定着していなかったもののうち露光した部分
が定着して流出しなくなるタイプのものを用いる。現像
することによって露光しなかった部分のレジストが除去
され、図16に示すようなレジストパターン45が得ら
れる。あとは、ポジ型のマスクパターン43の場合と同
じようにして、図14に示す構造を得ることができる。
【0031】接合型電界効果トランジスタの製造方法と
しての他の工程については、実施の形態1と同様であ
る。
しての他の工程については、実施の形態1と同様であ
る。
【0032】(作用・効果)このように、ネガ型のマス
クパターン44を用いた場合、図21に示すようにレジ
スト膜42とマスクパターン44との間に異物46が混
入したとすると、最終的に得られる構造は図22に示す
ようになる。すなわち、図23に示すように、凸部12
の一部に分断部48ができてしまう。この場合、電流が
流れるべき凸部12の途中が分断部48によって断線す
ることとなるが、トランジスタの一部分のみ電流が流れ
ないだけであるので、多少電流値は低下するものの、ト
ランジスタとしての動作は行なうことができる。
クパターン44を用いた場合、図21に示すようにレジ
スト膜42とマスクパターン44との間に異物46が混
入したとすると、最終的に得られる構造は図22に示す
ようになる。すなわち、図23に示すように、凸部12
の一部に分断部48ができてしまう。この場合、電流が
流れるべき凸部12の途中が分断部48によって断線す
ることとなるが、トランジスタの一部分のみ電流が流れ
ないだけであるので、多少電流値は低下するものの、ト
ランジスタとしての動作は行なうことができる。
【0033】この考え方は、チャネル溝11の形成工程
だけでなく、Al層24の形成工程にも適用可能であ
る。さらに、これ以外にも、断線よりも短絡をより避け
るべきであるパターン構造であれば、他の形成工程にお
いても適用可能である。
だけでなく、Al層24の形成工程にも適用可能であ
る。さらに、これ以外にも、断線よりも短絡をより避け
るべきであるパターン構造であれば、他の形成工程にお
いても適用可能である。
【0034】なお、今回開示した上記実施の形態はすべ
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
【0035】
【発明の効果】本発明によれば、ソースおよびドレイン
のパッド電極がチャネル溝の上方においてチャネル溝に
交差するように配置されるので、チャネル溝はパッド電
極の存在にかかわらず延ばすことができるようになる。
したがって、チャネル溝の折り返し形状は不要となる。
その結果、電界集中の問題はなくなり、電界集中を回避
できる最小半径にかかわらず接合型電界効果トランジス
タの小型化を進めることができる。
のパッド電極がチャネル溝の上方においてチャネル溝に
交差するように配置されるので、チャネル溝はパッド電
極の存在にかかわらず延ばすことができるようになる。
したがって、チャネル溝の折り返し形状は不要となる。
その結果、電界集中の問題はなくなり、電界集中を回避
できる最小半径にかかわらず接合型電界効果トランジス
タの小型化を進めることができる。
【図1】 本発明に基づく実施の形態1における接合型
電界効果トランジスタの製造方法に用いる基板の斜視図
である。
電界効果トランジスタの製造方法に用いる基板の斜視図
である。
【図2】 本発明に基づく実施の形態1における接合型
電界効果トランジスタの製造方法に用いる基板の断面図
である。
電界効果トランジスタの製造方法に用いる基板の断面図
である。
【図3】 本発明に基づく実施の形態1における接合型
電界効果トランジスタの製造方法の第1の工程の説明図
である。
電界効果トランジスタの製造方法の第1の工程の説明図
である。
【図4】 図3のIV−IV線に関する矢視断面図であ
る。
る。
【図5】 本発明に基づく実施の形態1における接合型
電界効果トランジスタの製造方法の第2の工程の説明図
である。
電界効果トランジスタの製造方法の第2の工程の説明図
である。
【図6】 図5のVI−VI線に関する矢視断面図であ
る。
る。
【図7】 本発明に基づく実施の形態1における接合型
電界効果トランジスタの製造方法の第3の工程の説明図
である。
電界効果トランジスタの製造方法の第3の工程の説明図
である。
【図8】 図7のVIII−VIII線に関する矢視断
面図である。
面図である。
【図9】 本発明に基づく実施の形態1における接合型
電界効果トランジスタの製造方法の第4の工程の説明図
である。
電界効果トランジスタの製造方法の第4の工程の説明図
である。
【図10】 本発明に基づく実施の形態1における接合
型電界効果トランジスタの製造方法の第5の工程の説明
図である。
型電界効果トランジスタの製造方法の第5の工程の説明
図である。
【図11】 図10のXI−XI線に関する矢視断面図
である。
である。
【図12】 本発明に基づく実施の形態1における接合
型電界効果トランジスタの平面図である。
型電界効果トランジスタの平面図である。
【図13】 本発明に基づく実施の形態1における接合
型電界効果トランジスタの他の例の平面図である。
型電界効果トランジスタの他の例の平面図である。
【図14】 本発明に基づく実施の形態2において背景
説明に用いた第1の説明図である。
説明に用いた第1の説明図である。
【図15】 本発明に基づく実施の形態2において背景
説明に用いた第2の説明図である。
説明に用いた第2の説明図である。
【図16】 本発明に基づく実施の形態2において背景
説明に用いた第3の説明図である。
説明に用いた第3の説明図である。
【図17】 本発明に基づく実施の形態2において背景
説明に用いた第4の説明図である。
説明に用いた第4の説明図である。
【図18】 本発明に基づく実施の形態2において背景
説明に用いた第5の説明図である。
説明に用いた第5の説明図である。
【図19】 本発明に基づく実施の形態2において背景
説明に用いた第6の説明図である。
説明に用いた第6の説明図である。
【図20】 本発明に基づく実施の形態2における接合
型電界効果トランジスタの製造方法の第1の説明図であ
る。
型電界効果トランジスタの製造方法の第1の説明図であ
る。
【図21】 本発明に基づく実施の形態2における接合
型電界効果トランジスタの製造方法の第2の説明図であ
る。
型電界効果トランジスタの製造方法の第2の説明図であ
る。
【図22】 本発明に基づく実施の形態2における接合
型電界効果トランジスタの製造方法の第3の説明図であ
る。
型電界効果トランジスタの製造方法の第3の説明図であ
る。
【図23】 本発明に基づく実施の形態2における接合
型電界効果トランジスタの製造方法の第4の説明図であ
る。
型電界効果トランジスタの製造方法の第4の説明図であ
る。
【図24】 従来技術に基づく接合型電界効果トランジ
スタの斜視図である。
スタの斜視図である。
【図25】 従来技術に基づく接合型電界効果トランジ
スタの平面図である。
スタの平面図である。
【図26】 従来技術に基づく接合型電界効果トランジ
スタの一部分の拡大斜視図である。
スタの一部分の拡大斜視図である。
【図27】 従来技術に基づく接合型電界効果トランジ
スタの一部分の拡大平面図である。
スタの一部分の拡大平面図である。
1 N+基板、2 P+エピタキシャルゲート層、3 N
-チャネル層、4 N+拡散層、8,108 島部、9,
109 基板部、11,111 チャネル溝、11a
(チャネル溝の)底面、12 凸部、21 絶縁膜、2
2 (酸化膜の)開口部、23 Ni膜、24 Al
層、25,125 ソースパッド電極、26,26a,
26b,126 ドレインパッド電極、27,127
ソース拡散層、28,128 ドレイン拡散層、31,
131 ソース取出し電極、32,132 ドレイン取
出し電極、41 基材、42 レジスト膜、43 (ポ
ジ型の)マスクパターン、44 (ネガ型の)マスクパ
ターン、45 レジストパターン、46 異物、47
短絡部、48 分断部、130 角部。
-チャネル層、4 N+拡散層、8,108 島部、9,
109 基板部、11,111 チャネル溝、11a
(チャネル溝の)底面、12 凸部、21 絶縁膜、2
2 (酸化膜の)開口部、23 Ni膜、24 Al
層、25,125 ソースパッド電極、26,26a,
26b,126 ドレインパッド電極、27,127
ソース拡散層、28,128 ドレイン拡散層、31,
131 ソース取出し電極、32,132 ドレイン取
出し電極、41 基材、42 レジスト膜、43 (ポ
ジ型の)マスクパターン、44 (ネガ型の)マスクパ
ターン、45 レジストパターン、46 異物、47
短絡部、48 分断部、130 角部。
フロントページの続き
(72)発明者 初川 聡
大阪市此花区島屋一丁目1番3号 住友電
気工業株式会社大阪製作所内
(72)発明者 藤川 一洋
大阪市此花区島屋一丁目1番3号 住友電
気工業株式会社大阪製作所内
(72)発明者 星野 孝志
大阪市此花区島屋一丁目1番3号 住友電
気工業株式会社大阪製作所内
Fターム(参考) 5F102 FA01 GB01 GC10 GD04 GJ02
GV03 HC01 HC16
Claims (7)
- 【請求項1】 第1導電型不純物を含む半導体基材と、 前記半導体基材の上側に接して形成され、第2導電型不
純物を含むチャネル層と、 前記チャネル層内に底面を有し、略平行な複数の直線状
のチャネル溝と、 前記チャネル層の上側に前記チャネル溝を挟んで互いに
略平行な直線状に突出するようにそれぞれ形成された線
状突出部分であって、前記チャネル層の第2導電型不純
物の濃度より高い濃度で第2導電型不純物をそれぞれ含
み、1本ごとに交互に設定されたソース領域層およびド
レイン領域層と、 前記ソース領域層の上側に配置されたソース取出し電極
と、 前記ドレイン領域層の上側に配置されたドレイン取出し
電極と、 前記ソース領域層および前記ソース取出し電極を含む部
分と前記ドレイン領域層および前記ドレイン取出し電極
を含む部分との間を電気的に隔てるように前記チャネル
溝の内部および上側に配置された絶縁層と、 平面的に見たときに前記チャネル溝に交差するように前
記チャネル溝の上方に配置され、前記ソース取出し電極
の各々と電気的に接続され、前記ドレイン取出し電極の
各々とは絶縁されたソースパッド電極と、 平面的に見たときに前記チャネル溝に交差するように前
記チャネル溝の上方に配置され、前記ドレイン取出し電
極の各々と電気的に接続され、前記ソース取出し電極の
各々とは絶縁されたドレインパッド電極とを備える接合
型電界効果トランジスタ。 - 【請求項2】 前記ソースパッド電極は、平面的に見た
ときに前記ソース取出し電極と少なくとも一部が重なり
合い、重なり合う部分において前記ソース取出し電極と
電気的に接続されている、請求項1に記載の接合型電界
効果トランジスタ。 - 【請求項3】 前記ドレインパッド電極は、平面的に見
たときに前記ドレイン取出し電極と少なくとも一部が重
なり合い、重なり合う部分において前記ドレイン取出し
電極と電気的に接続されている、請求項1または2に記
載の接合型電界効果トランジスタ。 - 【請求項4】 前記ソース取出し電極は、主にアルミニ
ウムからなり、前記ソース領域層に対して、金属層を介
して接続されている、請求項1から3のいずれかに記載
の接合型電界効果トランジスタ。 - 【請求項5】 前記ドレイン取出し電極は、主にアルミ
ニウムからなり、前記ドレイン領域層に対して、金属層
を介して接続されている、請求項1から4のいずれかに
記載の接合型電界効果トランジスタ。 - 【請求項6】 前記ソースパッド電極および前記ドレイ
ンパッド電極のうち少なくとも一方のパッド電極は2つ
以上あり、前記チャネル溝の長手方向において前記一方
のパッド電極が他方のパッド電極を挟むように配置され
ている、請求項1から5のいずれかに記載の接合型電界
効果トランジスタ。 - 【請求項7】 平面的な線状パターンを形成するため
に、材料層の上側にレジスト層を配置して、前記レジス
ト層の上方にマスクパターンを配置する工程と、 前記マスクパターンをマスクとして前記レジスト層を露
光してレジストパターンを形成する工程と、 前記レジストパターンをマスクとして前記材料層をエッ
チングする工程とを含み、 前記マスクパターンは、前記線状パターンのネガ型のパ
ターンである、接合型電界効果トランジスタの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002089099A JP2003282595A (ja) | 2002-03-27 | 2002-03-27 | 接合型電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002089099A JP2003282595A (ja) | 2002-03-27 | 2002-03-27 | 接合型電界効果トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003282595A true JP2003282595A (ja) | 2003-10-03 |
Family
ID=29234779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002089099A Withdrawn JP2003282595A (ja) | 2002-03-27 | 2002-03-27 | 接合型電界効果トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003282595A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116504906A (zh) * | 2023-06-29 | 2023-07-28 | 厦门普为光电科技有限公司 | 高光效发光二极管光源 |
-
2002
- 2002-03-27 JP JP2002089099A patent/JP2003282595A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116504906A (zh) * | 2023-06-29 | 2023-07-28 | 厦门普为光电科技有限公司 | 高光效发光二极管光源 |
CN116504906B (zh) * | 2023-06-29 | 2023-10-27 | 厦门普为光电科技有限公司 | 高光效发光二极管光源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3410829B2 (ja) | Mosゲート型半導体装置 | |
TW586223B (en) | Thin film transistor array panel and fabricating method thereof | |
JPS6145396B2 (ja) | ||
JP2007096341A (ja) | ラテラルmosfet | |
JPH08116060A (ja) | 電界効果トランジスタ | |
KR20030060282A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
CN107068691A (zh) | 阵列基板和阵列基板的制作方法 | |
JPH1062818A (ja) | 液晶表示装置の製造方法 | |
JPS61260656A (ja) | 半導体装置およびその製造方法 | |
TWI249252B (en) | Method for making thin film transistors, TFTs, on a substrate | |
JPH05206470A (ja) | 絶縁ゲート型電界効果トランジスタ | |
KR100360416B1 (ko) | 높은 브레이크다운 전압을 갖는 전력용 반도체소자 및 그제조방법 | |
JP2919757B2 (ja) | 絶縁ゲート型半導体装置 | |
JP2003282595A (ja) | 接合型電界効果トランジスタおよびその製造方法 | |
JPS60200541A (ja) | 半導体装置 | |
JPS6237539B2 (ja) | ||
JP2504498B2 (ja) | 半導体装置 | |
TW201935568A (zh) | 半導體裝置 | |
KR100611743B1 (ko) | 멀티플 게이트 박막 트랜지스터 | |
JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
JPS5931216B2 (ja) | 半導体装置の製造方法 | |
KR0180537B1 (ko) | 다수의 유닛 트랜지스터를 포함하는 전력 트랜지스터 | |
JPS6041261A (ja) | 半導体パワ−部品及びその製造方法 | |
JPH07122743A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3336933B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |