JP2003282253A - 有機el素子の製造方法 - Google Patents

有機el素子の製造方法

Info

Publication number
JP2003282253A
JP2003282253A JP2002370579A JP2002370579A JP2003282253A JP 2003282253 A JP2003282253 A JP 2003282253A JP 2002370579 A JP2002370579 A JP 2002370579A JP 2002370579 A JP2002370579 A JP 2002370579A JP 2003282253 A JP2003282253 A JP 2003282253A
Authority
JP
Japan
Prior art keywords
organic
voltage
aging
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002370579A
Other languages
English (en)
Other versions
JP3562522B2 (ja
Inventor
Hiromichi Kato
博道 加藤
Koichi Miyashita
耕一 宮下
Kaoru Mori
森  薫
Tetsuya Kato
哲弥 加藤
Atsushi Yamamoto
敦司 山本
Harumi Suzuki
晴視 鈴木
Taizo Ishida
泰三 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002370579A priority Critical patent/JP3562522B2/ja
Priority to CNB031368778A priority patent/CN100440578C/zh
Publication of JP2003282253A publication Critical patent/JP2003282253A/ja
Application granted granted Critical
Publication of JP3562522B2 publication Critical patent/JP3562522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H05B45/58Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits involving end of life detection of LEDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】 素子の正常部に損傷を与えることなく、膜欠
陥部を予め適切にオープン破壊させることのできる有機
EL素子の製造方法を提供する。 【解決手段】 陽極と陰極との間に有機膜を挟んでなる
有機EL素子を形成する工程と、有機EL素子において
陽極と陰極との間に電圧を印加するエージング処理を行
って欠陥部をオープン破壊させるエージング工程とを備
える有機EL素子の製造方法において、有機EL素子に
逆バイアス電圧を印加したときに流れる電流を測定する
ことにより、欠陥部の破壊電圧および有機EL素子の破
壊電圧を求めた後、これら両破壊電圧の間の電圧範囲
を、エージング処理における印加電圧の範囲としてエー
ジング工程を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディスプレイ等に
用いられる有機EL(エレクトロルミネッセンス)素子
の製造方法に関し、特に、ディスプレイの歩留まりを向
上させる安定化処理方法であるエージング方法に関す
る。
【0002】
【従来の技術】EL素子は自己発光のため、視認性が高
く、また完全固体素子であり、耐衝撃性に優れるという
特徴を有していることから、現在、無機化合物や有機化
合物を用いたいろいろな素子が提案され、かつ実用が試
みられている。
【0003】これらの素子のうち有機EL素子は、陽極
と陰極との間に有機発光材料を含む有機膜を挟んでなる
ものである。この有機EL素子は、数V〜十数Vの低電
圧駆動が可能なため低消費電力であり、駆動回路を含め
て軽量化が可能であることから、現在広く使われている
液晶ディスプレイに代わる次世代の薄型ディスプレイ
や、平面照明、薄型バックライトなど様々な活用が期待
されている。
【0004】
【発明が解決しようとする課題】しかしながら、有機E
L素子は、電極間の有機膜が極めて薄く(例えばサブミ
クロンオーダ程度)、この電極の膜や有機膜に発生する
欠陥部(膜欠陥部)が微小なものであっても容易に電流
が集中し、非発光にいたるという問題がある。
【0005】この微小な欠陥の原因としては、電極や有
機膜といった膜を形成する際に発生するゴミやチリ等が
挙げられるが、大きな面積でこれらの欠陥が無く均一な
膜を形成することは大変困難である。
【0006】そこで、素子の製造工程において、陽極と
陰極との間に電圧を印加するエージング処理を行って膜
欠陥部を予めオープン破壊させておくことが考えられ
る。オープン破壊とは、欠陥部を不導体化させることで
あり、エージングの際に生じるジュール熱によって当該
膜欠陥部に対応する電極を破壊してオープン状態(絶縁
状態)としたり、酸化して不導体化したりする等の現象
により発生すると考えられる。
【0007】このようなオープン破壊を行った膜欠陥部
は局所的な非発光部となるが、問題となる膜欠陥部は、
もともと視認できない程度の微小なものであり、表示品
質には影響せず、問題はない。
【0008】このようなエージングによるオープン破壊
を行うものとして、特開昭61−114493号公報に
は、無機EL素子におけるエージング方法が提案されて
いる。このものは、第1のエージング工程として直流電
圧を印加して、素子内に存在する膜欠陥部を微小破壊さ
せ、次いで、第2のエージング工程として交流電圧を印
加することを特徴としている。
【0009】しかしながら、このようなエージング方法
は、電界発光型である無機EL素子には有効な方法であ
るが、電流発光型の有機EL素子に対して同様の方法を
適用すると、有機EL素子自体を破壊させてしまう恐れ
がある。つまり、素子における膜欠陥部の無い正常部ま
でも、電極間の短絡やそれによる有機膜の消失等により
破壊してしまう恐れがある。
【0010】また、特許第2818255号明細書にお
いては、有機EL素子に対して、第1のエージング工程
として、1×104〜1×107V/cmの範囲内の電圧
で、直流の順電圧を1秒以上、直流の逆電圧を1秒以上
それぞれ順次に印加してエージングした後、さらに、第
2のエージング工程として、第1のエージング工程より
も長時間直流の順電圧を印加する方法が提案されてい
る。
【0011】この方法においては、上記従来の明細書中
における実施例の中でエージング工程による逆電圧の電
流値の低下が素子の安定駆動の指標になるとしている
が、定性的であり、確実性の点で疑問が残るとともに、
このようなエージング方法も上記従来公報のエージング
方法と同様に、有機EL素子の耐圧特性を考慮して実施
しないと、素子自体を破壊させてしまう恐れがある。
【0012】有機EL素子は、通常、上下電極間(陽極
と陰極との間)に多数の有機膜が積層され、一般には5
層から7層と複雑である。さらには、これら多層膜の材
料や膜厚も、適用対象等によって種々異なるのが実情で
ある。したがって、従来のエージング方法は、すべての
素子構成に普遍的に適用できるものではなかった。
【0013】つまり、このような層構造の異なる様々な
有機EL素子に対して普遍的に適用して、膜欠陥部のオ
ープン破壊と正常部の破壊防止とを確実に両立できるよ
うなエージング方法は、従来無かった。
【0014】そこで、本発明は上記問題に鑑み、素子の
正常部に損傷を与えることなく、膜欠陥部を予め適切に
オープン破壊させることのできる有機EL素子の製造方
法を提供することを目的とする。
【0015】
【課題を解決するための手段】上記目的を達成するた
め、本発明者等は鋭意検討を行った。その結果、有機E
L素子に逆バイアス電圧を印加したときの電流の挙動よ
り、膜欠陥部がオープン破壊する電圧である欠陥部の破
壊電圧と、正常部が破壊する電圧である有機EL素子の
破壊電圧とが分離できることを見出した(図4参照)。
【0016】そして、これら両破壊電圧を特定し、欠陥
部のみが破壊に至る条件でエージングを行えば、電極や
有機膜に存在する欠陥部(膜欠陥部)を予めオープン破
壊(不導体化)させることができると考え、本発明を創
出するに至った。
【0017】すなわち、請求項1に記載の発明では、陽
極(2)と陰極(8)との間に有機膜(3〜6)を挟ん
でなる有機EL素子(S1)を形成する工程と、有機E
L素子において陽極と陰極との間に電圧を印加するエー
ジング処理を行って欠陥部をオープン破壊させるエージ
ング工程とを備える有機EL素子の製造方法において、
有機EL素子に逆バイアス電圧を印加したときに流れる
電流を測定することにより、欠陥部の破壊電圧および有
機EL素子の破壊電圧を求めた後、これら両破壊電圧の
間の電圧範囲を、エージング処理における印加電圧の範
囲としてエージング工程を行うことを特徴とする。
【0018】それによれば、欠陥部の破壊電圧と有機E
L素子の破壊電圧とを予め求め、エージング処理は、こ
れら両破壊電圧の間の電圧範囲にて行うため、正常部は
破壊せずに、欠陥部のみをオープン破壊することができ
る。
【0019】ここで、有機EL素子はダイオード特性を
有しており、逆バイアス電圧では欠陥部にリーク電流が
発生し、このリーク電流によるジュール熱で欠陥部がオ
ープン破壊に至ると考えられる。上述したように、オー
プン破壊された欠陥部は、局所的な非発光点となるが、
肉眼では見分けることができないため表示品質には影響
ない。
【0020】したがって、本発明によれば、素子の正常
部に損傷を与えることなく、欠陥部を予め適切にオープ
ン破壊させることのできる有機EL素子の製造方法を提
供することができる。
【0021】ここで、請求項2に記載の発明のように、
欠陥部の破壊電圧を、欠陥部のオープン破壊が発生する
最小電圧とすることで、上記請求項1に記載の製造方法
による効果を実現することができる。
【0022】さらに、請求項3に記載の発明では、エー
ジング処理における印加電圧の範囲として、欠陥部のオ
ープン破壊が発生する最小電圧と有機EL素子(S1)
が破壊する最小電圧との間とすることを特徴とする。
【0023】それによれば、欠陥部のオープン破壊の発
生と、正常部すなわち有機EL素子の破壊防止とをより
確実に実現することができ、好ましい。
【0024】また、請求項4に記載の発明のように、欠
陥部の破壊電圧を、欠陥部のオープン破壊が発生する最
大電圧とすれば、より高い確率にて欠陥部のオープン破
壊を実現させることができるため、請求項1に記載の発
明の効果を高レベルで実現することができる。
【0025】また、請求項5に記載の発明では、エージ
ング処理における印加電圧の範囲として、欠陥部のオー
プン破壊が発生する最小電圧と欠陥部のオープン破壊が
発生する最大電圧との間とすることを特徴とする。
【0026】それによれば、欠陥部のオープン破壊の発
生と、正常部すなわち有機EL素子の破壊防止とをより
確実に実現することができ、好ましい。
【0027】また、請求項6に記載の発明のように、エ
ージング処理における印加電圧を、有機EL素子(S
1)の実駆動時の逆電圧以上とすることが好ましい。
【0028】有機EL素子において実駆動時における逆
電圧は、発光輝度の仕様に基づく順電圧以上の値に設定
されるのが通常である。これは、有機EL素子をドット
マトリクス駆動に用いる場合に、そのドットマトリクス
駆動によるクロストークを防止するために、逆電圧の方
が順電圧よりも大きいことが必要になるためである。
【0029】そのため、実駆動でのライン欠陥をより確
実に防止するという観点から、エージング処理における
印加電圧は実駆動時の逆電圧以上で実施することが望ま
しい。
【0030】さらに、請求項7に記載の発明のように、
欠陥部の破壊電圧以上となるように有機EL素子(S
1)の実駆動時の逆電圧を決定したうえで、エージング
処理における印加電圧を、有機EL素子の実駆動時の逆
電圧以上とすることが好ましい。
【0031】それによれば、実駆動時における逆電圧に
よってエージング処理に近い処理が可能となる。そのた
め、エージング処理によって完全に欠陥部をオープン破
壊できない場合やエージング処理以降に新たな欠陥部が
生じた場合であっても、実駆動時において、欠陥部をオ
ープン破壊することが可能となる。
【0032】また、請求項8に記載の発明では、陽極
(2)と陰極(8)との間に有機膜(3〜6)を挟んで
なる有機EL素子(S1)を形成する工程と、有機EL
素子において陽極と陰極との間に電圧を印加するエージ
ング処理を行って膜に存在する欠陥部をオープン破壊さ
せるエージング工程とを備える有機EL素子の製造方法
において、有機膜において導電性の膜(3)を含む場合
は当該導電性の膜を除いた有機膜(4〜6)の膜厚をt
センチメートルとし、有機EL素子の実駆動時の逆電圧
をRボルトとしたとき、エージング処理における印加電
圧の範囲として、Rと(t×3.9)MV/cmとの間
の値とすることを特徴とする。
【0033】上述したように、実駆動でのライン欠陥を
より確実に防止するという観点から、エージング処理に
おける印加電圧は実駆動時の逆電圧以上で実施すること
が望ましい。
【0034】また、本発明者らの検討によれば、有機E
L素子の破壊電圧は、有機EL素子における有機膜の膜
厚tと相関があることを見出した。そして、検討を進め
た結果、有機EL素子の破壊電圧を有機膜の膜厚で除し
た破壊電界強度でみた場合、当該破壊電界強度は、有機
膜の膜厚tによらずほぼ一定であることを見出した(図
10、図11参照)。
【0035】ここで、有機膜の膜厚tは、有機膜におい
て銅フタロシアニン等の導電性の膜(3)を含む場合は
当該導電性の膜を除いた有機膜(4〜6)の膜厚tであ
る。当該導電性の膜を除外するのは、当該導電性の膜
が、他の有機膜に比べて十分に抵抗値が小さく、電界が
さほど加わらないためである。
【0036】そして、有機EL素子の破壊電界強度は
3.9MV/cmであることを見出した。そのことか
ら、エージング処理における印加電圧の範囲として、有
機EL素子の実駆動時の逆電圧Rと(t×3.9)MV
/cmとの間の値とすれば、正常部すなわち有機EL素
子は破壊せずに、欠陥部のみをオープン破壊できること
がわかった。
【0037】したがって、本発明によっても、素子の正
常部に損傷を与えることなく、欠陥部を予め適切にオー
プン破壊させることのできる有機EL素子の製造方法を
提供することができる。
【0038】ここで、請求項9に記載の発明のように、
請求項8の発明におけるエージング処理における印加電
圧の範囲として、前記Rと(t×3.2)MV/cmと
の間の値とすることが好ましい。
【0039】また、請求項10に記載の発明では、室温
状態よりも欠陥部を顕在化させるために有機EL素子
(S1)を加熱処理した後、エージング工程を行うこと
を特徴とする。
【0040】本発明者等の検討によれば、欠陥部は室温
状態よりも高温状態になるほど顕著になる。すなわち、
高温状態とすることで、経時的に発生する可能性のある
欠陥部を確実に拾い出すことができる。
【0041】つまり、本発明のように、有機EL素子を
加熱処理して室温状態よりも欠陥部を顕在化させれば、
この顕在化した欠陥部をエージング工程によってオープ
ン破壊させることができる。そのため、経時的に発生す
る可能性のある欠陥部を予め確実にオープン破壊させて
おくことができる。
【0042】また、請求項11に記載の発明では、室温
状態よりも欠陥部を顕在化させるために有機EL素子
(S1)を加熱処理した状態で、エージング工程を行う
ことを特徴とする。本発明のように、加熱処理とエージ
ングとを同時に行う場合でも、上記請求項10の発明と
同様の作用効果を実現することができる。
【0043】また、請求項12に記載の発明では、請求
項10または請求項11に記載の発明において、有機膜
(3〜6)の構成材料の少なくとも一つが、真空蒸着法
にて成膜されるものであってその成膜時において蒸発性
を有する材料であることを特徴とする。
【0044】有機EL素子においては、有機膜構成材料
は真空蒸着法で成膜されるものが多く、その成膜時に固
体から液体を経由して気化する蒸発性材料と、固体から
直接気化する昇華性材料とに大別される。
【0045】本発明者等の検討によれば、そのうち、昇
華性材料の方が粒子間の結合エネルギーが小さいため、
比較的ボイドが生じやすい。そして、高温になるほどボ
イドが大きくなるとともに、素子における電極間リーク
電流も大きくなる。このことから、このボイドが欠陥部
の原因と推定される。
【0046】そのため、本発明のように、有機膜の構成
材料の少なくとも一つに蒸発性材料を用いることによっ
て、上記ボイドを低減し、結果、欠陥部の発生自体を低
減することができ好ましい。
【0047】また、請求項13に記載の発明では、有機
膜(3〜6)の構成材料の少なくとも一つが、真空蒸着
法にて成膜されるものであってその成膜時において昇華
性を有する昇華性材料であるとき、加熱処理における処
理温度は、昇華性材料が熱により形態変化をする温度以
上であることを特徴とする。
【0048】本発明は、有機膜の構成材料の少なくとも
一つが、ボイドの生じやすい昇華性材料であるときに好
ましい手段である。それによれば、加熱処理によって、
昇華性材料の形態変化すなわちボイド等を発生しやすく
させ、欠陥部を顕在化させることができる。
【0049】そのような昇華性材料としては、請求項1
4に記載の発明のように、8−ヒドロキシキノリンのア
ルミニウム錯体が挙げられる。
【0050】ここで、請求項10〜請求項14に記載の
製造方法においては、請求項15に記載の発明のよう
に、加熱処理における処理温度を70℃〜120℃にす
ることが好ましい。
【0051】これは、本発明者等の検討によるもので、
有機EL素子においては、70℃以上になるとボイド等
の欠陥部の成長が始まり、120℃を超えると素子自体
の熱的ダメージが大きくなることによるものである。
【0052】また、請求項16に記載の発明では、エー
ジング工程では、順バイアス電圧印加、逆バイアス電圧
印加をそれぞれ実施することを特徴とする。それによれ
ば、有機EL素子の通常の駆動回路を用いてエージング
を実施することができ、特にエージング専用の回路が不
要となるため、効率的である。
【0053】また、請求項17に記載の発明では、エー
ジング工程は、有機EL素子(S1)を酸素濃度1%以
上の雰囲気中に置いた状態で行うことを特徴とする。こ
れは、エージングにより欠陥部を酸化させて不導体化す
るためには好ましい雰囲気であり、本発明者等の検討に
よれば、酸素濃度が1%未満では確実な不導体化が困難
であった。
【0054】また、請求項18に記載の発明のように、
有機EL素子(S1)を封入ガスを用いて封止する素子
封止工程を備えている場合には、エージング工程を素子
封止工程の前に実施するとともに、素子封止工程に用い
る封入ガスの酸素濃度を、エージング工程における酸素
濃度以下とすることが好ましい。
【0055】従来より、有機EL素子においては、ダー
クエリアが問題となっている。ダークエリアとは、時間
と共に画素エッジより進行する非発光領域である。ダー
クエリアによる輝度低下、外観不良はパネル品質の問題
となる。
【0056】本発明者らの検討によれば、ダークエリア
の進行度合は、酸素濃度に依存することがわかった(図
9参照)。つまり、ダークエリアの発生原因としては、
これまで報告されている水以外に、酸素も要因の一つと
考えられる。
【0057】そこで、本発明者らは、素子封止工程を備
えている場合には、エージング工程を素子封止工程の前
に実施するとともに、素子封止工程に用いる封入ガスの
酸素濃度を、エージング工程における酸素濃度以下とす
ることで、エージング処理を良好に実施し、かつダーク
エリア発生を抑えた有機EL素子の製造を可能とした。
【0058】また、エージング処理の歩留まりは、エー
ジング工程以降の欠陥発生率に直結することになる。特
に市場における欠陥の発生は確実に防止する必要があ
る。
【0059】そこで、エージング処理の良否判定法を確
立するために、さらに検討を進めた結果、請求項19に
記載の発明のように、エージング処理の良否を、エージ
ング処理後において有機EL素子(S1)に逆電圧を印
加したときに陽極(2)と陰極(8)との間に流れるリ
ーク電流に基づいて判定することで、エージング処理の
良否判定が可能となることを実験的に見出した。
【0060】ここで、請求項20に記載の発明のよう
に、リーク電流に基づく判定においては、良品判定の基
準の上限を5×10-2A/cm2とすることができる。
【0061】また、請求項21に記載の発明では、陽極
(2)がインジウムチンオキサイドからなり、その平均
表面粗さRaが2nm以下であり、10点平均表面粗さ
Rzが20nm以下であることを特徴とする。
【0062】破壊電圧は陽極の表面粗さにも依存する。
陽極は通常ITO(インジウムチンオキサイド)からな
るので、そのITO陽極の表面粗さを本発明のようにす
ることで、当該表面粗さに起因する破壊をほぼ無視する
ことができ、エージング処理を確実に行うことができ
る。
【0063】なお、上記各手段および後述する各実施形
態において、電圧の大小の基準および電圧同士の大小関
係は、絶対値にて決定されるものとする。
【0064】また、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【0065】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。なお、以下の各実施形態相互におい
て、互いに同一部分には図中、同一符号を付して説明を
簡略化することとする。
【0066】(第1実施形態)図1は本発明の第1実施
形態に係る有機EL素子S1の概略断面構成を示す図で
ある。図1に示す有機EL素子S1は、表示パネルの1
画素を示すものであり、当該表示パネルは、例えば、こ
の素子S1を複数個平面配置した構成、つまり複数個の
画素構成を有するものである。
【0067】図1において、基板としてのガラス基板1
の一面上には、陽極2、ホール注入層3、ホール輸送層
4、発光層5、電子輸送層6、電子注入層7および陰極
8といった各膜が順次積層されている。
【0068】陽極2は透明電極材料、ホール注入層3〜
電子輸送層6は、ホール輸送性や電子輸送性を持つ有機
材料や有機EL材料からなり、また、電子注入層7は電
子注入性を持つ無機や有機の材料、陰極8は金属配線材
料から構成されている。ここで、ホール注入層3、ホー
ル輸送層4、発光層5および電子輸送層6が有機膜3〜
6を構成している。なお、電子注入層7は無くても良
い。
【0069】限定するものではないが、本第1実施形態
における陽極2〜陰極8の各層の一構成例を示す。陽極
2はITO(インジウムとスズの酸化物)からなる膜厚
140nmの膜、ホール注入層3はCuPc(銅フタロ
シアニン錯体)からなる膜厚50nmの膜、ホール輸送
層4はTPTE(テトラトリフェニルアミン)からなる
膜厚60nmの膜とする。
【0070】また、発光層5はジメチルキナクリドンが
1%ドープされたAlq3(8−ヒドロキシキノリンの
アルミニウム錯体)からなる膜厚40nmの膜、電子輸
送層6はAlq3からなる膜厚20nmの膜、電子注入
層7はLiF(フッ化リチウム)からなる膜厚0.5n
mの膜、そして、陰極8はAlからなる厚さ100nm
の膜とする。
【0071】そして、本構成例では、陽極2と陰極8と
は、互いに直交する方向に延びるストライプ状に形成
し、両電極2、8の重なり合う部分が、一つの画素(発
光部)として構成されたものにできる。つまり、表示パ
ネルとしては、マトリクス状に配置された複数個の画素
構成を持つ。例えば、256×64の画素構成とするこ
とができる。
【0072】そして、各画素においては、陽極2と陰極
8との間に電界を印加することによって、有機膜3〜6
中をホールや電子が発光層5に向かって移動し、発光層
5にて再結合する結果、発光層5にて発光が行われるよ
うになっている。
【0073】次に、この有機EL素子S1の製造方法に
ついて述べる。図2は、本第1実施形態に係る有機EL
素子の製造方法の工程フロー図である。まず、ガラス基
板1の上に、スパッタ法等によって陽極2をパターニン
グ形成し(陽極形成)、アルゴンと酸素混合のプラズマ
等による表面処理を施す。
【0074】その上に、蒸着法等によって上記有機膜3
〜6を順次パターニング形成し(有機膜形成)、次い
で、電子注入層7、陰極8を順次パターニング形成(陰
極形成)する。こうして、有機EL素子S1が形成され
る。
【0075】そして、図示しないが、ガラス基板1の上
において、この有機EL素子S1を覆うようにステンレ
ス缶やガラスケース等の封止部材を設け、これにより有
機EL素子S1を乾燥窒素等の封入ガスにて封止する
(素子封止)。以上の工程によって、有機EL素子S1
から構成された表示パネルを複数個製造する。
【0076】次に、複数個製造された表示パネルのうち
の一部を用いて、有機EL素子S1に逆バイアス電圧を
印加したときに流れる電流を測定することにより、欠陥
部の破壊電圧および有機EL素子(正常部)の破壊電圧
を求める(破壊電圧測定工程)。
【0077】この破壊電圧測定工程は、具体的には、2
56×64個の画素(素子S1)が形成された上記構成
例の表示パネルにおいて、1画素すなわち一つの素子S
1を1サンプルとして、素子S1の電極2、8間に、陽
極2をマイナス、陰極8をプラスとして逆バイアス電圧
を0〜−60Vまで順次印加する。このときの電極2、
8間を流れる電流をパラメータアナライザーで測定す
る。
【0078】この測定を、欠陥部の存在する画素(素
子)と、存在しない正常部の画素(素子)について行
う。なお、欠陥部は実際には肉眼で見えないので、顕微
鏡により存在を確認し、欠陥部と正常部とを見極めた。
この測定結果の一例を図3に示す。
【0079】図3において、(a)は正常部、(b)は
欠陥部におけるそれぞれの逆バイアス電圧(V)と電極
2、8間を流れる電流密度(mA/cm2)との関係を
示す図である。
【0080】図3(a)に示すように、正常部では、0
Vから逆バイアス電圧を大きくしていくと、−47V程
度で電極2、8間を流れる電流が急激に増大し、電極
2、8間のショートすなわち正常部の破壊が発生してい
る。つまり、この例では、正常部の破壊電圧すなわち有
機EL素子の破壊電圧は−47V程度である。
【0081】いっぽう、図3(b)に示すように、欠陥
部では、0Vから逆バイアス電圧を大きくしていくと、
−7V程度で電極2、8間のリークが発生し、−12V
程度で欠陥部のオープン破壊が発生している。つまり、
この例では、欠陥部の破壊電圧は−12V程度である。
【0082】なお、逆バイアス電圧ではなく順バイアス
電圧を印加すると、欠陥部以上に正常部で多くの電流が
流れるため、図3に示すような欠陥部の破壊をモニタす
ることが困難である。そのため、この破壊電圧測定は、
逆バイアス電圧を用いるのである。
【0083】このようにして、本例の有機EL素子S1
により構成した表示パネルにおいて、多数の画素(素
子)について同様に測定した。その結果の一例を図4に
示す。図4では、横軸に破壊電圧(V)、縦軸に発生数
(破壊した欠陥部または破壊した正常部の発生数)をと
っている。
【0084】図4から明らかなように、有機EL素子に
逆バイアス電圧を印加したときの電流の挙動より、欠陥
部の破壊電圧と、有機EL素子(正常部)の破壊電圧と
を明確に分離することができる。
【0085】図4の例では、欠陥部の破壊電圧は、欠陥
部のオープン破壊が発生する最小電圧を採用すれば−8
Vであり、欠陥部のオープン破壊が発生する最大電圧を
採用すれば−16Vである。また、有機EL素子(正常
部)の破壊電圧は、正常部の破壊は確実に防止するとい
う点から、最小電圧である−36Vを採用する。
【0086】こうして破壊電圧測定工程を行い、欠陥部
の破壊電圧および有機EL素子の破壊電圧を求めた後、
これら両破壊電圧の間の電圧範囲を、エージング処理に
おける印加電圧の範囲として、有機EL素子S1におい
て陽極2と陰極8との間に電圧を印加するエージング処
理を行う(エージング工程)。
【0087】このエージング工程により、各膜2〜8に
存在している視認できない程度の微小な欠陥部をオープ
ン破壊させる。このエージング工程では、エージング処
理を、欠陥部の破壊電圧と有機EL素子の破壊電圧との
間の電圧範囲にて行うため、正常部は破壊せずに、欠陥
部のみをオープン破壊することができる。なお、各膜2
〜8に視認できる欠陥部が存在していれば、エージング
工程の前に容易に除去することが可能である。
【0088】上述したように、有機EL素子はダイオー
ド特性を有しており、上記範囲の逆バイアス電圧では欠
陥部にリーク電流が発生し、このリーク電流によるジュ
ール熱で欠陥部がオープン破壊に至ると考えられる。オ
ープン破壊された欠陥部は、局所的な非発光点となる
が、肉眼では見分けることができないため表示品質には
影響ない。
【0089】具体的に、エージング工程は、破壊電圧測
定工程に供した表示パネル以外のパネルについて行う。
そして、エージング工程の後に、各パネルについて点灯
試験(点灯検査工程)等を行い、特性的に問題が無かっ
たパネルのみ出荷すればよいことになる。
【0090】上記図4の例に基づけば、エージング工程
は、−8Vないし−16V以上−36V以下の間の電圧
範囲を、エージング処理における印加電圧の範囲として
実施することができる。
【0091】また、図4の例に基づけば、欠陥部の破壊
電圧として、欠陥部のオープン破壊が発生する最小電圧
−8Vを採用し、エージングの印加電圧を−8V〜36
Vの範囲で選べば、正常部は破壊せずに欠陥部のみをオ
ープン破壊することが可能である。
【0092】しかし、欠陥部の破壊電圧として、欠陥部
のオープン破壊が発生する最大電圧−16Vを採用し、
エージングの印加電圧を−16V〜36Vの範囲で選べ
ば、より確実に多くの欠陥部をオープン破壊させること
ができ、好ましい。ちなみに、図4では、−16V〜3
6Vの電圧領域を、「欠陥部をオープン破壊させ、かつ
素子が破壊しない電圧領域」として示してある。
【0093】さらに、エージング処理における印加電圧
の範囲として、欠陥部のオープン破壊が発生する最小電
圧と有機EL素子S1(正常部)が破壊する最小電圧と
の間とすることが好ましい。
【0094】このことは、図4の例では、エージングの
印加電圧を−8V〜36Vの間とすることになる。それ
によれば、欠陥部のオープン破壊の発生と、正常部すな
わち有機EL素子の破壊防止とをより確実に実現するこ
とができ、好ましい。
【0095】また、エージング処理における印加電圧の
範囲として、欠陥部のオープン破壊が発生する最小電圧
と欠陥部のオープン破壊が発生する最大電圧との間とし
ても良い。
【0096】このことは、図4の例では、エージングの
印加電圧を、−8V〜16Vの間とすることになる。そ
れによっても、欠陥部のオープン破壊の発生と、正常部
すなわち有機EL素子の破壊防止とをより確実に実現す
ることができ、好ましい。
【0097】本第1実施形態の有機EL素子の製造方法
におけるエージング工程の効果について一具体例をもと
にして述べる。この効果の具体例では、上記256×6
4画素構成を持つ表示パネルについて、室温および4%
の酸素ガスを含む乾燥窒素ガス雰囲気にて駆動回路を用
いて1分間のエージング処理を行った。
【0098】本具体例では、印加波形としては125H
z、1/64デューティの矩形パルスである。1周期の
詳細としては、順バイアス電圧12Vを1回印加し、続
いて、逆バイアス電圧−25Vを63回印加するものと
した。
【0099】ここで、−25Vの逆バイアス電圧が、欠
陥部の破壊電圧と有機EL素子の破壊電圧との間の電圧
範囲に基づくエージング処理における印加電圧である。
そして、この逆バイアス電圧により欠陥部がオープン破
壊する。また、順バイアス電圧を加えることにより、通
常の有機EL素子の駆動回路を用いてエージングの印加
電圧を発信することができる。
【0100】このようにしてエージング工程まで行った
パネルについて、85℃恒温槽内での連続点灯試験を実
施した。比較例として、図2のフローにおいて素子封止
工程まで行い、その後のエージング工程を行わない表示
パネルについても同様に試験した。
【0101】その試験結果を、本実施形態の具体例(パ
ネル番号A1〜A5)について図5に示し、比較例(パ
ネル番号J1〜J6)について図6に示す。ここで、各
パネルについて、256×64個の素子のうち少なくと
も1素子にて、ライン欠陥すなわち電極2、8間の短絡
が発生した時間をライン欠陥発生時間とする。
【0102】図6に示すように、比較例では、いずれも
20時間以内にライン欠陥すなわち電極2、8間の短絡
が発生した。これに対し、図5に示すように、本実施形
態のエージング処理を施したパネルでは、ライン欠陥の
発生時間が3倍以上に延びることがわかり、効果を確認
した。
【0103】以上のように、本第1実施形態によれば、
素子の正常部に損傷を与えることなく、欠陥部を予め適
切にオープン破壊させることのできる有機EL素子の製
造方法を提供することができる。
【0104】そして、本製造方法により製造された有機
EL素子S1は、出荷後において欠陥部における電極間
の短絡やリークが発生しにくいため、ライン欠陥等の不
具合が大幅に低減し、信頼性の高い有機EL素子を実現
することができる。
【0105】なお、本第1実施形態では、逆バイアス電
圧を印加した状態にて欠陥部の破壊電圧および有機EL
素子の破壊電圧を求め、これら両破壊電圧の間の電圧範
囲を、エージング電圧としているため、このエージング
電圧には逆バイアス電圧が含まれることは必須である。
【0106】ここで、上記エージングの具体例では、順
バイアス電圧印加、逆バイアス電圧印加をそれぞれ実施
している。それにより、有機EL素子の通常の駆動回路
を用いてエージングを実施することができ、特にエージ
ング専用の回路が不要となるため、効率的である。
【0107】また、上記したエージング工程は、有機E
L素子S1を酸素濃度1%以上の雰囲気中に置いた状態
で行うことが好ましい。これは、次に述べるように、本
発明者等の検討によれば、酸素濃度が1%未満では、エ
ージングにより欠陥部を酸化させて確実に不導体化する
ことが困難なためである。
【0108】図7は、エージング雰囲気の酸素濃度と故
障率との関係を調べた結果を示す図である。ここで、故
障率(%)は、複数個の有機EL素子を有するパネルを
85℃で1000時間駆動させたときに、少なくともパ
ネルの一画素にてライン欠陥が発生した時を故障とした
ときの、故障パネルの割合を示すものである。エージン
グにより欠陥部がオープン破壊や不導体化しなかった場
合には、この故障率が大きくなる。
【0109】図7に示すように、酸素濃度が1%未満で
は、エージングによる欠陥部の不導体化が不十分であ
り、故障率が高いが、1%以上では故障率が均一的に低
くなっている。このことから、エージング工程は、有機
EL素子S1を酸素濃度1%以上の雰囲気中に置いた状
態で行うことが好ましい。
【0110】また、上記図2に示すように、有機EL素
子S1を封入ガスを用いて封止する素子封止工程を備え
ている場合には、エージング工程を素子封止工程の前に
実施することが好ましい。エージング工程を素子封止工
程の前に実施する場合の製造方法の工程フローを図8に
示しておく。
【0111】それとともに、素子封止工程に用いる封入
ガスの酸素濃度を、エージング工程における酸素濃度以
下とすることが好ましい。具体的には封入ガスの酸素濃
度を1%以下とすることが好ましい。これは、次に述べ
るような理由による。
【0112】従来より、有機EL素子においては、ダー
クエリアが問題となっている。ダークエリアとは、時間
と共に画素エッジより進行する非発光領域である。ダー
クエリアによる輝度低下、外観不良はパネル品質の問題
となる。
【0113】本発明者は、酸素濃度が1%の雰囲気でエ
ージングを行った有機EL素子S1について、素子封止
工程を行い、そのときの封入ガスの酸素濃度を変えて、
ダークエリアの進行度合を調べた。その結果の一例を図
9に示す。
【0114】図9は、封止ガスの酸素濃度を0、1、4
%で充填した有機EL素子について、常温放置時間に対
するダークエリア寸法を示す図である。ダークエリア寸
法とは画素エッジからの距離である。図9に示すよう
に、ダークエリアの進行度合は、酸素濃度に依存するこ
とがわかった。つまり、ダークエリアの発生原因として
は、これまで報告されている水以外に、酸素も要因の一
つと考えられる。
【0115】また、図9に示す結果から、酸素濃度1%
以下すなわち素子封止工程に用いる封入ガスの酸素濃度
を、エージング工程における酸素濃度以下とすれば、ダ
ークエリアの進行を極力抑制できると言える。
【0116】そして、素子封止工程を備えている場合に
は、エージング工程を素子封止工程の前に実施するとと
もに、素子封止工程に用いる封入ガスの酸素濃度を、エ
ージング工程における酸素濃度以下、特に1%以下とす
ることで、エージング処理を良好に実施し、かつダーク
エリア発生を抑えた有機EL素子の製造が可能となる。
【0117】また、本実施形態においては、エージング
処理における印加電圧を、欠陥部の破壊電圧および有機
EL素子の破壊電圧の間としているが、さらに、エージ
ング処理における印加電圧を、有機EL素子S1の実駆
動時の逆電圧(逆バイアス電圧)以上とすることが好ま
しい。
【0118】有機EL素子において実駆動時における逆
電圧は、発光輝度の仕様に基づく順電圧以上の値に設定
されるのが通常である。これは、有機EL素子をドット
マトリクス駆動に用いる場合に、そのドットマトリクス
駆動によるクロストークを防止するために、逆電圧の方
が順電圧よりも大きいことが必要になるためである。
【0119】そのため、実駆動でのライン欠陥をより確
実に防止するという観点から、エージング処理における
印加電圧は実駆動時の逆電圧以上で実施することが望ま
しい。
【0120】具体的には、各電圧の大小関係が、実駆動
時の逆電圧<欠陥部の破壊電圧<有機EL素子の破壊電
圧である場合、エージング処理は、欠陥部の破壊電圧と
有機EL素子の破壊電圧との間で実施する。
【0121】また、欠陥部の破壊電圧<実駆動時の逆電
圧<有機EL素子の破壊電圧である場合、エージング処
理は実駆動電圧と素子の破壊電圧との間で実施する。い
ずれにせよ、エージング処理における印加電圧は実駆動
時の逆電圧以上で実施する。
【0122】さらに、欠陥部の破壊電圧以上となるよう
に有機EL素子S1の実駆動時の逆電圧を決定したうえ
で、エージング処理における印加電圧を、有機EL素子
S1の実駆動時の逆電圧以上とすることが好ましい。
【0123】それによれば、できあがった有機EL素子
S1において、実駆動時の逆電圧がエージング処理にお
ける印加電圧以下で且つ欠陥部の破壊電圧以上となる。
ちまり、実駆動時における逆電圧によってエージング処
理に近い処理が可能となる。
【0124】そのため、エージング処理によって完全に
欠陥部をオープン破壊できない場合やエージング処理以
降の工程や使用中に新たな欠陥部が生じた場合であって
も、実駆動時において、欠陥部をオープン破壊すること
が可能となる。
【0125】例えば、エージング処理を21Vの印加電
圧で行って製造した複数個の有機EL素子を、85℃に
て駆動時の逆電圧20Vで駆動したが、いずれの有機E
L素子も2000時間経過してもライン欠陥の発生はな
く、高い信頼性を実現することができた。
【0126】(第2実施形態)上記第1実施形態でも述
べたように、実駆動でのライン欠陥をより確実に防止す
るという観点から、エージング処理における印加電圧は
実駆動時の逆電圧以上で実施することが望ましい。
【0127】そして、本発明者らの検討により、有機E
L素子の破壊電圧は、有機EL素子における有機膜の膜
厚tと相関があることを見出した。上記第1実施形態の
一構成例に示した材料を用いた有機EL素子S1におい
て、有機膜4〜6の膜厚t(nm)と有機EL素子S1
の破壊電圧(V)、破壊電界強度(MV/cm)との関
係を調べた。
【0128】その結果を図10に示す。ここで、有機膜
の膜厚tは、有機膜3〜6においてCuPc等の導電性
の膜3を含む場合は当該導電性の膜を除いた有機膜4〜
6の膜厚tである。当該導電性の膜を除外するのは、当
該導電性の膜が、他の有機膜に比べて十分に抵抗値が小
さく、電界がさほど加わらないためである。
【0129】つまり、図10では、CuPcからなるホ
ール注入層3を除く有機膜4〜6の膜厚tを変えてい
き、上記破壊電圧測定工程と同様の要領で有機EL素子
S1の破壊電圧を求めた。また、有機EL素子S1の破
壊電界強度は、求められた有機EL素子S1の破壊電圧
を有機膜4〜6の膜厚tで除したものである。なお、測
定は常温で行った。
【0130】図10に示す結果から、有機EL素子S1
の破壊電圧は、有機膜4〜6の膜厚tに依存するのに対
し、破壊電界強度は、有機膜4〜6の膜厚tによらずほ
ぼ一定であることがわかった。
【0131】そして、多数の有機EL素子S1につい
て、有機EL素子S1(正常部)の破壊電界強度を同様
に調べた。その結果を、当該破壊電界強度の分布として
図11に示す。
【0132】図11に示すように、有機EL素子S1の
破壊電界強度は、平均値として3.9MV/cmであ
り、また、3σの下限値として3.2MV/cmである
ことがわかった。
【0133】これらのことから、本実施形態では、有機
EL素子S1の実駆動時の逆電圧をRとしたとき、エー
ジング処理における印加電圧の範囲として、当該逆電圧
Rと(t×3.9)MV/cmとの間の値とすれば、正
常部すなわち有機EL素子S1は破壊せずに、欠陥部の
みをオープン破壊できる。
【0134】ここで、エージング処理における印加電圧
の範囲として、前記逆電圧Rと(t×3.2)MV/c
mとの間の値とすれば、より確実に有機EL素子の破壊
を防止することができ、好ましい。
【0135】したがって、本実施形態によっても、素子
の正常部に損傷を与えることなく、欠陥部を予め適切に
オープン破壊させることのできる有機EL素子の製造方
法を提供することができる。
【0136】(第3実施形態)本発明の第3実施形態は
製造方法に係るもので、上記第1実施形態に述べたエー
ジング工程を行うにあたって、室温状態よりも欠陥部を
顕在化させるために有機EL素子S1に加熱処理を施す
工程が付与された点が、上記第1実施形態の製造方法と
相違する。以下、この相違点を中心に述べる。
【0137】加熱処理により欠陥部が顕在化すること
は、以下に述べるような本発明者等の検討結果に基づ
く。
【0138】上記第1実施形態の製造方法(図2参照)
と同様、陽極形成工程、表面処理工程、有機膜形成工
程、陰極形成工程、素子封止工程までを行い、上記同様
の有機EL素子S1を形成した。この素子S1は、第1
実施形態に述べた一構成例の表示パネルと同じ構成であ
る。
【0139】つまり、この素子S1も、ガラス基板1の
上に、陽極としての膜厚140nmのITO膜2、ホー
ル注入層としての膜厚50nmのCuPc膜3、ホール
輸送層としての膜厚60nmのTPTE膜4、発光層と
しての膜厚40nmのジメチルキナクリドンが1%ドー
プされたAlq3膜(Alq3発光膜)5、電子輸送層と
しての膜厚20nmのAlq3膜6、電子注入層として
の膜厚0.5nmのLiF膜7、陰極としての厚さ10
0nmのAl膜8が順次積層されたものである。そし
て、この素子S1が256×64個のマトリクス状画素
を構成しているものである。
【0140】この有機EL素子S1を120℃の温度中
に2hr放置するという高温放置を行った。そして、こ
の素子S1において、高温放置の前と後とで、印加電圧
−電流密度特性(V−I特性)を調べた。その結果を図
12に示す。図12では、横軸に印加電圧、縦軸に電流
密度をとり、高温放置の前を初期、加速高温放置の後を
120℃、2hrとして示してある。
【0141】図12において、高温放置前では、印加電
圧4Vをしきい値として印加電圧の上昇と共に電流密度
が上昇するという正常なV−I特性を示している。しか
し、高温放置後では、リークやショートが発生して、し
きい値よりも低い印加電圧にて多大な電流が流れるとい
った異常が見られた。
【0142】この現象をさらに追求すべく、有機EL素
子S1における有機膜表面すなわち電子輸送層である上
記Alq3膜6の表面を顕微鏡観察した。その観察結果
を顕微鏡写真に基づく模式的断面図として図13に示
す。
【0143】図13では、ITO膜2の上に、CuPc
膜3、TPTE膜4、Alq3発光膜5、Alq3膜6が
順次積層されており、(a)は85℃放置後、(b)は
100℃放置後、(c)は120℃放置後の状態を示
す。図13に示すように、放置温度が上昇するほど、A
lq3膜6の表面に多数のボイドBが観察され、このボ
イドBの形成がリークに関係があると推定した。
【0144】このボイドBの大きさを、図13中に示す
ボイド深さDとして示し、このボイド深さDの温度依存
性を示すグラフを、図14に示す。ボイドBの大きさに
は温度依存性が見られ、グラフの外挿値からボイドBの
形成のしきい温度は70℃程度と判断した。
【0145】例えば、85℃に加熱すると、深さ35n
m程度の陥没(ボイド)ができており、電圧を印加した
場合、この陥没した部位に電圧集中が起こり、これが上
記図12に示すリークの原因と推定した。
【0146】以上のことから、有機EL素子を高温状態
とすることで、膜に存在するボイド等の欠陥部は、室温
状態よりも成長して顕著になる。すなわち、高温状態と
することで、経時的に発生する可能性のある欠陥部を顕
在化させ、確実に拾い出すことができる。
【0147】なお、本発明者等の検討では、加熱処理に
より欠陥部が顕在化することは、上記Alq3のような
昇華性材料において顕著に現れる。これは、「解決手
段」の欄でも述べたように、昇華性材料の方が蒸発性材
料よりも粒子間の結合エネルギーが小さいため、比較的
ボイドが生じやすいためと考えられる。
【0148】以上の検討から、本第3実施形態では、室
温状態よりも欠陥部を顕在化させるために有機EL素子
S1を加熱処理した後、エージング工程を行う製造方法
を提供する。具体的な工程フローを図15に示す。
【0149】図15に示す本第3実施形態の製造方法
は、上記図2に示す製造方法において、素子封止工程と
エージング工程との間に、加熱処理工程を行うものであ
る。この加熱処理工程は、その処理温度が70℃〜12
0℃の範囲で行うことが好ましい。
【0150】これは、上記図14に示したように、ボイ
ドの形成のしきい温度は70℃程度であり、70℃程度
からボイド等の欠陥部の成長が始まることと、いっぽう
120℃を超えると素子自体の熱的ダメージが大きくな
ることによるものである。
【0151】図15に示す製造方法によれば、有機EL
素子S1を加熱処理して室温状態よりも欠陥部を顕在化
させることができ、その後行うエージング工程により、
この顕在化した欠陥部をオープン破壊させることができ
る。このエージング工程は上記第1実施形態と同様に行
う。
【0152】ちなみに、上記第1実施形態では、エージ
ング工程の前に、有機EL素子S1を構成する膜2〜8
に存在する欠陥部が顕在化していない。それに比べて、
本第3実施形態では、第1実施形態では現れない欠陥部
までも発生させ、その欠陥部までもオープン破壊するこ
とができる。
【0153】つまり、本第3実施形態では、上記第1実
施形態の製造方法の効果に加えて、経時的に発生する可
能性のある欠陥部を、予めさらに確実にオープン破壊さ
せておくことのできる製造方法を実現できる。そのた
め、さらに信頼性の高い有機EL素子を実現することが
できる。
【0154】本第3実施形態の具体的な効果を図16を
参照して述べる。図16は、上記図15に示す製造方法
により製造された有機EL素子S1の連続点灯試験結果
を示す図表である。
【0155】図16における連続点灯試験は、上記図1
5に示す製造方法においてエージング工程まで行ったパ
ネルについて、85℃恒温槽内での連続点灯試験を実施
したものである。このパネルは、上記第1実施形態と同
様、256×64個のマトリクス画素構成を持つ表示パ
ネルである。
【0156】そして、加熱処理工程は、封止工程まで行
った素子(パネル)を85℃のオーブンで60分加熱す
ることで行った。その後、素子をオーブンから取り出し
て、上記第1実施形態の具体例と同様、印加波形とし
て、125Hz、1/64デューティの矩形パルス(順
バイアス電圧12Vを1回印加し、続いて、逆バイアス
電圧−25Vを63回印加する)を用いて1分間、エー
ジング処理を行った。
【0157】このような加熱処理およびエージング工程
に供された表示パネル(図16中のパネル番号A6〜A
10)について、連続点灯試験(85℃雰囲気)を行っ
たところ、図16に示すように、いずれも500時間を
経過してもライン欠陥が発生しなかった。
【0158】つまり、本第3実施形態では、上記第1実
施形態(図5参照)よりも、さらにライン欠陥発生時間
が延び、より高い信頼性を有する有機EL素子を実現で
きることが確認できた。
【0159】また、本第3実施形態では、加熱処理の後
にエージングを行うのではなく、変形例として加熱処理
とエージングとを同時に行っても良い。すなわち、室温
状態よりも欠陥部を顕在化させるために有機EL素子S
1を加熱処理した状態で、エージング工程を行うもので
も良い。
【0160】この変形例の製造方法の工程フローを図1
7に示す。この変形例は、具体的には、素子封止工程ま
で行われた有機EL素子S1を、85℃のオーブンで6
0分加熱し、85℃のオーブン内に保持したまま、上記
した125Hz、1/64デューティの矩形パルスで1
分間、エージング処理を行うようにすることができる。
【0161】この場合にも、上記した85℃での連続点
灯試験を5台の表示パネルについて行ったが、上記図1
1と同様の結果であり、いずれのパネルにも500時間
を経過してもライン欠陥は発生しなかった。つまり、こ
の変形例のように、加熱処理とエージングとを同時に行
う場合でも、本第3実施形態の作用効果を実現すること
ができる。
【0162】また、上述したが、加熱処理により欠陥部
が顕在化することは、上記Alq3のような昇華性材料
において顕著に現れる。そのため、本第3実施形態にお
いては、有機EL素子における有機膜3〜6の構成材料
の少なくとも一つあるいは全てを、真空蒸着法にて成膜
されるものであってその成膜時において蒸発性を有する
材料とすることが好ましい。
【0163】このように、有機膜の構成材料の少なくと
も一つに蒸発性材料を用いることによって、上記ボイド
の発生を低減し、結果、欠陥部の発生自体を低減するこ
とができる。
【0164】また、上記構成例に示した有機EL素子S
1では、有機膜3〜6のうち発光層5、電子輸送層6
が、8−ヒドロキシキノリンのアルミニウム錯体である
Alq 3からなる。このAlq3は、真空蒸着法にて成膜
されるものであってその成膜時において昇華性を有する
昇華性材料である。
【0165】このように、有機膜の構成材料の少なくと
も一つが昇華性材料であるとき、加熱処理における処理
温度は、当該昇華性材料が熱により形態変化をする温度
以上であることが好ましい。
【0166】それによれば、有機膜の構成材料の少なく
とも一つが、ボイドの生じやすい昇華性材料であるとき
に、加熱処理によって、昇華性材料の形態変化すなわち
ボイド等を発生しやすくさせ、欠陥部を顕在化させるこ
とができる。
【0167】また、上述したが、本実施形態の加熱処理
工程は、その処理温度が70℃〜120℃の範囲で行う
ことが好ましい。これは、昇華性材料であるAlq3
6(電子注入層6)において、70℃以上になるとボイ
ド等の欠陥部の成長が始まることに対応している。
【0168】(第4実施形態)ところで、上記各実施形
態にて行うエージング処理の歩留まりは、エージング工
程以降の欠陥発生率に直結することになる。特に市場に
おける欠陥の発生は確実に防止する必要がある。
【0169】そこで、エージング処理の良否判定法を確
立することが必要となってくる。本実施形態は、エージ
ング処理の良否判定法を備えた製造方法を提供するもの
である。本実施形態の製造方法の工程フローを図18に
示す。エージング処理の良否判定を行う工程はリーク電
流判定工程である。
【0170】その判定法は、エージング処理の良否を、
エージング処理後において有機EL素子S1に逆電圧を
印加したときに陽極2と陰極8との間に流れるリーク電
流に基づいて判定するものである。例えば、リーク電流
に基づく判定においては、良品判定の基準の上限を5×
10-2A/cm2とすることができる。
【0171】リーク電流判定工程の具体的な実施例を次
に示す。まず、32760個の有機EL素子(画素)S
1について、エージング工程でのエージング処理によっ
て欠陥部をオープン破壊させた。この後、リーク電流判
定工程では、陽極2と陰極8との間に15Vの逆電圧
(逆バイアス電圧)を印加した。
【0172】すると、オープン破壊された欠陥部を含む
大部分の正常部では、リーク電流密度が1×10-2A/
cm2以下であった。それに対して、一部のエージング
が不良であり非発光が発生した非発光発生素子(画素)
すなわち不良部では、すべてリーク電流密度が5×10
-2A/cm2以上であった。
【0173】図19は、この不良部(非発光発生素子)
のうちの7個について、リーク電流密度を示した図表で
ある。7個の不良部すべてについて、リーク電流密度が
5×10-2A/cm2以上であることがわかる。そし
て、これら不良部は、85℃、1000時間で作動試験
を行ったところすべて短絡つまり非発光が生じた。
【0174】つまり、エージング処理後に測定する上記
リーク電流によって、エージングによってオープン破壊
や不導体化がうまくいった良品と、うまくいかずに短絡
を生じる不良品との区別を明確に行うことができる。
【0175】(他の実施形態)なお、上記各実施形態に
おいては、陽極2がインジウムチンオキサイド(IT
O)からなる場合、その平均表面粗さRaが2nm以下
であり、10点平均表面粗さRzが20nm以下である
ことが好ましい。これらRa、RzはJIS(日本工業
規格)に規定されたものである。
【0176】破壊電圧は陽極2の表面粗さにも依存す
る。陽極は通常ITO(インジウムチンオキサイド)か
らなるので、そのITO陽極の表面粗さを上記のように
することで、当該表面粗さに起因する破壊をほぼ無視す
ることができ、エージング処理を確実に行うことができ
る。
【0177】なお、有機EL素子としては、基板、陽
極、有機膜、陰極等として、上記したもの以外にも、有
機EL素子に用いられているかまたは用いられる可能性
のある材料を適宜採用することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る有機EL素子の概
略断面図である。
【図2】上記第1実施形態に係る有機EL素子の製造方
法を示す工程フロー図である。
【図3】正常部および欠陥部における破壊電圧の測定結
果の一例を示す図である。
【図4】正常部および欠陥部における破壊電圧と破壊発
生数との関係を示す図である。
【図5】上記第1実施形態の製造方法により製造された
有機EL素子の連続点灯試験結果を示す図表である。
【図6】比較例の有機EL素子の連続点灯試験結果を示
す図表である。
【図7】エージング雰囲気の酸素濃度と故障率との関係
を調べた結果を示す図である。
【図8】上記第1実施形態の変形例としてエージング工
程を素子封止工程の前に実施する場合の有機EL素子の
製造方法を示す工程フロー図である。
【図9】封入ガスの酸素濃度を変えたときの放置時間と
ダークエリア寸法との関係を示す図である。
【図10】有機膜の膜厚t(nm)と有機EL素子の破
壊電圧(V)、破壊電界強度(MV/cm)との関係を
示す図である。
【図11】有機EL素子の破壊電界強度の分布を示す図
である。
【図12】本発明者等の試作した有機EL素子における
100℃、12hrで高温放置する前と後でのV−I特
性を示す図である。
【図13】Alq3膜について顕微鏡観察した結果に基
づくAlq3膜断面を模式的に示す図である。
【図14】図13に示すボイドの深さの温度依存性を示
すグラフである。
【図15】本発明の第3実施形態に係る有機EL素子の
製造方法を示す工程フロー図である。
【図16】上記第3実施形態の製造方法により製造され
た有機EL素子の連続点灯試験結果を示す図表である。
【図17】上記第3実施形態に係る有機EL素子の製造
方法の変形例を示す工程フロー図である。
【図18】上記第4実施形態に係る有機EL素子の製造
方法を示す工程フロー図である。
【図19】エージングの良否判定により不良品と判定さ
れた素子のリーク電流密度を示す図表である。
【符号の説明】
2…陽極、3…ホール注入層、4…ホール輸送層、5…
発光層、6…電子輸送層、7…電子注入層、8…陰極、
S1…有機EL素子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 薫 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 加藤 哲弥 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 山本 敦司 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 鈴木 晴視 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 石田 泰三 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 3K007 AB08 AB18 BB04 CA01 CB01 DB03 FA01 FA02 FA03 FA04

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 陽極(2)と陰極(8)との間に有機膜
    (3〜6)を挟んでなる有機EL素子(S1)を形成す
    る工程と、 前記有機EL素子において前記陽極と前記陰極との間に
    電圧を印加するエージング処理を行って膜に存在する欠
    陥部をオープン破壊させるエージング工程とを備える有
    機EL素子の製造方法において、 前記有機EL素子に逆バイアス電圧を印加したときに流
    れる電流を測定することにより、前記欠陥部の破壊電圧
    および前記有機EL素子の破壊電圧を求めた後、 これら両破壊電圧の間の電圧範囲を、前記エージング処
    理における印加電圧の範囲として前記エージング工程を
    行うことを特徴とする有機EL素子の製造方法。
  2. 【請求項2】 前記欠陥部の破壊電圧を、前記欠陥部の
    オープン破壊が発生する最小電圧とすることを特徴とす
    る請求項1に記載の有機EL素子の製造方法。
  3. 【請求項3】 前記エージング処理における印加電圧の
    範囲として、前記欠陥部のオープン破壊が発生する最小
    電圧と前記有機EL素子(S1)が破壊する最小電圧と
    の間とすることを特徴とする請求項2に記載の有機EL
    素子の製造方法。
  4. 【請求項4】 前記欠陥部の破壊電圧を、前記欠陥部の
    オープン破壊が発生する最大電圧とすることを特徴とす
    る請求項1に記載の有機EL素子の製造方法。
  5. 【請求項5】 前記エージング処理における印加電圧の
    範囲として、前記欠陥部のオープン破壊が発生する最小
    電圧と前記欠陥部のオープン破壊が発生する最大電圧と
    の間とすることを特徴とする請求項1に記載の有機EL
    素子の製造方法。
  6. 【請求項6】 前記エージング処理における印加電圧
    を、前記有機EL素子(S1)の実駆動時の逆電圧以上
    とすることを特徴とする請求項1ないし5のいずれか一
    つに記載の有機EL素子の製造方法。
  7. 【請求項7】 前記欠陥部の破壊電圧以上となるように
    前記有機EL素子(S1)の実駆動時の逆電圧を決定し
    たうえで、 前記エージング処理における印加電圧を、前記有機EL
    素子の実駆動時の逆電圧以上とすることを特徴とする請
    求項6に記載の有機EL素子の製造方法。
  8. 【請求項8】 陽極(2)と陰極(8)との間に有機膜
    (3〜6)を挟んでなる有機EL素子(S1)を形成す
    る工程と、 前記有機EL素子において前記陽極と前記陰極との間に
    電圧を印加するエージング処理を行って膜に存在する欠
    陥部をオープン破壊させるエージング工程とを備える有
    機EL素子の製造方法において、 前記有機膜において導電性の膜(3)を含む場合は当該
    導電性の膜を除いた前記有機膜(4〜6)の膜厚をtセ
    ンチメートルとし、 前記有機EL素子の実駆動時の逆電圧をRボルトとした
    とき、 前記エージング処理における印加電圧の範囲として、前
    記Rと(t×3.9)MV/cmとの間の値とすること
    を特徴とする有機EL素子の製造方法。
  9. 【請求項9】 前記エージング処理における印加電圧の
    範囲として、前記Rと(t×3.2)MV/cmとの間
    の値とすることを特徴とする請求項8に記載の有機EL
    素子の製造方法。
  10. 【請求項10】 室温状態よりも前記欠陥部を顕在化さ
    せるために前記有機EL素子(S1)を加熱処理した
    後、前記エージング工程を行うことを特徴とする請求項
    1ないし9のいずれか一つに記載の有機EL素子の製造
    方法。
  11. 【請求項11】 室温状態よりも前記欠陥部を顕在化さ
    せるために前記有機EL素子(S1)を加熱処理した状
    態で、前記エージング工程を行うことを特徴とする請求
    項1ないし9のいずれか一つに記載の有機EL素子の製
    造方法。
  12. 【請求項12】 前記有機膜(3〜6)の構成材料の少
    なくとも一つが、真空蒸着法にて成膜されるものであっ
    てその成膜時において蒸発性を有する材料であることを
    特徴とする請求項10または11に記載の有機EL素子
    の製造方法。
  13. 【請求項13】 前記有機膜(3〜6)の構成材料の少
    なくとも一つが、真空蒸着法にて成膜されるものであっ
    てその成膜時において昇華性を有する昇華性材料である
    とき、 前記加熱処理における処理温度は、前記昇華性材料が熱
    により形態変化をする温度以上であることを特徴とする
    請求項10ないし12のいずれか一つに記載の有機EL
    素子の製造方法。
  14. 【請求項14】 前記昇華性材料が8−ヒドロキシキノ
    リンのアルミニウム錯体であることを特徴とする請求項
    13に記載の有機EL素子の製造方法。
  15. 【請求項15】 前記加熱処理における処理温度が70
    ℃〜120℃であることを特徴とする請求項10ないし
    14のいずれか一つに記載の有機EL素子の製造方法。
  16. 【請求項16】 前記エージング工程では、順バイアス
    電圧印加、逆バイアス電圧印加をそれぞれ実施すること
    を特徴とする請求項1ないし15のいずれか一つに記載
    の有機EL素子の製造方法。
  17. 【請求項17】 前記エージング工程は、前記有機EL
    素子(S1)を酸素濃度1%以上の雰囲気中に置いた状
    態で行うことを特徴とする請求項1ないし16のいずれ
    か一つに記載の有機EL素子の製造方法。
  18. 【請求項18】 前記有機EL素子(S1)を封入ガス
    を用いて封止する素子封止工程を備えており、 前記エージング工程を前記素子封止工程の前に実施する
    とともに、前記素子封止工程に用いる前記封入ガスの酸
    素濃度を、前記エージング工程における酸素濃度以下と
    することを特徴とする請求項1ないし17のいずれか一
    つに記載の有機EL素子の製造方法。
  19. 【請求項19】 前記エージング処理の良否を、前記エ
    ージング処理後において前記有機EL素子(S1)に逆
    電圧を印加したときに前記陽極(2)と前記陰極(8)
    との間に流れるリーク電流に基づいて判定することを特
    徴とする請求項1ないし18のいずれか一つに記載の有
    機EL素子の製造方法。
  20. 【請求項20】 前記リーク電流に基づく判定におい
    て、良品判定の基準の上限を5×10-2A/cm2とす
    ることを特徴とする請求項19に記載の有機EL素子の
    製造方法。
  21. 【請求項21】 前記陽極(2)がインジウムチンオキ
    サイドからなり、その平均表面粗さRaが2nm以下で
    あり、10点平均表面粗さRzが20nm以下であるこ
    とを特徴とする請求項1ないし20のいずれか一つに記
    載の有機EL素子の製造方法。
JP2002370579A 2002-01-15 2002-12-20 有機el素子の製造方法 Expired - Fee Related JP3562522B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002370579A JP3562522B2 (ja) 2002-01-15 2002-12-20 有機el素子の製造方法
CNB031368778A CN100440578C (zh) 2002-12-20 2003-05-21 有机el元件的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002005837 2002-01-15
JP2002-5837 2002-01-15
JP2002370579A JP3562522B2 (ja) 2002-01-15 2002-12-20 有機el素子の製造方法

Publications (2)

Publication Number Publication Date
JP2003282253A true JP2003282253A (ja) 2003-10-03
JP3562522B2 JP3562522B2 (ja) 2004-09-08

Family

ID=29252869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002370579A Expired - Fee Related JP3562522B2 (ja) 2002-01-15 2002-12-20 有機el素子の製造方法

Country Status (1)

Country Link
JP (1) JP3562522B2 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004045254A1 (ja) * 2002-11-12 2004-05-27 Optrex Corporation 有機エレクトロルミネッセンス表示素子の製造方法
JP2005310659A (ja) * 2004-04-23 2005-11-04 Nippon Seiki Co Ltd 有機elパネルの製造方法
JP2005340149A (ja) * 2004-04-28 2005-12-08 Sony Corp 発光装置、発光装置の修復方法及び製造方法、発光装置の修復装置及び製造装置
JP2006092886A (ja) * 2004-09-24 2006-04-06 Nippon Seiki Co Ltd 有機el素子の製造方法
US7038395B2 (en) 2003-11-28 2006-05-02 Optrex Corporation Organic EL display device
JP2007042492A (ja) * 2005-08-04 2007-02-15 Aitesu:Kk 有機elリペア方法とリペア装置
JP2007066707A (ja) * 2005-08-31 2007-03-15 Denso Corp 有機el素子の製造方法
JP2007134165A (ja) * 2005-11-10 2007-05-31 Nippon Seiki Co Ltd 有機elパネルの製造方法
JP2007149354A (ja) * 2005-11-24 2007-06-14 Nippon Seiki Co Ltd 有機elパネルの製造方法
JP2008171752A (ja) * 2007-01-15 2008-07-24 Denso Corp カラー有機elディスプレイおよびその製造方法
WO2008117351A1 (ja) * 2007-03-22 2008-10-02 Pioneer Corporation 有機エレクトロルミネッセンス(el)素子及びその製造方法
CN100454569C (zh) * 2003-12-12 2009-01-21 奥博特瑞克斯株式会社 有机el显示器及其基板
US7525247B2 (en) 2004-05-28 2009-04-28 Optrex Corporation Substrate for organic EL display devices and organic EL display devices
JP2009211994A (ja) * 2008-03-05 2009-09-17 Denso Corp 有機el素子の検査方法
JP2010049905A (ja) * 2008-08-21 2010-03-04 Aitesu:Kk 有機el装置のリペア装置およびリペア方法
US7728797B2 (en) 2006-05-23 2010-06-01 Canon Kabushiki Kaisha Organic electroluminescence display apparatus, method of producing the same, and method of repairing a defect
WO2010137452A1 (ja) * 2009-05-28 2010-12-02 コニカミノルタホールディングス株式会社 有機elパネル検査方法、有機elパネル検査装置及び有機elパネル
WO2010150664A1 (ja) * 2009-06-26 2010-12-29 日本精機株式会社 有機el素子の製造方法
JP2012243429A (ja) * 2011-05-17 2012-12-10 Nippon Seiki Co Ltd 有機el素子の製造方法
US8436518B2 (en) 2004-10-29 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light emitting device
KR20160038234A (ko) * 2014-09-30 2016-04-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20160055374A (ko) * 2014-11-07 2016-05-18 엘지디스플레이 주식회사 유기 발광 표시 장치의 제조방법
CN111724734A (zh) * 2020-06-29 2020-09-29 安徽熙泰智能科技有限公司 基于老化制程的硅基oled残影延缓装置及方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7040943B2 (en) 2002-11-12 2006-05-09 Optrex Corporation Method for producing an organic electroluminescence display element
CN100426939C (zh) * 2002-11-12 2008-10-15 奥博特瑞克斯株式会社 有机电致发光显示元件的制造方法
WO2004045254A1 (ja) * 2002-11-12 2004-05-27 Optrex Corporation 有機エレクトロルミネッセンス表示素子の製造方法
US7038395B2 (en) 2003-11-28 2006-05-02 Optrex Corporation Organic EL display device
CN100454569C (zh) * 2003-12-12 2009-01-21 奥博特瑞克斯株式会社 有机el显示器及其基板
JP2005310659A (ja) * 2004-04-23 2005-11-04 Nippon Seiki Co Ltd 有機elパネルの製造方法
JP4569194B2 (ja) * 2004-04-28 2010-10-27 ソニー株式会社 発光装置の修復方法及び製造方法、発光装置の修復装置及び製造装置
JP2005340149A (ja) * 2004-04-28 2005-12-08 Sony Corp 発光装置、発光装置の修復方法及び製造方法、発光装置の修復装置及び製造装置
US7525247B2 (en) 2004-05-28 2009-04-28 Optrex Corporation Substrate for organic EL display devices and organic EL display devices
JP2006092886A (ja) * 2004-09-24 2006-04-06 Nippon Seiki Co Ltd 有機el素子の製造方法
US8436518B2 (en) 2004-10-29 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light emitting device
JP2007042492A (ja) * 2005-08-04 2007-02-15 Aitesu:Kk 有機elリペア方法とリペア装置
KR100785976B1 (ko) * 2005-08-31 2007-12-14 가부시키가이샤 덴소 유기 el 소자의 제조 방법
JP2007066707A (ja) * 2005-08-31 2007-03-15 Denso Corp 有機el素子の製造方法
JP2007134165A (ja) * 2005-11-10 2007-05-31 Nippon Seiki Co Ltd 有機elパネルの製造方法
JP4721049B2 (ja) * 2005-11-24 2011-07-13 日本精機株式会社 有機elパネルの製造方法
JP2007149354A (ja) * 2005-11-24 2007-06-14 Nippon Seiki Co Ltd 有機elパネルの製造方法
US7728797B2 (en) 2006-05-23 2010-06-01 Canon Kabushiki Kaisha Organic electroluminescence display apparatus, method of producing the same, and method of repairing a defect
JP2008171752A (ja) * 2007-01-15 2008-07-24 Denso Corp カラー有機elディスプレイおよびその製造方法
JP4994441B2 (ja) * 2007-03-22 2012-08-08 パイオニア株式会社 有機エレクトロルミネッセンス(el)素子及びその製造方法
WO2008117351A1 (ja) * 2007-03-22 2008-10-02 Pioneer Corporation 有機エレクトロルミネッセンス(el)素子及びその製造方法
KR101084473B1 (ko) 2007-03-22 2011-11-21 파이오니아 가부시키가이샤 유기 전계 발광(el) 소자 및 그 제조방법
JP2009211994A (ja) * 2008-03-05 2009-09-17 Denso Corp 有機el素子の検査方法
JP4650505B2 (ja) * 2008-03-05 2011-03-16 株式会社デンソー 有機el素子の検査方法
JP2010049905A (ja) * 2008-08-21 2010-03-04 Aitesu:Kk 有機el装置のリペア装置およびリペア方法
JPWO2010137452A1 (ja) * 2009-05-28 2012-11-12 コニカミノルタホールディングス株式会社 有機elパネル検査方法、有機elパネル検査装置及び有機elパネル
WO2010137452A1 (ja) * 2009-05-28 2010-12-02 コニカミノルタホールディングス株式会社 有機elパネル検査方法、有機elパネル検査装置及び有機elパネル
US8841928B2 (en) 2009-05-28 2014-09-23 Konica Minolta Holdings, Inc. Organic EL panel inspection method, organic EL panel inspection device, and organic EL panel
WO2010150664A1 (ja) * 2009-06-26 2010-12-29 日本精機株式会社 有機el素子の製造方法
US8690627B2 (en) 2009-06-26 2014-04-08 Nippon Seiki Co., Ltd. Organic EL element producing method comprising energization treatment step and storage treatment step
JP2012243429A (ja) * 2011-05-17 2012-12-10 Nippon Seiki Co Ltd 有機el素子の製造方法
KR20160038234A (ko) * 2014-09-30 2016-04-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102343754B1 (ko) * 2014-09-30 2021-12-24 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20160055374A (ko) * 2014-11-07 2016-05-18 엘지디스플레이 주식회사 유기 발광 표시 장치의 제조방법
KR102320410B1 (ko) 2014-11-07 2021-11-02 엘지디스플레이 주식회사 유기 발광 표시 장치의 제조방법
CN111724734A (zh) * 2020-06-29 2020-09-29 安徽熙泰智能科技有限公司 基于老化制程的硅基oled残影延缓装置及方法

Also Published As

Publication number Publication date
JP3562522B2 (ja) 2004-09-08

Similar Documents

Publication Publication Date Title
JP3562522B2 (ja) 有機el素子の製造方法
Schaer et al. Water vapor and oxygen degradation mechanisms in organic light emitting diodes
JP2701738B2 (ja) 有機薄膜el素子
JP5023598B2 (ja) 有機elパネルおよびその製造方法
CN1525799A (zh) 电场发光显示装置的激光修复方法
JP2005510851A (ja) 有機発光ダイオード(oled)
JP2008235177A (ja) 有機elディスプレイの製造方法及び有機elディスプレイ
Mu et al. Dependence of film morphology on deposition rate in ITO/TPD/Alq3/Al organic luminescent diodes
WO2006077767A1 (ja) 有機el素子の製造方法およびこれにより得られた有機el素子
JP3650073B2 (ja) 有機エレクトロルミネッセンス素子およびその製造方法
JP2010147257A (ja) 有機el素子
JP4466395B2 (ja) 有機el素子およびその製造方法
US20030117069A1 (en) Organic electroluminescent element and process for its manufacture
KR100785976B1 (ko) 유기 el 소자의 제조 방법
JP4882091B2 (ja) 有機elパネルの製造方法
JP2004247088A (ja) 有機elパネルの製造方法
JP2007234325A (ja) 有機電界発光素子及びその製造方法
US7009749B2 (en) Optical element and manufacturing method therefor
JP3915565B2 (ja) 有機el素子
JP2005101008A (ja) 有機エレクトロルミネッセンス素子およびその製造方法
JP4859075B2 (ja) 表示装置、表示パネル、表示パネルの検査方法及び表示パネルの製造方法
JP3475957B2 (ja) 有機el素子およびその製造方法
JP2006134660A (ja) 有機el素子の製造方法
JP2002075637A (ja) 有機エレクトロルミネッセンス素子
JP2003168565A (ja) 有機el素子

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040524

R150 Certificate of patent or registration of utility model

Ref document number: 3562522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140611

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees