JP2003273694A - 電子部品、その製造方法、それを用いたフィルタおよびデュプレクサならびに電子通信機器 - Google Patents
電子部品、その製造方法、それを用いたフィルタおよびデュプレクサならびに電子通信機器Info
- Publication number
- JP2003273694A JP2003273694A JP2002327253A JP2002327253A JP2003273694A JP 2003273694 A JP2003273694 A JP 2003273694A JP 2002327253 A JP2002327253 A JP 2002327253A JP 2002327253 A JP2002327253 A JP 2002327253A JP 2003273694 A JP2003273694 A JP 2003273694A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- piezoelectric thin
- electrode
- electronic component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000004891 communication Methods 0.000 title claims description 7
- 239000010409 thin film Substances 0.000 claims abstract description 152
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000005513 bias potential Methods 0.000 claims abstract description 23
- 230000003746 surface roughness Effects 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 230000005284 excitation Effects 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 9
- 238000010168 coupling process Methods 0.000 abstract description 9
- 238000005859 coupling reaction Methods 0.000 abstract description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005546 reactive sputtering Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
- H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
- H03H3/04—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/125—Driving means, e.g. electrodes, coils
- H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
- H03H9/132—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials characterized by a particular shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
- H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
- H03H9/173—Air-gaps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
- H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
- H03H9/174—Membranes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】
【課題】圧電性の良好な圧電薄膜を有する電子部品を製
造できるようにする。 【解決手段】基板１０上に下部電極１４とこれと導通が
されているダミー電極２４とを設けるプロセスと、ダミ
ー電極２４を通じて下部電極１４に所要のバイアス電位
を印加した状態で該電極１０上に圧電薄膜１６を設ける
プロセスとを有し、下部電極１４の電位を安定させて、
その電極上に圧電薄膜１６を形成することにより圧電薄
膜１６の表面粗さを小さくし、共振子の電気機械結合係
数と品質係数を共に大きくした圧電性の良好な電子部品
を製造する。
造できるようにする。 【解決手段】基板１０上に下部電極１４とこれと導通が
されているダミー電極２４とを設けるプロセスと、ダミ
ー電極２４を通じて下部電極１４に所要のバイアス電位
を印加した状態で該電極１０上に圧電薄膜１６を設ける
プロセスとを有し、下部電極１４の電位を安定させて、
その電極上に圧電薄膜１６を形成することにより圧電薄
膜１６の表面粗さを小さくし、共振子の電気機械結合係
数と品質係数を共に大きくした圧電性の良好な電子部品
を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、圧電薄膜共振子な
どの圧電薄膜を搭載した電子部品、その製造方法、それ
を用いたフィルタおよびデュプレクサならびに電子通信
機器に関する。
どの圧電薄膜を搭載した電子部品、その製造方法、それ
を用いたフィルタおよびデュプレクサならびに電子通信
機器に関する。
【０００２】
【従来の技術】圧電基板の厚み縦振動を利用した圧電共
振子の共振周波数は、圧電基板の厚さに反比例し、超高
周波領域では、圧電基板を極めて薄く加工する必要があ
る。しかし、圧電基板自体の厚さを薄くするのは、その
機械的強度や取り扱い上の制限などから、基本モードで
は数１００ＭＨｚが実用上の高周波限界とされてきた。
このような問題を解決するため、従来から以下に述べる
ような高周波特性を伸ばせるようにした圧電薄膜共振子
が提案されている。
振子の共振周波数は、圧電基板の厚さに反比例し、超高
周波領域では、圧電基板を極めて薄く加工する必要があ
る。しかし、圧電基板自体の厚さを薄くするのは、その
機械的強度や取り扱い上の制限などから、基本モードで
は数１００ＭＨｚが実用上の高周波限界とされてきた。
このような問題を解決するため、従来から以下に述べる
ような高周波特性を伸ばせるようにした圧電薄膜共振子
が提案されている。
【０００３】図１０に示す圧電薄膜共振子においては、
微細加工法によりＳｉ基板９０を部分的にエッチングす
ることにより、Ｓｉ基板９０の一部に数μｍ以下の厚さ
の薄膜支持部９１を形成し、その上に一対の励振用電極
９２、９３を有するＺｎＯ圧電薄膜９４を設けたもので
ある（例えば、特許文献１参照。）。図１０に示す圧電
薄膜共振子の場合では、薄膜支持部９１は微細加工技術
を用いて薄くすることができ、また、ＺｎＯ圧電薄膜９
４もスパッタリングなどにより薄く形成することができ
るから、数１００ＭＨｚないし数１０００ＭＨｚまで高
周波特性を伸ばすことができる。しかし、図１０に示す
圧電薄膜共振子の場合、ＺｎＯ圧電薄膜９４とＳｉ基板
９０のヤング率の温度係数が共に負の符号であるため
に、共振周波数の温度特性が低下する。
微細加工法によりＳｉ基板９０を部分的にエッチングす
ることにより、Ｓｉ基板９０の一部に数μｍ以下の厚さ
の薄膜支持部９１を形成し、その上に一対の励振用電極
９２、９３を有するＺｎＯ圧電薄膜９４を設けたもので
ある（例えば、特許文献１参照。）。図１０に示す圧電
薄膜共振子の場合では、薄膜支持部９１は微細加工技術
を用いて薄くすることができ、また、ＺｎＯ圧電薄膜９
４もスパッタリングなどにより薄く形成することができ
るから、数１００ＭＨｚないし数１０００ＭＨｚまで高
周波特性を伸ばすことができる。しかし、図１０に示す
圧電薄膜共振子の場合、ＺｎＯ圧電薄膜９４とＳｉ基板
９０のヤング率の温度係数が共に負の符号であるため
に、共振周波数の温度特性が低下する。
【０００４】このような共振周波数の温度特性の低下に
対する問題に対処した圧電薄膜共振子を図１１に示す。
この圧電薄膜共振子においては、Ｓｉ基板１００の表面
に熱酸化などでＳｉＯ2薄膜を形成し、Ｓｉ基板１００
を部分的にエッチングすることによりＳｉＯ2薄膜で薄
膜支持部１０１を形成し、その上に励振用電極１０２、
１０３を両面に有するＺｎＯ圧電薄膜１０４を設けてい
る。図１１に示す圧電薄膜共振子の場合、薄膜支持部１
０１のヤング率の温度係数は、ＺｎＯ圧電薄膜１０４の
それと異なり、正の温度係数を有するため、ＺｎＯ圧電
薄膜１０４の膜厚とＳｉＯ2薄膜からなる薄膜支持部１
０１の膜厚との比率をある適当な値に設定することによ
り、共振周波数の温度特性を安定にすることができる
（例えば、特許文献２参照。）。しかし、図１１に示す
圧電薄膜共振子の場合、基本厚み縦振動の振動節点に関
して、ＺｎＯ圧電薄膜１０４が対称の位置からずれてし
まうために、３次や５次といった奇数次の高調波の他に
偶数次の高調波がスプリアスとなる。
対する問題に対処した圧電薄膜共振子を図１１に示す。
この圧電薄膜共振子においては、Ｓｉ基板１００の表面
に熱酸化などでＳｉＯ2薄膜を形成し、Ｓｉ基板１００
を部分的にエッチングすることによりＳｉＯ2薄膜で薄
膜支持部１０１を形成し、その上に励振用電極１０２、
１０３を両面に有するＺｎＯ圧電薄膜１０４を設けてい
る。図１１に示す圧電薄膜共振子の場合、薄膜支持部１
０１のヤング率の温度係数は、ＺｎＯ圧電薄膜１０４の
それと異なり、正の温度係数を有するため、ＺｎＯ圧電
薄膜１０４の膜厚とＳｉＯ2薄膜からなる薄膜支持部１
０１の膜厚との比率をある適当な値に設定することによ
り、共振周波数の温度特性を安定にすることができる
（例えば、特許文献２参照。）。しかし、図１１に示す
圧電薄膜共振子の場合、基本厚み縦振動の振動節点に関
して、ＺｎＯ圧電薄膜１０４が対称の位置からずれてし
まうために、３次や５次といった奇数次の高調波の他に
偶数次の高調波がスプリアスとなる。
【０００５】このような図１１の圧電薄膜共振子の問題
に対処する圧電薄膜共振子を図１２に示す。図１２の圧
電薄膜共振子においては、基板２００上に電極２０１、
２０２間のＺｎＯ圧電薄膜２０３に対して上下対称にＳ
ｉＯ2薄膜２０４、２０５を形成することにより、Ｚｎ
Ｏ圧電薄膜２０３の中央部分に振動節点が位置するよう
に形成して３次や５次といった奇数次の高調波の他に偶
数次の高調波がスプリアスとならないようにしている
（例えば、特許文献３参照。）。
に対処する圧電薄膜共振子を図１２に示す。図１２の圧
電薄膜共振子においては、基板２００上に電極２０１、
２０２間のＺｎＯ圧電薄膜２０３に対して上下対称にＳ
ｉＯ2薄膜２０４、２０５を形成することにより、Ｚｎ
Ｏ圧電薄膜２０３の中央部分に振動節点が位置するよう
に形成して３次や５次といった奇数次の高調波の他に偶
数次の高調波がスプリアスとならないようにしている
（例えば、特許文献３参照。）。
【０００６】
【特許文献１】特開２００１−１６８６７４号（第３
頁、図３）
頁、図３）
【特許文献２】特開昭５８−１２１８１７号（全頁、全
図）
図）
【特許文献３】特開昭５８−１３７３１７号（全頁、全
図）
図）
【０００７】
【発明が解決しようとする課題】ところで、図１０ない
し図１２の圧電薄膜共振子のいずれもは、図１３で示す
ように、Ｓｉ基板３０１（図１０ないし図１２のＳｉ基
板９０、１００、２００）上の薄膜支持部３０２（図１
０ないし図１２の薄膜支持部９１、１０１、２０４）上
に下部電極３０３（図１０ないし図１２の下部電極９
２、１０２、２０１）がパターニングされ、そのパター
ニングされている下部電極３０３上にＺｎＯ圧電薄膜
（図１０ないし図１２の圧電薄膜９４、１０４、２０
３）を形成している。そのため、スパッタリングなどで
ＺｎＯ圧電薄膜を成膜する場合、下部電極３０３が、孤
立パターンであって電位的にフローティング状態となっ
ていて、電位的に不安定となっている。そのため、電位
的に不安定な下部電極３０３上に形成したＺｎＯ圧電薄
膜の表面粗さ（Ｒａ）が１０ｎｍよりも大きくなり、こ
の膜を使って作製した共振子の電気機械結合係数が１．
５％となり、その圧電性が粗悪であるという課題があ
る。
し図１２の圧電薄膜共振子のいずれもは、図１３で示す
ように、Ｓｉ基板３０１（図１０ないし図１２のＳｉ基
板９０、１００、２００）上の薄膜支持部３０２（図１
０ないし図１２の薄膜支持部９１、１０１、２０４）上
に下部電極３０３（図１０ないし図１２の下部電極９
２、１０２、２０１）がパターニングされ、そのパター
ニングされている下部電極３０３上にＺｎＯ圧電薄膜
（図１０ないし図１２の圧電薄膜９４、１０４、２０
３）を形成している。そのため、スパッタリングなどで
ＺｎＯ圧電薄膜を成膜する場合、下部電極３０３が、孤
立パターンであって電位的にフローティング状態となっ
ていて、電位的に不安定となっている。そのため、電位
的に不安定な下部電極３０３上に形成したＺｎＯ圧電薄
膜の表面粗さ（Ｒａ）が１０ｎｍよりも大きくなり、こ
の膜を使って作製した共振子の電気機械結合係数が１．
５％となり、その圧電性が粗悪であるという課題があ
る。
【０００８】したがって、本発明は、このような課題を
解決するためになされたものであって、圧電性の良好な
圧電薄膜を有する圧電薄膜共振子などの電子部品を提供
することを目的としている。
解決するためになされたものであって、圧電性の良好な
圧電薄膜を有する圧電薄膜共振子などの電子部品を提供
することを目的としている。
【０００９】
【課題を解決するための手段】本発明は、基板上に電極
を設けるプロセスと、前記電極に所要のバイアス電位を
印加した状態で該電極上に圧電薄膜を設けるプロセスと
を有することを特徴とする。本発明によれば、圧電薄膜
の形成時において、電極が、電位的にフローティング状
態とならず安定している。そのため、電位的に安定な電
極上に形成した圧電薄膜の表面粗さを小さくし、また、
基板法線に対するＺｎＯ圧電薄膜のＣ軸の傾きを小さく
する。このため、圧電性が良好となり、共振子の電気機
械結合係数及び品質係数を共に大きくすることができ
る。
を設けるプロセスと、前記電極に所要のバイアス電位を
印加した状態で該電極上に圧電薄膜を設けるプロセスと
を有することを特徴とする。本発明によれば、圧電薄膜
の形成時において、電極が、電位的にフローティング状
態とならず安定している。そのため、電位的に安定な電
極上に形成した圧電薄膜の表面粗さを小さくし、また、
基板法線に対するＺｎＯ圧電薄膜のＣ軸の傾きを小さく
する。このため、圧電性が良好となり、共振子の電気機
械結合係数及び品質係数を共に大きくすることができ
る。
【００１０】
【発明の実施の形態】以下、本発明の詳細を図面に示す
実施の形態に基づいて説明する。本実施形態では、圧電
薄膜を搭載したすべての電子部品例えばＳＡＷフィル
タ、デュプレクサなどの電子部品に適用することができ
るが、その電子部品の一例として圧電薄膜共振子に適用
して説明することにする。この圧電薄膜共振子は、例え
ば厚み縦振動のｎ次モードを利用しているが、それ以外
のモード例えば厚みすべり振動のｎ次モードを利用して
いるものにも適用できる。図１（ａ）（ｂ）に、本発明
の実施形態に係る圧電薄膜共振子の断面を示す。図１
（ａ）は、側面断面、図１（ｂ）は平面を示す。図１
（ａ）は、図１（ｂ）の（１）−（１）線に沿う断面図
である。図例の圧電薄膜共振子は、基板１０、薄膜支持
部１２、下部電極１４、圧電薄膜１６および上部電極１
８から構成されている。基板１０は、空洞２０を有して
いる。基板１０は、この空洞２０により開口部または凹
部を有するものとなる。この基板１０に対してその空洞
２０により形成された表面側開口を覆う状態で絶縁薄膜
としての薄膜支持部１２が設けられている。圧電薄膜１
６は、両側から下部電極１４と上部電極１８とで挟み込
まれた積層体の形態で薄膜支持部１２上に設けられてい
る。下部電極１４と上部電極１８それぞれの一部は、圧
電薄膜１６を介して上下に対向されて励振用電極部分と
されている。このような構造を有する圧電薄膜共振子の
材料として、基板１０はＳｉで構成されている。薄膜支
持部は、ＳｉＯ2で、また、圧電薄膜１６は、ＺｎＯを
主成分として構成されている。ＳｉＯ2とＺｎＯとで
は、弾性定数の温度係数の符号が異なることにより、そ
れらの膜厚比率を適宜に設定することにより基本モード
における共振周波数の温度係数を小さくし、共振周波数
の温度特性を安定にすることができる。この場合、Ｓｉ
Ｏ2の温度係数は、約＋１００ｐｐｍ／℃、ＺｎＯのそ
れは、約−７０ｐｐｍ／℃である。したがって、薄膜支
持部１２と圧電薄膜１６の材料は、このような温度係数
を有するものであれば、ＳｉＯ2やＺｎＯに限定される
ものではない。例えば、圧電薄膜１６としてはＡｌＮや
その他を主成分とするものでもよい。なお、基板１０の
材料はＳｉに限定されるものではなく、水晶やガラスや
その他でもよい。また、下部電極１４と上部電極１８に
ついても、導電性を有する金属であれば何でもよいが、
好ましくはＡｌ、Ａｕ、Ｐｔ、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、
Ｎｉ、Ｃｕ、Ａｇなどがある。
実施の形態に基づいて説明する。本実施形態では、圧電
薄膜を搭載したすべての電子部品例えばＳＡＷフィル
タ、デュプレクサなどの電子部品に適用することができ
るが、その電子部品の一例として圧電薄膜共振子に適用
して説明することにする。この圧電薄膜共振子は、例え
ば厚み縦振動のｎ次モードを利用しているが、それ以外
のモード例えば厚みすべり振動のｎ次モードを利用して
いるものにも適用できる。図１（ａ）（ｂ）に、本発明
の実施形態に係る圧電薄膜共振子の断面を示す。図１
（ａ）は、側面断面、図１（ｂ）は平面を示す。図１
（ａ）は、図１（ｂ）の（１）−（１）線に沿う断面図
である。図例の圧電薄膜共振子は、基板１０、薄膜支持
部１２、下部電極１４、圧電薄膜１６および上部電極１
８から構成されている。基板１０は、空洞２０を有して
いる。基板１０は、この空洞２０により開口部または凹
部を有するものとなる。この基板１０に対してその空洞
２０により形成された表面側開口を覆う状態で絶縁薄膜
としての薄膜支持部１２が設けられている。圧電薄膜１
６は、両側から下部電極１４と上部電極１８とで挟み込
まれた積層体の形態で薄膜支持部１２上に設けられてい
る。下部電極１４と上部電極１８それぞれの一部は、圧
電薄膜１６を介して上下に対向されて励振用電極部分と
されている。このような構造を有する圧電薄膜共振子の
材料として、基板１０はＳｉで構成されている。薄膜支
持部は、ＳｉＯ2で、また、圧電薄膜１６は、ＺｎＯを
主成分として構成されている。ＳｉＯ2とＺｎＯとで
は、弾性定数の温度係数の符号が異なることにより、そ
れらの膜厚比率を適宜に設定することにより基本モード
における共振周波数の温度係数を小さくし、共振周波数
の温度特性を安定にすることができる。この場合、Ｓｉ
Ｏ2の温度係数は、約＋１００ｐｐｍ／℃、ＺｎＯのそ
れは、約−７０ｐｐｍ／℃である。したがって、薄膜支
持部１２と圧電薄膜１６の材料は、このような温度係数
を有するものであれば、ＳｉＯ2やＺｎＯに限定される
ものではない。例えば、圧電薄膜１６としてはＡｌＮや
その他を主成分とするものでもよい。なお、基板１０の
材料はＳｉに限定されるものではなく、水晶やガラスや
その他でもよい。また、下部電極１４と上部電極１８に
ついても、導電性を有する金属であれば何でもよいが、
好ましくはＡｌ、Ａｕ、Ｐｔ、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、
Ｎｉ、Ｃｕ、Ａｇなどがある。
【００１１】そして、本実施形態では、圧電薄膜１６が
下部電極１４を電位的にフローティング状態とせず、所
要のバイアス電位が印加されている状態で成膜されてい
ることにより、下部電極１４を電位的にフローティング
状態として成膜された従来の圧電薄膜１６よりも、優れ
た電気機械結合係数（ｋ2）と品質係数（Ｑ）とを有し
ていることに特徴を有する。
下部電極１４を電位的にフローティング状態とせず、所
要のバイアス電位が印加されている状態で成膜されてい
ることにより、下部電極１４を電位的にフローティング
状態として成膜された従来の圧電薄膜１６よりも、優れ
た電気機械結合係数（ｋ2）と品質係数（Ｑ）とを有し
ていることに特徴を有する。
【００１２】本実施形態の圧電薄膜共振子においては、
その１つの具体例として、基板１０はＳｉを材料とし、
それに対する空洞２０は所要のエッチング技術例えば異
方性エッチングや反応性イオンエッチングなどにより形
成されている。また、薄膜支持部はＳｉＯ2で、圧電薄
膜１６は、ＺｎＯで、それぞれ構成されている。下部電
極１４と上部電極１８は所要の成膜技術例えばリフトオ
フ蒸着法等で構成されている。そして、圧電薄膜１６
は、下部電極１４を＋５０Ｖ〜３００Ｖ程度のバイアス
電位を印加した状態で所要の成膜技術例えば反応性スパ
ッタリングにより成膜されている。なお、本発明は、こ
れら成膜技術に何ら限定されるものではなく、下部電極
１４にバイアスを印加した状態で圧電薄膜を成膜する際
に、成膜する粒子がイオン化する方法であれば良い。上
記のような成膜方法としては、反応性スパッタリング以
外に、プラズマＣＶＤ法、ＲＦスパッタリング、ＤＣス
パッタリング、ＥＣＲスパッタリングなどの成膜方法が
ある。
その１つの具体例として、基板１０はＳｉを材料とし、
それに対する空洞２０は所要のエッチング技術例えば異
方性エッチングや反応性イオンエッチングなどにより形
成されている。また、薄膜支持部はＳｉＯ2で、圧電薄
膜１６は、ＺｎＯで、それぞれ構成されている。下部電
極１４と上部電極１８は所要の成膜技術例えばリフトオ
フ蒸着法等で構成されている。そして、圧電薄膜１６
は、下部電極１４を＋５０Ｖ〜３００Ｖ程度のバイアス
電位を印加した状態で所要の成膜技術例えば反応性スパ
ッタリングにより成膜されている。なお、本発明は、こ
れら成膜技術に何ら限定されるものではなく、下部電極
１４にバイアスを印加した状態で圧電薄膜を成膜する際
に、成膜する粒子がイオン化する方法であれば良い。上
記のような成膜方法としては、反応性スパッタリング以
外に、プラズマＣＶＤ法、ＲＦスパッタリング、ＤＣス
パッタリング、ＥＣＲスパッタリングなどの成膜方法が
ある。
【００１３】このような構造を有する本実施形態の圧電
薄膜共振子のインピーダンス特性および位相特性を、図
２（ａ）で示すとともに、従来の圧電薄膜共振子のイン
ピーダンス特性および位相特性を図２（ｂ）に示し、両
者を比較する。なお、図２（ａ）および図２（ｂ）にお
いて、横軸は、周波数ｆ（Ｈｚ）、左縦軸はインピーダ
ンス｜Ｚ｜（Ω）、右縦軸は位相Ｚ（°）を示し、図中
のＡは、インピーダンス特性線、Ｂは、位相特性線を示
す。また、図２（ａ）のインピーダンス特性および位相
特性は、電極に＋９０Ｖのバイアス電位を印加した状態
で圧電薄膜１６を成膜したものであり、図２（ｂ）のそ
れは、バイアス電位を印加せずに成膜したものである。
図２（ａ）と図２（ｂ）とを比較して明らかであるよう
に、本実施形態の圧電薄膜は、表面粗さ（Ｒａ）５．７
ｎｍ、基板法線に対するＣ軸の傾き０．２°以下を有
し、この圧電薄膜を使った共振子は、最大位相角８６
°、共振抵抗７０Ω、品質係数１３００、主振動の電気
機械係数２．６％であるのに対して、従来の圧電薄膜
は、表面粗さ（Ｒａ）１０．３ｎｍ、基板法線に対する
Ｃ軸の傾き１°以上であり、この圧電薄膜を使った共振
子は、最大位相角７３°、共振抵抗２１０Ω、品質係数
８００、主振動の電気機械結合係数１．５％である。
薄膜共振子のインピーダンス特性および位相特性を、図
２（ａ）で示すとともに、従来の圧電薄膜共振子のイン
ピーダンス特性および位相特性を図２（ｂ）に示し、両
者を比較する。なお、図２（ａ）および図２（ｂ）にお
いて、横軸は、周波数ｆ（Ｈｚ）、左縦軸はインピーダ
ンス｜Ｚ｜（Ω）、右縦軸は位相Ｚ（°）を示し、図中
のＡは、インピーダンス特性線、Ｂは、位相特性線を示
す。また、図２（ａ）のインピーダンス特性および位相
特性は、電極に＋９０Ｖのバイアス電位を印加した状態
で圧電薄膜１６を成膜したものであり、図２（ｂ）のそ
れは、バイアス電位を印加せずに成膜したものである。
図２（ａ）と図２（ｂ）とを比較して明らかであるよう
に、本実施形態の圧電薄膜は、表面粗さ（Ｒａ）５．７
ｎｍ、基板法線に対するＣ軸の傾き０．２°以下を有
し、この圧電薄膜を使った共振子は、最大位相角８６
°、共振抵抗７０Ω、品質係数１３００、主振動の電気
機械係数２．６％であるのに対して、従来の圧電薄膜
は、表面粗さ（Ｒａ）１０．３ｎｍ、基板法線に対する
Ｃ軸の傾き１°以上であり、この圧電薄膜を使った共振
子は、最大位相角７３°、共振抵抗２１０Ω、品質係数
８００、主振動の電気機械結合係数１．５％である。
【００１４】なお、本実施形態では、表面粗さ（Ｒａ）
５．７ｎｍの例を挙げているが、これに限定されるもの
ではなく、本発明者の実験によると、表面粗さ（Ｒａ）
１０．３ｎｍでは特性が良くなかったから、表面粗さ
（Ｒａ）が１０ｎｍ以下であると良好な特性が得られ
た。
５．７ｎｍの例を挙げているが、これに限定されるもの
ではなく、本発明者の実験によると、表面粗さ（Ｒａ）
１０．３ｎｍでは特性が良くなかったから、表面粗さ
（Ｒａ）が１０ｎｍ以下であると良好な特性が得られ
た。
【００１５】以上のことから、本実施形態の圧電薄膜共
振子は、従来のそれよりも共振特性が優れている。な
お、図２（ａ）は一例であり、下部電極１４の正のバイ
アス電位＋５０Ｖ〜＋３００Ｖの範囲で印加することに
より圧電共振子の電気機械結合係数２．６〜９％で、か
つ、品質係数２００〜２０００の範囲で得られ、下部電
極１４に対するどのバイアス電位の印加においても、従
来の圧電薄膜共振子よりも優れた共振特性となってい
る。
振子は、従来のそれよりも共振特性が優れている。な
お、図２（ａ）は一例であり、下部電極１４の正のバイ
アス電位＋５０Ｖ〜＋３００Ｖの範囲で印加することに
より圧電共振子の電気機械結合係数２．６〜９％で、か
つ、品質係数２００〜２０００の範囲で得られ、下部電
極１４に対するどのバイアス電位の印加においても、従
来の圧電薄膜共振子よりも優れた共振特性となってい
る。
【００１６】正のバイアス電位ではＺｎＯはＣ軸配向性
が良好になってくる。この場合、そのバイアス電位が＋
３００Ｖを超えると、圧電薄膜１６が引張性応力とな
り、膜破裂が発生するおそれがある。また、バイアス電
位が、＋５０Ｖ未満では不十分であり、表面粗さ（Ｒ
ａ）が９〜１０ｎｍの圧電薄膜が形成された。一方、バ
イアス電位が、＋９０Ｖ〜＋２００Ｖでは、安定して優
れた共振特性が得られた。したがって、共振特性および
膜破裂という両面から正のバイアス電位は前記したよう
に＋５０Ｖ〜＋３００Ｖの範囲で印加することが好まし
く、より好ましくは＋９０Ｖ〜＋２００Ｖの範囲であ
る。
が良好になってくる。この場合、そのバイアス電位が＋
３００Ｖを超えると、圧電薄膜１６が引張性応力とな
り、膜破裂が発生するおそれがある。また、バイアス電
位が、＋５０Ｖ未満では不十分であり、表面粗さ（Ｒ
ａ）が９〜１０ｎｍの圧電薄膜が形成された。一方、バ
イアス電位が、＋９０Ｖ〜＋２００Ｖでは、安定して優
れた共振特性が得られた。したがって、共振特性および
膜破裂という両面から正のバイアス電位は前記したよう
に＋５０Ｖ〜＋３００Ｖの範囲で印加することが好まし
く、より好ましくは＋９０Ｖ〜＋２００Ｖの範囲であ
る。
【００１７】図３ないし図６を参照して図１で示される
圧電薄膜共振子の製造方法を説明する。
圧電薄膜共振子の製造方法を説明する。
【００１８】まず、図３（ａ）（ｂ）を参照して第１プ
ロセスを説明する。図３（ａ）は、側面断面、図３
（ｂ）は平面を示す。図３（ａ）は図３（ｂ）の（３）
−（３）線に沿う断面図である。
ロセスを説明する。図３（ａ）は、側面断面、図３
（ｂ）は平面を示す。図３（ａ）は図３（ｂ）の（３）
−（３）線に沿う断面図である。
【００１９】第１プロセスにおいては、まず、平面視正
方形で所要の厚みのある板状とされたＳｉ（シリコン）
からなる基板１０を用意する。この基板１０の表面を熱
酸化する。これによって、ＳｉＯ2からなる絶縁薄膜で
ある薄膜支持部１２を形成する。この場合、薄膜支持部
１２は、基板１０の表面に対してスパッタリングＣＶＤ
法で堆積して形成してもよい。そして、基板１０に対し
てその裏面側から即面視形状が台形の空洞２０を形成す
る。２０ａは、基板１０の表面側における空洞２０の外
形線を示す。このような空洞２０の形成法は、公知の手
法で形成することができる。本発明はその公知の手法の
いずれにも限定されない。エッチング技術で空洞２０を
形成する場合、ウェットエッチング、ドライエッチング
のいずれでも可能である。ドライエッチングには、プラ
ズマ、イオンビーム、イオンミリングがあるが、プラズ
マエッチングとスパッタリング効果を併用した方式（反
応性スパッタエッチング、反応性イオンエッチング）は
異方性エッチングが可能となる。また、エッチングモー
ドとしては、異方性エッチングが好ましい。
方形で所要の厚みのある板状とされたＳｉ（シリコン）
からなる基板１０を用意する。この基板１０の表面を熱
酸化する。これによって、ＳｉＯ2からなる絶縁薄膜で
ある薄膜支持部１２を形成する。この場合、薄膜支持部
１２は、基板１０の表面に対してスパッタリングＣＶＤ
法で堆積して形成してもよい。そして、基板１０に対し
てその裏面側から即面視形状が台形の空洞２０を形成す
る。２０ａは、基板１０の表面側における空洞２０の外
形線を示す。このような空洞２０の形成法は、公知の手
法で形成することができる。本発明はその公知の手法の
いずれにも限定されない。エッチング技術で空洞２０を
形成する場合、ウェットエッチング、ドライエッチング
のいずれでも可能である。ドライエッチングには、プラ
ズマ、イオンビーム、イオンミリングがあるが、プラズ
マエッチングとスパッタリング効果を併用した方式（反
応性スパッタエッチング、反応性イオンエッチング）は
異方性エッチングが可能となる。また、エッチングモー
ドとしては、異方性エッチングが好ましい。
【００２０】次いで、薄膜支持部１２上にリフトオフ蒸
着法などで、Ａｌ，Ａｕ，Ｐｔ，Ｎｂ，Ｍｏ，Ｔａ，
Ｗ，Ｎｉ，Ｃｕ，Ａｇなどを材料とする電極２２を形成
する。この電極２２は、下部電極１４とその周辺のダミ
ー電極２４とで構成されている。下部電極１４は、薄膜
支持部１２の左端中央部位にある平面視ほぼ正方形の入
出力電極１４ａとこの入出力電極１４ａから図中右方向
に向けて平面視ほぼ細長に引き出された引き出し電極１
４ｂとよりなり、この引き出し電極１４ｂの右端部分
は、下部励振用電極部分を構成する。ダミー電極２４
は、下部電極１４の全周囲を取り囲むようにして薄膜支
持部１２の全周縁に設けられているとともに、下部電極
１４における入出力電極１４ａに導通接続されている。
着法などで、Ａｌ，Ａｕ，Ｐｔ，Ｎｂ，Ｍｏ，Ｔａ，
Ｗ，Ｎｉ，Ｃｕ，Ａｇなどを材料とする電極２２を形成
する。この電極２２は、下部電極１４とその周辺のダミ
ー電極２４とで構成されている。下部電極１４は、薄膜
支持部１２の左端中央部位にある平面視ほぼ正方形の入
出力電極１４ａとこの入出力電極１４ａから図中右方向
に向けて平面視ほぼ細長に引き出された引き出し電極１
４ｂとよりなり、この引き出し電極１４ｂの右端部分
は、下部励振用電極部分を構成する。ダミー電極２４
は、下部電極１４の全周囲を取り囲むようにして薄膜支
持部１２の全周縁に設けられているとともに、下部電極
１４における入出力電極１４ａに導通接続されている。
【００２１】次に、図４（ａ）（ｂ）を参照して第２プ
ロセスを説明する。図４（ａ）は、側面断面、図４
（ｂ）は平面を示す。図４（ａ）は、図４（ｂ）の
（４）−（４）線に沿う断面図である。
ロセスを説明する。図４（ａ）は、側面断面、図４
（ｂ）は平面を示す。図４（ａ）は、図４（ｂ）の
（４）−（４）線に沿う断面図である。
【００２２】第２プロセスにおいては、反応性スパッタ
リングにより、ＺｎＯを主成分とする圧電薄膜１６を成
膜する。この圧電薄膜１６の成膜時において、ダミー電
極２４に対して不図示の電位印加手段により＋９０Ｖの
バイアス電位を印加しておく。この正のバイアス電位の
印加により下部電極１４は電位的にフローティング状態
にならなくて済み、圧電薄膜１６は、基板１０に対して
良好なＣ軸配向となり、かつ、圧電極性が＋極性または
−極性に整列された状態となり、従来のように＋極性と
−極性とが混在するようなことがなくなる。
リングにより、ＺｎＯを主成分とする圧電薄膜１６を成
膜する。この圧電薄膜１６の成膜時において、ダミー電
極２４に対して不図示の電位印加手段により＋９０Ｖの
バイアス電位を印加しておく。この正のバイアス電位の
印加により下部電極１４は電位的にフローティング状態
にならなくて済み、圧電薄膜１６は、基板１０に対して
良好なＣ軸配向となり、かつ、圧電極性が＋極性または
−極性に整列された状態となり、従来のように＋極性と
−極性とが混在するようなことがなくなる。
【００２３】そもそも、反応性スパッタリング、プラズ
マＣＶＤ法、ＲＦスパッタリング、ＤＣスパッタリン
グ、ＥＣＲスパッタリングなどの成膜する粒子がイオン
化する成膜方法では、成膜時にバイアスを印加すること
は必須ではないが、バイアスを印加しながら成膜すると
配向性の良い膜が得られることは知られていた。しかし
ながら、圧電共振子の圧電薄膜１６の成膜において、バ
イアスを印加しながら成膜するために、基板１０にバイ
アスを印加しても、下部電極１４は電位的にフローティ
ング状態となり、バイアスを印加することが出来ない。
つまり、圧電共振子として重要な下部電極上の圧電薄膜
を、バイアスを印加しながら成膜することができない。
そこで、ダミー電極２４を形成すると、下部電極１４に
もバイアスを印加することが出来、配向性の良い圧電薄
膜１６を形成することが出来る。
マＣＶＤ法、ＲＦスパッタリング、ＤＣスパッタリン
グ、ＥＣＲスパッタリングなどの成膜する粒子がイオン
化する成膜方法では、成膜時にバイアスを印加すること
は必須ではないが、バイアスを印加しながら成膜すると
配向性の良い膜が得られることは知られていた。しかし
ながら、圧電共振子の圧電薄膜１６の成膜において、バ
イアスを印加しながら成膜するために、基板１０にバイ
アスを印加しても、下部電極１４は電位的にフローティ
ング状態となり、バイアスを印加することが出来ない。
つまり、圧電共振子として重要な下部電極上の圧電薄膜
を、バイアスを印加しながら成膜することができない。
そこで、ダミー電極２４を形成すると、下部電極１４に
もバイアスを印加することが出来、配向性の良い圧電薄
膜１６を形成することが出来る。
【００２４】その結果、本実施形態の圧電薄膜１６は、
その表面粗さが表面粗さ（Ｒａ）で、従来の１０ｎｍよ
り粗いものに比べて５．７ｎｍとなって良くなる。ま
た、その圧電性も従来の電気機械結合係数：１．５％、
品質係数：８００と比較して、電気機械結合係数：２．
６％、品質係数１３００に向上する。
その表面粗さが表面粗さ（Ｒａ）で、従来の１０ｎｍよ
り粗いものに比べて５．７ｎｍとなって良くなる。ま
た、その圧電性も従来の電気機械結合係数：１．５％、
品質係数：８００と比較して、電気機械結合係数：２．
６％、品質係数１３００に向上する。
【００２５】次に、図５（ａ）（ｂ）を参照して第３プ
ロセスを説明する。図５（ａ）は、側面断面、図５
（ｂ）は平面を示す。図５（ａ）は、図５（ｂ）の
（５）−（５）線に沿う断面図である。
ロセスを説明する。図５（ａ）は、側面断面、図５
（ｂ）は平面を示す。図５（ａ）は、図５（ｂ）の
（５）−（５）線に沿う断面図である。
【００２６】第３プロセスにおいては、反応性イオンエ
ッチング、ウェットエッチングにより、圧電薄膜１６の
外周縁とダミー電極２４とを除去するとともに、下部電
極１４における入出力電極１４ａを露出させる。
ッチング、ウェットエッチングにより、圧電薄膜１６の
外周縁とダミー電極２４とを除去するとともに、下部電
極１４における入出力電極１４ａを露出させる。
【００２７】次に、図６（ａ）（ｂ）を参照して第４プ
ロセスを説明する。図６（ａ）は、側面断面、図６
（ｂ）は平面を示す。図６（ａ）は、図６（ｂ）の
（６）−（６）線に沿う断面図である。
ロセスを説明する。図６（ａ）は、側面断面、図６
（ｂ）は平面を示す。図６（ａ）は、図６（ｂ）の
（６）−（６）線に沿う断面図である。
【００２８】第４プロセスにおいては、リフトオフ蒸着
法などで上部電極１８を形成する。この上部電極１８
は、圧電薄膜１６の右端中央部位にある平面視ほぼ正方
形の入出力電極１８ａとこの入出力電極１８ａから図中
左方向に向けて平面視ほぼ細長に引き出された引き出し
電極１８ｂよりなり、この引き出し電極１８ｂの左端部
分は、上部励振用電極部分を構成する。
法などで上部電極１８を形成する。この上部電極１８
は、圧電薄膜１６の右端中央部位にある平面視ほぼ正方
形の入出力電極１８ａとこの入出力電極１８ａから図中
左方向に向けて平面視ほぼ細長に引き出された引き出し
電極１８ｂよりなり、この引き出し電極１８ｂの左端部
分は、上部励振用電極部分を構成する。
【００２９】以上のようにして図１で示される本実施形
態の圧電薄膜共振子を製造することができる。
態の圧電薄膜共振子を製造することができる。
【００３０】なお、本実施の形態の圧電薄膜共振子は、
図７（ａ）で示すようなπ型ラダーフィルタ、図７
（ｂ）で示すようなＴ型フィルタ、図７（ｃ）で示すよ
うなＬ型フィルタに組み込んで使用することができる。
このようなフィルタの場合、安定したフィルタ特性のも
のとなる。なお、このような各フィルタは、上述した圧
電薄膜共振子を基板上に複数設け、これら基板上の各圧
電薄膜共振子どうしをそれぞれの電極を図７の配線形態
に接続することで、その動作特性を安定させられたフィ
ルタを完成することができる。
図７（ａ）で示すようなπ型ラダーフィルタ、図７
（ｂ）で示すようなＴ型フィルタ、図７（ｃ）で示すよ
うなＬ型フィルタに組み込んで使用することができる。
このようなフィルタの場合、安定したフィルタ特性のも
のとなる。なお、このような各フィルタは、上述した圧
電薄膜共振子を基板上に複数設け、これら基板上の各圧
電薄膜共振子どうしをそれぞれの電極を図７の配線形態
に接続することで、その動作特性を安定させられたフィ
ルタを完成することができる。
【００３１】なお、本実施の形態の圧電薄膜共振子は、
図８で示すようなアンテナ入出力ＡＮＴに対して送信側
と受信側に切り替える構成としたデュプレクサ５０にも
適用することができる。
図８で示すようなアンテナ入出力ＡＮＴに対して送信側
と受信側に切り替える構成としたデュプレクサ５０にも
適用することができる。
【００３２】なお、本実施の形態の圧電薄膜共振子ある
いは図７（ａ）〜（ｃ）で示されるフィルタを、携帯電
話や無線ＬＡＮやその他、あらゆる各種電子通信機器に
搭載することで、当該電子通信機器の電子通信動作に使
用する場合、その動作特性を安定させることができる。
いは図７（ａ）〜（ｃ）で示されるフィルタを、携帯電
話や無線ＬＡＮやその他、あらゆる各種電子通信機器に
搭載することで、当該電子通信機器の電子通信動作に使
用する場合、その動作特性を安定させることができる。
【００３３】なお、本発明に係る電子部品の一例として
の圧電薄膜共振子６０は、図９に示すように、基板６１
の上面に所望形状の凹部６２を形成し、この凹部６２上
に薄膜支持部６３、下部電極６４、圧電薄膜６５、上部
電極６６をそれぞれ順に成膜した構成としてもよい。こ
の場合、凹部６２は基板６１を上下に貫通するものでな
く、有底状の凹み形状となっており、薄膜支持部６２に
覆われた凹部６２が空洞部となっている。
の圧電薄膜共振子６０は、図９に示すように、基板６１
の上面に所望形状の凹部６２を形成し、この凹部６２上
に薄膜支持部６３、下部電極６４、圧電薄膜６５、上部
電極６６をそれぞれ順に成膜した構成としてもよい。こ
の場合、凹部６２は基板６１を上下に貫通するものでな
く、有底状の凹み形状となっており、薄膜支持部６２に
覆われた凹部６２が空洞部となっている。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
基板上に電極を設けるプロセスと、前記電極に所要のバ
イアス電位を印加した状態で該電極上に圧電薄膜を設け
るプロセスとを有するから、電極が、電位的にフローテ
ィング状態とならず安定している。そのため、電位的に
安定な電極上に形成した圧電薄膜の表面粗さを小さく
し、また、電気機械結合係数を大きく、品質係数を大き
くすることができ、圧電性の良好な圧電薄膜を有する電
子部品を製造することができる。
基板上に電極を設けるプロセスと、前記電極に所要のバ
イアス電位を印加した状態で該電極上に圧電薄膜を設け
るプロセスとを有するから、電極が、電位的にフローテ
ィング状態とならず安定している。そのため、電位的に
安定な電極上に形成した圧電薄膜の表面粗さを小さく
し、また、電気機械結合係数を大きく、品質係数を大き
くすることができ、圧電性の良好な圧電薄膜を有する電
子部品を製造することができる。
【図１】本発明の実施形態に係る圧電薄膜共振子に係
り、図１（ａ）は、図１（ｂ）の（１）−（１）線断面
図、図１（ｂ）は平面図
り、図１（ａ）は、図１（ｂ）の（１）−（１）線断面
図、図１（ｂ）は平面図
【図２】（ａ）本実施形態の圧電薄膜共振子のインピー
ダンス特性および位相特性を示す図、（ｂ）従来の圧電
薄膜共振子のインピーダンス特性および位相特性を示す
図
ダンス特性および位相特性を示す図、（ｂ）従来の圧電
薄膜共振子のインピーダンス特性および位相特性を示す
図
【図３】本実施形態の圧電薄膜共振子の製造方法におけ
る第１プロセスを示し、図３（ａ）は、図３（ｂ）の
（３）−（３）線断面図、図３（ｂ）は平面図
る第１プロセスを示し、図３（ａ）は、図３（ｂ）の
（３）−（３）線断面図、図３（ｂ）は平面図
【図４】本実施形態の圧電薄膜共振子の製造方法におけ
る第２プロセスを示し、図４（ａ）は、図４（ｂ）の
（４）−（４）線断面図、図４（ｂ）は平面図
る第２プロセスを示し、図４（ａ）は、図４（ｂ）の
（４）−（４）線断面図、図４（ｂ）は平面図
【図５】本実施形態の圧電薄膜共振子の製造方法におけ
る第３プロセスを示し、図５（ａ）は、図５（ｂ）の
（５）−（５）線断面図、図５（ｂ）は平面図
る第３プロセスを示し、図５（ａ）は、図５（ｂ）の
（５）−（５）線断面図、図５（ｂ）は平面図
【図６】本実施形態の圧電薄膜共振子の製造方法におけ
る第４プロセスを示し、図６（ａ）は、図６（ｂ）の
（６）−（６）線断面図、図６（ｂ）は平面図
る第４プロセスを示し、図６（ａ）は、図６（ｂ）の
（６）−（６）線断面図、図６（ｂ）は平面図
【図７】本実施形態の圧電薄膜共振子を用いたフィルタ
の回路図
の回路図
【図８】本実施形態の圧電薄膜共振子を用いたデュプレ
クサの回路図
クサの回路図
【図９】本発明に係る別実施形態の圧電薄膜共振子を示
す側面断面図
す側面断面図
【図１０】従来の圧電薄膜共振子の側面断面図
【図１１】他の従来の圧電薄膜共振子の側面断面図
【図１２】さらに他の従来の圧電薄膜共振子の側面断面
図
図
【図１３】さらに他の従来の圧電薄膜共振子の側面断面
図
図
１０ 基板
１２ 薄膜支持部
１４ 下部電極
１６ 圧電薄膜
１８ 上部電極
２０ 空洞
２２ 電極
２４ ダミー電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 41/24 Ｈ０１Ｌ 41/18 １０１Ｂ
Ｈ０３Ｈ 3/02 41/08 Ｕ
9/58 41/22 Ｚ
9/70 41/18 １０１Ｚ
41/22 Ａ
(72)発明者 河村 秀樹
京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内
(72)発明者 吉野 幸夫
京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内
Ｆターム(参考） 5J108 AA07 BB07 CC11 DD01 DD02
DD06 DD07 EE03 EE07 EE13
KK01 MM11
Claims (17)
- 【請求項１】基板上に電極が設けられ、この電極上に圧
電薄膜が設けられる電子部品であって、前記圧電薄膜の
表面粗さ（Ｒａ）が１０ｎｍ以下である、ことを特徴と
する電子部品。 - 【請求項２】請求項１に記載の電子部品において、 前記圧電薄膜が、前記電極に所要のバイアス電位を印加
した状態で成膜されている、ことを特徴とする電子部
品。 - 【請求項３】基板と、前記基板に形成されている、少な
くとも１層以上の圧電薄膜を有する薄膜部の上下面を少
なくとも一対の上部電極および下部電極を対向させて挟
む構造の振動部と、を有する共振子を設けた電子部品に
おいて、 前記圧電薄膜が、前記下部電極に所要のバイアス電位を
印加した状態で成膜されて、表面粗さ（Ｒａ）が１０ｎ
ｍ以下である、ことを特徴とする電子部品。 - 【請求項４】請求項３に記載の電子部品において、 前記基板は、開口部または凹部を有し、前記開口部また
は凹部上に前記振動部が形成されている、ことを特徴と
する電子部品。 - 【請求項５】請求項１ないし４のいずれかに記載の電子
部品において、 前記圧電薄膜が、ＺｎＯおよびＡｌＮから選択された１
種を主成分とする、ことを特徴とする電子部品。 - 【請求項６】請求項２または３に記載の電子部品におい
て、 前記バイアス電位が、＋５０Ｖ〜＋３００Ｖである、こ
とを特徴とする電子部品。 - 【請求項７】請求項１ないし６のいずれかに記載の電子
部品の複数を圧電薄膜共振子として備え、それらの電子
部品における電極同士をフィルタ回路の構成に接続して
なる、ことを特徴とするフィルタ。 - 【請求項８】請求項１ないし６のいずれかに記載の電子
部品の複数をラダー構成にした、ことを特徴とするフィ
ルタ。 - 【請求項９】請求項７または８に記載のフィルタを用い
て構成されている、ことを特徴とするデュプレクサ。 - 【請求項１０】請求項１ないし６のいずれかに記載の電
子部品の１つないしは複数を圧電薄膜共振子として備
え、それらの電子部品を電子通信動作に使用する、こと
を特徴とする電子通信機器。 - 【請求項１１】基板上に電極を設けるプロセスと、前記
電極に所要のバイアス電位を印加した状態で該電極上に
圧電薄膜を設けるプロセスと、を有することを特徴とす
る電子部品の製造方法。 - 【請求項１２】基板上に下部電極と共に該下部電極の周
囲を取り囲む形態でかつ該下部電極と電気的導通がされ
るようにダミー電極を設けるプロセスと、前記電極に所
要のバイアス電位を印加した状態で電極上に圧電薄膜を
設けるプロセスと、前記圧電薄膜における外周部分と共
に前記ダミー電極を除去するプロセスと、前記圧電薄膜
を間にして一部が前記下部電極の一部と共に上下に対向
する一対の励振用電極部分を構成するように当該圧電薄
膜上に上部電極を設けるプロセスとを有することを特徴
とする電子部品の製造方法。 - 【請求項１３】基板上に絶縁薄膜を形成するプロセス
と、前記絶縁薄膜上に下部電極と共に該下部電極の周囲
を取り囲む形態でかつ該下部電極と電気的導通がされる
ようにダミー電極を設けるプロセスと、前記電極に所要
のバイアス電位を印加した状態で該絶縁薄膜上と電極上
とに圧電薄膜を設けるプロセスと、前記圧電薄膜におけ
る外周部分と共に前記ダミー電極を除去するプロセス
と、前記圧電薄膜を間にして一部が前記下部電極の一部
と共に上下に対向する一対の励振用電極部分を構成する
ように当該圧電薄膜上に上部電極を設けるプロセスとを
有することを特徴とする電子部品の製造方法。 - 【請求項１４】請求項１１ないし１３のいずれかに記載
の電子部品の製造方法において、 前記バイアス電位が、＋５０Ｖ〜＋３００Ｖである、こ
とを特徴とする電子部品の製造方法。 - 【請求項１５】請求項１１ないし１４のいずれかに記載
の電子部品の製造方法において、前記圧電薄膜を、Ｚｎ
ＯおよびＡｌＮから選択された１種を主成分として形成
する、ことを特徴とする電子部品の製造方法。 - 【請求項１６】請求項１１ないし１５のいずれかに記載
の電子部品の製造方法において、前記圧電薄膜を、イオ
ンまたはプラズマを用いて成膜する、ことを特徴とする
電子部品の製造方法。 - 【請求項１７】請求項１１ないし１６のいずれかに記載
の電子部品の製造方法において、前記圧電薄膜を、ＣＶ
Ｄ法、スパッタ法のいずれかで成膜する、ことを特徴と
する電子部品の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327253A JP3846406B2 (ja) | 2002-01-10 | 2002-11-11 | 電子部品、その製造方法、それを用いたフィルタおよびデュプレクサならびに電子通信機器 |
| US10/338,707 US20030127946A1 (en) | 2002-01-10 | 2003-01-09 | Electronic component, manufacturing method for the same, and filter, duplexer, and electronic communication apparatus using the same |
| US11/097,888 US7320164B2 (en) | 2002-01-10 | 2005-03-31 | Method of manufacturing an electronic component |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002-3304 | 2002-01-10 | ||
| JP2002003304 | 2002-01-10 | ||
| JP2002327253A JP3846406B2 (ja) | 2002-01-10 | 2002-11-11 | 電子部品、その製造方法、それを用いたフィルタおよびデュプレクサならびに電子通信機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273694A true JP2003273694A (ja) | 2003-09-26 |
| JP3846406B2 JP3846406B2 (ja) | 2006-11-15 |
Family
ID=26625474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002327253A Expired - Fee Related JP3846406B2 (ja) | 2002-01-10 | 2002-11-11 | 電子部品、その製造方法、それを用いたフィルタおよびデュプレクサならびに電子通信機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20030127946A1 (ja) |
| JP (1) | JP3846406B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006020285A (ja) * | 2004-06-02 | 2006-01-19 | Fujitsu Media Device Kk | 弾性波装置 |
| JP2007043498A (ja) * | 2005-08-03 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 薄膜バルク音響共振器およびその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7596841B2 (en) * | 2004-04-23 | 2009-10-06 | Agency For Science Technology And Research | Micro-electromechanical devices and methods of fabricating thereof |
| US7344228B2 (en) * | 2004-08-02 | 2008-03-18 | Fujifilm Dimatix, Inc. | Actuator with reduced drive capacitance |
| JP4629492B2 (ja) * | 2005-05-10 | 2011-02-09 | 太陽誘電株式会社 | 圧電薄膜共振子およびフィルタ |
| DE102005043034A1 (de) * | 2005-09-09 | 2007-03-15 | Siemens Ag | Vorrichtung und Verfahren zur Bewegung einer Flüssigkeit |
| JP2008035358A (ja) * | 2006-07-31 | 2008-02-14 | Hitachi Media Electoronics Co Ltd | 薄膜圧電バルク波共振器及びそれを用いた高周波フィルタ |
| JP4582235B2 (ja) * | 2008-10-31 | 2010-11-17 | 株式会社村田製作所 | 圧電デバイスの製造方法 |
| EP3506500B1 (en) | 2017-12-07 | 2021-06-09 | Infineon Technologies AG | Notch filters based on coupled acoustic resonators |
| US10530334B2 (en) * | 2018-05-10 | 2020-01-07 | Globalfoundries Singapore Pte. Ltd. | Acoustic wave filter formed on a V-groove topography and method for producing the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4037176A (en) * | 1975-03-18 | 1977-07-19 | Matsushita Electric Industrial Co., Ltd. | Multi-layered substrate for a surface-acoustic-wave device |
| US4127681A (en) * | 1976-09-24 | 1978-11-28 | Pennwalt Corporation | Single electrode poling of dielectric films |
| JPS57104833A (en) | 1980-12-22 | 1982-06-30 | Murata Mfg Co Ltd | Temperature sensor |
| JPS58121817A (ja) | 1982-01-14 | 1983-07-20 | Murata Mfg Co Ltd | 圧電共振子 |
| JPS58137317A (ja) | 1982-02-09 | 1983-08-15 | Nec Corp | 圧電薄膜複合振動子 |
| JPS6321297A (ja) | 1986-07-10 | 1988-01-28 | Murata Mfg Co Ltd | 酸化亜鉛圧電結晶薄膜の製造方法 |
| JPS63290258A (ja) | 1987-05-20 | 1988-11-28 | Matsushita Electric Ind Co Ltd | コンポジット薄膜の形成方法 |
| EP0408306B1 (en) * | 1989-07-11 | 1996-05-01 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive actuator having at least one piezoelectric/electrostrictive film |
| JP2987944B2 (ja) * | 1991-01-09 | 1999-12-06 | セイコーエプソン株式会社 | インクジェット式印字ヘッド |
| JP2665106B2 (ja) * | 1992-03-17 | 1997-10-22 | 日本碍子株式会社 | 圧電／電歪膜型素子 |
| JPH08148957A (ja) | 1994-11-18 | 1996-06-07 | Sumitomo Electric Ind Ltd | 圧電薄膜ウェハーおよびその製造法 |
| JP2001044520A (ja) | 1999-08-03 | 2001-02-16 | Unitika Ltd | 熱電半導体およびその製造方法 |
| JP2001168674A (ja) | 1999-12-09 | 2001-06-22 | Murata Mfg Co Ltd | 圧電共振子及び電子機器 |
| US6342134B1 (en) | 2000-02-11 | 2002-01-29 | Agere Systems Guardian Corp. | Method for producing piezoelectric films with rotating magnetron sputtering system |
| GB0116688D0 (en) | 2001-07-07 | 2001-08-29 | Trikon Holdings Ltd | Method of depositing aluminium nitride |
-
2002
- 2002-11-11 JP JP2002327253A patent/JP3846406B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-09 US US10/338,707 patent/US20030127946A1/en not_active Abandoned
-
2005
- 2005-03-31 US US11/097,888 patent/US7320164B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006020285A (ja) * | 2004-06-02 | 2006-01-19 | Fujitsu Media Device Kk | 弾性波装置 |
| JP4697528B2 (ja) * | 2004-06-02 | 2011-06-08 | 太陽誘電株式会社 | 弾性波装置 |
| JP2007043498A (ja) * | 2005-08-03 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 薄膜バルク音響共振器およびその製造方法 |
| JP4690817B2 (ja) * | 2005-08-03 | 2011-06-01 | パナソニック株式会社 | 薄膜バルク音響共振器の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7320164B2 (en) | 2008-01-22 |
| JP3846406B2 (ja) | 2006-11-15 |
| US20030127946A1 (en) | 2003-07-10 |
| US20050168105A1 (en) | 2005-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6441539B1 (en) | Piezoelectric resonator | |
| JP3940932B2 (ja) | 薄膜圧電共振器、薄膜圧電デバイスおよびその製造方法 | |
| KR100771345B1 (ko) | 압전 박막 공진자 및 필터 | |
| KR100906551B1 (ko) | 래더형 필터의 제조 방법 | |
| US6617249B2 (en) | Method for making thin film bulk acoustic resonators (FBARS) with different frequencies on a single substrate and apparatus embodying the method | |
| US7109826B2 (en) | Tapered electrode in an acoustic resonator | |
| US7320164B2 (en) | Method of manufacturing an electronic component | |
| JP4688070B2 (ja) | 圧電薄膜共振子、圧電薄膜デバイスおよびその製造方法 | |
| JP2004158970A (ja) | 薄膜圧電共振器を用いた帯域フィルタ | |
| CN105897211A (zh) | 多谐振模式的薄膜体声波谐振器及其制备方法和滤波器 | |
| JP2002359534A (ja) | 共振器の製造方法 | |
| JP2005073175A (ja) | 圧電薄膜共振子及びその製造方法 | |
| JP2002359539A (ja) | 共振器の製造方法及び共振器 | |
| JP2002299980A (ja) | 共振器の製造方法 | |
| JP3514224B2 (ja) | 圧電共振子、フィルタ及び電子機器 | |
| JP4373936B2 (ja) | 薄膜圧電共振器及びその製造方法 | |
| US7245060B2 (en) | Piezoelectric resonator, method for manufacturing the same, piezoelectric filter, and duplexer | |
| WO2004088840A1 (ja) | 圧電薄膜デバイス及びその製造方法 | |
| JP2008244653A (ja) | 薄膜バルク波共振器の製造方法 | |
| JP2007129776A (ja) | 薄膜圧電共振器、薄膜圧電デバイスおよびその製造方法 | |
| JP2005303573A (ja) | 薄膜圧電共振器及びその製造方法 | |
| JP3498682B2 (ja) | 圧電共振子およびそれを用いた圧電フィルタ | |
| JP2005236338A (ja) | 圧電薄膜共振子 | |
| JP2009290591A (ja) | Ｂａｗフィルタ | |
| JP5204258B2 (ja) | 圧電薄膜共振子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3846406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |