JP2003273308A - Electronic part - Google Patents

Electronic part

Info

Publication number
JP2003273308A
JP2003273308A JP2002076864A JP2002076864A JP2003273308A JP 2003273308 A JP2003273308 A JP 2003273308A JP 2002076864 A JP2002076864 A JP 2002076864A JP 2002076864 A JP2002076864 A JP 2002076864A JP 2003273308 A JP2003273308 A JP 2003273308A
Authority
JP
Japan
Prior art keywords
lead frame
solder
electronic component
substrate
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002076864A
Other languages
Japanese (ja)
Inventor
Tatsuyasu Suzuki
達康 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002076864A priority Critical patent/JP2003273308A/en
Publication of JP2003273308A publication Critical patent/JP2003273308A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

<P>PROBLEM TO BE SOLVED: To enable an electronic part to be mounted on a substrate with a sufficient strength only by means of a solder dip process, even if there is a burr caused during formation on the lead frame of the electronic part. <P>SOLUTION: In the electronic part comprising a lead frame 1B, with which the electronic part is mounted on the surface of a substrate by solder dip, a recess 2 the depth of which becomes deeper toward the edge of the lead frame 1B is formed on the lead frame 1B in order to guide the solder from the edge of the lead frame 1B onto the lead frame during solder dip. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置又は電
子部品におけるリードフレーム(電極端子)の構成に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the structure of a lead frame (electrode terminal) in a semiconductor device or electronic component.

【0002】[0002]

【従来の技術】図3は半導体装置又は電子部品(以下単
に電子部品という)を模式的に示した斜視図である。電
子部品1は、電子部品本体1Aと該本体1Aの底面と連
続してその反対側側面から外方に突出したリードフレー
ム(電極端子)1Bとからなっており、基板3(図4)
上のアイランドにおいて、塗布されたはんだに前記リー
ドフレームをディップ(浸漬)することで面実装するこ
とが行われている。
2. Description of the Related Art FIG. 3 is a perspective view schematically showing a semiconductor device or an electronic component (hereinafter simply referred to as an electronic component). The electronic component 1 is composed of an electronic component body 1A and a lead frame (electrode terminal) 1B which is continuous with the bottom surface of the body 1A and protrudes outward from the opposite side surface thereof.
In the upper island, surface mounting is performed by dipping (immersing) the lead frame in the applied solder.

【0003】ところで電子部品等の基板実装時に電極と
なるリードフレーム1Bは、Cu、Fe−Ni材等を母
材として、エッチング或いはスタンピングによって成形
されるが、いずれの方法によっても、その成形の際にバ
リが不可避的に発生する。図3B、Cはそれぞれエッチ
ング或いはスタンピングによりリードフレームを作成す
るときに発生するバリを説明するための図であり、それ
ぞれ図3Aにおける円T部分の拡大断面図である。即
ち、エッチングによるときは、図3Bに示すようにリー
ドフレーム1Bの横断面において上面近傍の側面が庇状
にせり出した形状のバリ1cが発生する。また、スタン
ピングによるときは、図3Cに示すように、リードフレ
ームの横断面の上側端部に突状のバリ1dが発生する。
The lead frame 1B, which serves as an electrode when mounting electronic components on a substrate, is formed by etching or stamping using Cu, Fe--Ni material or the like as a base material. Burr inevitably occurs. 3B and 3C are views for explaining burrs that occur when a lead frame is formed by etching or stamping, respectively, and are enlarged cross-sectional views of a circle T portion in FIG. 3A. That is, when etching is performed, a burr 1c having a shape in which a side surface near the upper surface of the lead frame 1B is protruded in an eaves shape is generated as shown in FIG. 3B. Further, when stamping is performed, as shown in FIG. 3C, a protruding burr 1d is generated at the upper end of the cross section of the lead frame.

【0004】図4は図3AにおけるX−X線に沿ったリ
ードフレームの断面図であり、バリ1dが発生したリー
ドフレーム1Bを基板3上ではんだディップしたとき
に、はんだ5がリードフレーム1B上に回り込んだ状態
を示した図である。図示のように、リードフレーム1B
をはんだ(Pb−Snの共晶等)ディップすると、アイ
ランド上に塗布されたはんだはバリ1dの部分で回り込
みが妨害される結果、その部分のはんだ濃度が薄くな
る。そのため、基板に塗布されたはんだがこの部分を乗
り越えられず、電子部品と基板との固着性が不足すると
いう問題が生じる。
FIG. 4 is a sectional view of the lead frame taken along the line XX in FIG. 3A. When the lead frame 1B having burrs 1d is solder-dipped on the substrate 3, the solder 5 is left on the lead frame 1B. It is the figure which showed the state which turned around. As shown, lead frame 1B
When the solder (Pb-Sn eutectic or the like) is dipped, the solder applied on the island is prevented from wrapping around at the burr 1d, so that the solder concentration at that part becomes thin. Therefore, the solder applied to the substrate cannot get over this portion, resulting in a problem that the adhesiveness between the electronic component and the substrate is insufficient.

【0005】そのため、従来はリードフレーム1Bには
んだメッキ処理を施してはんだの回り込みを促し、バリ
1c或いは1dを乗り越えることができるようにしてい
るが、リードフレーム1Bにはんだメッキを施すことは
コストが掛かるだけでなく、メッキ処理工程を追加する
こととなるため、その製作が煩雑になる等の新たな問題
が生じる。
For this reason, conventionally, the lead frame 1B is subjected to a solder plating treatment so as to promote the wraparound of the solder so as to be able to get over the burrs 1c or 1d. Not only the cost is increased, but also a plating process is added, which causes new problems such as the complicated manufacturing.

【0006】[0006]

【発明が解決すべき課題】そこで、本発明の目的は、リ
ードフレームにバリが発生していても、高価なはんだメ
ッキ処理を行うことなく、単にディップ処理を行うだけ
で基板に塗布されたはんだがリードフレーム上に十分に
載るようにして、電子部品と基板との固着性が不足する
ことがないようにすることである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to apply a solder applied to a substrate by simply performing a dipping process without performing an expensive solder plating process even if the lead frame has burrs. Is sufficiently mounted on the lead frame so that the adhesiveness between the electronic component and the substrate does not become insufficient.

【0007】[0007]

【課題を解決するための手段】請求項1の発明は、リー
ドフレームを備え、かつ、該リードフレームをはんだデ
ィップにて基板に面実装される電子部品において、前記
リードフレームは、はんだディップしたときにはんだを
リードフレーム上に案内する案内手段を備えたことを特
徴とする電子部品である。
According to a first aspect of the present invention, there is provided an electronic component comprising a lead frame, and the lead frame is surface-mounted on a substrate by solder dipping. The electronic component is characterized in that it is provided with a guide means for guiding the solder onto the lead frame.

【0008】請求項2の発明は、請求項1に記載された
電子部品において、前記はんだ案内手段は前記リードフ
レーム上に形成され、かつリードフレームの外部と連通
する凹所であることを特徴とする電子部品である。
According to a second aspect of the present invention, in the electronic component according to the first aspect, the solder guiding means is a recess formed on the lead frame and communicating with the outside of the lead frame. It is an electronic component that

【0009】請求項3の発明は、請求項2に記載された
電子部品において、前記凹所はリードフレームの板厚の
約1/20〜2/3の深さであることを特徴とする電子
部品である。
According to a third aspect of the present invention, in the electronic component according to the second aspect, the recess has a depth of about 1/20 to 2/3 of the thickness of the lead frame. It is a part.

【0010】請求項4の発明は、請求項1に記載された
電子部品において、前記はんだ案内手段は、前記リード
フレームの上端縁を押し潰して形成された成形面である
ことを特徴とする電子部品である。
According to a fourth aspect of the present invention, in the electronic component according to the first aspect, the solder guiding means is a molding surface formed by crushing an upper edge of the lead frame. It is a part.

【0011】[0011]

【発明の実施の形態】本発明を図面に示す実施形態につ
いて説明する。図1は本発明の第1実施形態である電子
部品を示し、図1Aはその斜視図をまた図1Bは図1A
の線X−Xに沿った断面図を示す。この実施形態におい
て、電子部品のリードフレーム(電極端子)1Bの上面
に凹所2が作成されており、リードフレーム1Bをはん
だディップしたときに、基板3に塗布されたはんだがこ
の凹所2に沿って流動してリードフレーム1B上に容易
に回り込むようにし、はんだ付け性を向上させたもので
ある。なお、図3と同一の部分には同じ符号が付与され
ている。
DETAILED DESCRIPTION OF THE INVENTION The embodiments of the present invention shown in the drawings will be described. 1 shows an electronic component according to a first embodiment of the present invention, FIG. 1A is a perspective view thereof, and FIG. 1B is FIG. 1A.
2 is a cross-sectional view taken along line XX of FIG. In this embodiment, the recess 2 is formed on the upper surface of the lead frame (electrode terminal) 1B of the electronic component, and when the lead frame 1B is solder-dipped, the solder applied to the substrate 3 is placed in the recess 2. It flows along and easily wraps around the lead frame 1B to improve solderability. The same parts as those in FIG. 3 are designated by the same reference numerals.

【0012】具体的には、図1A及び図1Bに示すよう
に、リードフレーム上には凹所2が設けられており、こ
の凹所2は、中央部2Bとこの中央部2Bからリードフ
レーム1Bの先端部及び左右端まで延びた溝状の凹所2
Aとからなっている。各溝状凹所2Aは図1Bにその断
面を示すように、中央部が最も浅く端部に行くに従って
深くなるように形成されている。溝状凹所2Aの断面形
状をこのように形成しておくことにより、リードフレー
ム1Bに図3B、3Cに示すようなバリが発生していて
も、リードフレーム1Bをはんだディップしたときに、
はんだは溝状凹所2Aを通して中央部の凹所2Bに流動
して、リードフレーム1B上に十分な量のはんだが回り
込むことができる。従って、リードフレーム1Bを基板
3に実装するに当たって、リードフレーム1Bに高価な
はんだメッキを施すことなく、単にディップ処理を行う
だけで基板3に対するはんだ付け性を向上することがで
きる。また、この構成を採ることにより、Pbフリーに
伴いはんだの融点が高温化しても、はんだ付け性を損な
うことなく、はんだ付けの温度を相対的に下げることが
でき、その場合でもリードフレーム上にはんだを回り込
ませて十分なはんだ付け強度を確保することができる。
以上の構成において、前記凹所の深さは、凹所の幅を所
定のものとしたとき、リードフレームの板厚の約1/2
0〜2/3の範囲の深さであることがリードフレームの
強度、及びはんだの付強度の関係から良好である。
Specifically, as shown in FIGS. 1A and 1B, a recess 2 is provided on the lead frame, and the recess 2 includes a central portion 2B and a lead frame 1B from the central portion 2B. Groove-shaped recess 2 extending to the tip and left and right ends
It consists of A. As shown in the cross section of FIG. 1B, each groove-shaped recess 2A is formed such that the central portion is the shallowest and the depth becomes deeper toward the ends. By forming the cross-sectional shape of the groove-shaped recess 2A in this way, even if burrs as shown in FIGS. 3B and 3C are generated in the lead frame 1B, when the lead frame 1B is solder-dipped,
The solder flows into the central recess 2B through the groove-shaped recess 2A, and a sufficient amount of solder can flow around the lead frame 1B. Therefore, when mounting the lead frame 1B on the substrate 3, the solderability to the substrate 3 can be improved by simply performing a dipping process without performing expensive solder plating on the lead frame 1B. Further, by adopting this configuration, even if the melting point of the solder becomes high due to Pb-free, the soldering temperature can be relatively lowered without impairing the solderability, and even in that case, the soldering temperature on the lead frame is also reduced. Sufficient soldering strength can be secured by wrapping the solder around.
In the above structure, the depth of the recess is about 1/2 of the thickness of the lead frame when the width of the recess is predetermined.
It is preferable that the depth is in the range of 0 to 2/3 in view of the strength of the lead frame and the soldering strength.

【0013】図2は本発明の第2の実施形態を示す。こ
の実施形態は、リードフレーム1Bを成形した後、例え
ば、リードフレーム1Bが本体に接合する端部以外の三
方の端面の上面を押し潰してR加工を施し押し潰し成形
部4としたものである。このようにリードフレーム1B
端部にR加工を施すことにより、リードフレーム1Bを
はんだディップするだけで、はんだはR加工された端面
の押し潰し成形部4を容易に乗り越えることができるた
め、電子部品の実装時において成形時のバリの影響を無
くすことができる。なお、前記リードフレーム1Bの端
部の加工はR加工に限らず、要はバリが発生したリード
フレーム1Bをアイランドに塗布されたはんだにディッ
プしたときに、容易にリードフレーム1B上に回り込め
る形状になるよう、その上端縁が成形してあればよい。
FIG. 2 shows a second embodiment of the present invention. In this embodiment, after the lead frame 1B is molded, for example, the upper surfaces of the three end surfaces other than the end portion where the lead frame 1B is joined to the main body are crushed and R processing is performed to form the crushed molded portion 4. . In this way, the lead frame 1B
When the lead frame 1B is soldered by dipping the lead frame 1B by subjecting the end portion to the R processing, the solder can easily get over the crushed forming portion 4 of the R processed end surface. The effect of burr can be eliminated. The processing of the end portion of the lead frame 1B is not limited to the R processing, and in short, when the lead frame 1B having burrs is dipped in the solder applied to the island, the shape can easily go around the lead frame 1B. The upper edge may be molded so that

【0014】[0014]

【発明の効果】本発明によれば、電子部品等を基板に面
実装するため、基板のアイランドにおいてリードフレー
ムをはんだディップする際に、リードフレームにバリが
発生していても、その影響を受けることなくはんだをリ
ードフレーム上に容易に導くことができる。そのため、
従来のように高価なはんだメッキを行うことなく、単に
はんだディップを行うことで、電子部品を基板へ十分な
固着力で固定することができる。
According to the present invention, since electronic components are surface-mounted on a board, even if burrs are generated on the lead frame when the lead frame is solder-dipped on the island of the board, it is affected by the burrs. The solder can be easily guided onto the lead frame without the need. for that reason,
The electronic component can be fixed to the substrate with a sufficient fixing force by simply performing the solder dip without performing expensive solder plating as in the conventional case.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明のリードフレームの1実施形態を示
し、図1Aは電子部品の斜視図であり、図1Bはリード
フレームの凹所を示すための断面図である。
1 shows an embodiment of a lead frame of the present invention, FIG. 1A is a perspective view of an electronic component, and FIG. 1B is a sectional view showing a recess of the lead frame.

【図2】 本発明の別の実施形態のリードフレームを備
えた電子部品の斜視図である。
FIG. 2 is a perspective view of an electronic component including a lead frame according to another embodiment of the present invention.

【図3】 従来の電子部品を示し、図3Aは従来のリー
ドフレームを備えた電子部品の斜視図であり、図3B、
Cはそれぞれリードフレームに発生したバリを示す。
FIG. 3 shows a conventional electronic component, FIG. 3A is a perspective view of an electronic component including a conventional lead frame, and FIG.
C indicates burrs respectively generated on the lead frame.

【図4】従来の電子部品のリードフレームをはんだディ
ップしたときの断面図を示す。
FIG. 4 is a cross-sectional view when a lead frame of a conventional electronic component is solder-dipped.

【符号の説明】[Explanation of symbols]

1・・・電子部品、1A・・・電子部品本体、1B・・・リード
フレーム、2・・・凹所、3・・・基板、4・・・押し潰し成形
部、5・・・はんだ。
DESCRIPTION OF SYMBOLS 1 ... Electronic component, 1A ... Electronic component main body, 1B ... Lead frame, 2 ... Recess, 3 ... Substrate, 4 ... Crush molding part, 5 ... Solder.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】リードフレームを備え、かつ、該リードフ
レームをはんだディップにて基板に面実装される電子部
品において、 前記リードフレームは、はんだディップしたときにはん
だをリードフレーム上に案内する案内手段を備えたこと
を特徴とする電子部品。
1. An electronic component comprising a lead frame, wherein the lead frame is surface-mounted on a substrate by solder dipping, wherein the lead frame guides the solder onto the lead frame when the solder dipping is performed. An electronic component characterized by having.
【請求項2】 請求項1に記載された電子部品におい
て、前記はんだ案内手段は前記リードフレーム上に形成
され、かつリードフレームの外部と連通する凹所である
ことを特徴とする電子部品。
2. The electronic component according to claim 1, wherein the solder guiding means is a recess formed on the lead frame and communicating with the outside of the lead frame.
【請求項3】 請求項2に記載された電子部品におい
て、前記凹所はリードフレームの板厚の約1/20〜2
/3の深さであることを特徴とする電子部品。
3. The electronic component according to claim 2, wherein the recess is about 1/20 to 2 of the plate thickness of the lead frame.
An electronic component having a depth of / 3.
【請求項4】 請求項1に記載された電子部品におい
て、前記はんだ案内手段は、前記リードフレームの上端
縁を押し潰して形成した成形面であることを特徴とする
電子部品。
4. The electronic component according to claim 1, wherein the solder guiding means is a molding surface formed by crushing an upper edge of the lead frame.
JP2002076864A 2002-03-19 2002-03-19 Electronic part Pending JP2003273308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002076864A JP2003273308A (en) 2002-03-19 2002-03-19 Electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002076864A JP2003273308A (en) 2002-03-19 2002-03-19 Electronic part

Publications (1)

Publication Number Publication Date
JP2003273308A true JP2003273308A (en) 2003-09-26

Family

ID=29205477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002076864A Pending JP2003273308A (en) 2002-03-19 2002-03-19 Electronic part

Country Status (1)

Country Link
JP (1) JP2003273308A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090965A (en) * 2013-11-07 2015-05-11 三菱電機株式会社 Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090965A (en) * 2013-11-07 2015-05-11 三菱電機株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
JP4860939B2 (en) Semiconductor device
KR100803339B1 (en) Lead cutter and method of fabricating semiconductor device
JP2008512876A (en) Semiconductor package
US10707154B2 (en) Semiconductor device and method for manufacturing the same
JP2006013001A (en) Surface-mounting electronic component and manufacturing method therefor
JP3008470B2 (en) Lead frame
JP4055158B2 (en) Lead frame and semiconductor device provided with lead frame
JP2008117793A (en) Method for cutting lead terminal in package type electronic component
JP2001196641A (en) Surface mount semiconductor device
JP2003273308A (en) Electronic part
JP2001257304A (en) Semiconductor device and method of mounting the same
JP2006332275A (en) Semiconductor device and method of manufacturing the same
JPS6097654A (en) Sealed type semiconductor device
JP2586352B2 (en) Lead cutting equipment for semiconductor devices
JP3243951B2 (en) Electronic component manufacturing method
JP2006351846A (en) Semiconductor device and its manufacturing method
JP2007096357A (en) Method of manufacturing surface-mounting electronic component
JPH04103154A (en) Semiconductor device, manufacture thereof, and mounting method thereof
JPH01128456A (en) Surface packaging type semiconductor device and leadframe
JP2018152390A (en) Electronic component and method of manufacturing electronic component
JP3777608B2 (en) Electronic component lead terminal structure
JP2002124616A (en) Chip-component mounting structure on lead frame
JP4039674B2 (en) Manufacturing method of wire bonding
JPS62198143A (en) Lead frame
JPH0214558A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20031222

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040309

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20040715

Free format text: JAPANESE INTERMEDIATE CODE: A02