JP2006332275A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2006332275A
JP2006332275A JP2005152809A JP2005152809A JP2006332275A JP 2006332275 A JP2006332275 A JP 2006332275A JP 2005152809 A JP2005152809 A JP 2005152809A JP 2005152809 A JP2005152809 A JP 2005152809A JP 2006332275 A JP2006332275 A JP 2006332275A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
frame
tab
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005152809A
Other languages
Japanese (ja)
Inventor
Koji Tadokoro
弘司 田所
Kanki Tajima
寛基 田島
Katsuki Nakaniwa
克樹 中庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2005152809A priority Critical patent/JP2006332275A/en
Publication of JP2006332275A publication Critical patent/JP2006332275A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method which surely allows a sufficient amount of solder to be attached to lead terminals when manufacturing a semiconductor device by mounting a semiconductor chip on a tab of a lead frame, then connecting the semiconductor chip to leads, and thereafter cutting the leads and the tab from the lead frame; and also to provide a semiconductor device manufactured by the same. <P>SOLUTION: In this method of manufacturing the semiconductor device after mounting the semiconductor chip on the tab portion (S1-1) and then connecting the semiconductor chip to the leads (S1-2), a first process (S1-4) of cutting the leads from the lead frame, a second process (S1-5) of plating the leads with solder, and a third process (S1-6) of cutting a tab suspending portion from the lead frame, are executed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は半導体装置の製造方法及び半導体装置に係り、特に、タブ吊り部を介してリードフレームに接続されたタブ部に半導体チップを搭載し、半導体チップをリードフレームに接続されたリードに接続した後、リードフレーム枠からリード及びタブ部を切断することにより製造される半導体装置の製造方法及び半導体装置に関する。   The present invention relates to a semiconductor device manufacturing method and a semiconductor device, and more particularly, a semiconductor chip is mounted on a tab portion connected to a lead frame via a tab suspension portion, and the semiconductor chip is connected to a lead connected to the lead frame. The present invention relates to a method for manufacturing a semiconductor device and a semiconductor device manufactured by cutting leads and tab portions from a lead frame frame.

近年、電子部品の小型化にともない、電子部品のリード部が狭ピッチ化されている。これにより、電子部品のリード部とプリント配線板のランドと半田付け時の半田量も低減している。電子部品のリード部とプリント配線板のランドとの半田付け時の半田量が低減すると、電子部品のリード部とプリント配線板のランドとの接続強度が弱まる。   In recent years, with the miniaturization of electronic components, the lead portions of the electronic components have been narrowed. Thereby, the lead amount of the electronic component, the land of the printed wiring board, and the amount of solder at the time of soldering are also reduced. If the amount of solder at the time of soldering between the lead part of the electronic component and the land of the printed wiring board is reduced, the connection strength between the lead part of the electronic component and the land of the printed wiring board is weakened.

また、リード部先端の破断面は、その母材が露出しており、破断面は酸化膜に覆われ、半田の濡れ性を劣化させている。これも電子部品のリード部とプリント配線板のランドとの接続強度が弱まる原因の一つとなっている。   Further, the base material is exposed at the fracture surface at the tip of the lead portion, and the fracture surface is covered with an oxide film, which deteriorates the wettability of the solder. This is also one of the causes that the connection strength between the lead part of the electronic component and the land of the printed wiring board is weakened.

また、リード部の形状も電子部品のリード部とプリント配線板のランドとの接続強度が弱まる原因の一つとなっている。   Further, the shape of the lead part is one of the causes that the connection strength between the lead part of the electronic component and the land of the printed wiring board is weakened.

図１５は半導体装置を基板に実装したときのリード部の横断面図を示す。   FIG. 15 is a cross-sectional view of the lead portion when the semiconductor device is mounted on the substrate.

金属板を実装面とは反対側の面の側から打ち抜くことにより、リードフレームを成形すると、図１５に示すようにリード部４１１の実装面と反対の面の側の角部に打ち抜きによるダレ部４１２が発生する。   When a lead frame is formed by punching a metal plate from the side opposite to the mounting surface, a sag portion is formed by punching at the corner on the side opposite to the mounting surface of the lead portion 411 as shown in FIG. 412 occurs.

リード部４１１を基板５１１の実装面５１２に形成されたランド部５１３に半田付けすると、図１５に示すようにダレ部４１２によりリード部４１１の角部には、半田６１１が厚く付着できない。これに伴い、実装面と反対側のリード部４１１を覆う半田量が低減し、半田付けの強度が低下する。   When the lead portion 411 is soldered to the land portion 513 formed on the mounting surface 512 of the substrate 511, the solder 611 cannot be thickly attached to the corner portion of the lead portion 411 by the sag portion 412 as shown in FIG. Along with this, the amount of solder covering the lead portion 411 opposite to the mounting surface is reduced, and the soldering strength is reduced.

そこで、電子部品のリード部とプリント配線板のランドとの間の半田量を増加させて、電子部品のリード部とプリント配線板のランドとの接続強度を向上させることが望まれている。このため、リード部の切曲時に半田メッキに亀裂が発生することにより半田付け性を向上させる構成の表面実装型部品が提案されている（特許文献１参照）。
特開平９−２６０５６４号公報 Therefore, it is desired to increase the amount of solder between the lead part of the electronic component and the land of the printed wiring board to improve the connection strength between the lead part of the electronic component and the land of the printed wiring board. For this reason, there has been proposed a surface mount type component that is configured to improve solderability by causing cracks in the solder plating when the lead portion is bent (see Patent Document 1).
JP-A-9-260564

しかるに、提案されている表面実装型部品は、リード部の切曲時に半田メッキに亀裂が発生することを防止することにより、半田付け性を向上させるものであり、半田量を増加させることはできない。   However, the proposed surface mount component improves solderability by preventing cracks in the solder plating when the lead portion is bent, and the amount of solder cannot be increased. .

本発明は上記の点に鑑みてなされたもので、十分な量の半田をリード端子に確実に付着させることができる半導体装置の製造方法及び半導体装置を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a method of manufacturing a semiconductor device and a semiconductor device capable of reliably attaching a sufficient amount of solder to lead terminals.

本発明は、少なくともタブ吊り部（１１３）を介してリードフレーム枠（１１１）に接続されたタブ部（１１２）に半導体チップ（１２１）を搭載し、半導体チップ（１２１）をリードフレーム枠（１１１）に接続されたリードに接続した後、リードフレーム枠（１１１）からリード部（１１４）及びタブ部（１１２）を切断することにより製造される半導体装置の製造方法であって、タブ部に半導体チップを搭載し、半導体チップ（１２１）をリード部（１１４）に接続した後に、リードフレーム枠（１１１）からリード部（１１４）を切断する第１の工程と、リード部（１１４）に半田メッキを行なう第２の工程と、リードフレーム枠（１１１）からタブ吊り部（１１３）を切断する第３の工程とを有することを特徴とする。   In the present invention, the semiconductor chip (121) is mounted on the tab portion (112) connected to the lead frame frame (111) through at least the tab suspension portion (113), and the semiconductor chip (121) is mounted on the lead frame frame (111). The semiconductor device is manufactured by cutting the lead portion (114) and the tab portion (112) from the lead frame frame (111) after being connected to the lead connected to the lead frame frame (111). A first step of mounting the chip, connecting the semiconductor chip (121) to the lead portion (114), and then cutting the lead portion (114) from the lead frame frame (111), and solder plating the lead portion (114) And a third step of cutting the tab suspension (113) from the lead frame (111).

リードフレーム枠（１１１）及びリード部（１１４）、タブ部（１１２）、タブ吊り部（１１３）から構成されるリードフレーム（１００）は、金属板を実装面に対向する面側から打ち抜いて成形されていることを特徴とする。   A lead frame (100) including a lead frame frame (111), a lead portion (114), a tab portion (112), and a tab suspension portion (113) is formed by punching a metal plate from the surface side facing the mounting surface. It is characterized by being.

第２の工程は、実装面に対応する側からリード部（１１４）を打ち抜くことにより、リード部（１１４）をリードフレーム枠（１１１）から切断することを特徴とする。   The second step is characterized in that the lead portion (114) is cut from the lead frame frame (111) by punching out the lead portion (114) from the side corresponding to the mounting surface.

なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。   In addition, the said reference code is a reference to the last, This does not limit a claim.

本発明によれば、タブ部に半導体チップを搭載し、半導体チップをリードに接続した後に、リードフレーム枠からリードを切断し、リードに半田メッキを行ない、リードフレーム枠からタブ吊り部を切断することにより、リードの切断面にも半田メッキを行うことができる。リード切断面の半田濡れ性を向上させることができ、半田付けによる接続強度を向上させることができる。   According to the present invention, a semiconductor chip is mounted on the tab portion, and after the semiconductor chip is connected to the lead, the lead is cut from the lead frame frame, solder plating is performed on the lead, and the tab suspension portion is cut from the lead frame frame. Thus, solder plating can be performed on the cut surface of the lead. The solder wettability of the lead cut surface can be improved, and the connection strength by soldering can be improved.

〔製造方法〕
図１は本発明の一実施例の製造工程を説明するための図を示す。 〔Production method〕
FIG. 1 is a diagram for explaining a manufacturing process according to an embodiment of the present invention.

まず、リードフレームの構造について説明する。   First, the structure of the lead frame will be described.

図２はリードフレームの斜視図、図３はリードフレームの構成図、図４はリード部の断面図を示す。   2 is a perspective view of the lead frame, FIG. 3 is a configuration diagram of the lead frame, and FIG. 4 is a cross-sectional view of the lead portion.

リードフレーム１００は、主に、リードフレーム枠１１１、タブ部１１２、タブ吊り部１１３、リード部１１４から構成されており、金属板を実装面に対向する側の矢印Ｚ１方向側の面から矢印Ｚ２方向側に向かって打ち抜くことにより成形されている。金属板を実装面に対向する側の矢印Ｚ１方向側の面から矢印Ｚ２方向側に向かって打ち抜くことによりリードフレーム１００を成形することにより、リード部１１４の上面方向、矢印Ｚ２方向に向かってバリ１１４ａが発生している。   The lead frame 100 mainly includes a lead frame frame 111, a tab portion 112, a tab suspension portion 113, and a lead portion 114, and the arrow Z2 extends from a surface on the side facing the mounting surface to the arrow Z1 direction side. It is formed by punching toward the direction side. The lead frame 100 is formed by punching the metal plate from the side facing the mounting surface in the direction of the arrow Z1 toward the direction of the arrow Z2, thereby forming the burrs in the upper surface direction of the lead portion 114 and in the direction of the arrow Z2. 114a has occurred.

リードフレーム枠１１１には、タブ部１１２がタブ吊り部１１３を介して接続されるとともに、リード部１１４がタブ部１１２の周囲に離間されて配置されている。   A tab portion 112 is connected to the lead frame frame 111 via a tab suspension portion 113, and a lead portion 114 is arranged around the tab portion 112 so as to be spaced apart.

まず、ステップＳ１−１で、リードフレーム１００に半導体チップ１２１を搭載する。   First, in step S <b> 1-1, the semiconductor chip 121 is mounted on the lead frame 100.

図５はリードフレーム１００に半導体チップ１２１を搭載したとき状態の斜視図を示す。   FIG. 5 is a perspective view showing a state where the semiconductor chip 121 is mounted on the lead frame 100.

半導体チップ１２１は、図５に示すようにタブ部１１２の矢印Ｚ１方向側の面に接着剤などにより固定されて、搭載される。   As shown in FIG. 5, the semiconductor chip 121 is mounted on the surface of the tab portion 112 on the arrow Z1 direction side by being fixed with an adhesive or the like.

次に、ステップＳ１−２で、ワイヤボンディングが行なわれる。   Next, wire bonding is performed in step S1-2.

図６はワイヤボンディングを行なった状態の斜視図を示す。   FIG. 6 is a perspective view showing a state where wire bonding is performed.

ワイヤボンディングを行うことにより、図６に示すように半導体チップ１２１とリード部１１４とがワイヤ１２２により接続される。なお、半導体チップ１２１とリード部１１４との接続は、ワイヤボンディングに限定されるものではなく、例えば、半導体チップ１２１のパッドを半導体チップ１２１の底面側、矢印Ｚ１方向側の面のリード部１１４に対向する位置に設け、リード部１１４に半導体チップ１２１のパッドに直接接続する構造の半導体装置にも適用でき、要は、半導体チップ１２１とリード部１１４との接続構造はどのような構成であってよい。   By performing wire bonding, the semiconductor chip 121 and the lead portion 114 are connected by the wire 122 as shown in FIG. The connection between the semiconductor chip 121 and the lead portion 114 is not limited to wire bonding. For example, the pad of the semiconductor chip 121 is connected to the lead portion 114 on the bottom surface side of the semiconductor chip 121 and the surface on the arrow Z1 direction side. The semiconductor device can be applied to a semiconductor device having a structure in which the lead portion 114 is directly connected to the pad of the semiconductor chip 121 and the connection structure between the semiconductor chip 121 and the lead portion 114 is in any configuration. Good.

次に、ステップＳ１−３でパッケージングを行なう。   Next, packaging is performed in step S1-3.

図７はパッケージングを行なった状態の斜視図を示す。   FIG. 7 shows a perspective view of the state after packaging.

半導体チップ１２１の周囲を樹脂によりインサートモールドすることにより、図７に示すように樹脂パッケージ１３１を形成する。   By resin-molding the periphery of the semiconductor chip 121 with resin, a resin package 131 is formed as shown in FIG.

次にステップＳ１−４でリード部１１４を切断する。   Next, the lead part 114 is cut in step S1-4.

図８はリード部１１４を切断した後の斜視図、図９はリード部１１４を切断した後の平面図、図１０はリード部１１４を切断した後リード部１１４の斜視図を示す。   8 is a perspective view after cutting the lead portion 114, FIG. 9 is a plan view after cutting the lead portion 114, and FIG. 10 is a perspective view of the lead portion 114 after cutting the lead portion 114.

図８、図９に示すようにリード部１１４をリードフレーム枠１１１から切断する。このとき、矢印Ｚ１方向、すなわち、リード部１１４の実装面に対向する側から矢印Ｚ２方向側に向かって、打抜部材を移動させる。矢印Ｚ１方向側から矢印Ｚ２方向側に向かって打抜部材を移動させてリード部１１４を切断することにより、図１０に示すようにリード部１１４の先端にリード部１１４の側面と同様に矢印Ｚ１方向に突出したバリ１１４ｂが形成される。   As shown in FIGS. 8 and 9, the lead portion 114 is cut from the lead frame frame 111. At this time, the punching member is moved in the arrow Z1 direction, that is, from the side facing the mounting surface of the lead portion 114 toward the arrow Z2 direction. By moving the punching member from the arrow Z1 direction side to the arrow Z2 direction side and cutting the lead portion 114, the tip of the lead portion 114 is arrow Z1 at the tip of the lead portion 114 as shown in FIG. A burr 114b protruding in the direction is formed.

半導体チップ１２１が搭載されたタブ部１１２は、タブ吊り部１１３によりリードフレーム枠１１１に接続された状態であり、リード１１４、及び、樹脂パッケージ１３１は、リードフレーム枠１１１に接続された状態とされる。   The tab portion 112 on which the semiconductor chip 121 is mounted is connected to the lead frame frame 111 by the tab suspension portion 113, and the leads 114 and the resin package 131 are connected to the lead frame frame 111. The

次にステップＳ１−５で半田メッキを行なう。   Next, solder plating is performed in step S1-5.

ステップＳ１−５で半田メッキを行なうことによりリード部１１４の上面、下面、両側面並びに切断面に半田メッキが行なわれる。   By performing solder plating in step S1-5, solder plating is performed on the upper surface, the lower surface, both side surfaces, and the cut surface of the lead portion 114.

次にステップＳ１−５でタブ吊り部１１３を切断する。   Next, the tab suspension part 113 is cut in step S1-5.

図１１はタブ吊り部１１３を切断した状態の斜視図を示す。   FIG. 11 is a perspective view showing a state in which the tab suspension 113 is cut.

図１１に示すようにタブ吊り部１１４を切断することにより、リードフレーム枠１１１から半導体装置２００が分離される。   As shown in FIG. 11, the semiconductor device 200 is separated from the lead frame frame 111 by cutting the tab suspension 114.

図１２は半導体装置２００の斜視図を示す。   FIG. 12 is a perspective view of the semiconductor device 200.

半導体装置２００は、樹脂パッケージ１３１の内部でタブ部１１２に搭載された半導体チップ１２１がワイヤ１２２によりリード部１１４に接続された状態とされている。リード部１１４の先端は、樹脂パッケージ１３１から外部に延出した状態とされている。   In the semiconductor device 200, the semiconductor chip 121 mounted on the tab portion 112 inside the resin package 131 is connected to the lead portion 114 by the wire 122. The leading end of the lead part 114 is in a state extending from the resin package 131 to the outside.

〔半導体装置２００の実装〕
次に半導体装置２００の実装時の動作を説明する。 [Mounting of Semiconductor Device 200]
Next, an operation when the semiconductor device 200 is mounted will be described.

図１３は半導体装置２００の実装状態の斜視図を示す。   FIG. 13 is a perspective view of the semiconductor device 200 mounted.

半導体装置２００は、リード部１１４を基板３００の実装面３１１に形成されたランド３１２に半田付けすることにより、基板３００に実装される。このとき、本実施例の半導体装置２００では、リード部１１４の切断面にも半田メッキが施されているので、リード部１１４の切断面の半田濡れ性を向上させることができ、よって、リード部１１４に半田を確実に付着させることができる。また、リード部１１４には、バリ１１４ａ、１１４ｂを有し、バリ１１４ａ、１１４ｂによっても、半田をリード部１１４に確実に付着させることができる。   The semiconductor device 200 is mounted on the substrate 300 by soldering the lead portions 114 to lands 312 formed on the mounting surface 311 of the substrate 300. At this time, in the semiconductor device 200 of the present embodiment, since the solder surface is also applied to the cut surface of the lead portion 114, the solder wettability of the cut surface of the lead portion 114 can be improved. Solder can be reliably attached to 114. Further, the lead portion 114 has burrs 114a and 114b, and the solder can be reliably attached to the lead portion 114 also by the burrs 114a and 114b.

図１４は実装時のリード部１１４の横断面図である。   FIG. 14 is a cross-sectional view of the lead portion 114 during mounting.

リード部１１４には、その両側面及び先端部にリードフレーム成形時に形成されたバリ１１４ａ、及び、リード部１１４の切断時に形成されたバリ１１４ｂを有する。このバリ１１４ａ及びバリ１１４ｂによりリード部１１４の非実装面側、すなわち、矢印Ｚ２方向側の面に半田が溜まり易くなる。   The lead portion 114 has burrs 114 a formed at the time of molding the lead frame on both side surfaces and the tip portion, and burrs 114 b formed when the lead portion 114 is cut. The burrs 114a and burrs 114b make it easier for solder to accumulate on the non-mounting surface side of the lead portion 114, that is, the surface on the arrow Z2 direction side.

〔効果〕
本実施例によれば、リード部１１４をリードフレーム枠１１１から切断した後に、リード部１１４に半田メッキを行なうことにより、リード部１１４の切断面にも半田メッキを行うことができる。これによって、半田付け時にリード部１１４の切断面においても十分な半田濡れ性を確保できるため、リード部１１４に確実に半田を付着させることができる。よって、リード部１１４のランド３１２に確実に接続できる。したがって、半導体装置２００の基板３００への実装強度を強くすることができる。 〔effect〕
According to the present embodiment, after the lead portion 114 is cut from the lead frame frame 111, the lead portion 114 is solder plated, so that the cut surface of the lead portion 114 can also be solder plated. Accordingly, sufficient solder wettability can be secured even on the cut surface of the lead portion 114 during soldering, so that the solder can be reliably attached to the lead portion 114. Therefore, it can be reliably connected to the land 312 of the lead portion 114. Therefore, the mounting strength of the semiconductor device 200 on the substrate 300 can be increased.

また、本実施例によれば、リード部１１４の非実装面側に半田４１１が十分にのり、リード部１１４の角部などで半田が垂れることがなくなる。したがって、リード部１１４の周囲に十分に半田が付着する。リード部１１４の周囲に十分な量の半田が付着することにより、半導体装置２００の基板３００への実装強度を強くすることができる。   Further, according to the present embodiment, the solder 411 sufficiently adheres to the non-mounting surface side of the lead portion 114, and the solder does not hang down at the corner portion of the lead portion 114 or the like. Therefore, the solder adheres sufficiently around the lead portion 114. By mounting a sufficient amount of solder around the lead portion 114, the mounting strength of the semiconductor device 200 on the substrate 300 can be increased.

本発明の一実施例の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of one Example of this invention. リードフレームの斜視図である。It is a perspective view of a lead frame. リードフレームの構成図である。It is a block diagram of a lead frame. リード部の断面図である。It is sectional drawing of a lead part. リードフレーム１００に半導体チップを搭載したとき状態の斜視図である。3 is a perspective view of a state in which a semiconductor chip is mounted on the lead frame 100. FIG. ワイヤボンディングを行なった状態の斜視図である。It is a perspective view of the state which performed wire bonding. パッケージングを行なった状態の斜視図である。It is a perspective view of the state which performed packaging. リード部１１４を切断した後の斜視図である。It is a perspective view after cutting the lead part 114. FIG. リード部１１４を切断した後の平面図である。FIG. 6 is a plan view after cutting a lead portion 114. リード部１１４を切断した後リード部１１４の斜視図である。FIG. 6 is a perspective view of the lead part 114 after cutting the lead part 114. タブ吊り部１１３を切断した状態の斜視図である。It is a perspective view of the state where tab suspending part 113 was cut. 半導体装置２００の斜視図である。1 is a perspective view of a semiconductor device 200. FIG. 半導体装置２００の実装状態の斜視図である。2 is a perspective view of a semiconductor device 200 in a mounted state. FIG. 実装時のリード部１１４の横断面図である。It is a cross-sectional view of the lead part 114 at the time of mounting. 半導体装置を基板に実装したときのリード部の横断面図である。It is a cross-sectional view of a lead part when a semiconductor device is mounted on a substrate.

符号の説明Explanation of symbols

１００ リードフレーム
１１１ リードフレーム枠、１１２ タブ部、１１３ タブ吊り部、１１４ リード部
１２１ 半導体チップ、１２２ ワイヤ
１３１ 樹脂パッケージ
２００ 半導体装置
３００ 基板、３１１ 実装面、３１２ ランド 100 Lead frame 111 Lead frame frame, 112 tab portion, 113 tab suspension portion, 114 lead portion 121 semiconductor chip, 122 wire 131 resin package 200 semiconductor device 300 substrate, 311 mounting surface, 312 land

Claims (4)

少なくともタブ吊り部を介してリードフレーム枠に接続されたタブ部に半導体チップを搭載し、該半導体チップを該リードフレーム枠に接続されたリード部に接続した後、該リードフレーム枠から該リード部及び該タブ部を切断することにより製造される半導体装置の製造方法であって、
前記タブ部に前記半導体チップを搭載し、前記半導体チップを前記リード部に接続した後に、前記リードフレーム枠から前記リード部を切断する第１の工程と、
前記リード部に半田メッキを行なう第２の工程と、
前記リードフレーム枠からタブ吊り部を切断する第３の工程とを有することを特徴とする半導体装置の製造方法。 A semiconductor chip is mounted on a tab portion connected to the lead frame frame through at least the tab suspension portion, and after the semiconductor chip is connected to the lead portion connected to the lead frame frame, the lead portion is removed from the lead frame frame. And a manufacturing method of a semiconductor device manufactured by cutting the tab portion,
A first step of mounting the semiconductor chip on the tab portion and cutting the lead portion from the lead frame frame after connecting the semiconductor chip to the lead portion;
A second step of performing solder plating on the lead portion;
And a third step of cutting the tab suspension portion from the lead frame frame. 前記リードフレーム枠及び前記リード部、前記タブ部、前記タブ吊り部から構成されるリードフレームは、金属板を実装面に対向する面側から打ち抜いて成形されていることを特徴とする請求項１記載の半導体装置の製造方法。 2. The lead frame including the lead frame frame, the lead portion, the tab portion, and the tab suspension portion is formed by punching a metal plate from a surface facing the mounting surface. The manufacturing method of the semiconductor device of description. 前記第２の工程は、実装面に対応する側から前記リード部を打ち抜くことにより、前記リード部を前記リードフレーム枠から切断することを特徴とする請求項１又は２記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 1, wherein in the second step, the lead portion is cut from the lead frame frame by punching the lead portion from the side corresponding to the mounting surface. . 請求項１乃至３のいずれか一項の半導体装置製造方法により製造された半導体装置。 A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1.
JP2005152809A 2005-05-25 2005-05-25 Semiconductor device and method of manufacturing the same Withdrawn JP2006332275A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005152809A JP2006332275A (en) 2005-05-25 2005-05-25 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005152809A JP2006332275A (en) 2005-05-25 2005-05-25 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2006332275A true JP2006332275A (en) 2006-12-07

Family

ID=37553661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005152809A Withdrawn JP2006332275A (en) 2005-05-25 2005-05-25 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2006332275A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170822A (en) * 2014-03-10 2015-09-28 セイコーインスツル株式会社 Semiconductor device and manufacturing method of the same
JP2015179737A (en) * 2014-03-19 2015-10-08 セイコーインスツル株式会社 Semiconductor device and manufacturing method thereof
JP2016167532A (en) * 2015-03-10 2016-09-15 新日本無線株式会社 Lead frame and manufacturing method of semiconductor device using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170822A (en) * 2014-03-10 2015-09-28 セイコーインスツル株式会社 Semiconductor device and manufacturing method of the same
JP2015179737A (en) * 2014-03-19 2015-10-08 セイコーインスツル株式会社 Semiconductor device and manufacturing method thereof
JP2016167532A (en) * 2015-03-10 2016-09-15 新日本無線株式会社 Lead frame and manufacturing method of semiconductor device using the same

Similar Documents

Publication Publication Date Title
JP4860939B2 (en) Semiconductor device
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
JP6370071B2 (en) Semiconductor device and manufacturing method thereof
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP2009124095A (en) Semiconductor package and mounting method thereof
JP6284397B2 (en) Semiconductor device and manufacturing method thereof
JP2008186891A (en) Mold package and its manufacturing method, and mounting structure of the mold package
JP2007207802A (en) Electronic circuit module and method of manufacturing same
KR20070027625A (en) Flexible leadframe structure and method for forming integrated circuit packages
JP2015072947A (en) Semiconductor device and manufacturing method of the same
JP3994095B2 (en) Surface mount electronic components
JP4600124B2 (en) Manufacturing method of semiconductor package
JP6581861B2 (en) Manufacturing method of electronic component mounting board
JP5013596B2 (en) Back-mounted LED
JP2008288304A (en) Mold package
JP2006332275A (en) Semiconductor device and method of manufacturing the same
EP1548824B1 (en) Integrated circuit package with solder terminal
EP3319122A1 (en) Semiconductor device with wettable corner leads
JP2006147918A (en) Semiconductor device
JP5104020B2 (en) Mold package
JP4500819B2 (en) Manufacturing method of surface mount type electronic components
JP2007281122A (en) Mounting structure of molded package
JP2018152390A (en) Electronic component and method of manufacturing electronic component
JP2008053515A (en) Semiconductor device and manufacturing method thereof
JP4641762B2 (en) Optical semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080520

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100315