JP2018152390A - Electronic component and method of manufacturing electronic component - Google Patents
Electronic component and method of manufacturing electronic component Download PDFInfo
- Publication number
- JP2018152390A JP2018152390A JP2017045570A JP2017045570A JP2018152390A JP 2018152390 A JP2018152390 A JP 2018152390A JP 2017045570 A JP2017045570 A JP 2017045570A JP 2017045570 A JP2017045570 A JP 2017045570A JP 2018152390 A JP2018152390 A JP 2018152390A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- mold
- external electrode
- inclined surface
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
Abstract
Description
本発明は、電子部品および電子部品の製造方法に関する。 The present invention relates to an electronic component and a method for manufacturing the electronic component.
表面実装型の電子部品のパッケージには、リードを持つタイプとリードを持たないタイプがある。リードを持つパッケージの製造では、多くの場合、パッケージ個々をモールドした後、型を用いてリード形状を成型し、端面を剪断にて切断する方法を取る。この場合、モールド用の型とリード成型用の型を作製する必要があり、コストが高くなる。一方、リードを持たないタイプのパッケージは、一般的に、複数個のパッケージを一括してモールド成型した後、ダイサーで切断、個片化する方法で製造される。このため、リード成型用の型や工程を省くことができ、安価に供給することができる。このような理由から、近年、小型電子部品では、QFNやSONといったモールドから突出したリードを持たないパッケージが増加している。ここで、QFNは、Quad_Flat_Non−lead_package、SONは、Small_Outline_Non−leaded_packageの略である。 There are two types of surface mount electronic component packages, one with a lead and one without a lead. In the manufacture of a package having leads, in many cases, after each package is molded, a lead shape is formed using a mold, and an end surface is cut by shearing. In this case, it is necessary to prepare a mold for molding and a mold for lead molding, which increases the cost. On the other hand, a type of package having no lead is generally manufactured by a method in which a plurality of packages are collectively molded and then cut and separated into pieces by a dicer. For this reason, the mold | die and process for lead molding can be omitted, and it can supply cheaply. For these reasons, in recent years, in small electronic components, packages such as QFN and SON that do not have leads protruding from the mold are increasing. Here, QFN is an abbreviation for Quad_Flat_Non-lead_package, and SON is an abbreviation for Small_Outline_Non-leaded_package.
上記したように、一般的なQFNやSONの製造では、通常、モールドをダイシングによって個片化する。この時、ダイシングテープを裏面に貼り、ダイシングブレードがダイシングテープの途中まで切断するようにして、モールドを完全切断するフルカット方式が一般的である。このようなフルカット方式で切断した場合、パッケージ端面および同一平面にある電極切削端面は底面と直角となる。また、パッケージの電極は、ダイシング前に一括して形成され、電極の半田濡れ性を向上するために付与されるリードめっきも、ダイシング前に一括して実施される。このため、ダイシングで個片化されたパッケージの電極切削端面は、めっきが無い電極母材がむき出しの状態となり、半田濡れ性が著しく劣る。ところが、QFNやSONでは、フィレットの形成有無や形成高さが、半田接続部の信頼性に大きく影響する。このため、電極切削端面への半田濡れ確保が課題となっている。 As described above, in general manufacture of QFN and SON, the mold is usually separated into pieces by dicing. At this time, a full cut method is generally used in which the dicing tape is attached to the back surface, and the dicing blade cuts halfway through the dicing tape so that the mold is completely cut. When cut by such a full cut method, the package end face and the electrode cutting end face on the same plane are perpendicular to the bottom face. Further, the electrodes of the package are collectively formed before dicing, and lead plating applied to improve the solder wettability of the electrodes is also collectively performed before dicing. For this reason, the electrode cutting end face of the package separated into pieces by dicing is exposed to an electrode base material without plating, and the solder wettability is remarkably inferior. However, in QFN and SON, the presence / absence of the fillet and the formation height greatly affect the reliability of the solder connection portion. For this reason, ensuring solder wetting to the electrode cutting end face is an issue.
この課題を解決する方法が、例えば特許文献1に開示されている。この技術では、電子部品の実装側の端面にテーパー面を形成し、このテーパー面に半田付け可能な外部接続用電極を設ける。そして外部接続用電極と実装基板側のランドとを対向させて半田接続する。これにより、接続用電極面とランド面の半田載置面とのなす角が鋭角となる。こうすると、半田濡れ力が、垂直方向に上っていく力と水平方向に広がる力との合力となり、溶融半田の電極端面への濡れが良くなる。その結果、電子部品の実装信頼性が向上する。
A method for solving this problem is disclosed in
しかしながら、電子部品のサイズは小型化の一途をたどっており、電極面積が年々縮小している。このような状況の中で、特許文献1の技術だけでは、半田接続の信頼性確保が困難となってきている。このため、半田接続の信頼性をさらに向上する技術が求められている。
However, the size of electronic components is constantly being reduced, and the electrode area is decreasing year by year. Under such circumstances, it is difficult to ensure the reliability of solder connection only by the technique of
本発明は、半田接続の信頼性を向上できる電子部品を提供することを目的としている。 An object of this invention is to provide the electronic component which can improve the reliability of solder connection.
上記の課題を解決するため、電子部品は、電子素子を内包する絶縁性のモールドと、電子素子と外部とを電気的に接続する外部電極とを有する。外部電極は、モールドの底面と略平行な主面と、底面から上面に向かって幅広となる屈曲傾斜面とを有する。屈曲傾斜面は、外部電極の主面とモールドの側面との間の面であり、底面から上面に向かって幅広となる曲面となっている。屈曲傾斜面が曲面となっていることで、同じ場所が平面である場合に比べて表面積が大きくなっている。 In order to solve the above problems, an electronic component includes an insulating mold that encloses an electronic element, and an external electrode that electrically connects the electronic element and the outside. The external electrode has a main surface that is substantially parallel to the bottom surface of the mold and a curved inclined surface that becomes wider from the bottom surface toward the upper surface. The bending inclined surface is a surface between the main surface of the external electrode and the side surface of the mold, and is a curved surface that becomes wider from the bottom surface toward the upper surface. Since the curved inclined surface is a curved surface, the surface area is larger than when the same place is a flat surface.
本発明の効果は、半田接続の信頼性を向上できる電子部品を提供できることである。 An effect of the present invention is to provide an electronic component that can improve the reliability of solder connection.
以下、図面を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。なお各図面の同様の構成要素には同じ番号を付し、説明を省略する場合がある。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the preferred embodiments described below are technically preferable for carrying out the present invention, but the scope of the invention is not limited to the following. In addition, the same number is attached | subjected to the same component of each drawing, and description may be abbreviate | omitted.
(第1の実施形態)
図1は、第1の実施形態の電子部品10を示す平面図である。電子部品10は、電子素子を内包する絶縁性のモールド1と、電子素子と外部とを電気的に接続する外部電極2とを有する。外部電極2は、モールド1の底面1aと略平行な主面2aと、底面1aから上面に向かって幅広となる屈曲傾斜面2bとを有する。
(First embodiment)
FIG. 1 is a plan view showing an
図2は、図1のA−A´における電子部品10の断面図である。屈曲傾斜面2bは、外部電極2の主面2aとモールド1の側面1cとの間の面であり、底面1aから上面1bに向かって幅広となる曲面となっている。屈曲傾斜面2bが曲面となっていることで、同じ場所が平面である場合に比べて表面積が大きくなっている。このため、半田接合時に、半田と外部電極2とが接触する面積が大きくなり、半田接続の信頼性が向上する。
FIG. 2 is a cross-sectional view of the
なお、図1では、モールド1の2辺に外部電極2を有するSONタイプの例を示しているが、これに限られるものではない。図3(a)はモールド1の4辺に外部電極2を有するQFN_10aに適用した例である。この例では、モールド1の4辺の端部に、外部電極2が配置され、外部電極2の端部に屈曲傾斜面2bが形成されている。図3(b)は、直方体の2つの端部に外部電極2を持つチップ部品10bに適用した例である。この例では、外部電極2の端部に屈曲傾斜面2bを設けている。
FIG. 1 shows an example of the SON type having the
以上説明したように、本実施形態によれば、半田接続の信頼性を向上できる電子部品を提供することができる。 As described above, according to the present embodiment, an electronic component that can improve the reliability of solder connection can be provided.
(第2の実施形態)
図4は、第1の実施形態の電子部品10の外部電極2と、基板3上に設けられたランド4とを、半田5で接続した状態を示す断面図である。基板3は、例えば絶縁性基板に、配線とランド4とが印刷されたプリント配線板である。
(Second Embodiment)
FIG. 4 is a cross-sectional view illustrating a state in which the
外部電極2は、主面2aと端部との間に、外側に対して凹となる形状の屈曲傾斜面2bを有している。また屈曲傾斜面2bは、ランド4となす角が鋭角となる傾きを持っている。
The
半田接続は、例えば、ランド4を含む所定部に半田ペーストを印刷し、ランド4に外部電極を位置合わせして搭載し、リフローすることで行うことができる。この時、外部電極2が上記の屈曲傾斜面2bを有していることで、溶融した半田5の濡れが良くなり、屈曲傾斜面2bの上部まで半田5が行き渡る。これにより、十分な高さを有する良好なフィレット5bが形成される。さらに、同じ個所が平面の場合に比べて、外部電極2と半田5との接触面積が増加するため、半田の接続強度が向上する。
The solder connection can be performed, for example, by printing a solder paste on a predetermined portion including the
屈曲傾斜面2bは凸面で形成されていても良い。図5は外側に凸となる屈曲傾斜面2b_1を有する外部電極2とランド4とを半田5で接続した例を示す断面図である。この場合も、半田の濡れ性が向上し、半田5と外部電極2との接触面積が増加し、半田の接続強度を向上することができる。
The bending inclined
図4と図5の例では、屈曲傾斜面2bがモールド1の端部にある例を示したが、屈曲傾斜面2bは、モールド1の端部より内側に形成されていても良い。図6は、このような構成の一例を示す断面図である。屈曲傾斜面2b_2は外部電極2の内側に形成されている。なお、この例では屈曲傾斜面2b_2を外に対して凹となるようにしているが、逆に凸出会っても良い。この構成では、主たるフィレット5bはモールド1の端部より内側に形成される。
4 and 5 show an example in which the bending inclined
以上説明したように、本実施形態によれば、半田接続部に良好なフィレットを形成し、半田接続の信頼性を向上することができる。 As described above, according to the present embodiment, a good fillet can be formed in the solder connection portion, and the reliability of the solder connection can be improved.
(第3の実施形態)
図7は、本実施形態の電子部品11を示す断面図である。電子部品11では、図1の構成に加えて、外部電極2の主面2aの表面に、めっき6が形成されている。
(Third embodiment)
FIG. 7 is a cross-sectional view showing the electronic component 11 of the present embodiment. In the electronic component 11, in addition to the configuration of FIG. 1, the
外部電極2を、例えば、Cu合金で形成した場合は、めっき6を、例えばSnめっきやNi/Auめっきなどとすることで、半田との親和性が良い表面を形成することができる。
When the
図8は、図7の電子部品11を基板3に実装した例を示す断面図である。フィレット5bの形状等は、図2の例と同様であるが、めっき6と半田5との親和性が良いことから、接続強度が図2の場合よりも向上する。また、図示はしていないが、屈曲傾斜面2bにもめっき6を形成することができれば、さらに接続強度を高めることができる。
FIG. 8 is a cross-sectional view showing an example in which the electronic component 11 of FIG. The shape and the like of the
以上説明したように、本実施形態によれば、接続強度が強く、信頼性の高い、電子部品の半田接続構造を得ることができる。 As described above, according to the present embodiment, it is possible to obtain a solder connection structure for an electronic component having high connection strength and high reliability.
(第4の実施形態)
本実施形態では、第1から第3の実施形態で説明した電子部品の製造方法について説明する。
(Fourth embodiment)
In the present embodiment, a method for manufacturing the electronic component described in the first to third embodiments will be described.
ここでは、モールドの2辺端部に外部電極を持つSONの例について説明するが、これに限られるものではなく、リードレス型の他の構造を持つ電子部品に対しても同様に適用できる。 Here, an example of a SON having external electrodes at the two side ends of the mold will be described, but the present invention is not limited to this, and the present invention can be similarly applied to an electronic component having another leadless type structure.
図9は、リードフレーム20に、Siチップ30を搭載し、モールド50で封止する工程を模式的に示す平面図である。なお、ここでは説明を簡潔にするため、Siチップ30を一列に配置するものを例示しているが、2次元的にSiチップが配置されるようなものであっても良い。図9(a)では、リードフレーム20のダイド20aにSiチップ30をダイマウントし、Siチップ30とインナーリード20aとをワイヤ40を用いたワイヤボンディングで接続している。図9(b)では、Siチップ30の搭載面側にモールドを形成している。モールドの形成は、例えば、金型を用い、モールド樹脂を射出成型する。パッケージ個別でモールドするのではなく、リードフレームのパッケージ形成部全体を一括で覆うことができる。
FIG. 9 is a plan view schematically showing the process of mounting the
図10は、電子部品の製造工程を示す断面図である。断面の位置は、図9のB−B´に対応している。まず、図10(a)のような断面を有するリードフレーム20を用意する。この例のリードフレーム20は、ダイパッド20aと、インナーリード20bとが交互に並んだような形状となっている。リードフレーム20には、例えば、Cu合金を用いることができる。インナーリード20bのSiチップ搭載側の面は、ワイヤボンディングが必要であるため、Ni/Auめっき等の表面処理が好ましい。反対面は、半田付けが成される面であるため、半田と親和性を良くする表面処理が好ましい。そのために、例えば、SnめっきやNi/Auめっきなどをすることができる。また、めっきをせず、Cu合金表面をプリフラックスでコーティングしても良い。
FIG. 10 is a cross-sectional view showing the manufacturing process of the electronic component. The position of the cross section corresponds to BB ′ in FIG. First, a
次に、図10(b)のように、Siチップ30をダイパッド20aに搭載し、Siチップ30とインナーリード20bとをワイヤボンディングで接続する。
Next, as shown in FIG. 10B, the
続いて、図10(c)のように、リードフレーム20のSiチップ搭載面側にモールド50を形成する。上述したように、モールド50の形成においては、金型を用い、モールド樹脂を射出成型し、リードフレーム20のパッケージ形成部全体を一括で覆うことができる。
Subsequently, as shown in FIG. 10C, a
次に、モールド50を形成したリードフレーム20をダイシングテープ60に貼り付ける。そして、図11に模式図を示すように、リードフレーム20側から、ダイシングブレード70で切削して切削部51を形成し、個片に切断していく。この時、ダイシングブレード70には、所定の位置に屈曲部71を有するものを用いる。これにより、屈曲傾斜面を持った外部電極を形成することができる。
Next, the
図12は、ダイシング工程を模式的に示す断面図である。図12(a)に示すように、ダイシングブレード70で切削部51aを形成する。この時、例えば、ダイシングブレード70がダイシングテープ60まで切り込むようにして、モールド50とリードフレーム20とをフルカットする。この時、ダイシングブレード70が、外に凸の屈曲部71を有しているため、切削部51には、屈曲傾斜面が形成される。
FIG. 12 is a cross-sectional view schematically showing a dicing process. As shown in FIG. 12A, the cutting part 51 a is formed with the dicing blade 70. At this time, for example, the
ダイシングを完了したら、図12(b)に示すように、モールド50からダイシングテープ60を剥離する。こうして、個々に分離された電子部品10を得ることができる。この時、外部電極を2は、外に対して凹形状の屈曲傾斜面2bを持った形状になっている。
When the dicing is completed, the dicing
なお、図12では、断面の模式図で示しているため、奥行き方向は示していないが、QFNの場合には、図12の切削部51と直角な方向も切断し、4辺を同じ断面形状とする。また、ここでは電子部品として、Siチップを搭載する例を示したが、他の電子素子や回路に置き換えても良い。また、Siチップの底面全部を、リードフレームの導体部に搭載する例を用いたが、一部であっても良い。 In FIG. 12, the depth direction is not shown because it is shown in a schematic diagram of a cross section. However, in the case of QFN, the direction perpendicular to the cutting portion 51 in FIG. And Although an example in which a Si chip is mounted as an electronic component is shown here, it may be replaced with another electronic element or circuit. Moreover, although the example which mounts the whole bottom face of Si chip in the conductor part of a lead frame was used, it may be a part.
図11、12の例では、屈曲傾斜面が外に対して凹となる形状としたが、凸であっても良い。図13は、外に対して凹の屈曲部71aを持つダイシングブレード70aを用いてダイシングを行う様子を模式的に示す断面図である。この場合は、外に対して凹の屈曲部71aによって、外に凸となる形状の切削部51aが形成される。その結果、外部電極には、外に凸となる屈曲傾斜面が形成される。 In the examples of FIGS. 11 and 12, the curved inclined surface has a concave shape with respect to the outside, but may be convex. FIG. 13 is a cross-sectional view schematically showing how dicing is performed using a dicing blade 70a having a concave bent portion 71a with respect to the outside. In this case, the cutting part 51a having a convex shape is formed by the bent part 71a that is concave with respect to the outside. As a result, the external electrode is formed with a curved inclined surface that is convex outward.
図14は、ダイシングを2回に分けて行う例を示す断面図である。まず、図14(a)に示すように、先端が凸の円弧状の屈曲部71cを有する、ダイシングブレード70bを用いて、外部電極2の端部に相当する位置に外に対して凹の形状を持つ切削部51bを形成する。次に、図14(b)のように、ダイシングブレード70bよりも幅の狭いダイシングブレード70cを用いて、ダイシングテープ60の途中まで切り込む切削部51cを形成し、モールド50をフルカットする。この例では、ダイシング2回行う必要があるが、単純な形状のダイシングブレードしか用いないため、寿命が長く安価なダイシングブレードを利用できるメリットがある。
FIG. 14 is a cross-sectional view showing an example in which dicing is performed twice. First, as shown in FIG. 14A, a dicing blade 70b having an arc-shaped bent portion 71c with a convex tip is used to form a concave shape with respect to the outside at a position corresponding to the end portion of the
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上記実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。 The present invention has been described above using the above-described embodiment as an exemplary example. However, the present invention is not limited to the above embodiment. That is, the present invention can apply various modes that can be understood by those skilled in the art within the scope of the present invention.
1、50 モールド
2 外部電極
2a 主面
2b 屈曲傾斜面
3 基板
4 ランド
5 半田
6 めっき
10、11 電子部品
20 リードフレーム
30 Siチップ
40 ワイヤ
60 ダイシングテープ
70 ダイシングブレード
DESCRIPTION OF
Claims (10)
前記電子素子と外部とを電気的に接続する外部電極と
を有し、
前記外部電極は、
前記モールドの外形の範囲内に形成され、
前記モールドの底面と略平行な面と、
前記底面から上面に向かって幅広となる屈曲傾斜面とを有する
ことを特徴とする電子部品。 An insulating mold enclosing the electronic element;
An external electrode for electrically connecting the electronic element and the outside,
The external electrode is
Formed within the outer shape of the mold,
A surface substantially parallel to the bottom surface of the mold;
An electronic component comprising: a bent inclined surface that becomes wider from the bottom surface toward the upper surface.
ことを特徴とする請求項1に記載の電子部品。 The electronic component according to claim 1, wherein the bent inclined surface has a shape that is concave with respect to the outside.
ことを特徴とする請求項1に記載の電子部品。 The electronic component according to claim 1, wherein the bent inclined surface has a shape that is convex toward the outside.
ことを特徴とする請求項1乃至請求項3いずれか一項に記載の電子部品。 The electronic component according to any one of claims 1 to 3, wherein the external electrode has plating on at least a part of its surface.
ことを特徴とする請求項1乃至請求項4いずれか一項に記載の電子部品。 The electronic component according to any one of claims 1 to 4, wherein the bent inclined surface is formed at an outer end portion of the external electrode.
絶縁性基板に配線が形成された配線板と、
前記電子部品と前記配線板とを接続する半田と
を有することを特徴とする電子装置。 An electronic component according to claim 1 to claim 5,
A wiring board in which wiring is formed on an insulating substrate;
An electronic device comprising: solder for connecting the electronic component and the wiring board.
前記電子素子と外部とを電気的に接続する外部電極と
を有する電子部品の製造方法であって、
前記外部電極の少なくとも一つの端部に屈曲傾斜面を形成する
ことを特徴とする電子部品の製造方法。 An insulating mold enclosing the electronic element;
A method of manufacturing an electronic component having an external electrode for electrically connecting the electronic element and the outside,
A bending inclined surface is formed on at least one end portion of the external electrode.
前記リードフレームの一部が露出するように、前記リードフレームと前記電子素子とを被覆するモールドを形成し、
前記モールドをダイシングして分割し、
前記ダイシングによって前記リードフレームの切削部に前記屈曲傾斜面を形成する
ことを特徴とする請求項7に記載の電子部品の製造方法。 Mount multiple electronic elements on the lead frame,
Forming a mold for covering the lead frame and the electronic element so that a part of the lead frame is exposed;
The mold is diced and divided,
The method of manufacturing an electronic component according to claim 7, wherein the bent inclined surface is formed in a cutting portion of the lead frame by the dicing.
ことを特徴とする請求項8に記載の電子部品の製造方法。 The method of manufacturing an electronic component according to claim 8, wherein the dicing is performed using a dicing blade having a bent portion.
請求項1乃至請求項6に記載の電子部品を搭載し、
前記配線板と前記電子部品とをリフローする
ことを特徴とする電子装置の製造方法。 Print the solder paste on the wiring board on which the wiring is formed on the insulating substrate,
The electronic component according to claim 1 is mounted,
A method for manufacturing an electronic device, comprising: reflowing the wiring board and the electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017045570A JP2018152390A (en) | 2017-03-10 | 2017-03-10 | Electronic component and method of manufacturing electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017045570A JP2018152390A (en) | 2017-03-10 | 2017-03-10 | Electronic component and method of manufacturing electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018152390A true JP2018152390A (en) | 2018-09-27 |
Family
ID=63681779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017045570A Pending JP2018152390A (en) | 2017-03-10 | 2017-03-10 | Electronic component and method of manufacturing electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018152390A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020161615A (en) * | 2019-03-26 | 2020-10-01 | 株式会社ディスコ | Manufacturing method for package chip |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862247A (en) * | 1987-11-24 | 1989-08-29 | Texas Instruments Incorporated | Contact joint for semiconductor chip carriers |
JPH05326695A (en) * | 1992-05-22 | 1993-12-10 | Mitsubishi Electric Corp | Semiconductor device |
JP2000294715A (en) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JP2003008191A (en) * | 2001-06-21 | 2003-01-10 | Toshiba Corp | Wiring board device |
US20050012187A1 (en) * | 2003-07-16 | 2005-01-20 | Koujiro Kameyama | Semiconductor device and its manufacturing method |
JP2005236309A (en) * | 2005-03-14 | 2005-09-02 | Matsushita Electric Ind Co Ltd | Manufacturing method for semiconductor device |
JP2006093575A (en) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | Semiconductor device and its manufacturing method |
JP2008016469A (en) * | 2006-07-03 | 2008-01-24 | Renesas Technology Corp | Semiconductor device |
-
2017
- 2017-03-10 JP JP2017045570A patent/JP2018152390A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862247A (en) * | 1987-11-24 | 1989-08-29 | Texas Instruments Incorporated | Contact joint for semiconductor chip carriers |
JPH05326695A (en) * | 1992-05-22 | 1993-12-10 | Mitsubishi Electric Corp | Semiconductor device |
JP2000294715A (en) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JP2003008191A (en) * | 2001-06-21 | 2003-01-10 | Toshiba Corp | Wiring board device |
US20050012187A1 (en) * | 2003-07-16 | 2005-01-20 | Koujiro Kameyama | Semiconductor device and its manufacturing method |
JP2005038927A (en) * | 2003-07-16 | 2005-02-10 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing process |
JP2006093575A (en) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | Semiconductor device and its manufacturing method |
JP2005236309A (en) * | 2005-03-14 | 2005-09-02 | Matsushita Electric Ind Co Ltd | Manufacturing method for semiconductor device |
JP2008016469A (en) * | 2006-07-03 | 2008-01-24 | Renesas Technology Corp | Semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020161615A (en) * | 2019-03-26 | 2020-10-01 | 株式会社ディスコ | Manufacturing method for package chip |
JP7391465B2 (en) | 2019-03-26 | 2023-12-05 | 株式会社ディスコ | Manufacturing method of packaged chips |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102054385B1 (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
JP3915992B2 (en) | Manufacturing method of surface mount type electronic components | |
JP6518547B2 (en) | Lead frame, semiconductor device and method of manufacturing lead frame | |
KR20060121823A (en) | Reversible leadless package and methods of making and using same | |
US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
JP6284397B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005057067A (en) | Semiconductor device and manufacturing method thereof | |
KR20130118781A (en) | Lead frame, semiconductor package, and manufacturing method of the same | |
JP2006294809A (en) | Semiconductor device | |
KR20150109284A (en) | Semiconductor device and method of manufacturing the same | |
JP2015072947A (en) | Semiconductor device and manufacturing method of the same | |
JP2006287131A (en) | Semiconductor package and its manufacturing method | |
US10217699B2 (en) | Preformed lead frame | |
WO2015015850A1 (en) | Module and method for manufacturing same | |
JP2007201324A (en) | Mounting structure of electronic device and mounting method for electronic component | |
JP4547252B2 (en) | System and method for improving solder joint reliability in integrated circuit packages | |
JP2002334964A (en) | Semiconductor device | |
JP2018152390A (en) | Electronic component and method of manufacturing electronic component | |
EP3319122B1 (en) | Semiconductor device with wettable corner leads | |
US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
CN212033002U (en) | QFN packaging heat conduction bonding pad and QFN packaging structure with same | |
JP2006332275A (en) | Semiconductor device and method of manufacturing the same | |
KR20210000777U (en) | Semiconductor package | |
JP2007281122A (en) | Mounting structure of molded package | |
JP2016167532A (en) | Lead frame and manufacturing method of semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210810 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20211021 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220215 |