JP2020161615A - Manufacturing method for package chip - Google Patents
Manufacturing method for package chip Download PDFInfo
- Publication number
- JP2020161615A JP2020161615A JP2019059004A JP2019059004A JP2020161615A JP 2020161615 A JP2020161615 A JP 2020161615A JP 2019059004 A JP2019059004 A JP 2019059004A JP 2019059004 A JP2019059004 A JP 2019059004A JP 2020161615 A JP2020161615 A JP 2020161615A
- Authority
- JP
- Japan
- Prior art keywords
- cut
- package
- package substrate
- cutting blade
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005520 cutting process Methods 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 238000007747 plating Methods 0.000 claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 22
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Landscapes
- Dicing (AREA)
Abstract
Description
本発明は、パッケージ基板を切断してパッケージチップを製造するパッケージチップの製造方法に関する。 The present invention relates to a method for manufacturing a package chip, which manufactures a package chip by cutting a package substrate.
ベース基板上に配列された複数のデバイスチップを樹脂等の封止材(モールド樹脂)で被覆することにより、パッケージ基板が形成される。パッケージ基板の一つとして、リードレス構造のQFNパッケージ(Quad For Non-lead package)基板が知られている。 A package substrate is formed by coating a plurality of device chips arranged on the base substrate with a sealing material (mold resin) such as resin. As one of the package substrates, a QFN package (Quad For Non-lead package) substrate having a leadless structure is known.
QFNパッケージ基板の表面には、一般的に銅(Cu)で形成された複数の電極が、分割予定ライン(ストリート)に沿って露出する様に設けられている。複数の電極の各々は、QFNパッケージ基板の内部においてワイヤ等を介してそれぞれデバイスチップに接続されている。 A plurality of electrodes, generally made of copper (Cu), are provided on the surface of the QFN package substrate so as to be exposed along a planned division line (street). Each of the plurality of electrodes is connected to the device chip inside the QFN package substrate via a wire or the like.
分割予定ラインに沿って複数の電極を分割する様に円環状の切削ブレードでQFNパッケージ基板を切断することにより、QFNパッケージチップが形成される。この様に形成されたQFNパッケージチップの側部には、上述の銅製の電極が露出する。 The QFN package chip is formed by cutting the QFN package substrate with an annular cutting blade so as to divide the plurality of electrodes along the planned division line. The copper electrode described above is exposed on the side portion of the QFN package chip formed in this way.
銅製の電極は、酸化し易く、また、一旦酸化すると半田濡れ特性が低下する。半田濡れ特性が低下すると、QFNパッケージチップの電極は、半田を介してプリント基板等の配線基板に固定され難くなる。 The copper electrode is easily oxidized, and once oxidized, the solder wetting property deteriorates. When the solder wetting property deteriorates, it becomes difficult for the electrodes of the QFN package chip to be fixed to a wiring board such as a printed circuit board via solder.
そこで、半田濡れ特性の低下を防ぐために、銅製の電極のうち少なくともQFNパッケージチップの側部に露出する部分にめっき処理が施された所謂ウェッタブルフランク(wettable flank)が知られている。めっき処理を施すことにより、銅製の電極と配線基板との半田接合部分の機械的強度が強化される。 Therefore, a so-called wettable flank is known in which at least a portion of the copper electrode exposed on the side of the QFN package chip is plated in order to prevent deterioration of the solder wetting property. By performing the plating treatment, the mechanical strength of the solder joint portion between the copper electrode and the wiring board is strengthened.
ところで、パッケージ基板の切断には、例えばダイシングテープを介してパッケージ基板を保持するチャックテーブルと、上述の切削ブレードが装着される切削ユニットとを有する切削装置が用いられる。チャックテーブルによって保持されたパッケージ基板に対して回転する切削ブレードを切り込ませることにより、パッケージ基板が切断される。 By the way, for cutting the package substrate, for example, a cutting apparatus having a chuck table for holding the package substrate via a dicing tape and a cutting unit on which the above-mentioned cutting blade is mounted is used. The package substrate is cut by cutting a rotating cutting blade into the package substrate held by the chuck table.
ウェッタブルフランクタイプのパッケージチップを製造するべくパッケージ基板を切断する際には、パッケージ基板に対して2段階の切削を行う場合がある。まず、1段階目の切削では、第1切削ブレードをベース基板の表面に切り込ませて所謂ハーフカット溝を形成する。 When cutting a package substrate to manufacture a wettable flank type package chip, the package substrate may be cut in two steps. First, in the first stage cutting, the first cutting blade is cut into the surface of the base substrate to form a so-called half-cut groove.
より具体的には、深さがパッケージ基板の厚さ未満であり分割予定ラインに対して直交する断面が略矩形状のハーフカット溝を、分割予定ラインに沿って形成する。このとき、分割予定ラインに沿って露出する複数の電極も分割される。 More specifically, a half-cut groove having a depth less than the thickness of the package substrate and having a substantially rectangular cross section orthogonal to the planned division line is formed along the planned division line. At this time, the plurality of electrodes exposed along the planned division line are also divided.
その後、ハーフカット溝にめっき処理を施す。次に、2段階目の切削では、ハーフカット溝に沿って第1切削ブレードよりも刃厚が薄い第2切削ブレードを切り込ませることによりパッケージ基板に対して所謂フルカットを行い、パッケージ基板を完全に切断して複数のパッケージチップを形成する。 After that, the half-cut groove is plated. Next, in the second stage cutting, a so-called full cut is performed on the package substrate by cutting a second cutting blade whose blade thickness is thinner than that of the first cutting blade along the half-cut groove, and the package substrate is cut. Completely cut to form multiple package chips.
2段階目の切削の際には、回転する第2切削ブレードに金属製の電極が接触して引き延ばされ、第2切削ブレードの円環状の略平坦な側面とハーフカット溝の側面との間の空間に糸状に伸長した金属のバリが発生しやすいという問題がある。 During the second stage of cutting, a metal electrode comes into contact with the rotating second cutting blade and is stretched, so that the substantially flat side surface of the annular shape of the second cutting blade and the side surface of the half-cut groove There is a problem that metal burrs that extend like threads are likely to occur in the space between them.
糸状に伸長した金属のバリは、パッケージチップ間に残留し、その後のパッケージチップの搬送時や実装時に予期せぬ場所に落下して、パッケージチップの電極間の短絡や、パッケージチップと配線基板とのボンディング不良等の原因となり得る。そこで、発生したバリを除去するべく、切削後に高圧で水を噴射する技術が知られている(例えば、特許文献1参照)。 The metal burrs that extend like threads remain between the package chips and fall to unexpected places during the subsequent transportation and mounting of the package chips, causing short circuits between the electrodes of the package chips and between the package chips and the wiring board. It may cause poor bonding. Therefore, there is known a technique of injecting water at a high pressure after cutting in order to remove generated burrs (see, for example, Patent Document 1).
フルカット時にパッケージチップ間に残留するバリは短絡やボンディング不良等の原因となる。それゆえ、パッケージチップ間に残留するバリの量は可能な限り低減することが好ましい。 Burrs remaining between the package chips during full cutting may cause short circuits and poor bonding. Therefore, it is preferable to reduce the amount of burrs remaining between the package chips as much as possible.
本発明は係る問題点に鑑みてなされたものであり、パッケージチップ間に残留するバリの量を抑制可能なパッケージチップの製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a package chip capable of suppressing the amount of burrs remaining between the package chips.
本発明の一態様によれば、交差する複数の分割予定ラインで区画される複数の領域のそれぞれに設けられたデバイスと、各分割予定ラインに沿ってそれぞれ配列され、分割予定ラインを横断する幅と所定厚さとをそれぞれ有する複数の電極とを有するパッケージ基板を加工してパッケージチップを製造するパッケージチップの製造方法であって、各分割予定ラインに沿って該パッケージ基板を円環状の第1切削ブレードで該パッケージ基板の一面から所定深さまで切削することにより、該パッケージ基板の厚さ方向で該パッケージ基板の該一面とは反対側に位置する他面には達しない深さを有し、且つ、各分割予定ラインの長手方向に対して直交する断面でV字形状又は曲面形状を有するハーフカット溝を、各分割予定ラインに沿って配置された該複数の電極に形成するハーフカットステップと、該ハーフカットステップの後、該複数の電極にめっき処理を施すめっき処理ステップと、該めっき処理ステップの後、該ハーフカット溝を切削して該複数の電極を該厚さ方向で切断すると共に、該パッケージ基板を切断してパッケージチップを形成するフルカットステップと、を備えるパッケージチップの製造方法が提供される。 According to one aspect of the present invention, a device provided in each of a plurality of regions partitioned by a plurality of intersecting planned division lines, and a width arranged along each planned division line and crossing the planned division line. A method for manufacturing a package chip by processing a package substrate having a plurality of electrodes having a predetermined thickness and a predetermined thickness, wherein the package substrate is first cut in an annular shape along each planned division line. By cutting from one surface of the package substrate to a predetermined depth with a blade, the package substrate has a depth that does not reach the other surface located on the opposite side of the one surface of the package substrate in the thickness direction of the package substrate. A half-cut step of forming a half-cut groove having a V-shape or a curved shape with a cross section orthogonal to the longitudinal direction of each planned division line on the plurality of electrodes arranged along each planned division line. After the half-cut step, a plating treatment step of plating the plurality of electrodes, and after the plating treatment step, the half-cut groove is cut to cut the plurality of electrodes in the thickness direction, and the plurality of electrodes are cut. Provided is a method of manufacturing a package chip comprising a full cut step of cutting the package substrate to form a package chip.
好ましくは、該ハーフカットステップでは、径を通る断面で外周面が凸状のV字形状又は曲面形状を有する該第1切削ブレードで該ハーフカット溝を形成し、該フルカットステップでは、該第1切削ブレードよりも刃厚が薄い円環状の第2切削ブレードで該複数の電極及び該パッケージ基板を切断する。 Preferably, in the half-cut step, the half-cut groove is formed by the first cutting blade having a V-shape or a curved surface shape whose outer peripheral surface is convex in a cross section passing through the diameter, and in the full-cut step, the first 1 The plurality of electrodes and the package substrate are cut with an annular second cutting blade having a blade thickness thinner than that of the cutting blade.
本発明の他の態様によれば、該ハーフカットステップでは、各分割予定ラインに沿って2条のハーフカット溝を形成し、該フルカットステップでは、各分割予定ラインの該2条のハーフカット溝のそれぞれに沿って該複数の電極及び該パッケージ基板を切断する。好ましくは、該ハーフカットステップでは、径を通る断面での外周面が凸状のV字形状又は曲面形状を有する該第1切削ブレードで該ハーフカット溝を形成する。また、好ましくは、該フルカットステップでは、該ハーフカット溝の一対の側壁のうち少なくとも一方に該第1切削ブレードが接触しない様に該第1切削ブレードを該ハーフカット溝に位置付けて、該ハーフカット溝を切削する。 According to another aspect of the present invention, in the half-cut step, two half-cut grooves are formed along each planned division line, and in the full-cut step, the two half-cuts of each planned division line are formed. The plurality of electrodes and the package substrate are cut along each of the grooves. Preferably, in the half-cut step, the half-cut groove is formed by the first cutting blade having a convex V-shape or curved surface shape on the outer peripheral surface in a cross section passing through the diameter. Further, preferably, in the full cut step, the first cutting blade is positioned in the half cut groove so that the first cutting blade does not come into contact with at least one of the pair of side walls of the half cut groove, and the half is formed. Cut the cut groove.
本発明の一態様に係るハーフカットステップでは、分割予定ラインに沿って配列された複数の電極を切削することにより、複数の電極にハーフカット溝を形成する。このハーフカット溝は、各分割予定ラインの長手方向に対して直交する断面でV字形状又は曲面形状を有する。 In the half-cut step according to one aspect of the present invention, half-cut grooves are formed in the plurality of electrodes by cutting the plurality of electrodes arranged along the planned division line. This half-cut groove has a V-shape or a curved surface shape with a cross section orthogonal to the longitudinal direction of each planned division line.
次に、めっき処理ステップを行い、その後、フルカットステップを行う。フルカットステップで、分割予定ラインに沿ってパッケージ基板を切断することにより、パッケージチップが製造される。フルカットステップを行う際、切削ブレードの円環状の側面とハーフカット溝の側面との間の空間は、上述のV字形状又は曲面形状を有するハーフカット溝と同じ深さ及び同じ幅を有し同断面が矩形形状であるハーフカット溝の場合に比べて、狭くなる。 Next, a plating process step is performed, and then a full cut step is performed. Package chips are manufactured by cutting the package substrate along the planned division line in the full cut step. When performing the full cut step, the space between the annular side surface of the cutting blade and the side surface of the half cut groove has the same depth and width as the above-mentioned half cut groove having a V shape or a curved surface shape. The cross section is narrower than that of a half-cut groove having a rectangular shape.
それゆえ、断面がV字形状又は曲面形状のハーフカット溝では、同断面が矩形形状であるハーフカット溝に比べて、バリが発生する空間が小さいので、フルカットステップで発生するバリがハーフカット溝の空間内で伸長し難くなる。更に、ハーフカット溝の空間が狭くなったことに伴い、バリがハーフカット溝の空間外へ伸長して切削ブレードに接触し易くなり、切削ブレードの回転と共に除去され易くなる。それゆえ、フルカットステップ後にパッケージチップ間に残るバリの量を低減できる。 Therefore, in a half-cut groove having a V-shaped or curved cross section, the space where burrs are generated is smaller than that of a half-cut groove having a rectangular cross section, so that the burrs generated in the full cut step are half-cut. It becomes difficult to extend in the space of the groove. Further, as the space of the half-cut groove becomes narrower, the burr extends out of the space of the half-cut groove and easily comes into contact with the cutting blade, and is easily removed as the cutting blade rotates. Therefore, the amount of burrs remaining between the package chips after the full cut step can be reduced.
添付図面を参照して、本発明の一態様に係る実施形態について説明する。まず、パッケージ基板の構成例について説明する。図1(A)はパッケージ基板11の平面図であり、図1(B)はパッケージ基板11の底面図であり、図1(C)はパッケージ基板11の側面図である。
An embodiment according to one aspect of the present invention will be described with reference to the accompanying drawings. First, a configuration example of the package substrate will be described. 1 (A) is a plan view of the
本実施形態のパッケージ基板11は、リードレス構造のQFNパッケージ(Quad For Non-lead package)基板であるが、パッケージ基板11の種類、材質、形状、構造、大きさ等に制限はない。パッケージ基板11として、WL−CSP(Wafer Level Chip Size Package)基板や他のパッケージ基板が用いられてもよい。
The
パッケージ基板11は、表面(即ち、パッケージ基板11の一面)13a及び裏面13bを有し平面視で矩形状に形成された板状のベース基板13を有する。ベース基板13は、例えば42アロイ(鉄とニッケルとの合金)や銅等の金属や樹脂を用いて形成される。
The
ベース基板13の表面13a側には、互いに交差する様に格子状に配列され所定の幅WA(図2参照)を有する複数の分割予定ライン(ストリート)15が設定されている。この分割予定ライン15に沿って表面13a側で露出する態様で、銅等の金属で形成された複数の電極17が配列されている。電極17の各々は、分割予定ライン15を横断するが分割予定ライン15の幅WA(図2参照)よりも狭い所定の幅WBを有する。
On the
複数の分割予定ライン15によって区画された複数の領域(即ち、デバイス領域11a)の各々には、IC(Integrated Circuit)、LSI(Large Scale Integration)等のデバイスを含むデバイスチップ(不図示)が配置されている。1つのデバイスチップは、このデバイスチップの周囲に位置する電極17と金属ワイヤー(不図示)等を介して接続されている。なお、デバイスチップの種類、数量、形状、構造、大きさ、配置等に制限はない。
A device chip (not shown) including devices such as ICs (Integrated Circuits) and LSIs (Large Scale Integration) is arranged in each of a plurality of regions (that is,
ベース基板13の表面13a側には、複数(本実施形態では、16個)のデバイス領域11aにより1つのデバイス領域群が形成されている。本実施形態では、ベース基板13の長手方向に沿って3つのデバイス領域群が設けられている。各デバイス領域群の周囲には、外周余剰領域11bが存在する。
On the
各デバイス領域群に対応する領域には、樹脂層(即ち、モールド樹脂層)19が形成されている。樹脂層19は所定の厚さを有し、樹脂層19の一面はベース基板13の表面13aで分割予定ライン15に沿って露出している。樹脂層19の他面は、ベース基板13の裏面13bよりも外側に位置している。
A resin layer (that is, a mold resin layer) 19 is formed in a region corresponding to each device region group. The
樹脂層19の他面は、パッケージ基板11の厚さ方向でベース基板13の表面13aとは反対側に位置するパッケージ基板11の裏面11c(即ち、パッケージ基板11の他面)を構成する。パッケージ基板11の裏面11cとベース基板13の裏面13bとの間には、上述のデバイスチップ(不図示)が位置しており、このデバイスチップは、樹脂層19によって覆われて封止されている。
The other surface of the
図2は、第1実施形態のパッケージ基板11の平面図の一部拡大図である。図2では、互いに平行な2本の分割予定ライン15(15a、15b)と、これらの2本の分割予定ライン15にそれぞれ直交する2本の分割予定ライン15(15c、15d)とを示す。
FIG. 2 is a partially enlarged view of a plan view of the
また、図2では、分割予定ライン15中の切削ライン11dを破線で示す。切削ライン11dは、パッケージ基板11を後述の第1切削ブレード18(図4(A)参照)で分割予定ライン15に沿って切削する際に、第1切削ブレード18によって実際に切削される領域であり、分割予定ライン15よりも狭い幅を有する。
Further, in FIG. 2, the
例えば、パッケージ基板11を分割予定ライン15中の切削ライン11dに沿って分割することにより、各デバイス領域11aが互いに分離される。これにより、樹脂層19によって封止されたデバイスチップ(不図示)をそれぞれ含む複数のパッケージチップ29(図6(B)参照)が得られる。
For example, by dividing the
パッケージ基板11を複数のパッケージチップ29(図6(B)参照)に分割するためには、切削装置10(図4(A)参照)が用いられる。本実施形態では、分割時にパッケージチップ29が飛散することを防止するべく、切削装置10でパッケージ基板11を切削する前に、パッケージ基板11がダイシングテープ23(図3参照)を介して金属製の環状フレーム25と一体化されたフレームユニット27を形成する。
A cutting device 10 (see FIG. 4 (A)) is used to divide the
図3は、第1実施形態のフレームユニット27の平面図である。ダイシングテープ23は、例えば、ポリオレフィン(PO)、ポリ塩化ビニル(PVC)、ポリエチレンテレフタラート(PET)等の樹脂で形成された基材層と、ゴム系やアクリル系の粘着層(糊層)とが積層されたフィルムである。環状フレーム25は、ベース基板13の長手方向の一辺よりも大きな径の開口25aを有する。
FIG. 3 is a plan view of the
フレームユニット27を形成するためには、例えば、環状フレーム25の開口25aにパッケージ基板11を配置し、パッケージ基板11の裏面11cと環状フレーム25の一面とにダイシングテープ23の粘着層側を貼り付ける。
In order to form the
その後、不図示のカッター等を用いて、開口25aよりも大きく且つ環状フレーム25の外径よりも小さい径となる様に、基材層側から切り込みを入れ、ダイシングテープ23を円形に切り取る。これにより、フレームユニット27が形成される。
Then, using a cutter (not shown) or the like, a cut is made from the base material layer side so that the diameter is larger than the
なお、パッケージ基板11は、必ずしもダイシングテープ23を介して環状フレーム25と一体化される必要はない。環状フレーム25を用いない場合は、例えば、パッケージ基板11の裏面11c側にパッケージ基板11と概ね同じサイズに形成された矩形状のダイシングテープ23が貼り付けられる。また、治具テーブル(不図示)を用いてパッケージ基板11の裏面11c側を直接保持する場合には、ダイシングテープ23及び環状フレーム25の両方を省略できる。
The
次に、図4(A)、図4(B)、図4(C)、図5、図6、図7(A)、図7(B)及び図8を参照し、第1実施形態に係るパッケージチップ29(図7(B)参照)の製造方法を説明する。なお、図8は、パッケージチップ29の製造方法のフロー図である。
Next, with reference to FIGS. 4 (A), 4 (B), 4 (C), 5, 6, 6, 7 (A), 7 (B) and 8, the first embodiment A method for manufacturing the package chip 29 (see FIG. 7B) will be described. FIG. 8 is a flow chart of a method for manufacturing the
パッケージチップ29の製造方法では、まず、パッケージ基板11にハーフカット溝を形成するべく、フレームユニット27を切削装置10に搬送する。図4(A)はハーフカットステップ(S10)を示す一部断面側面図である。
In the method of manufacturing the
切削装置10は、例えば、パッケージ基板11を保持するチャックテーブル14と、パッケージ基板11を切削する二組の切削ユニット16(即ち、一の切削ユニット16及び他の切削ユニット16)とを有する。チャックテーブル14の上面側には、多孔質材で形成され複数の孔を有する円盤状のポーラス板(不図示)が設けられている。
The cutting
ポーラス板の表面は、X軸方向(加工送り方向)及びY軸方向(割り出し送り方向)に対して概ね平行に形成されており、ポーラス板の複数の孔は、チャックテーブル14の内部に形成された吸引路(不図示)等を介して真空ポンプ等の吸引源(不図示)に接続されている。 The surface of the porous plate is formed substantially parallel to the X-axis direction (machining feed direction) and the Y-axis direction (indexing feed direction), and a plurality of holes of the porous plate are formed inside the chuck table 14. It is connected to a suction source (not shown) such as a vacuum pump via a suction path (not shown).
切削ユニット16は、Y軸方向に沿って配置されたスピンドル(不図示)を有する。スピンドルの一端側にはモーター等の回転駆動源(不図示)が連結されている。また、スピンドルの他端部には、円環状の切削ブレードが装着されている。
The cutting
切削ブレードは、例えば、ダイヤモンドやcBN(cubic Boron Nitride)等の砥粒と金属粉末とを混合した後、この混合物を成形及び焼成することで形成されるメタルボンドタイプのブレードである。但し、切削ブレードの種類は特に限定されない。切削ブレードは、砥粒がめっき層に固着した電鋳ボンドタイプのブレードであってもよい。 The cutting blade is, for example, a metal bond type blade formed by mixing abrasive grains such as diamond or cBN (cubic Boron Nitride) with metal powder, and then molding and firing this mixture. However, the type of cutting blade is not particularly limited. The cutting blade may be an electroformed bond type blade in which abrasive grains are fixed to the plating layer.
二組の切削ユニット16のうち一の切削ユニット16のスピンドルには、第1切削ブレード18が装着されている。第1切削ブレード18は、図4(B)及び図4(C)に示す様に、外周面が第1切削ブレード18の径を通る断面で外側に突出している。つまり、外周面は凸状であり、外周面の中央部は外周面の両端部よりも外側に突出している。
A
図4(B)は、外周面の断面がV字形状である第1切削ブレード18の外周面近傍の部分拡大図であり、図4(C)は、外周面の断面が曲面形状である第1切削ブレード18aの外周面近傍の部分拡大図である。なお、第1実施形態では、第1切削ブレード18を用いる例を説明するが、勿論、曲面形状(R形状と呼ばれることもある)の第1切削ブレード18aを用いてもよい。
FIG. 4 (B) is a partially enlarged view of the vicinity of the outer peripheral surface of the
ハーフカットステップ(S10)では、まず、ダイシングテープ23が保持面14aに接する様にパッケージ基板11をチャックテーブル14上に配置した状態で、吸引源を動作させる。ダイシングテープ23は、吸引路を介して保持面14aに発生する負圧により、保持面14aで吸引され、パッケージ基板11は、ダイシングテープ23を介して保持面14aで保持される。
In the half-cut step (S10), first, the suction source is operated with the
次に、回転駆動源により高速に回転させた第1切削ブレード18を、一の分割予定ライン15と略平行に位置付ける。その後、回転する第1切削ブレード18に図示しない切削水ノズルから切削水を供給しつつ、チャックテーブル14に保持されたパッケージ基板11の表面13a側から第1切削ブレード18を長さb(図4(B)参照)だけ切り込ませながら、一の分割予定ライン15に沿って第1切削ブレード18とチャックテーブル14とを相対的に移動させる。
Next, the
これにより、パッケージ基板11は、第1切削ブレード18とチャックテーブル14との相対的な移動の経路に沿って表面13aから所定深さBまで切削され、ハーフカット溝21が形成される。図5は、ハーフカットステップ(S10)後のA−A(図2参照)断面図である。
As a result, the
ハーフカット溝21は、分割予定ライン15に沿って配置された複数の電極17等に形成される。第1切削ブレード18の切り込み長さbは、表面13aから所定深さBまでの距離に対応する。表面13aから所定深さBまでの距離は、例えば、パッケージ基板11の厚さ方向で表面13aから電極17の底部までの長さ(即ち、電極17の厚さ)よりも小さい。
The half-
ハーフカットステップ(S10)では、各電極17は、表面13a側の一部が切削されるが、切断されない。それゆえ、各電極17に形成されたハーフカット溝21は、裏面11cには達しない深さを有し、且つ、分割予定ライン15の長手方向に対して直交する断面で表面13aに開口を有し裏面11c側に底部を備えるV字形状を有する。
In the half-cut step (S10), a part of each
一の分割予定ライン15に沿ってハーフカット溝21を形成した後、第1切削ブレード18をY軸方向に所定のインデックス量だけ割り出し送りして、第1切削ブレード18をY軸方向に隣接する他の分割予定ライン15に位置付ける。その後、他の分割予定ライン15に沿って、同様に、複数の電極17に凹状のV字形状を有するハーフカット溝21を形成する。
After forming the half-
なお、上述の様に、外周面の断面が凸状の曲面形状である第1切削ブレード18aを用いてハーフカット溝21を形成してもよい。この場合、ハーフカット溝21は、裏面11cには達しない深さを有し、且つ、分割予定ライン15の長手方向に対して直交する断面で表面13aに開口を有し、裏面11c側に底部を備える曲面形状を有する。
As described above, the half-
一の方向に沿う全ての分割予定ライン15に沿ってハーフカット溝21を形成した後、チャックテーブル14を90度回転させて、一の方向と直交する他の方向に沿う全ての分割予定ライン15に沿って、同様にハーフカット溝21を形成する。これにより、全ての電極17にハーフカット溝21が形成される。
After forming the half-
ハーフカットステップ(S10)後に、めっき処理ステップ(S20)が行われる。めっき処理ステップ(S20)では、ハーフカット溝21が形成された複数の電極17に対して、電解めっき等のめっき処理を施す。
After the half-cut step (S10), the plating process step (S20) is performed. In the plating treatment step (S20), the plurality of
これにより、ハーフカット溝21を埋めない程度に、複数の電極17の表面に錫(Sn)から成る薄いめっき層17aが形成される。めっき層17aを形成することにより、例えば、電極17を構成する銅が酸化され難くなる。図6は、めっき処理ステップ(S20)後のA−A断面図である。
As a result, a
めっき処理ステップ(S20)後に、フルカットステップ(S30)が行われる。図7(A)は、フルカットステップ(S30)を示すA−A(図2参照)断面図である。フルカットステップ(S30)では、例えば、二組の切削ユニット16のうち他の切削ユニット16を用いる。他の切削ユニット16のスピンドルには、円環状の第2切削ブレード28が装着されている。
After the plating process step (S20), a full cut step (S30) is performed. FIG. 7A is a cross-sectional view taken along the line AA (see FIG. 2) showing the full cut step (S30). In the full cut step (S30), for example, the
第2切削ブレード28は、例えば、第1切削ブレード18と同じ径を有する。但し、ハーフカット溝21に形成されためっき層17aが全て除去されることを防ぐべく、第2切削ブレード28は、第1切削ブレード18よりも薄い刃厚を有する。
The
図示しない切削水ノズルから第2切削ブレード28に切削水を供給しつつ、第2切削ブレード28を分割予定ライン15に沿って表面13a側からハーフカット溝21の底に切り込ませることにより、複数の電極17をその厚さ方向で切断すると共に、ベース基板13及び樹脂層19等を切断する。これにより、パッケージ基板11はフルカット溝31を境に切断され、複数のパッケージチップ29が形成される。図7(B)は、パッケージチップ29の斜視図である。
While supplying cutting water to the
次に、図9(A)及び図9(B)を用いて、比較例と本実施形態とにおけるフルカットステップ(S30)の違いを説明する。図9(A)及び図9(B)はともに、分割予定ライン15の長手方向に対して直交する平面でのパッケージ基板11の表面13a側の断面を示す。
Next, the difference between the full cut step (S30) between the comparative example and the present embodiment will be described with reference to FIGS. 9 (A) and 9 (B). Both FIGS. 9 (A) and 9 (B) show a cross section of the
図9(A)は、ハーフカット溝41の断面が矩形形状である比較例のフルカットステップ(S30)での拡大断面図である。また、図9(B)は、ハーフカット溝21の断面がV字形状である第1実施形態のハーフカット溝21のフルカットステップ(S30)での拡大断面図である。なお、図9(A)及び図9(B)では、めっき層17aが省略されているが、勿論、めっき層17aが形成されていてもよい。
FIG. 9A is an enlarged cross-sectional view taken in the full cut step (S30) of the comparative example in which the cross section of the half-
図9(A)(比較例)のハーフカット溝41の幅W及び深さBは、図9(B)(第1実施形態)のハーフカット溝21の幅W及び深さBと同じである。しかし、図9(A)(比較例)では、ハーフカット溝41の断面が矩形形状であることに起因して、第2切削ブレード28の側面とハーフカット溝41の側面との間の空間が、図9(B)(第1実施形態)のハーフカット溝21と第2切削ブレード28の側面との空間よりも広い。
The width W and depth B of the half-
言い換えると、第1実施形態では、ハーフカット溝21の断面がV字形状であることに起因して、第2切削ブレード28の側面とハーフカット溝21の側面との間の空間が、比較例に比べて狭くなる。
In other words, in the first embodiment, due to the V-shaped cross section of the half-
それゆえ、第1実施形態では、フルカットステップ(S30)で発生するバリ33がハーフカット溝21の空間内で伸長し難くなる。更に、ハーフカット溝21の空間が狭くなったことに伴い、バリ33がハーフカット溝21の空間外へ伸長して第2切削ブレード28に接触し易くなり、第2切削ブレード28の回転と共に除去され易くなる。それゆえ、フルカットステップ(S30)後にパッケージチップ29間に残るバリ33の量を低減できる。
Therefore, in the first embodiment, the
なお、上述した様に、ハーフカット溝21の断面はV字形状に限定されない。図4(C)に示す第1切削ブレード18を用いて、図9(B)(第1実施形態)のハーフカット溝21の深さと同じ深さであり、断面が曲面形状のハーフカット溝21を形成してもよい。
As described above, the cross section of the half-
断面が曲面形状のハーフカット溝21の場合も、バリ33がハーフカット溝21の空間内で伸長し難くなり、バリ33がハーフカット溝21の空間外へ伸長して第2切削ブレード28により除去され易くなる。それゆえ、フルカットステップ(S30)後にパッケージチップ29間に残るバリ33の量を低減できる。
Even in the case of the half-
また、ハーフカット溝21の断面がV字形状又は曲面形状を有する様に形成できれば、第1切削ブレード18の形状は、図4(B)及び図4(C)に示す例に限定されない。例えば、第1切削ブレード18の回転中心を通る断面での側面及び外周面が成す形状は、矩形形状であってもよい。この場合、スピンドルをY軸に対して傾けた状態で、第1切削ブレード18を表面13aに切り込むことにより、V字形状のハーフカット溝21を形成できる。
Further, if the cross section of the half-
ところで、ハーフカットステップ(S10)とめっき処理ステップ(S20)との間に、ウォータージェット洗浄装置(不図示)又はスピン洗浄装置(不図示)を用いて、バリ33を除去する洗浄ステップを行ってもよい。これにより、ハーフカットステップ(S10)時に生じたバリ33を除去できる。また、フルカットステップ(S30)後に、上述の洗浄ステップを行ってもよい。これにより、パッケージチップ29上等に残留するバリ33を除去できる。
By the way, between the half-cut step (S10) and the plating treatment step (S20), a cleaning step for removing the
次に、第2実施形態について説明する。図10は、第2実施形態のパッケージ基板11の一部を拡大して示す平面図である。第2実施形態では、1つの分割予定ライン15に沿って2条(即ち、平行な2つ)の切削ライン11d1及び11d2が設定されている。
Next, the second embodiment will be described. FIG. 10 is an enlarged plan view showing a part of the
例えば、フルカットステップ(S30)で使用される切削ブレードの刃厚が、隣接するパッケージチップ29間の幅に比べて十分に小さい場合に、1つの分割予定ライン15に沿って2条の切削ライン11d1及び11d2が設定される。
For example, when the blade thickness of the cutting blade used in the full cut step (S30) is sufficiently smaller than the width between the
第2実施形態のハーフカットステップ(S10)では、第1実施形態の第1切削ブレード18よりも刃厚が薄く、径を通る断面で外周面が凸状の曲面形状である第1切削ブレード18bを用いる(図11参照)。図11は、ハーフカットステップ(S10)を示すC−C(図10参照)での一部断面側面図である。
In the half-cut step (S10) of the second embodiment, the blade thickness is thinner than that of the
第2実施形態のハーフカットステップ(S10)でも、回転する第1切削ブレード18bに図示しない切削水ノズルから切削水を供給しつつ、表面13aから所定深さBまでの距離に対応する長さbだけ、第1切削ブレード18bを表面13a側に切り込む。これにより、パッケージ基板11の厚さ方向で表面13aから電極17の底部までの深さ(即ち、電極17の厚さ)よりも浅い深さBのハーフカット溝21を形成する。
Also in the half-cut step (S10) of the second embodiment, the length b corresponding to the distance from the
但し、第2実施形態では、2条の切削ライン11d1及び11d2に沿って第1切削ブレード18bを表面13aに切り込むことにより、2条のハーフカット溝21を形成する。各ハーフカット溝21は、表面13aに対し略垂直な一対の側壁21aと、各側壁21aの下端からパッケージ基板11の裏面11cに向かって曲面形状を構成する底部21bとを有する。
However, in the second embodiment, the two half-
なお、第1切削ブレード18bは、この例に限定されない。第1切削ブレード18bの外周面は、第1切削ブレード18bの径を通る断面で凸状のV字形状を有してもよい。この第1切削ブレード18bを用いて、表面13aに開口を有し裏面11c側に底部を備えるV字形状のハーフカット溝21を形成してもよい。
The
ハーフカットステップ(S10)後、めっき処理ステップ(S20)でめっき層17aを形成する。その後、フルカットステップ(S30)を行う。図12は、フルカットステップ(S30)を示すC−C(図10参照)での一部断面側面図である。フルカットステップ(S30)では、各分割予定ライン15に位置する2条のハーフカット溝21のそれぞれに沿って複数の電極17及びパッケージ基板11を切断する。
After the half-cut step (S10), the
第2実施形態のフルカットステップ(S30)では、ハーフカットステップ(S10)で使用した第1切削ブレード18bを使用する。特に、第2実施形態のフルカットステップ(S30)では、ハーフカット溝21の一対の側壁21aのうち少なくとも一方に第1切削ブレード18bが接触しない様に第1切削ブレード18bをハーフカット溝21に位置付けて、ハーフカット溝21を切削する。
In the full cut step (S30) of the second embodiment, the
より具体的には、一方の側壁21aに接触しない様に他方の側壁21a上に第1切削ブレード18bを位置付けて、回転する第1切削ブレード18bに図示しない切削水ノズルから切削水を供給しつつ、他方の側壁21aを切削しながらハーフカット溝21を切削する。これにより、フルカットステップ(S30)で、第1切削ブレード18bの側面が一対の側壁21aのうち一方の側壁21aに接触することを防止できる。
More specifically, the
第2実施形態でも、同じ幅及び同じ深さを有する矩形形状のハーフカット溝21に比べて、第1切削ブレード18bと一方の側壁21a(即ち、第1切削ブレード18bが接触しない側壁21a)との間に位置するハーフカット溝21の空間が狭くなる。
Also in the second embodiment, the
それゆえ、フルカットステップ(S30)で発生するバリ33がハーフカット溝21の空間内で伸長し難くなる。更に、ハーフカット溝21の空間が狭くなったことに伴い、バリ33がハーフカット溝21の空間外へ伸長して第1切削ブレード18bに接触し易くなり、第1切削ブレード18bの回転と共に除去され易くなる。それゆえ、フルカットステップ(S30)後にパッケージチップ29間に残るバリ33の量を低減できる。
Therefore, the
第2実施形態のフルカットステップ(S30)でも、複数の電極17をその厚さ方向で切断すると共に、ベース基板13及び樹脂層19等を切断する。パッケージ基板11はフルカット溝31で切断され、複数のパッケージチップ29が形成される。
Also in the full cut step (S30) of the second embodiment, the plurality of
その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。 In addition, the structure, method, etc. according to the above-described embodiment can be appropriately modified and implemented as long as the scope of the object of the present invention is not deviated.
10 切削装置
11 パッケージ基板
11a デバイス領域
11b 外周余剰領域
11c 裏面(パッケージ基板の他面)
11d,11d1,11d2 切削ライン
13 ベース基板
13a 表面(パッケージ基板の一面)
13b 裏面
14 チャックテーブル
14a 保持面
15,15a,15b,15c,15d 分割予定ライン(ストリート)
16 切削ユニット
17 電極
17a めっき層
18,18a,18b 第1切削ブレード
19 樹脂層(モールド樹脂)
21 ハーフカット溝
21a 側壁
21b 底部
23 ダイシングテープ
25 環状フレーム
25a 開口
27 フレームユニット
28 第2切削ブレード
29 パッケージチップ
31 フルカット溝
33 バリ
41 ハーフカット溝
b 長さ
B 深さ
WA,WB,W 幅
10
11d, 11d 1 , 11d 2 Cutting line 13
16
21 half-
Claims (5)
各分割予定ラインに沿って該パッケージ基板を円環状の第1切削ブレードで該パッケージ基板の一面から所定深さまで切削することにより、該パッケージ基板の厚さ方向で該パッケージ基板の該一面とは反対側に位置する他面には達しない深さを有し、且つ、各分割予定ラインの長手方向に対して直交する断面でV字形状又は曲面形状を有するハーフカット溝を、各分割予定ラインに沿って配置された該複数の電極に形成するハーフカットステップと、
該ハーフカットステップの後、該複数の電極にめっき処理を施すめっき処理ステップと、
該めっき処理ステップの後、該ハーフカット溝を切削して該複数の電極を該厚さ方向で切断すると共に、該パッケージ基板を切断してパッケージチップを形成するフルカットステップと、を備えることを特徴とするパッケージチップの製造方法。 A device provided in each of a plurality of areas partitioned by a plurality of intersecting planned division lines, and a plurality of devices arranged along each planned division line and having a width and a predetermined thickness across the planned division line. A method for manufacturing a package chip, which is a method for manufacturing a package chip by processing a package substrate having an electrode.
By cutting the package substrate from one surface of the package substrate to a predetermined depth with an annular first cutting blade along each planned division line, the package substrate is opposite to the one surface of the package substrate in the thickness direction of the package substrate. A half-cut groove having a depth that does not reach the other surface located on the side and having a V-shape or a curved surface shape with a cross section orthogonal to the longitudinal direction of each planned division line is provided in each planned division line. A half-cut step formed on the plurality of electrodes arranged along the line,
After the half-cut step, a plating treatment step of plating the plurality of electrodes and a plating treatment step
After the plating treatment step, the half-cut groove is cut to cut the plurality of electrodes in the thickness direction, and the package substrate is cut to form a package chip. A characteristic method for manufacturing package chips.
該フルカットステップでは、該第1切削ブレードよりも刃厚が薄い円環状の第2切削ブレードで該複数の電極及び該パッケージ基板を切断することを特徴とする、請求項1に記載のパッケージチップの製造方法。 In the half-cut step, the half-cut groove is formed by the first cutting blade having a V-shape or a curved surface shape whose outer peripheral surface is convex in a cross section passing through the diameter.
The package chip according to claim 1, wherein in the full-cut step, the plurality of electrodes and the package substrate are cut by an annular second cutting blade having a blade thickness thinner than that of the first cutting blade. Manufacturing method.
該フルカットステップでは、各分割予定ラインの該2条のハーフカット溝のそれぞれに沿って該複数の電極及び該パッケージ基板を切断することを特徴とする、請求項1に記載のパッケージチップの製造方法。 In the half-cut step, two half-cut grooves are formed along each planned division line.
The production of the package chip according to claim 1, wherein in the full cut step, the plurality of electrodes and the package substrate are cut along each of the two half-cut grooves of each planned division line. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019059004A JP7391465B2 (en) | 2019-03-26 | 2019-03-26 | Manufacturing method of packaged chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019059004A JP7391465B2 (en) | 2019-03-26 | 2019-03-26 | Manufacturing method of packaged chips |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020161615A true JP2020161615A (en) | 2020-10-01 |
JP7391465B2 JP7391465B2 (en) | 2023-12-05 |
Family
ID=72639880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019059004A Active JP7391465B2 (en) | 2019-03-26 | 2019-03-26 | Manufacturing method of packaged chips |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7391465B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230011874A (en) | 2021-07-14 | 2023-01-25 | 가부시기가이샤 디스코 | Machining method and cutting apparatus |
KR20230124742A (en) | 2021-03-26 | 2023-08-25 | 토와 가부시기가이샤 | Manufacturing method of cutting device and cut product |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169796A (en) * | 1993-10-13 | 1995-07-04 | Yamaha Corp | Semiconductor device and its manufacture |
JPH07335591A (en) * | 1994-06-14 | 1995-12-22 | Sumitomo Electric Ind Ltd | Method and apparatus for dicing of semiconductor element |
JP2005038927A (en) * | 2003-07-16 | 2005-02-10 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing process |
JP2007258590A (en) * | 2006-03-24 | 2007-10-04 | Disco Abrasive Syst Ltd | Method of dividing package substrate |
JP2014090126A (en) * | 2012-10-31 | 2014-05-15 | Disco Abrasive Syst Ltd | Cutting method |
JP2015109349A (en) * | 2013-12-04 | 2015-06-11 | 株式会社ディスコ | Processing method of package wafer |
JP2015142088A (en) * | 2014-01-30 | 2015-08-03 | 株式会社ディスコ | Package substrate dividing method |
JP2017038051A (en) * | 2015-08-10 | 2017-02-16 | 株式会社ジェイデバイス | Semiconductor package and manufacturing method of the same |
JP2018152390A (en) * | 2017-03-10 | 2018-09-27 | 日本電気株式会社 | Electronic component and method of manufacturing electronic component |
-
2019
- 2019-03-26 JP JP2019059004A patent/JP7391465B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169796A (en) * | 1993-10-13 | 1995-07-04 | Yamaha Corp | Semiconductor device and its manufacture |
JPH07335591A (en) * | 1994-06-14 | 1995-12-22 | Sumitomo Electric Ind Ltd | Method and apparatus for dicing of semiconductor element |
JP2005038927A (en) * | 2003-07-16 | 2005-02-10 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing process |
JP2007258590A (en) * | 2006-03-24 | 2007-10-04 | Disco Abrasive Syst Ltd | Method of dividing package substrate |
JP2014090126A (en) * | 2012-10-31 | 2014-05-15 | Disco Abrasive Syst Ltd | Cutting method |
JP2015109349A (en) * | 2013-12-04 | 2015-06-11 | 株式会社ディスコ | Processing method of package wafer |
JP2015142088A (en) * | 2014-01-30 | 2015-08-03 | 株式会社ディスコ | Package substrate dividing method |
JP2017038051A (en) * | 2015-08-10 | 2017-02-16 | 株式会社ジェイデバイス | Semiconductor package and manufacturing method of the same |
JP2018152390A (en) * | 2017-03-10 | 2018-09-27 | 日本電気株式会社 | Electronic component and method of manufacturing electronic component |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230124742A (en) | 2021-03-26 | 2023-08-25 | 토와 가부시기가이샤 | Manufacturing method of cutting device and cut product |
KR20230011874A (en) | 2021-07-14 | 2023-01-25 | 가부시기가이샤 디스코 | Machining method and cutting apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP7391465B2 (en) | 2023-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6609965B2 (en) | Cutting blade | |
US6346034B1 (en) | Cutting method | |
JP7391465B2 (en) | Manufacturing method of packaged chips | |
JP6588215B2 (en) | Package substrate cutting method | |
JP7072993B2 (en) | Chip manufacturing method | |
JP2005039088A (en) | Cutting method, cutter and process for manufacturing semiconductor device | |
JP4540421B2 (en) | Dicing method | |
JP6525643B2 (en) | Manufacturing apparatus and manufacturing method | |
JP2018122413A (en) | Cutting blade and cutting method | |
JP2019005878A (en) | Annular grind stone | |
JP6084114B2 (en) | Processing method of package substrate | |
KR102391848B1 (en) | Method for processing a workpiece | |
JP2005129742A (en) | Dicing blade and dicing method | |
JP6478794B2 (en) | Manufacturing method of angled cutting blade | |
JP2014090126A (en) | Cutting method | |
JP2009124036A (en) | Dicing method | |
KR102680920B1 (en) | Method for cutting workpiece | |
JP7282450B2 (en) | Package substrate processing method | |
JP7378890B2 (en) | How to sharpen sharpening boards and cutting blades | |
JP2023098764A (en) | Processing method of package substrate | |
JP2021118292A (en) | Processing method of package substrate | |
US11488866B2 (en) | Package substrate dividing method | |
JP7150400B2 (en) | Cutting blade dressing method and dresser board | |
JP2002075918A (en) | Manufacturing methods of ceramic substrate and semiconductor device | |
JP7179411B2 (en) | Package device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7391465 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |