JP2006351846A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2006351846A
JP2006351846A JP2005176313A JP2005176313A JP2006351846A JP 2006351846 A JP2006351846 A JP 2006351846A JP 2005176313 A JP2005176313 A JP 2005176313A JP 2005176313 A JP2005176313 A JP 2005176313A JP 2006351846 A JP2006351846 A JP 2006351846A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
shaped groove
cut
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005176313A
Other languages
Japanese (ja)
Inventor
Takayuki Tani
孝行 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2005176313A priority Critical patent/JP2006351846A/en
Publication of JP2006351846A publication Critical patent/JP2006351846A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

<P>PROBLEM TO BE SOLVED: To improve the wettability of a lead and a solder material when a semiconductor device is mounted without exposing a raw material for the lead on the end face of the lead for the semiconductor device, and to enhance mounting reliability. <P>SOLUTION: A manufacturing method for the semiconductor device has the leads 2 projected from a package 1 of the semiconductor device having surfaces coated with a solder-material film 3 such as plating and cut in parts of the leads. In the manufacturing method for the semiconductor device, V-shaped trenches 5 are formed at places along the cuts in the leads 2 by laser irradiation or the like before coating with the solder material 3. Approximately, greater parts of end faces of the cut and formed leads 2 are coated with the solder material 3, and a raw material for the lead 2 is not exposed, thus improving wettability with the solder material 6 in the case of the mounting. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明はプリント基板への実装時の信頼性を改善したリードフレームを有する半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device having a lead frame with improved reliability when mounted on a printed circuit board and a method for manufacturing the same.

一般にリードフレームを使用した半導体装置は、図4に示す工程により製造される。まず、半導体素子をリードフレームのアイランド上に搭載し、半導体素子の電極とリードを金属細線等でボンディング接続した後、熱硬化性のエポキシ樹脂により封止し、パッケージ1が構成される(以上図4(a)参照)。ここでアイランドを含むリードフレームの全体構造、半導体素子、および金属細線は図面の都合上省略する。   In general, a semiconductor device using a lead frame is manufactured by the process shown in FIG. First, a semiconductor element is mounted on an island of a lead frame, and the electrode and lead of the semiconductor element are bonded and connected with a thin metal wire or the like, and then sealed with a thermosetting epoxy resin to form a package 1 (see the above figure). 4 (a)). Here, the entire structure of the lead frame including the island, the semiconductor element, and the fine metal wires are omitted for the convenience of the drawing.

パッケージ1から突出したリード2は、図4(b)のように半田メッキ等3により被覆され、図4(c)のようにプレス金型や切断パンチ4により所要箇所で切断される。以後、切断によって得られた面を「切断面」と呼ぶ。   The lead 2 protruding from the package 1 is covered with solder plating 3 or the like as shown in FIG. 4B, and is cut at a required location by a press die or a cutting punch 4 as shown in FIG. 4C. Hereinafter, a surface obtained by cutting is referred to as a “cut surface”.

SOPタイプまたはQFPタイプの半導体装置については、リード2は、図4(d)のようにプレスによって曲げ加工される。   In the SOP type or QFP type semiconductor device, the lead 2 is bent by a press as shown in FIG.

またミニフラットパッケージ型半導体装置においては、上述のリード2の曲げ加工は成されず、図4(e)のようにリード2の先端部とパッケージ1の底面はフラットに配置される。   Further, in the mini flat package type semiconductor device, the above-described bending of the lead 2 is not performed, and the leading end portion of the lead 2 and the bottom surface of the package 1 are arranged flat as shown in FIG.

以上の工程により完成した半導体装置は、プリント基板上の所定の位置に配置された後、リード2の先端部とプリント基板とが半田付けされ、実装される。
特願2001−023684 特開平1−208146
The semiconductor device completed through the above steps is placed at a predetermined position on the printed circuit board, and then the tip of the lead 2 and the printed circuit board are soldered and mounted.
Japanese Patent Application 2001-023684 JP-A-1-208146

上述の半導体装置の製造において、半田メッキ3は、リード2の酸化や腐食を防止して電気伝導性を確保する目的の他、プリント基板実装時に、実装基板上の電極との半田付けの濡れ性を得る目的で被覆される。よってリード2の全体が半田メッキ3により被覆されていることが望ましい。   In the manufacture of the semiconductor device described above, the solder plating 3 is used to prevent the lead 2 from being oxidized and corroded to ensure electrical conductivity, and also when the printed circuit board is mounted, the soldering wettability with the electrodes on the mounting board It is coated for the purpose of obtaining. Therefore, it is desirable that the entire lead 2 is covered with the solder plating 3.

しかしながら、従来の方法では、切断されたリード2の切断面にはリード2の素材が露出していた。   However, in the conventional method, the material of the lead 2 is exposed on the cut surface of the cut lead 2.

またリード2を切断する際、当該切断箇所の表面を被覆していた半田3がプレス金型や切断パンチ4のエッジによって、機械的に切断面に擦り付けられることがある。この現象を以下「半田垂れ」と称する。従来の方法においても、図5に示すように、半田垂れにより切断面9の若干部分を被覆することができるが、切断面9の全体を確実に被覆することはできなかった。   Further, when the lead 2 is cut, the solder 3 covering the surface of the cut portion may be mechanically rubbed against the cut surface by the edge of the press die or the cutting punch 4. This phenomenon is hereinafter referred to as “solder dripping”. Even in the conventional method, as shown in FIG. 5, it is possible to cover a part of the cut surface 9 by solder dripping, but the entire cut surface 9 cannot be reliably covered.

このため、従来方法によって製造された半導体装置は、図6(a)に示すように、リード2の切断面9に酸化または腐食を生じることがあった。よって図6(b)の如く、プリント基板7に半田等のろう材6を用いて実装する際、リード2の切断面9の素材が露出された箇所に対して半田等のろう材6が濡れ難くなり、プリント基板7とリード2との接続面積が低減され、半導体装置の実装の信頼性が低下されるという問題が生じていた。特に切断面9には半田フィレットが形成され難く、接続強度の低下も発生していた。   For this reason, in the semiconductor device manufactured by the conventional method, the cut surface 9 of the lead 2 may be oxidized or corroded as shown in FIG. Therefore, as shown in FIG. 6B, when mounting the soldering material 6 such as solder on the printed circuit board 7, the soldering material 6 such as solder gets wet with respect to the portion where the material of the cut surface 9 of the lead 2 is exposed. This makes it difficult to reduce the connection area between the printed circuit board 7 and the leads 2 and reduces the reliability of mounting the semiconductor device. In particular, solder fillets are difficult to be formed on the cut surface 9 and the connection strength is reduced.

本発明の目的は、プリント基板への実装時のリード2の切断面9と半田等のろう材3との濡れ性を改善し、半導体装置の実装の信頼性を向上させた半導体装置およびその製造方法を提供することにある。   The object of the present invention is to improve the wettability between the cut surface 9 of the lead 2 and the brazing filler metal 3 such as solder when mounted on a printed circuit board, and to improve the reliability of mounting the semiconductor device and its manufacture. It is to provide a method.

前述した課題を解決するための主たる本発明は、半導体素子が固定されたアイランドおよび半導体素子と電気的に接続されたリードを封止する工程と、前記封止部の外部に位置するリードの表面をメッキする工程と、前記リードの一部を切断して半導体装置を形成する工程と、から成る半導体装置の製造工程において、前記リードにV字溝を形成した後に、前記リードの表面をメッキし、前記V字溝が形成された面から前記V字溝の所を切断することを特徴とする。   The main present invention for solving the above-described problems includes a step of sealing an island to which a semiconductor element is fixed and a lead electrically connected to the semiconductor element, and a surface of the lead located outside the sealing portion. And forming a semiconductor device by cutting a part of the lead, and forming a V-shaped groove on the lead, and then plating the surface of the lead. The V-groove is cut from the surface on which the V-groove is formed.

また、前述の本発明は、プリント基板上の電極に、前記V字溝形成面が上になるようにリードを実装することを特徴とする。   Further, the present invention described above is characterized in that a lead is mounted on an electrode on a printed circuit board so that the V-shaped groove forming surface faces up.

さらに、本発明においてV字溝はレーザ照射によって構成されることを特徴とする。   Furthermore, in the present invention, the V-shaped groove is formed by laser irradiation.

その他の、前述した課題を解決するための主たる本発明は、アイランド上に搭載された半導体素子と、前記半導体素子と電気的に接続され、前記封止部の外部に位置する部分がメッキされ、端面が切断されたリードと、から成る半導体装置において、前記リードの端面は、前記メッキ材が前記リードの素材との化学結合により被覆されている傾斜領域と、機械的な圧力により切断された切断面とから成り、前記切断面はメッキ材が機械的に被膜されていることを特徴とする。   Other main present invention for solving the above-mentioned problem is a semiconductor element mounted on an island, and electrically connected to the semiconductor element, and a portion located outside the sealing portion is plated, In a semiconductor device comprising a lead having a cut end surface, the end surface of the lead has an inclined region in which the plating material is covered by a chemical bond with the material of the lead, and a cut cut by mechanical pressure. And the cut surface is mechanically coated with a plating material.

本発明のリードフレームは、リードの切断面に沿う位置にV字溝を形成しているので、切断により形成されたリードの切断面の殆ど大部分がろう材により被覆され、リードの材料が殆ど露出しない。また切断面のうちV字溝の側面に相当する部分は傾斜となる。よって、半導体装置の実装に際してリードとろう材との濡れ性を改善し、信頼性を向上することができる。   In the lead frame of the present invention, the V-shaped groove is formed at a position along the lead cutting surface, so that most of the cutting surface of the lead formed by cutting is covered with the brazing material, and the lead material is almost all. Not exposed. Further, a portion corresponding to the side surface of the V-shaped groove in the cut surface is inclined. Therefore, the wettability between the lead and the brazing material can be improved when mounting the semiconductor device, and the reliability can be improved.

また、V字溝の形成方法としてレーザー照射を用いた場合、パッケージに近い位置にV字溝を形成しリードを短くすることが可能であり、特にミニフラットパッケージ型半導体装置を製造する場合、小型化を図る上で有利となる。さらに、V字溝により切断部の断面積が小さいため、切断面の殆どを半田垂れで被覆することができ、しかも切断時の打ち抜き圧力を小さくすることが可能となり、切断パンチまたはプレス金型の磨耗等が低減される。   In addition, when laser irradiation is used as a method for forming a V-shaped groove, it is possible to form a V-shaped groove at a position close to the package and shorten the lead, particularly when manufacturing a mini flat package type semiconductor device. This is advantageous for achieving the above. Furthermore, since the cross-sectional area of the cut portion is small due to the V-shaped groove, most of the cut surface can be covered with solder dripping, and the punching pressure at the time of cutting can be reduced. Wear and the like are reduced.

まず、本発明による半導体装置の製造方法を図1に沿って説明する。リードフレームは複数のアイランドを有し、そのアイランドの周囲にはその一端が近接して配置されたリード2、アイランドを固定するための吊りリード、およびリード2を固定するするためのダイバー等が設けられて構成されている。現在リードフレームはCu等を素材とした厚さ0.2mm程度のものが一般に使用される。   First, a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIG. The lead frame has a plurality of islands, and around the island, there are provided a lead 2 arranged at one end thereof, a suspension lead for fixing the island, a diver for fixing the lead 2, and the like. Is configured. Currently, a lead frame having a thickness of about 0.2 mm made of Cu or the like is generally used.

まず、半導体素子をリードフレームの一構成であるアイランド上に搭載し、半導体素子の電極とリード2を金属細線等でボンディング接続した後、熱硬化性のエポキシ樹脂により封止し、パッケージ1が構成される(以上図1(a)を参照)。ここでアイランド、吊りリード、ダイバーを含むリードフレームの全体構造、半導体素子、および金属細線は図面の都合上、省略する。   First, a semiconductor element is mounted on an island, which is a component of a lead frame, and the electrode of the semiconductor element and the lead 2 are bonded and connected with a thin metal wire or the like, and then sealed with a thermosetting epoxy resin, whereby the package 1 is configured. (See FIG. 1A). Here, the entire structure of the lead frame including the island, the suspension lead, and the diver, the semiconductor element, and the thin metal wire are omitted for the convenience of the drawing.

次に、パッケージ1から突出したリード2上の所定の切断箇所にV字溝5が形成される。V字溝5は刃物によるプレス切り込みや、レーザーの照射によって形成することができる。V字溝5の深さは少なくともリードフレームの厚さの1/3程度以上とすることが望ましい。また、V字溝5は、後のプリント基板7への実装の際にプリント基板7と接する面とは逆側の表面に形成される。なお、以上のV字溝の形成条件の理由は以下に述べる実施例の効果によって明らかになる。(以上、図1(b)を参照)
続いて、V字溝5が形成されたリード2の表面は、図1(c)の如く半田メッキ3により被覆される。半田メッキ3の厚みは0.1mm程度が適切であるが、V字溝5の側面においては、半田3の表面張力等の作用によって半田3が密集し、局所的に半田3の厚みが増す。本工程によるメッキ膜3は、露出しているリード2の全域に被覆され、リード2の素材とメッキ膜3は化学的に結合されている。
Next, a V-shaped groove 5 is formed at a predetermined cut location on the lead 2 protruding from the package 1. The V-shaped groove 5 can be formed by press cutting with a cutter or laser irradiation. It is desirable that the depth of the V-shaped groove 5 is at least about 1/3 of the thickness of the lead frame. The V-shaped groove 5 is formed on the surface opposite to the surface in contact with the printed circuit board 7 when mounted on the printed circuit board 7 later. The reason for the above V-groove formation condition is clarified by the effect of the embodiment described below. (See FIG. 1 (b) above)
Subsequently, the surface of the lead 2 in which the V-shaped groove 5 is formed is covered with the solder plating 3 as shown in FIG. The thickness of the solder plating 3 is suitably about 0.1 mm. However, the solder 3 is concentrated on the side surface of the V-shaped groove 5 by the action of the surface tension of the solder 3 and the thickness of the solder 3 locally increases. The plating film 3 formed in this step is covered over the entire exposed lead 2, and the material of the lead 2 and the plating film 3 are chemically bonded.

次に、図1(d)の如く、切断パンチ4またはプレス金型4よって、V字溝3を形成した位置でリード2が切断される。この時、V字溝5が形成されている面の方向から切断パンチまたはプレス金型4を用いて打ち抜かれる。   Next, as shown in FIG. 1D, the lead 2 is cut at the position where the V-shaped groove 3 is formed by the cutting punch 4 or the press die 4. At this time, punching is performed using a cutting punch or a press die 4 from the direction of the surface on which the V-shaped groove 5 is formed.

本打ち抜き工程において、本発明の特徴であるV字溝5は、以下に説明する効果を奏する。図2に示すように、V字溝5の略中央付近で打ち抜かれるため、切断されたリード2の先端は、V字溝5の側面8と、切断によって得られた切断面9と、から成る。ここで、V字溝の側面8と切断面9を合せて、説明の都合上「端面」と呼ぶことにする。本発明によるリード2は、切断面9の面積が、リード2の断面積の2/3以下に低減されているため、切断によって露出し得るリード素材の表面積は小さくなる。また、リード2の切断時には、切断面9の表面に半田垂れが生じるため、面積の小さくなった切断面9においては、半田メッキの被覆率が大きくなる。しかも、V字溝5の底部には半田3が密集し被覆厚が大きいため、より多くの半田垂れを得ることができ、切断面9は殆ど大部分が半田垂れにより被覆される。   In the punching process, the V-shaped groove 5 which is a feature of the present invention has the effects described below. As shown in FIG. 2, since the punching is performed in the vicinity of the substantially center of the V-shaped groove 5, the tip of the cut lead 2 includes a side surface 8 of the V-shaped groove 5 and a cut surface 9 obtained by cutting. . Here, the side surface 8 of the V-shaped groove and the cut surface 9 are collectively referred to as an “end surface” for convenience of explanation. In the lead 2 according to the present invention, since the area of the cut surface 9 is reduced to 2/3 or less of the cross-sectional area of the lead 2, the surface area of the lead material that can be exposed by cutting becomes small. Further, when the lead 2 is cut, solder dripping occurs on the surface of the cut surface 9, so that the solder plating coverage is increased in the cut surface 9 having a small area. Moreover, since the solder 3 is densely packed at the bottom of the V-shaped groove 5 and the coating thickness is large, more solder sagging can be obtained, and the cut surface 9 is almost entirely covered by the solder sagging.

この前記切断面9における半田3の被覆は、機械的に半田の薄バリが被覆されているものであり、化学的に被覆されるのと異なる被覆形態となっている。この様に半田垂れで切断面9が被覆されていることで、実装基板上の電極との半田付けの際に熱が加わるだけでその断面をカバーできる。また半田垂れが当接しているため、腐食等の防止にもその効果はある。   The coating of the solder 3 on the cut surface 9 is mechanically coated with a thin burr of solder and has a coating form different from that of chemical coating. Since the cut surface 9 is covered with the solder dripping in this way, the cross section can be covered only by applying heat when soldering with the electrode on the mounting substrate. In addition, since the solder dripping is in contact, it is effective in preventing corrosion and the like.

また、V字溝5により切断部の断面積が小さくなっているため、切断時の打ち抜き圧力を小さくすることが可能となり、切断パンチまたはプレス金型4の磨耗等が低減できる。   Further, since the cross-sectional area of the cut portion is reduced by the V-shaped groove 5, the punching pressure at the time of cutting can be reduced, and the wear of the cutting punch or the press die 4 can be reduced.

続いて、SOPタイプまたはQFPタイプの半導体装置については、図1(e)の如く、リード2はプレスによって曲げ加工され、ミニフラットパッケージ型半導体装置については、図1(f)の如く、上述のリード2の曲げ加工は成されず、リード2の端部とパッケージ1の底面はフラットに配置される。ミニフラットパッケージ型半導体装置は、リード2の曲げ加工が不要であるため、以下の場合、リード2をより短い所で切断し、小型化することが可能となる。   Subsequently, for the SOP type or QFP type semiconductor device, the lead 2 is bent by pressing as shown in FIG. 1E, and for the mini flat package type semiconductor device as shown in FIG. The lead 2 is not bent, and the end of the lead 2 and the bottom surface of the package 1 are arranged flat. Since the mini-flat package semiconductor device does not require bending of the leads 2, in the following cases, the leads 2 can be cut at a shorter place to be miniaturized.

まず、刃物によりV字溝5を形成する場合、刃物を保持または支持する手段があるため、V字溝5はパッケージ1の近い位置に形成しづらいことがある。一方、レーザー照射によりV字溝5を形成する場合には、このような制約がないため、リード2を極めて短くすることも可能となる。よって、レーザー照射によるV字溝5の形成は、特にミニフラットパッケージ型半導体装置の小型化を図る場合に有効となる。   First, when the V-shaped groove 5 is formed by a blade, there is a means for holding or supporting the blade, and therefore it may be difficult to form the V-shaped groove 5 near the package 1. On the other hand, when the V-shaped groove 5 is formed by laser irradiation, since there is no such restriction, the lead 2 can be extremely shortened. Therefore, the formation of the V-shaped groove 5 by laser irradiation is effective particularly when miniaturization of the mini flat package type semiconductor device is achieved.

以上の工程により、半導体装置は完成する。完成した半導体素子は、リードフレーム2の先端部をプリント基板上の所定の場所に半田付けされ、実装される。   The semiconductor device is completed through the above steps. The completed semiconductor element is mounted by soldering the leading end of the lead frame 2 to a predetermined location on the printed circuit board.

次に、プリント基板7への実装工程における効果について、再度図2、図3および図5を用いて説明する。発明によるリード2の端面は、V字溝の側面8と、切断によって得られた切断面9と、から成り、各々ろう材3の被覆形態が異なることは既に述べた。   Next, the effect in the mounting process on the printed circuit board 7 will be described with reference to FIGS. 2, 3, and 5 again. The end face of the lead 2 according to the invention is composed of the side surface 8 of the V-shaped groove and the cut surface 9 obtained by cutting, and it has already been described that the coating form of the brazing material 3 is different.

まず、従来方法による半導体装置のリード2の端面は、図5の如く、酸化や腐食の防止効果の弱い切断面9のみから成る。よって切断面9にはリード2の素材が露出しているため、酸化や腐食による半田不良が発生する。   First, as shown in FIG. 5, the end face of the lead 2 of the semiconductor device according to the conventional method comprises only a cut surface 9 having a weak effect of preventing oxidation and corrosion. Therefore, since the material of the lead 2 is exposed on the cut surface 9, solder failure due to oxidation or corrosion occurs.

一方、本発明によるリード2の端面は、図2の如く、酸化や腐食の防止効果の強い側面8を有しているだけでなく、切断面9の殆ど大部分が、ろう材3によって被覆されている。よってリード2の端面の酸化や腐食の発生を効果的に防止できるものとなる。以上より、半導体装置をプリント基板7上に実装する際、図3(b)に示すように、半田等のろう材6がリード2の端面と十分な濡れ、実装性を向上させることができる。   On the other hand, as shown in FIG. 2, the end face of the lead 2 according to the present invention has not only the side face 8 having a strong effect of preventing oxidation and corrosion, but also most of the cut face 9 is covered with the brazing material 3. ing. Accordingly, oxidation and corrosion of the end face of the lead 2 can be effectively prevented. As described above, when the semiconductor device is mounted on the printed circuit board 7, as shown in FIG. 3B, the brazing material 6 such as solder is sufficiently wetted with the end surface of the lead 2, and the mountability can be improved.

なお、切断面9での、半田3の被膜による酸化や腐食の防止効果は、側面8での被覆に比べて化学的結合が弱いことが予想されるため、切断面9の面積をより小さくしている。しかも当該面積はV字溝5を形成する工程において、V字溝5をより深くすることで小さくできる。   The effect of preventing the oxidation and corrosion by the coating of the solder 3 on the cut surface 9 is expected to be weaker in chemical bond than the coating on the side surface 8, so that the area of the cut surface 9 is made smaller. ing. Moreover, the area can be reduced by making the V-shaped groove 5 deeper in the step of forming the V-shaped groove 5.

また、リード2の端面において、前記切断面9はリードフレームの表面にほぼ垂直となっている。一方、前記側面8は、V字溝の形状に応じた傾斜を有し、前記切断面9と傾斜角度10を成す。よって、図3(b)の如く当該切断面9がプリント基板7に実装されることで、半田等のろう材6を表面張力により滑らかに、切断面8から傾斜面である側面8の上部へと流れるよう付着させることができる。よって、先端部における半田等のろう材6との濡れ性はより改善し、半導体装置の実装の信頼性を向上させたリードフレームを得ることができる。   Further, at the end face of the lead 2, the cut surface 9 is substantially perpendicular to the surface of the lead frame. On the other hand, the side surface 8 has an inclination corresponding to the shape of the V-shaped groove, and forms an inclination angle 10 with the cut surface 9. Therefore, as shown in FIG. 3B, when the cut surface 9 is mounted on the printed circuit board 7, the brazing material 6 such as solder is smoothly smoothed by surface tension from the cut surface 8 to the upper portion of the side surface 8 that is an inclined surface. And can be attached to flow. Therefore, the wettability with the brazing material 6 such as solder at the tip is further improved, and a lead frame with improved reliability of mounting the semiconductor device can be obtained.

なお、プリント基板7への半田付けによる実装は、半田等のろう材6の粘性等の特性に応じて、傾斜角度10を調整することで、より信頼性を高めることができる。当該傾斜角度10は、V字溝5の形成工程において、刃物のサイズやレーザーの強度や焦点を変更することで調整可能である。   In addition, the mounting by soldering to the printed circuit board 7 can improve reliability by adjusting the inclination angle 10 according to the characteristics such as the viscosity of the brazing material 6 such as solder. The inclination angle 10 can be adjusted by changing the size of the blade, the intensity of the laser, and the focal point in the step of forming the V-shaped groove 5.

また、ろう材として半田を用いるよう表現して来たが、Pb入りの半田、Suを主材料としたPbフリー半田等が適用できることはいうまでもない。その他、Ag等のメッキでもよい。   Although the solder has been described as being used as a brazing material, it goes without saying that Pb-containing solder, Pb-free solder containing Su as a main material, and the like can be applied. In addition, plating such as Ag may be used.

本発明による半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device by this invention. 本発明の方法によって製造された半導体装置のリード先端部の拡大図である。It is an enlarged view of the lead tip part of the semiconductor device manufactured by the method of the present invention. 本発明の方法によって製造された半導体装置のリード先端部の斜視図である。It is a perspective view of the lead tip part of the semiconductor device manufactured by the method of the present invention. 従来の半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the conventional semiconductor device. 従来の方法によって製造された半導体装置のリード先端部の拡大図である。It is an enlarged view of a lead tip part of a semiconductor device manufactured by a conventional method. 従来方法によって製造された半導体装置のリード先端部の斜視図である。It is a perspective view of a lead tip part of a semiconductor device manufactured by a conventional method.

符号の説明Explanation of symbols

1 パッケージ
2 リードフレーム
3 半田メッキ等のろう材
4 金型または切断パンチ
5 V字溝
6 半田等のろう材
7 プリント基板
8 V字溝の側面
9 切断面
10 傾斜角
DESCRIPTION OF SYMBOLS 1 Package 2 Lead frame 3 Brazing material 4 such as solder plating 4 Die or cutting punch 5 V-shaped groove 6 Brazing material 7 such as solder Printed circuit board 8 Side surface of V-shaped groove 9 Cutting surface 10 Inclination angle

Claims (4)

半導体素子が固定されたアイランドおよび半導体素子と電気的に接続されたリードを封止する工程と、
前記封止部の外部に位置するリードの表面をメッキする工程と、
前記リードの一部を切断して半導体装置を形成する工程と、
から成る半導体装置の製造工程において、
前記リードにV字溝を形成した後に、前記リードの表面をメッキし、前記V字溝が形成された面から前記V字溝の所を切断することを特徴とする半導体装置の製造方法。
Sealing the island to which the semiconductor element is fixed and the lead electrically connected to the semiconductor element;
Plating the surface of the lead located outside the sealing portion;
Cutting a part of the lead to form a semiconductor device;
In the manufacturing process of a semiconductor device comprising:
A method of manufacturing a semiconductor device, comprising: forming a V-shaped groove on the lead, plating the surface of the lead, and cutting the V-shaped groove from a surface on which the V-shaped groove is formed.
プリント基板上の電極に、前記V字溝形成面が上になるようにリードを実装することを特徴とする請求項1記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein a lead is mounted on an electrode on a printed circuit board so that the V-shaped groove forming surface faces upward. 前記V字溝はレーザ照射によって構成されることを特徴とする請求項1または請求項2記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the V-shaped groove is configured by laser irradiation. アイランド上に搭載された半導体素子と、
前記半導体素子と電気的に接続され、前記封止部の外部に位置する部分がメッキされ、端面が切断されたリードと、
から成る半導体装置において、
前記リードの端面は、前記メッキ材が前記リードの素材との化学結合により被覆されている傾斜領域と、機械的な圧力により切断された切断面とから成り、
前記切断面はメッキ材が機械的に被膜されていることを特徴とする半導体装置。
A semiconductor element mounted on the island;
A lead electrically connected to the semiconductor element, plated at a portion located outside the sealing portion, and cut at an end face;
In a semiconductor device comprising:
The end surface of the lead is composed of an inclined region where the plating material is coated by chemical bonding with the material of the lead, and a cut surface cut by mechanical pressure,
The semiconductor device according to claim 1, wherein the cut surface is mechanically coated with a plating material.
JP2005176313A 2005-06-16 2005-06-16 Semiconductor device and its manufacturing method Pending JP2006351846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005176313A JP2006351846A (en) 2005-06-16 2005-06-16 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005176313A JP2006351846A (en) 2005-06-16 2005-06-16 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006351846A true JP2006351846A (en) 2006-12-28

Family

ID=37647371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005176313A Pending JP2006351846A (en) 2005-06-16 2005-06-16 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006351846A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115549A (en) * 2013-12-13 2015-06-22 株式会社東芝 Semiconductor device and semiconductor device manufacturing method
CN105108455A (en) * 2015-08-25 2015-12-02 厦门金龙汽车车身有限公司 Rapid flanged hole manufacturing method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427148A (en) * 1990-05-22 1992-01-30 Seiko Epson Corp Lead frame for semiconductor device
JPH04155854A (en) * 1990-10-19 1992-05-28 Hitachi Ltd Semiconductor integrated circuit device and lead frame therefor
JPH0555436A (en) * 1991-08-28 1993-03-05 Nec Corp Lead frame for semiconductor device
JPH05291456A (en) * 1992-04-15 1993-11-05 Yamaha Corp Lead frame and processing method therefor
JPH0730042A (en) * 1993-07-13 1995-01-31 Sony Corp Lead frame, for semiconductor device, semiconductor device using same, and manufacture thereof
JPH08172153A (en) * 1994-12-20 1996-07-02 Sony Corp Method of lead forming for semiconductor device and metal mold therefor
JPH11354705A (en) * 1998-06-04 1999-12-24 Toshiba Corp Semiconductor device and its manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427148A (en) * 1990-05-22 1992-01-30 Seiko Epson Corp Lead frame for semiconductor device
JPH04155854A (en) * 1990-10-19 1992-05-28 Hitachi Ltd Semiconductor integrated circuit device and lead frame therefor
JPH0555436A (en) * 1991-08-28 1993-03-05 Nec Corp Lead frame for semiconductor device
JPH05291456A (en) * 1992-04-15 1993-11-05 Yamaha Corp Lead frame and processing method therefor
JPH0730042A (en) * 1993-07-13 1995-01-31 Sony Corp Lead frame, for semiconductor device, semiconductor device using same, and manufacture thereof
JPH08172153A (en) * 1994-12-20 1996-07-02 Sony Corp Method of lead forming for semiconductor device and metal mold therefor
JPH11354705A (en) * 1998-06-04 1999-12-24 Toshiba Corp Semiconductor device and its manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115549A (en) * 2013-12-13 2015-06-22 株式会社東芝 Semiconductor device and semiconductor device manufacturing method
CN105108455A (en) * 2015-08-25 2015-12-02 厦门金龙汽车车身有限公司 Rapid flanged hole manufacturing method

Similar Documents

Publication Publication Date Title
JP4860939B2 (en) Semiconductor device
JP5259978B2 (en) Manufacturing method of semiconductor device
US20080246132A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006222406A (en) Semiconductor device
JP2005057067A (en) Semiconductor device and manufacturing method thereof
CN102859687A (en) Semiconductor device and method for manufacturing same
JP6863846B2 (en) Substrate for mounting semiconductor elements and its manufacturing method
JP6284397B2 (en) Semiconductor device and manufacturing method thereof
JP6927634B2 (en) Substrate for mounting semiconductor elements and its manufacturing method
JP2007048978A (en) Semiconductor device and method for manufacturing same
JP2006165411A (en) Semiconductor device and manufacturing method thereof
JP2007214185A (en) Lead frame
JP2007150045A (en) Semiconductor device
JP2006351846A (en) Semiconductor device and its manufacturing method
US20090283897A1 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP2009164240A (en) Semiconductor device
JP2008117793A (en) Method for cutting lead terminal in package type electronic component
JP2006210958A (en) Semiconductor device
JP6863819B2 (en) Lead frame and its manufacturing method
CN114695303A (en) Lead frame, method for manufacturing lead frame, and semiconductor device
CN113410201A (en) Semiconductor device, lead frame and method for manufacturing semiconductor device
JP2006147918A (en) Semiconductor device
JP5011879B2 (en) Manufacturing method of semiconductor device and lead frame assembly
JP2001257304A (en) Semiconductor device and method of mounting the same
JP2007305759A (en) Packaging method of electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110228