JP2003273251A5 - - Google Patents

Claims (4)

1. 半導体基板にＭＯＳトランジスタとメモリトランジスタとを有する半導体記憶装置であって、
   前記半導体基板にＰウェル領域とＮウェル領域とを設け、
   前記Ｐウェル領域には、高濃度Ｎ型拡散層をソースまたはドレインとし、ゲート酸化膜を有するＮチャネル型ＭＯＳトランジスタと、前記高濃度Ｎ型拡散層をソースまたはドレインとし、トンネル酸化膜とメモリ窒化膜とトップ酸化膜とからなるメモリ絶縁膜を有するＭＯＮＯＳ型メモリトランジスタと、を設け、
   前記Ｎウェル領域には、高濃度Ｐ型拡散層をソースまたはドレインとし、ゲート酸化膜を有するＰチャネル型ＭＯＳトランジスタを設け、
   前記メモリ絶縁膜の実効酸化膜厚は、前記Ｎチャネル型ＭＯＳトランジスタを構成する前記ゲート酸化膜より薄くし、前記ＭＯＮＯＳ型メモリトランジスタのしきい値電圧を前記Ｎチャネル型ＭＯＳトランジスタのしきい値電圧より低くすることを特徴とする半導体記憶装置。
2. ソースを電源電位に接続するＰチャネル型ＭＯＳトランジスタと、該Ｐチャネル型ＭＯＳトランジスタのドレインと接地電位との間に直列接続する少なくとも１つのＭＯＮＯＳ型メモリトランジスタと、該ＭＯＮＯＳ型メモリトランジスタと並列接続するＮチャネル型ＭＯＳトランジスタと、を有し、
   前記ＭＯＮＯＳ型メモリトランジスタおよび前記Ｎチャネル型ＭＯＳトランジスタと前記Ｐチャネル型ＭＯＳトランジスタとの接続点を出力端子とし、該出力端子に接続する出力インバータを有することを特徴とする半導体記憶装置。
3. 前記Ｐチャネル型ＭＯＳトランジスタのソースに定電圧発生回路を接続することを特徴とする請求項２に記載の半導体記憶装置。
4. 半導体基板にＭＯＳトランジスタとメモリトランジスタとを形成する半導体記憶装置の製造方法であって、
   ＭＯＮＯＳ型メモリトランジスタ形成領域にメモリ酸化膜とメモリ窒化膜とトップ酸化膜とからなるメモリ絶縁膜を形成する工程と、
   Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタとの形成領域に前記メモリ絶縁膜の実効酸化膜より厚いゲート酸化膜を形成する工程と、
   前記半導体基板の全面にゲート電極材料を形成する工程と、
   前記ゲート電極材料をフォトエッチング処理してＮチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタとＭＯＮＯＳ型メモリトランジスタとのそれぞれのゲート電極を形成する工程と、を有することを特徴とする半導体記憶装置の製造方法。