JP2003259632A - ソースフォロア型シリーズレギュレータ - Google Patents
ソースフォロア型シリーズレギュレータInfo
- Publication number
- JP2003259632A JP2003259632A JP2002053333A JP2002053333A JP2003259632A JP 2003259632 A JP2003259632 A JP 2003259632A JP 2002053333 A JP2002053333 A JP 2002053333A JP 2002053333 A JP2002053333 A JP 2002053333A JP 2003259632 A JP2003259632 A JP 2003259632A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- series regulator
- source follower
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 シリーズレギュレータの動作方法を改善して
効率を向上させる。 【解決手段】 制御素子にＭＯＳＦＥＴを用いソースフ
ォロア型として用いるものにトランスを接続する。入力
端とドレイン間に第１の巻線、第１の巻線と逆相で抵抗
とコンデンサを介してゲートに接続される第２の巻線を
用いることによって、第２の巻線の誘起電圧をゲートに
正帰還させて自励発振を可能にする。さらに第１の巻線
と同相の第３の巻線の出力をソースフォロア電圧に出力
として重畳させる。
効率を向上させる。 【解決手段】 制御素子にＭＯＳＦＥＴを用いソースフ
ォロア型として用いるものにトランスを接続する。入力
端とドレイン間に第１の巻線、第１の巻線と逆相で抵抗
とコンデンサを介してゲートに接続される第２の巻線を
用いることによって、第２の巻線の誘起電圧をゲートに
正帰還させて自励発振を可能にする。さらに第１の巻線
と同相の第３の巻線の出力をソースフォロア電圧に出力
として重畳させる。
Description
【０００１】
【発明の属する技術分野】本発明は、シリーズレギュレ
ータに係るもので、特にソースフォロア型の回路をスイ
ッチング型にすることによって、効率を大幅に改善した
シリーズレギュレータに関するものである。
ータに係るもので、特にソースフォロア型の回路をスイ
ッチング型にすることによって、効率を大幅に改善した
シリーズレギュレータに関するものである。
【０００２】
【従来の技術】直流電圧の安定化を図るために、入力ま
たは負荷の変動に対して安定した出力電圧を得る回路と
して、入出力間に直列に制御素子を入れるシリーズレギ
ュレータが用いられる。一般に、制御素子としてトラン
ジスタが用いられるが、スイッチング動作ではなく、不
飽和領域で使用されるので損失が大きくなり、効率が悪
い。
たは負荷の変動に対して安定した出力電圧を得る回路と
して、入出力間に直列に制御素子を入れるシリーズレギ
ュレータが用いられる。一般に、制御素子としてトラン
ジスタが用いられるが、スイッチング動作ではなく、不
飽和領域で使用されるので損失が大きくなり、効率が悪
い。
【０００３】ＭＯＳＦＥＴを用いたシリーズレギュレー
タとして図２に示した回路が知られている。制御素子と
してＭＯＳＦＥＴＱ1を用い、入力側にドレインが接続
され、出力側にソースが接続されたソースフォロア型と
なっている。入力端と出力端は抵抗を介してゲートに接
続され、ゲートには定電圧ダイオードとしてツェナーダ
イオードＺＤ1が接続されている。
タとして図２に示した回路が知られている。制御素子と
してＭＯＳＦＥＴＱ1を用い、入力側にドレインが接続
され、出力側にソースが接続されたソースフォロア型と
なっている。入力端と出力端は抵抗を介してゲートに接
続され、ゲートには定電圧ダイオードとしてツェナーダ
イオードＺＤ1が接続されている。
【０００４】入力電圧あるいは負荷が変動した場合で
も、定電圧ダイオードであるツェナーダイオードＺＤ1
の作用で制御素子であるＭＯＳＦＥＴＱ1のゲート−ソ
ース間電圧が一定に保たれ、制御素子を経て出力端に得
られる出力を一定に保つように動作する。
も、定電圧ダイオードであるツェナーダイオードＺＤ1
の作用で制御素子であるＭＯＳＦＥＴＱ1のゲート−ソ
ース間電圧が一定に保たれ、制御素子を経て出力端に得
られる出力を一定に保つように動作する。
【０００５】
【発明が解決しようとする課題】このような回路はリニ
アレギュレータとして動作し、上記のように効率が悪い
という欠点を有している。一般に効率ηは η＝（ＶＯＩＯ／ＶＩＮＩＩＮ）×100（％） ≒（ＶＯ／ＶＩＮ）×100（％） （∵ＩＩＮ≒ＩＯ） （ただし、VIN：入力電圧、IIN：入力電流、VO：出力電
圧、IO：出力電流）で表わされ、効率はVINとＶＯでほ
ぼ一義的に決定され、VINとVOとの比が大きくなるほど
効率が低下する特徴を持っている。
アレギュレータとして動作し、上記のように効率が悪い
という欠点を有している。一般に効率ηは η＝（ＶＯＩＯ／ＶＩＮＩＩＮ）×100（％） ≒（ＶＯ／ＶＩＮ）×100（％） （∵ＩＩＮ≒ＩＯ） （ただし、VIN：入力電圧、IIN：入力電流、VO：出力電
圧、IO：出力電流）で表わされ、効率はVINとＶＯでほ
ぼ一義的に決定され、VINとVOとの比が大きくなるほど
効率が低下する特徴を持っている。
【０００６】本発明は、効率が大幅に改善されたシリー
ズレギュレータを提供するものである。
ズレギュレータを提供するものである。
【０００７】
【課題を解決するための手段】本発明は、シリーズレギ
ュレータに自励発振機能を持たせることによって、上記
の課題を解決するものである。
ュレータに自励発振機能を持たせることによって、上記
の課題を解決するものである。
【０００８】すなわち、出力側にソースが接続されたＭ
ＯＳＦＥＴを制御素子として入出力間に配置し、そのＭ
ＯＳＦＥＴのゲートに定電圧ダイオードが接続されたソ
ースフォロア型シリーズレギュレータにおいて、入力側
とそのＭＯＳＦＥＴ間にトランスが接続され、その第１
の巻線が入力端とドレインに接続され、第２の巻線の一
端がコンデンサ（あるいは抵抗とコンデンサ）を介して
ゲートに接続され、第２の巻線に発生した信号でＭＯＳ
ＦＥＴのゲートに帰還をかけて自励発振することに特徴
を有するものである。
ＯＳＦＥＴを制御素子として入出力間に配置し、そのＭ
ＯＳＦＥＴのゲートに定電圧ダイオードが接続されたソ
ースフォロア型シリーズレギュレータにおいて、入力側
とそのＭＯＳＦＥＴ間にトランスが接続され、その第１
の巻線が入力端とドレインに接続され、第２の巻線の一
端がコンデンサ（あるいは抵抗とコンデンサ）を介して
ゲートに接続され、第２の巻線に発生した信号でＭＯＳ
ＦＥＴのゲートに帰還をかけて自励発振することに特徴
を有するものである。
【０００９】
【発明の実施の形態】本発明において付加される回路素
子は、トランスとその巻線に接続される素子である。ト
ランスは主導電路に接続される第１の巻線、入力端、ソ
ースあるいはグラウンドに一端が接続されて他端が抵抗
とコンデンサを介して制御素子の制御端子（ゲート）に
接続され、第の１巻線と逆相となる第２の巻線、とを具
える。さらに、第１の巻線と同相の第３の巻線の出力を
ソースフォロア電圧に重畳させる。
子は、トランスとその巻線に接続される素子である。ト
ランスは主導電路に接続される第１の巻線、入力端、ソ
ースあるいはグラウンドに一端が接続されて他端が抵抗
とコンデンサを介して制御素子の制御端子（ゲート）に
接続され、第の１巻線と逆相となる第２の巻線、とを具
える。さらに、第１の巻線と同相の第３の巻線の出力を
ソースフォロア電圧に重畳させる。
【００１０】
【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。図１は本発明の実施例を示す回路図で、
基本構成は図２の回路と変わりはない。ただ、トランス
Ｔを具えており、入力側に接続している。トランスＴ
は、３つの巻線を含んでおり、主導電路に接続される第
１の巻線、入力端に一端が接続されて他端が抵抗とコン
デンサを介して制御素子の制御端子（ゲート）に接続さ
れ、第１の巻線と逆相となる第２の巻線とによって自励
発振回路が構成される。また、第3の巻線はMOSFETQ1が
オフした際に第１の巻線に発生するフライバック電力を
出力側に還流させる目的で使用される。
いて説明する。図１は本発明の実施例を示す回路図で、
基本構成は図２の回路と変わりはない。ただ、トランス
Ｔを具えており、入力側に接続している。トランスＴ
は、３つの巻線を含んでおり、主導電路に接続される第
１の巻線、入力端に一端が接続されて他端が抵抗とコン
デンサを介して制御素子の制御端子（ゲート）に接続さ
れ、第１の巻線と逆相となる第２の巻線とによって自励
発振回路が構成される。また、第3の巻線はMOSFETQ1が
オフした際に第１の巻線に発生するフライバック電力を
出力側に還流させる目的で使用される。
【００１１】上記のように、ＭＯＳＦＥＴＱ1、ツェナ
ーダイオードＺＤ1、と抵抗Ｒ2によってシリーズレギュ
レータを構成している。この回路の入力端とドレイン間
にトタンスTの第１の巻線Ｌ1を接続し、第２の巻線L２
の一端を入力端に、他端を抵抗Ｒ1、コンデンサＣ1を介
してゲートに接続する。これによって１次巻線となる第
１の巻線の状態によって２次巻線となる第２の巻線L2に
誘起される電圧が抵抗、コンデンサを介してＭＯＳＦＥ
ＴＱ1のベースに正帰還され、自励発振させることがで
きる。
ーダイオードＺＤ1、と抵抗Ｒ2によってシリーズレギュ
レータを構成している。この回路の入力端とドレイン間
にトタンスTの第１の巻線Ｌ1を接続し、第２の巻線L２
の一端を入力端に、他端を抵抗Ｒ1、コンデンサＣ1を介
してゲートに接続する。これによって１次巻線となる第
１の巻線の状態によって２次巻線となる第２の巻線L2に
誘起される電圧が抵抗、コンデンサを介してＭＯＳＦＥ
ＴＱ1のベースに正帰還され、自励発振させることがで
きる。
【００１２】また、第３の巻線Ｌ3を第１の巻線Ｌ1と同
相にして、一端を接地して他端をダイオードＤ1を介し
てＭＯＳＦＥＴのソース側に接続する。第３の巻線Ｌ3
に誘起された電圧がダイオードＤ1で整流され、コンデ
ンサＣ3によって平滑化されて、ソースフォロア電圧に
重畳されて出される。なお、ここで第１の巻線と第３の
巻線との間に接続されているコンデンサＣ4は、トラン
スの結合度を等価的に向上させるために用いるものであ
り、仕様によっては省略してもよい。
相にして、一端を接地して他端をダイオードＤ1を介し
てＭＯＳＦＥＴのソース側に接続する。第３の巻線Ｌ3
に誘起された電圧がダイオードＤ1で整流され、コンデ
ンサＣ3によって平滑化されて、ソースフォロア電圧に
重畳されて出される。なお、ここで第１の巻線と第３の
巻線との間に接続されているコンデンサＣ4は、トラン
スの結合度を等価的に向上させるために用いるものであ
り、仕様によっては省略してもよい。
【００１３】なお上記の例では第２の巻線L2の一端を入
力端ＶＩＮに接続したが、ＭＯＳＦＥＴＱ1のソースあ
るいはグラウンドに接続してもよい。
力端ＶＩＮに接続したが、ＭＯＳＦＥＴＱ1のソースあ
るいはグラウンドに接続してもよい。
【００１４】
【発明の効果】本発明によれば、リニア型のシリーズレ
ギュレータに発振機能（自励発振動作）を持たせること
ができるので、スイッチング型のシリーズレギュレータ
が構成されることになるので、電力変換効率を大幅に高
めることができる。例えば、入力10Ｖ、出力５Ｖ1Ａの
リニア型のシリーズレギュレータでは効率が50％以下で
あったが、上記の回路構成を採用することによって約85
％の効率を得ることができた。
ギュレータに発振機能（自励発振動作）を持たせること
ができるので、スイッチング型のシリーズレギュレータ
が構成されることになるので、電力変換効率を大幅に高
めることができる。例えば、入力10Ｖ、出力５Ｖ1Ａの
リニア型のシリーズレギュレータでは効率が50％以下で
あったが、上記の回路構成を採用することによって約85
％の効率を得ることができた。
【図１】 本発明の実施例を示す回路図
【図２】 従来のソースフォロア型シリーズレギュレー
タを示す回路図
タを示す回路図
Q1：MOSFET
ZD1：ツェナー（定電圧）ダイオード
Ｔ：トランス
Ｌ1：第１の巻線（1次巻線）
Ｌ2：第２の巻線
Ｌ3：第３の巻線
Claims (3)
- 【請求項１】 出力側にソースが接続されたＭＯＳＦＥ
Ｔを制御素子として入出力間に配置し、そのＭＯＳＦＥ
Ｔのゲートに定電圧ダイオードが接続されたソースフォ
ロア型シリーズレギュレータにおいて、 入力側とそのＭＯＳＦＥＴ間にトランスが接続され、そ
の第１の巻線が入力端とドレインに接続され、第２の巻
線の一端がコンデンサを介してゲートに接続されたこと
を特徴とするソースフォロア型シリーズレギュレータ。 - 【請求項２】 出力側にソースが接続されたＭＯＳＦＥ
Ｔを制御素子として入出力間に配置し、そのＭＯＳＦＥ
Ｔのゲートに定電圧ダイオードが接続されたソースフォ
ロア型シリーズレギュレータにおいて、入力側とそのＭ
ＯＳＦＥＴ間にトランスが接続され、その第１の巻線が
入力端とドレインに接続され、第２の巻線の一端がコン
デンサを介してゲートに接続され、第２の巻線に発生し
た信号でＭＯＳＦＥＴのゲートに帰還をかけて自励発振
することを特徴とするソースフォロア型シリーズレギュ
レータ。 - 【請求項３】 当該トランスに第３の巻線を具え、その
第３の巻線に誘起された電圧をダイオードで整流してソ
ースフォロア電圧に重畳させる請求項１または請求項２
記載のソースフォロア型シリーズレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053333A JP2003259632A (ja) | 2002-02-28 | 2002-02-28 | ソースフォロア型シリーズレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053333A JP2003259632A (ja) | 2002-02-28 | 2002-02-28 | ソースフォロア型シリーズレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003259632A true JP2003259632A (ja) | 2003-09-12 |
Family
ID=28664787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053333A Pending JP2003259632A (ja) | 2002-02-28 | 2002-02-28 | ソースフォロア型シリーズレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003259632A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100967032B1 (ko) * | 2008-04-08 | 2010-06-30 | 삼성전기주식회사 | 자려 발진 방식 고압 전원 장치 |
| US8274805B2 (en) | 2008-04-08 | 2012-09-25 | Samsung Electro-Mechanics Co., Ltd. | High voltage power supply |
| EP2814157A2 (en) | 2013-04-11 | 2014-12-17 | Sony Corporation | Power supply circuit, power supply system, and electric storage device |
| EP4277107A1 (en) * | 2022-05-10 | 2023-11-15 | Delta Electronics Inc. | Hybrid power conversion circuit |
-
2002
- 2002-02-28 JP JP2002053333A patent/JP2003259632A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100967032B1 (ko) * | 2008-04-08 | 2010-06-30 | 삼성전기주식회사 | 자려 발진 방식 고압 전원 장치 |
| US8274805B2 (en) | 2008-04-08 | 2012-09-25 | Samsung Electro-Mechanics Co., Ltd. | High voltage power supply |
| EP2814157A2 (en) | 2013-04-11 | 2014-12-17 | Sony Corporation | Power supply circuit, power supply system, and electric storage device |
| US9537309B2 (en) | 2013-04-11 | 2017-01-03 | Sony Corporation | Power supply circuit, power supply system, and electric storage device |
| EP4277107A1 (en) * | 2022-05-10 | 2023-11-15 | Delta Electronics Inc. | Hybrid power conversion circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11262263A (ja) | スイッチング電源装置 | |
| JP3993246B2 (ja) | 改良形始動回路を有するスイッチトモード電源 | |
| US7596003B2 (en) | Electric power converter | |
| JP2003259632A (ja) | ソースフォロア型シリーズレギュレータ | |
| JPH06201738A (ja) | 電流検出回路 | |
| JPH1169803A (ja) | スイッチング電源 | |
| JP3118424B2 (ja) | 自励式スイッチング電源 | |
| JP5011620B2 (ja) | スイッチング電源 | |
| JP2000125560A (ja) | スイッチング電源装置 | |
| JP2740476B2 (ja) | Ｆｅｔ整流回路 | |
| JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
| JP2003061352A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2000184723A (ja) | 同期整流回路 | |
| WO2000038305A1 (en) | A synchronous flyback converter | |
| JPH09275681A (ja) | フォワードコンバータ | |
| JPS60118069A (ja) | インバ−タ回路 | |
| JP2002345241A (ja) | スイッチング電源装置 | |
| US8482939B2 (en) | Power supply | |
| JPS596146B2 (ja) | 直流・直流変換回路 | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3377128B2 (ja) | スイッチング電源装置 | |
| JP2003348840A (ja) | 自励式スイッチング電源 | |
| JP2606997Y2 (ja) | スイッチング電源装置 | |
| KR0119799B1 (ko) | 모스 트랜지스터를 이용한 링잉 쵸크 콘버터 | |
| JP2021069136A (ja) | スイッチング素子の駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040727 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A02 | Decision of refusal |
Effective date: 20041130 Free format text: JAPANESE INTERMEDIATE CODE: A02 |