JP2003061352A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】本発明はＤＣ−ＤＣコンバータに関し、負荷電
流が変動しても出力電圧の変動を小さくできるようにす
る。 【解決手段】１次、２次、３次巻線Ｎ１、Ｎ２、Ｎ３を
有するトランスＴ１と、１次巻線Ｎ１に直列接続され制
御回路４によりオン／オフ駆動される主スイッチＭ１
と、２次巻線Ｎ２に並列接続された２次側回路２と、３
次巻線Ｎ３の電圧を検出する電圧検出回路３と、電圧検
出回路３の出力電圧を検出する電圧検出用抵抗回路６を
備えた回路において、トランスＴ１の１次巻線Ｎ１に流
れる１次側電流ｉ１に応じて変動する補正電流ｉ３を発
生する補正電流発生回路５を有し、補正電流発生回路５
は、補正電流ｉ３を電圧検出用抵抗の一部に、２次側回
路２の負荷電流の変動に起因した２次側回路２の出力電
圧の変動分を補正するように発生させる機能を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器（携
帯電話機、ＰＨＳ電話機、遊技機、携帯情報端末、パー
ソナルコンピュータ等）に利用可能なＤＣ−ＤＣコンバ
ータに関する。

【０００２】

【従来の技術】以下、従来例について説明する。

【０００３】§１：フォワード型ＤＣ−ＤＣコンバータ
の説明 図７は従来例の説明図である。従来、フォワード型ＤＣ
−ＤＣコンバータの１例として、図７に示したような構
成の回路が知られていた。以下、図７に示したフォワー
ド型ＤＣ−ＤＣコンバータについて説明する。

【０００４】(1) ：回路構成の説明 図７において、Ｔ１はトランス、Ｎ１はトランスＴ１の
１次巻線、Ｎ２はトランスＴ１の２次巻線、Ｎ３はトラ
ンスＴ１の３次巻線、Ｃ１は入力側に設けられた平滑用
のコンデンサ、１は発振回路、２は２次側回路（整流平
滑回路）、３は電圧検出回路、４は制御部、６は電圧検
出用抵抗回路、１０は負荷、１１はエラーアンプ、Ｖ
_ref は基準電圧を示す。

【０００５】また、Ｍ１は主スイッチングトランジスタ
を構成するＮチャンネルＭＯＳ−ＦＥＴ（以下、単に
「トランジスタ」と記す）、Ｃ１１はトランジスタＭ１
のゲート・ソース間容量（以下、「コンデンサＣ１１」
と記す）、ｄ１１は、トランジスタＭ１の寄生ダイオー
ド又は内蔵ダイオード（以下「ダイオードｄ１１」と記
す）、Ｃ２は出力側の平滑用コンデンサ、Ｌ２は平滑用
のチョークコイル、Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２は
ダイオード、Ｒｓ２、Ｒｓ３は電圧検出用抵抗（以下、
単に「抵抗」とも記す）を示す。

【０００６】また、ＶＮ１はトランスＴ１の１次巻線Ｎ
１に誘起する電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ
２に誘起する電圧、ＶＮ３はトランスＴ１の３次巻線Ｎ
３に誘起する電圧であり、図示矢印は前記電圧ＶＮ１、
ＶＮ２、ＶＮ３の極性を示す。なお、トランジスタＭ１
は、制御回路４によりオン／オフ駆動されるように構成
されており、前記制御回路４にはエラーアンプ１１が設
けてある。

【０００７】この回路では、入力端子（電圧Ｖinが印加
する端子）とＧＮＤ間に平滑用のコンデンサＣ１を接続
し、更に、前記入力端子にトランスＴ１を接続する。そ
して、トランスＴ１には、１次巻線Ｎ１と、２次巻線Ｎ
２、３次巻線Ｎ３を設けると共に、１次巻線Ｎ１にはト
ランジスタＭ１（主スイッチングトランジスタ）を直列
接続する。

【０００８】また、トランスＴ１の２次巻線Ｎ２には、
チョークコイルＬ２、コンデンサＣ２、ダイオードＤ２
１、Ｄ２２を含む２次側回路（整流平滑回路）２が接続
されている。更に、トランスＴ１の３次巻線Ｎ３には、
電圧検出回路３と、複数の電圧検出用抵抗Ｒｓ２、Ｒｓ
３を有する電圧検出用抵抗回路６が接続され、該電圧検
出用抵抗回路６の抵抗Ｒｓ３の端子電圧Ｖ４が制御部４
のエラーアンプ１１へ入力するように構成されている。
この場合、エラーアンプ１１では、前記入力電圧Ｖ４を
基準電圧Ｖ_ref と比較し、その比較結果を出力するよう
に構成されている。

【０００９】(2) ：動作の説明 以下、図７に示したフォワード型ＤＣ−ＤＣコンバータ
の動作を説明する。入力端子に直流入力電圧＋Ｖinを印
加すると、この入力電圧＋Ｖinにより、フォワード型Ｄ
Ｃ−ＤＣコンバータが動作を開始し、制御回路１の制御
によりトランジスタＭ１がオン／オフ駆動される。この
ため、トランスＴ１の１次巻線Ｎ１には間欠的に励磁電
流ｉ１が流れ、該トランスＴ１の巻線を励磁し、２次巻
線Ｎ２、３次巻線Ｎ３に誘起電圧ＶＮ２、ＶＮ３を発生
する。

【００１０】このようにして、トランジスタＭ１は制御
回路１によりオン／オフ駆動され（発振動作）、トラン
スＴ１の巻線を励磁する。そして、トランジスタＭ１が
オンになった時、トランスＴ１の１次巻線Ｎ１に励磁電
流ｉ１が流れ、トランジスタＭ１がオフになると、１次
巻線Ｎ１に流れる電流ｉ１が遮断される。以降、このよ
うなトランジスタＭ１のオン／オフ動作を繰り返す。

【００１１】このため、トランスＴ１の２次側に接続さ
れた２次側回路（整流平滑回路）２では整流平滑動作が
行われ、その時の電流はチョークコイルＬ２で平滑化さ
れコンデンサＣ２を充電する。

【００１２】この場合、先ず、トランジスタＭ１がオン
となり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方
向の電圧ＶＮ２が発生すると共に、トランスＴ１の３次
巻線Ｎ３にも図示矢印と逆方向の電圧ＶＮ３が発生す
る。この時、２次側回路（整流平滑回路）２では、電圧
ＶＮ２により、Ｎ２→Ｌ２→Ｃ２→Ｄ２１→Ｎ２の経路
で電流が流れ、コンデンサＣ２が充電される。

【００１３】次に、制御回路１の制御によりトランジス
タＭ１がオフになると、チョークコイルＬ２の電磁エネ
ルギーにより、Ｌ２→Ｃ２→Ｄ２２→Ｌ２の経路でフラ
イホイール電流が流れ、コンデンサＣ２が充電される。
そして、コンデンサＣ２の電圧Ｖ２を２次側回路２の出
力電圧として負荷１０に供給する。この時、負荷１０に
流れる電流はｉ２（２次側回路２から出力される負荷電
流）である。以降、トランジスタＭ１のオン／オフ動作
により、前記の動作を繰り返す。

【００１４】また、トランジスタＭ１がオンとなり、ト
ランスＴ１の３次巻線Ｎ３に、図示矢印と逆方向の電圧
ＶＮ３が誘起すると、この電圧ＶＮ３により、Ｎ３→Ｄ
３１→Ｌ３→Ｃ３→Ｎ３の経路で電流が流れ、コンデン
サＣ３を充電する。次に、トランジスタＭ１がオフにな
ると、トランスＴ１の３次巻線Ｎ３に図示矢印方向の電
圧ＶＮ３が誘起する。この時、チョークコイルＬ３の電
磁エネルギーにより、Ｌ３→Ｃ３→Ｄ３２→Ｌ３の経路
で電流が流れコンデンサＣ３を充電する。

【００１５】そして、コンデンサＣ３の端子間に電圧Ｖ
３が発生し、この電圧Ｖ３により、電圧検出用抵抗回路
８の検出用抵抗Ｒｓ２、Ｒｓ３に電流が流れ、該検出用
抵抗Ｒｓ３の端子電圧（Ｖ４）が制御部４のエラーアン
プ１１へ送られる。制御部４では、エラーアンプ１１に
より前記電圧Ｖ４を基準電圧Ｖ_ref と比較することで、
トランジスタＭ１の制御を行う。

【００１６】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。

【００１７】前記従来例のフォワード型ＤＣ−ＤＣコン
バータでは、２次側回路（整流平滑回路）の出力電圧Ｖ
２を、３次巻線Ｎ３に接続された電圧検出回路３で間接
的に検出している。このようなタイプのＤＣ−ＤＣコン
バータでは、負荷電流の変動に伴って２次側回路の出力
電圧Ｖ２が変動してしまう、という課題があった。

【００１８】本発明は、このような従来の課題を解決
し、負荷電流が変動しても、出力電圧の変動を小さくで
きるようにすることを目的とする。

【００１９】

【課題を解決するための手段】本発明は前記の目的を達
成するため、次のように構成した。

【００２０】本発明は、１次巻線、２次巻線及び３次巻
線を有するトランスと、前記１次巻線に直列接続され、
制御手段によりオン／オフ駆動される主スイッチと、前
記２次巻線に接続された２次側回路と、前記３次巻線に
誘起する電圧を検出する電圧検出回路と、前記電圧検出
回路の出力電圧を検出するための複数の抵抗を有する電
圧検出用抵抗回路を備えたＤＣ−ＤＣコンバータにおい
て、前記トランスＴ１の１次巻線に流れる１次側電流に
応じて変動する補正電流を発生させる補正電流発生回路
を備えると共に、該補正電流発生回路は、前記電圧検出
用抵抗回路の抵抗の一部に、前記２次側回路の負荷電流
の変動に起因した出力電圧の変動を補正するように前記
補正電流を発生させる機能を備えていることを特徴とす
る。

【００２１】また、前記ＤＣ−ＤＣコンバータにおい
て、補正電流発生回路は第１、第２のトランジスタを備
え、前記第１、第２のトランジスタのベースを共通接続
したカーレント・ミラー回路を含んで構成されているこ
とを特徴とする。

【００２２】（作用）前記のように、補正電流発生回路
（例えば、カーレント・ミラー回路を含んだ回路）を備
えたので、該補正電流発生回路は、電圧検出用抵抗回路
の抵抗の一部に、２次側回路の負荷電流の変動に起因し
た出力電圧の変動分を補正するように補正電流を発生さ
せる。このため、負荷電流が変動しても、２次側回路の
出力電圧の変動を小さくできる。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００２４】§１：フォワード型ＤＣ−ＤＣコンバータ
の説明 (1) ：回路構成の説明 図１はフォワード型ＤＣ−ＤＣコンバータの説明図であ
る。以下、図１に基づいて、フォワード型ＤＣ−ＤＣコ
ンバータの構成を説明する。

【００２５】図１において、Ｔ１はトランス、Ｎ１はト
ランスＴ１の１次巻線、Ｎ２はトランスＴ１の２次巻
線、Ｎ３はトランスＴ１の３次巻線、Ｃ１は入力側に設
けられた平滑用のコンデンサ、１は発振回路、２は２次
側回路（整流平滑回路）、３は電圧検出回路、４は制御
部、５は補正電流発生回路、６は電圧検出用抵抗回路、
１０は負荷、１１はエラーアンプを示す。

【００２６】また、Ｍ１は主スイッチングトランジスタ
を構成するＮチャンネルＭＯＳ−ＦＥＴ（以下、単に
「トランジスタ」と記す）、Ｃ１１はトランジスタＭ１
のゲート・ソース間容量（以下、「コンデンサＣ１１」
と記す）、ｄ１１は、トランジスタＭ１の寄生ダイオー
ド又は内蔵ダイオード（以下「ダイオードｄ１１」と記
す）、Ｃ２は出力側の平滑用コンデンサ、Ｌ２は平滑用
のチョークコイル、Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２は
ダイオード、Ｒｓ１、Ｒｓ２、Ｒｓ３は電圧検出用抵抗
を示す。

【００２７】また、ＶＮ１はトランスＴ１の１次巻線Ｎ
１に誘起する電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ
２に誘起する電圧、ＶＮ３はトランスＴ１の３次巻線Ｎ
３に誘起する電圧であり、図示矢印は前記電圧ＶＮ１、
ＶＮ２、ＶＮ３の極性を示す。なお、トランジスタＭ１
は、制御回路４によりオン／オフ駆動されるように構成
されている。

【００２８】このフォワード型ＤＣ−ＤＣコンバータで
は、入力端子（電圧Ｖinが印加する端子）とＧＮＤ間に
平滑用のコンデンサＣ１を接続し、更に、前記入力端子
にトランスＴ１を接続する。そして、トランスＴ１に
は、１次巻線Ｎ１と、２次巻線Ｎ２、３次巻線Ｎ３を設
けると共に、１次巻線Ｎ１にはトランジスタＭ１（主ス
イッチングトランジスタ）を直列接続する。

【００２９】また、トランスＴ１の２次巻線Ｎ２には、
チョークコイルＬ２、平滑用のコンデンサＣ２、ダイオ
ードＤ２１、Ｄ２２を含む２次側回路（整流平滑回路）
２が接続されている。更に、トランスＴ１の３次巻線Ｎ
３には、電圧検出回路３と、電圧検出用抵抗回路６が接
続され、該電圧検出用抵抗回路６の抵抗Ｒｓ３の端子電
圧Ｖ４が制御部４のエラーアンプ１１へ入力するように
構成されている。この場合、エラーアンプ１１では、前
記入力電圧Ｖ４を基準電圧Ｖ_ref と比較し、その比較結
果を出力するように構成されている。また、電圧検出用
抵抗回路６の抵抗Ｒｓ１を通過した電流ｉ３が補正電流
発生回路５へ流れるように構成されている。

【００３０】(2) ：動作の説明 前記構成のＤＣ−ＤＣコンバータは、基本的な動作は従
来例と同じであるが、図１に示したフォワード型ＤＣ−
ＤＣコンバータでは、トランスＴ１の２次巻線Ｎ２に接
続された２次側回路２の出力電圧Ｖ２を間接的に検出す
る電圧検出回路３を３次巻線Ｎ３に接続し、該電圧検出
回路３の出力電圧Ｖ３を、電圧検出用抵抗回路６に入力
している。

【００３１】そして、一次側電流ｉ１を検出し、該検出
した電流ｉ１に応じた電流ｉ３を生成する補正電流発生
回路５を設け、該補正電流発生回路５で発生した補正電
流ｉ３を、電圧検出回路３の出力電圧Ｖ３を検出してい
る電圧検出用抵抗回路６の電圧検出用抵抗の一部（この
例ではＲｓ１）に流す。

【００３２】そして、前記補正電流ｉ３は、２次側回路
２の出力電圧Ｖ２が負荷電流ｉ２により変動するのを補
正する方向に流すことで、出力電圧Ｖ２の安定化を達成
する。

【００３３】§２：補正電流発生回路の詳細な説明 以下、前記補正電流発生回路５について詳細に説明す
る。

【００３４】(1) ：回路例１の説明 図２は補正電流発生回路の説明図であり、図２のＡ図は
回路例１の説明図を示す。図２のＡ図に示した補正電流
発生回路５は、電圧検出用抵抗回路６と結合しており、
図示のような構成の回路である。

【００３５】：回路構成の説明 図２のＡ図に示した回路例１は、カーレント・ミラー回
路（ウイルソンミラー回路）を含み、該カーレント・ミ
ラー回路（ウイルソンミラー回路）を利用した補正電流
発生回路の１例であり、Ｑ５１、Ｑ５２はバイポーラ型
トランジスタ（以下、単に「トランジスタ」と記す）、
Ｒ５１、Ｒ５２は抵抗、Ｄ５１はダイオードである。

【００３６】また、ｉ５１、ｉ５２は定電流源から流れ
る定電流であり、ｉ１は１次巻線Ｎ１及びトランジスタ
Ｍ１を流れる電流、ｉ３は電圧検出用抵抗回路６の一部
の抵抗を通って流入する電流（補正電流）、Ｖ３は電圧
検出回路３の出力電圧である。

【００３７】なお、電圧検出用抵抗回路６は、抵抗Ｒｓ
１、Ｒｓ２、Ｒｓ３が直列接続された回路構成であり、
抵抗Ｒｓ１の一端に前記出力電圧Ｖ３（電圧検出回路３
の出力電圧）が印加され、抵抗Ｒｓ３の一端がＧＮＤに
接続されている。また、抵抗Ｒｓ２とＲｓ３の接続点か
ら電圧Ｖ４が取り出され、この電圧Ｖ４が制御部４へ出
力されるようになっている。

【００３８】この回路では、定電流源から流れる電流ｉ
５１、ｉ５２と、トランスＴ１の１次巻線Ｎ１及びトラ
ンジスタＭ１を流れる電流ｉ１と、電流検出用抵抗回路
６から流入した電流ｉ３が補正電流発生回路５に流れ
る。この場合、電流ｉ１は抵抗Ｒ５１を通り、ＧＮＤへ
流れる。また、電圧検出用抵抗回路６から流入した電流
ｉ３は、ダイオードＤ５１→トランジスタＱ５２のコレ
クタ→エミッタ→抵抗Ｒ５２→ＧＮＤの経路で流れる。

【００３９】この場合、トランジスタＱ５１のベース・
コレクタ間は短絡されているので、該トランジスタＱ５
１はダイオードとして機能し、電流源から流れる電流ｉ
５１は、トランジスタＱ５１と抵抗Ｒ５１を通り、ＧＮ
Ｄへ流れる。

【００４０】前記のように、トランジスタＱ５１、Ｑ５
２のベースを共通に接続したカーレント・ミラー回路
（ウイルソン・ミラー回路）のトランジスタＱ５１のエ
ミッタを検出用の抵抗Ｒ５１の一端（電流流入端）に接
続し、かつ、コレクタを定電流源（電流ｉ５１の電流
源）に接続する。この場合、トランジスタＱ５１のコレ
クタとベース間を短絡する。

【００４１】また、トランジスタＱ５２のエミッタは抵
抗Ｒ５２を介して検出用の抵抗Ｒ５１の他端（電流流出
端）に接続し、前記検出用の抵抗Ｒ５１を電流ｉ１の検
出線路に直列に挿入する。そして、検出用の抵抗Ｒ５１
に流れる被検出電流ｉ１をトランジスタＱ５２のエミッ
タ側で検出するように構成している。

【００４２】なお、前記回路において、トランジスタＱ
５１、Ｑ５２、定電流源、抵抗Ｒ５２で構成された回路
部分がカーレント・ミラー回路（ウイルソン・ミラー回
路）であり、他の構成（Ｄ５１、Ｒ５１等）はカーレン
ト・ミラー回路（ウイルソン・ミラー回路）に付加され
た構成である。

【００４３】：動作の説明 図２のＡ図の回路において、電流ｉ１が増加すると、抵
抗Ｒ５１の電圧降下が増加し、その分、トランジスタＱ
５１のエミッタ電位が上昇するので、トランジスタＱ５
１に流れる電流が減少し、トランジスタＱ５２に流れる
電流が増加する。従って、この時、補正電流ｉ３は増加
する。

【００４４】また、電流ｉ１が減少すると、抵抗Ｒ５１
の電圧降下が減少し、その分、トランジスタＱ５１のエ
ミッタ電位が降下するので、トランジスタＱ５１に流れ
る電流が増加し、トランジスタＱ５２に流れる電流が減
少する。従って、この時、補正電流ｉ３は減少する。こ
のようにして、電流ｉ１とｉ３との関係をリニアにする
ことができる。

【００４５】なお、カーレント・ミラー回路（ウイルソ
ン・ミラー回路）自体は周知の回路である。また、前記
カーレント・ミラー回路（ウイルソン・ミラー回路）を
利用した電流検出回路は、特開平１１−１６０３６８号
公報に記載され、公知である。そして、本発明の補正電
流発生回路５は、前記公報記載の電流検出回路に使われ
ているカーレント・ミラー回路の動作原理を利用してい
るので、該カーレント・ミラー回路の詳細な動作の説明
は省略する。

【００４６】(2) ：回路例２の説明 図２のＢ図は回路例２を示した図である。この回路例２
は、回路例１のダイオードＤ５１と直列に抵抗Ｒ５５を
接続し、定電流源の代わりに抵抗Ｒ５３、Ｒ５４を接続
した例であり、他の構成は回路例１と同じである。な
お、抵抗Ｒ５５は電流ｉ３を制限するための抵抗であ
る。

【００４７】(3) ：特性データ例の説明 図３は特性データ例を示した図であり、Ａ図は特性デー
タ例１、Ｂ図は特性データ例２である。Ａ図に示した特
性データ例１は、横軸が電流ｉ１、縦軸が電流ｉ３であ
り、電流制限がない場合（図２のＡ図の回路）の特性デ
ータ例（の特性）と、電流制限抵抗（図２のＢ図に示
したＲ５５）による電流制限がある場合の特性データ例
（の特性）を示している。

【００４８】また、Ｂ図の特性データ例２は、横軸が電
流ｉ２、縦軸が電圧Ｖ２であり、電流制限がない場合の
特性データ例（の特性）と、電流制限抵抗（図２のＢ
図に示したＲ５５）による電流制限がある場合の特性デ
ータ例（の特性）と、補正しない場合（図７の従来例
の回路）の特性データ例（の特性）を示す。

【００４９】前記特性データ例において、電流ｉ３が流
れる経路に抵抗等による電流制限が無い場合（例えば、
図２のＡ図の回路）は、前記の特性のように、電流ｉ
３は電流ｉ１と比例関係であり、電圧Ｖ２は電流ｉ２の
変化に対して略一定値である。しかし、電流制限がある
場合（例えば、図２のＢ図に示した抵抗Ｒ５５）は、前
記の特性のように、電流ｉ３は電流ｉ１が或る値を超
えると略一定値となり、電圧Ｖ２は、電流ｉ２がある値
を超えると、その増加に従って、次第に低下する特性と
なる。また、前記電圧Ｖ２は、補正しないと、の特性
のように、電流ｉ２が大きくなるにつれて低下する率も
大きくなる。

【００５０】なお、抵抗（例えば、前記Ｒ５５）により
電流ｉ３を制限する目的は次の通りである。例えば、複
数のＤＣ−ＤＣコンバータを負荷に対して並列接続して
運転する場合、各ＤＣ−ＤＣコンバータの出力電圧のバ
ラツキ範囲が異なっていたとする。このような場合、負
荷に供給する電力が不揃いになる。

【００５１】そして、出力電圧が大きいＤＣ−ＤＣコン
バータから負荷に電力を供給してしまうことになる。こ
のような事態を防止するため、電流ｉ３を或る一定値に
制限する必要があるためである。

【００５２】§３：補正電流発生回路の変形例とその説
明 本発明の補正電流発生回路は、以下のような変形例で
も、図２に示した回路例１、２と同様に実施可能であ
る。

【００５３】(1) ：変形例１（図４のＡ図参照） 図４のＡ図に示した補正電流発生回路５において、Ｑ５
１、Ｑ５２、Ｑ５３はそれぞれバイポーラ型トランジス
タ（以下、単に、「トランジスタ」と記す）、Ｄ５１は
ダイオード、Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４、Ｒ５５
はそれぞれ抵抗であり、Ｒ５５は電流制限用の抵抗であ
る。

【００５４】この回路は、トランジスタＱ５１とトラン
ジスタＱ５２のベースを互いに共通接続し、トランジス
タＱ５２のベースとコレクタを短絡する。また、トラン
ジスタＱ５３のベースをトランジスタＱ５１のコレクタ
に接続し、トランジスタＱ５３のエミッタをトランジス
タＱ５２のコレクタに接続し、トランジスタＱ５３のコ
レクタを抵抗Ｒ５４とダイオードＤ５１の接続点に接続
する。

【００５５】また、トランジスタＱ５２のエミッタには
抵抗Ｒ５２の一端を接続し、抵抗Ｒ５２の他端とトラン
ジスタＱ５１のエミッタ間に抵抗Ｒ５１を接続する。そ
して、トランジスタＱ５３のコレクタにカソードを接続
したダイオードＤ５１のアノードに、電流制限用の抵抗
Ｒ５５を接続する。

【００５６】また、前記抵抗Ｒ５３、Ｒ５４を電圧検出
用抵抗回路６の抵抗Ｒｓ１の一端に接続し、電圧Ｖ３を
印加するように構成する。また、抵抗Ｒ５５及びダイオ
ードＤ５１には電流ｉ３が流入するようになっており、
抵抗Ｒ５１には電流ｉ１が流入するようになっている。
また、抵抗Ｒ５３、Ｒ５４は定電流源を構成する抵抗で
あり、抵抗Ｒ５５は、電流検出用抵抗回路６の電流検出
用抵抗Ｒｓ１とＲｓ２の接続点に接続する。

【００５７】(2) ：変形例２（図４のＢ図参照） 図４のＢ図に示した変形例２の補正電流発生回路５は、
図２のＢ図に示した回路例２のトランジスタＱ５１をダ
イオードＤ５２で置き換え、トランジスタＱ５２のベー
スをダイオードＤ５２のアノードに接続した例であり、
他の構成は図２のＢ図と同じである。

【００５８】(3) ：変形例３の説明（図５のＣ図参照） 図５のＣ図に示した変形例３は、図２のＢ図に示した回
路のトランジスタＱ５１のエミッタに抵抗Ｒ５６を接続
した例であり、他の構成は図２のＢ図に示した回路と同
じである。この場合、前記抵抗Ｒ５６は、トランジスタ
Ｑ５１のエミッタ回路のバイアス抵抗として機能するも
のである。

【００５９】(4) ：変形例４の説明（図５のＤ図参照） 図５のＤ図に示した変形例４は、図４のＡ図に示した変
形例１の回路において、トランジスタＱ５１のエミッタ
に抵抗Ｒ５６を接続した例であり、他の構成は図４のＡ
図に示した回路と同じである。この場合、前記抵抗Ｒ５
６は、トランジスタＱ５１のエミッタ回路のバイアス抵
抗として機能するものである。

【００６０】(5) ：変形例５の説明（図６のＥ図参照） 図６のＥ図に示した変形例５は、図４のＢ図に示した変
形例２の回路において、ダイオードＤ５２のカソードに
抵抗Ｒ５６を接続した例であり、他の構成は図４のＢ図
に示した回路と同じである。この場合、前記抵抗Ｒ５６
は、ダイオードＤ５２に流れる電流を制限する機能を有
するものである。

【００６１】(6) ：変形例６の説明（図６のＦ図参照） 図６のＦ図に示した変形例６は、図２のＡ図に示した回
路例１において、トランジスタＱ５１のエミッタとトラ
ンジスタＱ５２のエミッタ間に、ノイズ除去用のコンデ
ンサＣ５１を接続した例であり、他の構成は図２のＡ図
に示した回路と同じである。

【００６２】§４：本発明と従来例との比較 本発明と従来例との比較を行うと次のようになる。図７
に示した従来例のＤＣ−ＤＣコンバータでは、Ｖ_ref ＝
Ｖ４となるように制御を行うので、電圧検出回路３の出
力電圧Ｖ３は、Ｖ３≒Ｖ_ref ×（Ｒｓ３＋Ｒｓ２）／Ｒ
ｓ３となる。

【００６３】また、仮に、図７の電圧検出用抵抗回路６
が図１の回路（本発明の回路）のように、抵抗Ｒｓ１、
Ｒｓ２、Ｒｓ３の直列回路で構成されていたと仮定する
と、電圧検出回路３の出力電圧Ｖ３は、Ｖ３≒Ｖ_ref ×
（Ｒｓ３＋Ｒｓ２＋Ｒｓ１）／Ｒｓ３となる。

【００６４】一方、図１の回路のように、補正電流ｉ３
が有ると、電圧Ｖ３は次のようになる。この場合、電圧
検出用抵抗回路６の抵抗がＲｓ２とＲｓ３のみ（図７の
場合）であり、かつ、補正電流ｉ３が、抵抗Ｒｓ２とＲ
ｓ３の接続点から流れるとすれば、Ｖ３≒｛Ｖ_ref ×
（Ｒｓ３＋Ｒｓ２）／Ｒｓ３｝＋Ｒｓ２×ｉ３となり、
Ｒｓ２×ｉ３が補正分となる。

【００６５】また、図１のように、検出抵抗回路６の抵
抗がＲｓ１、Ｒｓ２、Ｒｓ３の３つの抵抗で構成され、
かつ、補正電流ｉ３が、抵抗Ｒｓ１とＲｓ２の接続点か
ら流れるとすれば、Ｖ３≒｛Ｖ_ref ×（Ｒｓ３＋Ｒｓ２
＋Ｒｓ１）／Ｒｓ３｝＋Ｒｓ１×ｉ３となり、Ｒｓ１×
ｉ３が補正分となる。そして、前記抵抗Ｒｓ１が他の抵
抗に比べて小さな値であるとすれば、補正分は、略ｉ３
（補正電流）となる。

【００６６】また、前記電流ｉ３は以下のように表せ
る。

【００６７】

【数１】

【００６８】前記式(1) において、ｋはボルツマン定
数、ｑは電子の電荷量、Ｔは絶対温度である。そして、

【００６９】

【数２】

【００７０】今、出力電圧を補正するために、電圧Ｖ３
をΔＶ３分増加する必要がある場合、ΔＶ３は次式で表
される。

【００７１】

【数３】

【００７２】前記(2) 式に(3) 式を代入すると、

【００７３】

【数４】

【００７４】となる。前記式より、前記補正分を設定す
る際、抵抗Ｒｓ１、Ｒｓ２、Ｒｓ３の抵抗値を決めてや
れば良いことが分かる。この場合、ＤＣ−ＤＣコンバー
タの損失を考えると、該損失を小さくしたい。本発明で
は、抵抗Ｒ５１を小さくしても、抵抗Ｒ５２又はＲｓ１
を適した値に設定してやれば、補正を精度良く行うこと
ができる。

【００７５】§５：その他の説明 (1) ：本発明は、前記説明した例に限らず、２次側回路
２が、整流側同期整流素子とフライホイール側同期整流
素子を含む同期整流回路で構成されていても、前記の例
と同様にして実施可能である。

【００７６】(2) ：前記制御部４は、トランジスタＭ１
をＰＷＭ制御（パルス幅制御）するＰＷＭ制御部でも前
記と同様に実施可能である。

【００７７】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。

【００７８】すなわち、本発明は、１次巻線、２次巻線
及び３次巻線を有するトランスと、主スイッチと、２次
側回路と、電圧検出回路と、電圧検出用抵抗回路を備え
たＤＣ−ＤＣコンバータにおいて、トランスの１次巻線
に流れる１次側電流に応じて、変動する補正電流を発生
させる補正電流発生回路を備えると共に、該補正電流発
生回路は、前記電圧検出用抵抗回路の抵抗の一部に、２
次側回路の負荷電流の変動に起因した出力電圧の変動を
補正するように前記補正電流を発生させる機能を備えて
いる。また、前記補正電流発生回路は、第１、第２のト
ランジスタのベースを共通に接続したカーレント・ミラ
ー回路を含んでいる。

【００７９】すなわち、補正電流発生回路は、電圧検出
用抵抗回路の抵抗の一部に、２次側回路の負荷電流の変
動に起因した出力電圧の変動分を補正するように補正電
流を流す。このため、負荷電流が変動しても、２次側回
路の出力電圧の変動を小さくできる。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるフォワード型ＤＣ
−ＤＣコンバータの説明図である。

【図２】本発明の実施の形態における補正電流発生回路
の説明図であり、Ａ図は回路例１の説明図、Ｂ図は回路
例２の説明図である。

【図３】本発明の実施の形態における特性データ例であ
り、Ａ図は特性データ例１、Ｂ図は特性データ例２であ
る。

【図４】本発明の実施の形態における補正電流発生回路
の変形例の説明図（その１）であり、Ａ図は変形例１、
Ｂ図は変形例２である。

【図５】本発明の実施の形態における補正電流発生回路
の変形例の説明図（その２）であり、Ｃ図は変形例３、
Ｄ図は変形例４である。

【図６】本発明の実施の形態における補正電流発生回路
の変形例の説明図（その３）であり、Ｅ図は変形例５、
Ｆ図は変形例６である。

【図７】従来例の説明図である。

【符号の説明】

１ 発振回路 ２ ２次側回路（整流平滑回路） ３ 電圧検出回路 ４ 制御部 ５ 補正電流発生回路 ６ 電圧検出用抵抗回路 １０ 負荷 １１ エラーアンプ Ｔ１ トランス Ｌ２、Ｌ３ チョークコイル Ｑ５１、Ｑ５２ トランジスタ Ｄ５１、Ｄ５２ ダイオード Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４、Ｒ５５、Ｒ５６、Ｒ
ｓ１、Ｒｓ２、Ｒｓ３抵抗 Ｍ１、Ｍ２、Ｍ２、Ｍ４、Ｍ５ ＮチャンネルＭＯＳ−
ＦＥＴ（ＭＯＳ型電界効果トランジスタ） ｄ１１ ＭＯＳ−ＦＥＴの内蔵ダイオード（又は寄生ダ
イオード） Ｃ１１ ＭＯＳ−ＦＥＴのゲート・ソース間容量 Ｃ１、Ｃ２ 平滑用コンデンサ Ｎ１ トランスＴ１の１次巻線 Ｎ２ トランスＴ１の２次巻線 Ｎ３ トランスＴ１の３次巻線 ＶＮ１ １次巻線Ｎ１の誘起電圧 ＶＮ２ ２次巻線Ｎ２の誘起電圧 ＶＮ３ ３次巻線Ｎ３の誘起電圧 Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２ ダイオード Ｖ_in 入力電圧 ｉ３ 補正電流 Ｖ３ 電圧検出回路の出力電圧 Ｖ４ エラーアンプの入力電圧 ｉ１ １次側電流（１次巻線とトランジスタＭ１に流れ
る電流） ｉ２ ２次側回路の出力電流 ｉ５１、ｉ５２ 定電流源から流れる電流（定電流）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 克憲 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 (72)発明者 増岡 宏信 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 Ｆターム(参考） 5H730 AS01 BB23 BB57 DD04 EE02 EE08 EE10 EE72 FD24 FD41 FF01 FG01 FG25 VV03

Claims (2)

【特許請求の範囲】
1. 【請求項１】１次巻線、２次巻線及び３次巻線を有する
   トランスと、 前記１次巻線に直列接続され、制御手段によりオン／オ
   フ駆動される主スイッチと、 前記２次巻線に接続された２次側回路と、 前記３次巻線に誘起する電圧を検出する電圧検出回路
   と、 前記電圧検出回路の出力電圧を検出するための複数の抵
   抗を有する電圧検出用抵抗回路を備えたＤＣ−ＤＣコン
   バータにおいて、 前記トランスの１次巻線に流れる１次側電流に応じて変
   動する補正電流を発生させる補正電流発生回路を備える
   と共に、 該補正電流発生回路は、前記電圧検出用抵抗回路の抵抗
   の一部に、前記２次側回路の負荷電流の変動に起因した
   出力電圧の変動を補正するように前記補正電流を発生さ
   せる機能を備えていることを特徴とするＤＣ−ＤＣコン
   バータ。
2. 【請求項２】補正電流発生回路は第１、第２のトランジ
   スタを備え、 前記第１、第２のトランジスタのベースを共通接続した
   カーレント・ミラー回路を含んで構成されていることを
   特徴とする請求項１記載のＤＣ−ＤＣコンバータ。