JP2004328825A - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP2004328825A JP2004328825A JP2003116533A JP2003116533A JP2004328825A JP 2004328825 A JP2004328825 A JP 2004328825A JP 2003116533 A JP2003116533 A JP 2003116533A JP 2003116533 A JP2003116533 A JP 2003116533A JP 2004328825 A JP2004328825 A JP 2004328825A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- correction
- temperature
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】本発明はＤＣ−ＤＣコンバータに関し、補正回路に温度特性を持たせると共に、高温時には補正量が大きくなるようにし、低温時には小さくなるような温度特性を持たせることにより、特性の良好なＤＣ−ＤＣコンバータを得る。
【解決手段】トランスＴ１と、主スイッチＭ１と、２次側回路２と、３次巻線に誘起する電圧を検出する電圧検出回路３と、電圧検出回路３の出力電圧を検出するための複数の抵抗を有する電圧検出用抵抗回路６と、トランスＴ１の１次巻線に流れる１次側電流に応じて変動する補正電流を発生させる補正電流発生回路５を備え、補正電流発生回路５は、電圧検出用抵抗回路６の抵抗の一部に、２次側回路２の負荷電流の変動に起因した出力電圧の変動を補正するように補正電流ｉ３を発生させる機能を備え、補正電流ｉ３に温度特性を持たせ、温度が変動しても出力電圧の変動分を少なくする機能を備えた。
【選択図】 図１
【解決手段】トランスＴ１と、主スイッチＭ１と、２次側回路２と、３次巻線に誘起する電圧を検出する電圧検出回路３と、電圧検出回路３の出力電圧を検出するための複数の抵抗を有する電圧検出用抵抗回路６と、トランスＴ１の１次巻線に流れる１次側電流に応じて変動する補正電流を発生させる補正電流発生回路５を備え、補正電流発生回路５は、電圧検出用抵抗回路６の抵抗の一部に、２次側回路２の負荷電流の変動に起因した出力電圧の変動を補正するように補正電流ｉ３を発生させる機能を備え、補正電流ｉ３に温度特性を持たせ、温度が変動しても出力電圧の変動分を少なくする機能を備えた。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】本発明は、各種電子機器（電話交換機、携帯電話機、ＰＨＳ電話機、遊技機、携帯情報端末、パーソナルコンピュータ等）に利用可能なＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】以下、従来例について説明する。
【０００３】
§１：フォワード型ＤＣ−ＤＣコンバータの説明
図２３は従来例１の説明図である。従来、フォワード型ＤＣ−ＤＣコンバータの１例として、図２３に示したような構成の回路が知られていた。以下、図２３に示したフォワード型ＤＣ−ＤＣコンバータについて説明する。
【０００４】
（１） ：回路構成の説明
図２３において、Ｔ１はトランス、Ｎ１はトランスＴ１の１次巻線、Ｎ２はトランスＴ１の２次巻線、Ｎ３はトランスＴ１の３次巻線、Ｃ１は入力側に設けられた平滑用のコンデンサ、１は発振回路、２は２次側回路（整流平滑回路）、３は電圧検出回路、４は制御部、６は電圧検出用抵抗回路、１０は負荷、１１はエラーアンプ、Ｖｒｅｆ は基準電圧を示す。
【０００５】
また、Ｍ１は主スイッチングトランジスタを構成するＮチャンネルＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」と記す）、Ｃ１１はトランジスタＭ１のゲート・ソース間容量（以下、「コンデンサＣ１１」と記す）、Ｃ２は出力側の平滑用コンデンサ、Ｌ２は平滑用のチョークコイル、Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２はダイオード、Ｒｓ２、Ｒｓ３は電圧検出用抵抗（以下、単に「抵抗」とも記す）を示す。
【０００６】
また、ＶＮ１はトランスＴ１の１次巻線Ｎ１に誘起する電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ２に誘起する電圧、ＶＮ３はトランスＴ１の３次巻線Ｎ３に誘起する電圧であり、図示矢印は前記電圧ＶＮ１、ＶＮ２、ＶＮ３の極性を示す。なお、トランジスタＭ１は、制御回路４によりオン／オフ駆動されるように構成されており、前記制御回路４にはエラーアンプ１１が設けてある。
【０００７】
この回路では、入力端子（電圧Ｖｉｎが印加する端子）とＧＮＤ間に平滑用のコンデンサＣ１を接続し、更に、前記入力端子にトランスＴ１を接続する。そして、トランスＴ１には、１次巻線Ｎ１と、２次巻線Ｎ２、３次巻線Ｎ３を設けると共に、１次巻線Ｎ１にはトランジスタＭ１（主スイッチングトランジスタ）を直列接続する。
【０００８】
また、トランスＴ１の２次巻線Ｎ２には、チョークコイルＬ２、コンデンサＣ２、ダイオードＤ２１、Ｄ２２を含む２次側回路（整流平滑回路）２が接続されている。更に、トランスＴ１の３次巻線Ｎ３には、電圧検出回路３と、複数の電圧検出用抵抗Ｒｓ２、Ｒｓ３を有する電圧検出用抵抗回路６が接続され、該電圧検出用抵抗回路６の抵抗Ｒｓ３の端子電圧Ｖ４が制御部４のエラーアンプ１１へ入力するように構成されている。この場合、エラーアンプ１１では、前記入力電圧Ｖ４を基準電圧Ｖｒｅｆ と比較し、その比較結果を出力するように構成されている。
【０００９】
（２） ：動作の説明
以下、図２３に示したフォワード型ＤＣ−ＤＣコンバータの動作を説明する。入力端子に直流入力電圧Ｖｉｎを印加すると、この入力電圧Ｖｉｎにより、フォワード型ＤＣ−ＤＣコンバータが動作を開始し、制御回路１の制御によりトランジスタＭ１がオン／オフ駆動される。このため、トランスＴ１の１次巻線Ｎ１には間欠的に励磁電流ｉ１が流れ、該トランスＴ１の巻線を励磁し、２次巻線Ｎ２、３次巻線Ｎ３に誘起電圧ＶＮ２、ＶＮ３を発生する。
【００１０】
このようにして、トランジスタＭ１は制御回路１によりオン／オフ駆動され（発振動作）、トランスＴ１の巻線を励磁する。そして、トランジスタＭ１がオンになった時、トランスＴ１の１次巻線Ｎ１に励磁電流ｉ１が流れ、トランジスタＭ１がオフになると、１次巻線Ｎ１に流れる電流ｉ１が遮断される。以降、このようなトランジスタＭ１のオン／オフ動作を繰り返す。
【００１１】
このため、トランスＴ１の２次側に接続された２次側回路（整流平滑回路）２では整流平滑動作が行われ、その時の電流はチョークコイルＬ２で平滑化されコンデンサＣ２を充電する。
【００１２】
この場合、先ず、トランジスタＭ１がオンとなり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧ＶＮ２が発生すると共に、トランスＴ１の３次巻線Ｎ３にも図示矢印と逆方向の電圧ＶＮ３が発生する。この時、２次側回路（整流平滑回路）２では、電圧ＶＮ２により、Ｎ２→Ｌ２→Ｃ２→Ｄ２１→Ｎ２の経路で電流が流れ、コンデンサＣ２が充電される。
【００１３】
次に、制御回路１の制御によりトランジスタＭ１がオフになると、チョークコイルＬ２の電磁エネルギーにより、Ｌ２→Ｃ２→Ｄ２２→Ｌ２の経路でフライホイール電流が流れ、コンデンサＣ２が充電される。そして、コンデンサＣ２の電圧Ｖ２を２次側回路２の出力電圧として負荷１０に供給する。この時、負荷１０に流れる電流はｉ２（２次側回路２から出力される負荷電流）である。以降、トランジスタＭ１のオン／オフ動作により、前記の動作を繰り返す。
【００１４】
また、トランジスタＭ１がオンとなり、トランスＴ１の３次巻線Ｎ３に、図示矢印と逆方向の電圧ＶＮ３が誘起すると、この電圧ＶＮ３により、Ｎ３→Ｄ３１→Ｌ３→Ｃ３→Ｎ３の経路で電流が流れ、コンデンサＣ３を充電する。次に、トランジスタＭ１がオフになると、トランスＴ１の３次巻線Ｎ３に図示矢印方向の電圧ＶＮ３が誘起する。この時、チョークコイルＬ３の電磁エネルギーにより、Ｌ３→Ｃ３→Ｄ３２→Ｌ３の経路で電流が流れコンデンサＣ３を充電する。
【００１５】
そして、コンデンサＣ３の端子間に電圧Ｖ３が発生し、この電圧Ｖ３により、電圧検出用抵抗回路６の検出用抵抗Ｒｓ２、Ｒｓ３に電流が流れ、該検出用抵抗Ｒｓ３の端子電圧（Ｖ４）が制御部４のエラーアンプ１１へ送られる。制御部４では、エラーアンプ１１により前記電圧Ｖ４を基準電圧Ｖｒｅｆ と比較することで、トランジスタＭ１の制御を行う。
【００１６】
§２：従来例２（特許文献１参照）の説明
図２４は従来例２の説明図であり、Ａ図は実施形態例の回路図、Ｂ図は温度補償回路を示す。以下、特許文献１を従来例２とし、図２４に基づいて従来例２を説明する。
【００１７】
従来例２は、負荷変動による出力電圧Ｖｏｕｔ の変動を精度良く補正するＤＣ−ＤＣコンバータに関するものである。このＤＣ−ＤＣコンバータは、図２４のＡ図のように、一時側回路３の通電電流Ｉｒｃを電圧に変換して検出する抵抗体１３を設ける。その検出電圧を電圧検出用回路８の出力電圧に重畳し該重畳電圧に応じた電圧を制御回路１０に加える。
【００１８】
一時コイルＮ１の電圧が誘起されて電圧検出用コイルＮ３に電圧が発生し、電圧検出用回路８は電圧検出用コイルＮ３の電圧を整流平滑して出力する。該回路８の出力電圧は負荷変動に伴った二次側回路５の通電電流変動に起因した出力電圧ＶＯＵＴ の変動の影響を受けていない。
【００１９】
二次側回路５の通電電流に応じた一時側回路３の通電電流Ｉｒｃの検出電圧を電圧検出用回路８の出力電圧に重畳する。このため、電圧検出用回路８側から制御回路１０への入力電圧は負荷変動による出力電圧Ｖｏｕｔ の変動に応じて変動し、制御回路１０の回路動作によって出力電圧Ｖｏｕｔ の安定化が達成できる。
【００２０】
また、温度変動に伴う二次側回路の出力電圧の変動分を相殺するための電圧を上記電圧検出用回路の出力電圧に加えて温度補償するための電圧を制御回路に加える温度補償用回路が設けられている構成をもって課題を解決する手段としている。
【００２１】
図２４のＢ図の（ａ）のように、抵抗体２２に温度補償用ダイオード３０を直列に接続する。この場合、温度補償用ダイオード３０のカソード側は抵抗体２２と抵抗体２３と制御回路１０の入力端子ａとの接続部Ｂ（以下制御電圧入力部Ｂと記す）側に向けられる。
【００２２】
上記のように温度補償用ダイオード３０によって温度補償用回路が構成されている。この温度補償用回路は上記温度変動に起因した出力電圧Ｖｏｕｔ の変動分を相殺するための電圧ΔＶ３０を電圧検出用回路８の出力電圧に加える。このことにより、温度補償するための電圧が制御回路１０に加えられることとなる。
【００２３】
この温度補償用回路及び制御回路１０の回路動作によって、温度変動に起因した二次側回路５の出力電圧Ｖｏｕｔ の変動を精度良く補正することができ、オン時変動に起因した二次側回路５の出力電圧Ｖｏｕｔ の変動が抑制される。これにより、温度補償がなされて出力電圧Ｖｏｕｔ のより一層の安定化を達成することができる。
【００２４】
また、上記温度補償用ダイオード３０を抵抗体２２に直列接続するのに変えて、図２４のＢ図の（ｂ）のように、温度補償用ダイオード３０と抵抗体３１の直列接続体を抵抗体２２に並列に接続してもよい。この場合にも上記温度補償用ダイオード３０のカソード側は上記制御電圧入力部Ｂ側に向けられる。
【００２５】
上記温度補償用ダイオード３０を抵抗体３１とによって温度補償用回路が構成されている。この場合にも、上記抵抗体２２に温度補償用ダイオード３０を直列接続した場合と同様に、温度変動に起因した二次側回路５の出力電圧Ｖｏｕｔ のより一層の安定化を達成することができる。
【００２６】
【特許文献１】
特開２０００−１５６９７５
【００２７】
【発明が解決しようとする課題】前記のような従来のものにおいては、次のような課題があった。
【００２８】
（１） ：２次側回路の出力電圧を間接的に検出するＤＣ−ＤＣコンバータでは、負荷変動に伴って２次側回路の出力電圧が変動してしまうという課題があった。
【００２９】
（２） ：また、前記（１） で説明した変動時の変動値には温度特性があり、高温時には変動分が大きく、低温時には小さい傾向がある（これは、パターン抵抗や同期整流を行なっている場合は、ＭＯＳＦＥＴのオン抵抗が正の温度特性のため）。
【００３０】
（３） ：従来、入力電流を検出し、出力電圧を補正する回路が提供されているが、本補正回路には温度特性を有していない。従って、高温時における電圧変動分を補正しようとすると、低温時には補正しすぎてしまうという課題があった。また、逆に、低温時における電圧変動分を補正するように補正回路を設定すると、今度は、高温時の変動分が大きいという課題があった。
【００３１】
本発明は、このような従来の課題を解決し、補正電流発生回路又は検出用抵抗回路に補正電流の温度補正を行うための温度特性を持たせることで、補正電流の温度補正を確実に行い、特性の良好なＤＣ−ＤＣコンバータを得ることを目的とする。
【００３２】
【課題を解決するための手段】本発明は前記の目的を達成するため、次のように構成した。
【００３３】
すなわち、第１のＤＣ−ＤＣコンバータは、１次巻線、２次巻線及び３次巻線を有するトランスと、前記１次巻線に直列接続され、制御手段によりオン／オフ駆動される主スイッチと、前記２次巻線に接続された２次側回路と、前記３次巻線に誘起する電圧を検出する電圧検出回路と、前記電圧検出回路の出力電圧を検出するための複数の抵抗を有する電圧検出用抵抗回路と、前記トランスの１次巻線に流れる１次側電流の変動を補正するための補正電流を発生させる補正電流発生回路を備えたＤＣ−ＤＣコンバータであって、前記補正電流発生回路は、前記電圧検出用抵抗回路の抵抗の一部を通って、前記２次側回路の負荷電流の変動に起因した出力電圧の変動を補正するように前記補正電流を発生させる機能を備えると共に、前記補正電流発生回路内の一部の素子に、前記補正電流に対する温度補正を行うための温度特性を持たせ、温度が変動しても出力電圧の変動分を少なくする機能を備えていることを特徴とする。
【００３４】
また、第２のＤＣ−ＤＣコンバータは、１次巻線、２次巻線及び３次巻線を有するトランスと、前記１次巻線に直列接続され、制御手段によりオン／オフ駆動される主スイッチと、前記２次巻線に接続された２次側回路と、前記３次巻線に誘起する電圧を検出する電圧検出回路と、前記電圧検出回路の出力電圧を検出するための複数の抵抗を有する電圧検出用抵抗回路と、前記トランスの１次巻線に流れる１次側電流の変動を補正するための補正電流を発生させる補正電流発生回路を備えたＤＣ−ＤＣコンバータであって、前記補正電流発生回路は、前記電圧検出用抵抗回路の抵抗の一部を通って、前記２次側回路の負荷電流の変動に起因した出力電圧の変動を補正するように前記補正電流を発生させる機能を備え、前記電圧検出用抵抗回路は、一部の素子に、前記補正電流に対する温度補正を行うための温度特性を持たせ、温度が変動しても出力電圧の変動分を少なくする機能を備えていることを特徴とする。
【００３５】
また、第３のＤＣ−ＤＣコンバータは、前記第１のＤＣ−ＤＣコンバータにおいて、補正電流発生回路は、１個又は複数個のトランジスタと、その他の複数個の素子を含んで構成され、少なくとも、前記トランジスタのいずれかに接続された素子に、前記補正電流に対する温度補正を行うための温度特性を持たせたことを特徴とする。
【００３６】
また、第４のＤＣ−ＤＣコンバータは、前記第２のＤＣ−ＤＣコンバータにおいて、電圧検出用抵抗回路は、電圧を検出するための複数個の抵抗を含んで構成され、前記複数個の抵抗の一部又は前記抵抗に接続された素子の一部に、前記補正電流に対する温度補正を行うための温度特性を持たせ、温度が変動しても出力電圧の変動分を少なくする機能を備えていることを特徴とする。
【００３７】
また、第５のＤＣ−ＤＣコンバータは、前記第１又は２のＤＣ−ＤＣコンバータにおいて、前記補正電流に対する温度補正は、常温時に比べて、高温時には補正量が大きくなるような温度特性を、低温時には補正量が小さくなるような温度特性を持たせたことを特徴とする。
【００３８】
（作用）
前記構成に基づく本発明の作用を図１に基づいて説明する。
【００３９】
（１） ：第１のＤＣ−ＤＣコンバータでは、補正電流発生回路５は、電圧検出用抵抗回路６の抵抗の一部を通って２次側回路２の負荷電流の変動に起因した出力電圧の変動を補正するように補正電流ｉ３を発生させる。そして、補正電流発生回路５内の一部の素子に前記補正電流に対する温度補正を行うための温度特性を持たせているので、温度が変動した場合でも、温度補正された補正電流ｉ３により負荷電流に起因した出力電圧の変動分を少なくする。
【００４０】
（２） ：第２のＤＣ−ＤＣコンバータでは、補正電流発生回路は、電圧検出用抵抗回路６の抵抗の一部を通って、２次側回路２の負荷電流の変動に起因した出力電圧の変動を補正するように前記補正電流ｉ３を発生させる。そして、電圧検出用抵抗回路６は、前記一部の素子に温度特性を持たせているので、温度が変動した場合、補正電流ｉ３が前記温度特性を持たせた素子中を流れる事により、電圧降下を発生し、これにより負荷電流に起因した出力電圧の変動分を少なくする。
【００４１】
（３） ：第３のＤＣ−ＤＣコンバータでは、前記第１のＤＣ−ＤＣコンバータの作用において、補正電流発生回路５は、１個又は複数個のトランジスタと、その他の複数個の素子を含んで構成され、少なくとも、前記トランジスタのいずれかに接続された素子に、補正電流ｉ３に対する温度補正を行うための温度特性を持たせている。
【００４２】
従って、温度が変動した場合でも、温度補正された補正電流ｉ３により負荷電流に起因した出力電圧の変動分を少なくする。
【００４３】
（４） ：第４のＤＣ−ＤＣコンバータでは、前記第２のＤＣ−ＤＣコンバータの作用において、電圧検出用抵抗回路６は、電圧を検出するための複数個の抵抗を含んで構成され、前記複数個の抵抗の内、前記の補正電流ｉ３が流れない抵抗の一部、又は該抵抗に接続された素子の一部に温度特性を持たせているため、温度と負荷電流が変動しても出力電圧の変動分を少なくする。
【００４４】
（５） ：第５のＤＣ−ＤＣコンバータでは、前記第１又は２のＤＣ−ＤＣコンバータにおいて、前記補正電流に対する温度補正は、常温時に比べて、高温時には補正量が大きくなるように、低温時には補正量が小さくなる温度特性を持たせている。そのため、温度と負荷電流が変動しても出力電圧の変動分を少なくすることができ、特性の良好なＤＣ−ＤＣコンバータを得ることができる。
【００４５】
【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００４６】
§１：フォワード型ＤＣ−ＤＣコンバータ（温度補正を除く）の説明
（１） ：回路構成の説明
図１はフォワード型ＤＣ−ＤＣコンバータの説明図である。以下、図１に基づいて、温度補正（又は、温度補償）を除いたフォワード型ＤＣ−ＤＣコンバータの構成を説明する。
【００４７】
図１において、Ｔ１はトランス、Ｎ１はトランスＴ１の１次巻線、Ｎ２はトランスＴ１の２次巻線、Ｎ３はトランスＴ１の３次巻線、Ｃ１は入力側に設けられた平滑用のコンデンサ、１は発振回路、２は２次側回路（整流平滑回路）、３は電圧検出回路、４は制御部、５は補正電流発生回路、６は電圧検出用抵抗回路、１０は負荷、１１はエラーアンプを示す。
【００４８】
また、Ｍ１は主スイッチングトランジスタを構成するＮチャンネルＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」と記す）、Ｃ１１はトランジスタＭ１のゲート・ソース間容量（以下、「コンデンサＣ１１」と記す）、ｄ１１は、トランジスタＭ１の寄生ダイオード又は内蔵ダイオード（以下「ダイオードｄ１１」と記す）、Ｃ２は出力側の平滑用コンデンサ、Ｌ２は平滑用のチョークコイル、Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２はダイオード、Ｒｓ１、Ｒｓ２、Ｒｓ３は電圧検出用抵抗を示す。
【００４９】
また、ＶＮ１はトランスＴ１の１次巻線Ｎ１に誘起する電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ２に誘起する電圧、ＶＮ３はトランスＴ１の３次巻線Ｎ３に誘起する電圧であり、図示矢印は前記電圧ＶＮ１、ＶＮ２、ＶＮ３の極性を示す。なお、トランジスタＭ１は、制御回路４によりオン／オフ駆動されるように構成されている。
【００５０】
このフォワード型ＤＣ−ＤＣコンバータでは、入力端子（電圧Ｖｉｎが印加する端子であり、一方の入力端子はＧＮＤ電位）間に平滑用のコンデンサＣ１を接続し、更に、トランスＴ１を接続する。そして、トランスＴ１には１次巻線Ｎ１と、２次巻線Ｎ２、３次巻線Ｎ３を設けると共に、１次巻線Ｎ１にトランジスタＭ１（主スイッチングトランジスタ）を直列接続する。
【００５１】
また、トランスＴ１の２次巻線Ｎ２にはチョークコイルＬ２、平滑用のコンデンサＣ２、ダイオードＤ２１、Ｄ２２を含む２次側回路（整流平滑回路）２が接続されている。更に、トランスＴ１の３次巻線Ｎ３には電圧検出回路３と、電圧検出用抵抗回路６が接続され、該電圧検出用抵抗回路６の抵抗Ｒｓ３の端子電圧Ｖ４が制御部４のエラーアンプ１１へ入力するように構成されている。
【００５２】
この場合、エラーアンプ１１では、入力電圧Ｖ４を基準電圧Ｖｒｅｆ と比較し、その比較結果を出力するように構成されている。また、電圧検出用抵抗回路６の抵抗Ｒｓ１を通過した電流ｉ３が補正電流発生回路５へ流れるように構成されている。
【００５３】
（２） ：動作の説明
前記構成のＤＣ−ＤＣコンバータは、基本的な動作は従来例１と同じであるが、図１に示したフォワード型ＤＣ−ＤＣコンバータでは、トランスＴ１の２次巻線Ｎ２に接続された２次側回路２の出力電圧Ｖｏｕｔ を間接的に検出する電圧検出回路３を３次巻線Ｎ３に接続し、該電圧検出回路３の出力電圧Ｖ３（この電圧Ｖ３を「検出電圧」とする）を、電圧検出用抵抗回路６に入力している。
【００５４】
そして、一次側電流ｉ１を検出し、該検出した電流ｉ１に応じた電流ｉ３を生成する補正電流発生回路５を設け、該補正電流発生回路５で発生した補正電流ｉ３を、電圧検出回路３の出力電圧Ｖ３を検出している電圧検出用抵抗回路６の電圧検出用抵抗の一部（この例ではＲｓ１）に流す。
【００５５】
そして、前記補正電流ｉ３は、２次側回路２の出力電圧Ｖｏｕｔ が負荷電流ｉｏｕｔ により変動するのを補正する方向に流すことで、出力電圧Ｖ２の安定化を達成する。
【００５６】
§２：温度補正を除いた補正電流発生回路の詳細な説明
以下、前記温度補正（又は、温度補償）を除いた補正電流発生回路５について詳細に説明する。
【００５７】
（１） ：回路例１の説明
図２は補正電流発生回路の説明図であり、図２のＡ図は回路例１の説明図を示す。図２のＡ図に示した補正電流発生回路５は、電圧検出用抵抗回路６と結合しており、図示のような構成の回路である。
【００５８】
▲１▼：回路構成の説明
図２のＡ図に示した回路例１は、カーレント・ミラー回路（又は、ウイルソンミラー回路）を含み、該カーレント・ミラー回路（ウイルソンミラー回路）を利用した補正電流発生回路（カーレント・ミラー回路の変形回路）の１例であり、Ｑ５１、Ｑ５２はバイポーラ型トランジスタ（以下、単に「トランジスタ」と記す）、Ｒ５１、Ｒ５２は抵抗、Ｄ５１はダイオードである。なお、Ｑ５１、Ｑ５２はＭＯＳＦＥＴでも同様動作となる。
【００５９】
また、ｉ５１、ｉ５２は定電流源から流れる定電流であり、ｉ１は１次巻線Ｎ１及びトランジスタＭ１を流れる電流、ｉ３は電圧検出用抵抗回路６の一部の抵抗を通って流入する電流（補正電流）、Ｖ３は電圧検出回路３の出力電圧である。
【００６０】
なお、電圧検出用抵抗回路６は、抵抗Ｒｓ１、Ｒｓ２、Ｒｓ３が直列接続された回路構成であり、抵抗Ｒｓ１の一端に前記出力電圧Ｖ３（電圧検出回路３の出力電圧）が印加され、抵抗Ｒｓ３の一端がＧＮＤに接続されている。また、抵抗Ｒｓ２とＲｓ３の接続点から電圧Ｖ４が取り出され、この電圧Ｖ４が制御部４へ出力されるようになっている。
【００６１】
この回路では、定電流源から流れる電流ｉ５１、ｉ５２と、トランスＴ１の１次巻線Ｎ１及びトランジスタＭ１を流れる電流ｉ１と、電流検出用抵抗回路６から流入した電流ｉ３が補正電流発生回路５に流れる。この場合、電流ｉ１は抵抗Ｒ５１を通り、ＧＮＤへ流れる。また、電圧検出用抵抗回路６から流入した電流ｉ３は、ダイオードＤ５１→トランジスタＱ５２のコレクタ→エミッタ→抵抗Ｒ５２→ＧＮＤの経路で流れる。
【００６２】
この場合、トランジスタＱ５１のベース・コレクタ間は短絡されているので、該トランジスタＱ５１はダイオードとして機能し、電流源から流れる電流ｉ５１は、トランジスタＱ５１と抵抗Ｒ５１を通り、ＧＮＤへ流れる。
【００６３】
前記のように、トランジスタＱ５１、Ｑ５２のベースを共通に接続したカーレント・ミラー回路（ウイルソン・ミラー回路）のトランジスタＱ５１のエミッタを検出用の抵抗Ｒ５１の一端（電流流入端）に接続し、かつ、コレクタを定電流源（電流ｉ５１の電流源）に接続する。この場合、トランジスタＱ５１のコレクタとベース間を短絡する。
【００６４】
また、トランジスタＱ５２のエミッタは抵抗Ｒ５２を介して検出用の抵抗Ｒ５１の他端（電流流出端）に接続し、前記検出用の抵抗Ｒ５１を電流ｉ１の検出線路に直列に挿入する。そして、検出用の抵抗Ｒ５１に流れる被検出電流ｉ１をトランジスタＱ５２のエミッタ側で検出するように構成している。
【００６５】
▲２▼：動作の説明
図２のＡ図の回路において、電流ｉ１が増加すると、抵抗Ｒ５１の電圧降下が増加し、その分、トランジスタＱ５１のエミッタ電位が上昇するので、トランジスタＱ５１に流れる電流が減少し、トランジスタＱ５２に流れる電流が増加する。従って、この時、補正電流ｉ３は増加する。
【００６６】
また、電流ｉ１が減少すると、抵抗Ｒ５１の電圧降下が減少し、その分、トランジスタＱ５１のエミッタ電位が降下するので、トランジスタＱ５１に流れる電流が増加し、トランジスタＱ５２に流れる電流が減少する。従って、この時、補正電流ｉ３は減少する。このようにして、電流ｉ１とｉ３との関係をリニアにすることができる。
【００６７】
なお、カーレント・ミラー回路（ウイルソン・ミラー回路）自体は周知の回路である。また、前記カーレント・ミラー回路（ウイルソン・ミラー回路）を利用した電流検出回路は、特開平１１−１６０３６８号公報に記載され、公知である。そして、本発明の補正電流発生回路５は、前記公報記載の電流検出回路に使われているカーレント・ミラー回路の動作原理を利用しているので、該カーレント・ミラー回路の詳細な動作の説明は省略する。
【００６８】
（２） ：回路例２の説明
図２のＢ図は回路例２を示した図である。この回路例２は、回路例１のダイオードＤ５１と直列に抵抗Ｒ５６を接続し、定電流源の代わりに抵抗Ｒ５３、Ｒ５４を接続した例であり、他の構成は回路例１と同じである。なお、抵抗Ｒ５５は電流ｉ３（補正電流）を制限するための抵抗である。
【００６９】
（３） ：特性データ例の説明
図３は特性データ例を示した図であり、Ａ図は特性データ例１、Ｂ図は特性データ例２である。Ａ図に示した特性データ例１は、横軸が電流ｉ１、縦軸が電流ｉ３であり、電流制限がない場合（図２のＡ図の回路）の特性データ例（▲１▼の特性）と、電流制限抵抗（図２のＢ図に示したＲ５５）による電流制限がある場合の特性データ例（▲２▼の特性）を示している。
【００７０】
また、Ｂ図の特性データ例２は、横軸が電流ｉ２、縦軸が電圧Ｖｏｕｔ であり、電流制限がない場合の特性データ例（▲１▼の特性）と、電流制限抵抗（図２のＢ図に示したＲ５５）による電流制限がある場合の特性データ例（▲２▼の特性）と、補正しない場合（前記従来例１の回路）の特性データ例（▲３▼の特性）を示す。
【００７１】
前記特性データ例において、電流ｉ３が流れる経路に抵抗等による電流制限が無い場合（例えば、図２のＡ図の回路）は、前記▲１▼の特性のように、電流ｉ３は電流ｉ１と比例関係であり、電圧Ｖｏｕｔ は電流ｉ２の変化に対して略一定値である。しかし、電流制限がある場合（例えば、図２のＢ図に示した抵抗Ｒ５５）は、前記▲２▼の特性のように、電流ｉ３は電流ｉ１が或る値を超えると略一定値となり、電圧Ｖ２は、電流ｉ２がある値を超えると、その増加に従って、次第に低下する特性となる。また、前記電圧Ｖｏｕｔ は、補正しないと、▲３▼の特性のように、電流ｉ２が大きくなるにつれて低下する率も大きくなる。
【００７２】
なお、抵抗（例えば、前記Ｒ５５）により電流ｉ３を制限する目的は次の通りである。例えば、複数のＤＣ−ＤＣコンバータを負荷に対して並列接続して運転する場合、各ＤＣ−ＤＣコンバータの出力電圧のバラツキ範囲が異なっていたとする。このような場合、負荷に供給する電力が不揃いになる。
【００７３】
そして、出力電圧が大きいＤＣ−ＤＣコンバータから負荷に電力を供給してしまうことになる。このような事態を防止するため、電流ｉ３（補正電流）を或る一定値に制限する必要があるためである。
【００７４】
§３：補正電流発生回路による温度補正の説明
図４は補正電流発生回路の説明図である。この図は、図１に示した回路の補正電流発生回路５の１例である。以下、図４に基づいて補正電流発生回路による温度補正（又は温度補償）について説明する。
【００７５】
（１） ：回路構成の説明
この回路例は、図２のＡ図に示した回路例の抵抗Ｒ５２と直列に、抵抗Ｒ５３と負の温度係数を有するサーミスタＴＨ５１の並列回路を接続して温度補正を行う回路例である。図４において、Ｑ５１、Ｑ５２はバイポーラ型トランジスタ（以下、単に「トランジスタ」と記す）、Ｒ５１、Ｒ５２、Ｒ５３は抵抗、Ｄ５１はダイオード、ＴＨ５１はサーミスタである。
【００７６】
また、ｉ５１、ｉ５２は定電流源から流れる定電流であり、ｉ１は１次巻線Ｎ１及びトランジスタＭ１（図１参照）を流れる電流、ｉ３は電圧検出用抵抗回路６の一部の抵抗を通って流入する電流（補正電流）、Ｖ３は電圧検出回路３（図１参照）の出力電圧（この電圧Ｖ３を「検出電圧」とする）である。
【００７７】
電圧検出用抵抗回路６は、抵抗Ｒｓ１、Ｒｓ２、Ｒｓ３が直列接続された回路構成であり、抵抗Ｒｓ１の一端に前記出力電圧Ｖ３（電圧検出回路３の出力電圧）が印加され、抵抗Ｒｓ３の一端がＧＮＤ（接地電位）に接続されている。また、抵抗Ｒｓ２とＲｓ３の接続点から電圧Ｖ４が取り出され、この電圧Ｖ４が制御部４（図１参照）へ出力されるようになっている。
【００７８】
この回路では、定電流源から流れる電流ｉ５１、ｉ５２と、トランスＴ１の１次巻線Ｎ１及びトランジスタＭ１を流れる電流ｉ１と、電流検出用抵抗回路６から流入した電流ｉ３が補正電流発生回路５に流れる。この場合、電流ｉ１は抵抗Ｒ５１を通り、ＧＮＤへ流れる。また、電圧検出用抵抗回路６から流入した電流ｉ３は、ダイオードＤ５１→トランジスタＱ５２のコレクタ→エミッタ→抵抗Ｒ５２→抵抗Ｒ５３とサーミスタＴＨ５１の並列回路→ＧＮＤの経路で流れる。
【００７９】
この場合、トランジスタＱ５１のベース・コレクタ間は短絡されているので、該トランジスタＱ５１はダイオードとして機能し、電流源から流れる電流ｉ５１は、トランジスタＱ５１と抵抗Ｒ５１を通り、ＧＮＤへ流れる。
【００８０】
前記のように、トランジスタＱ５１、Ｑ５２のベースを共通に接続したトランジスタＱ５１のエミッタを検出用の抵抗Ｒ５１の一端（電流流入端）に接続し、かつ、コレクタを定電流源（電流ｉ５１の電流源）に接続する。この場合、トランジスタＱ５１のコレクタとベース間を短絡する。
【００８１】
また、トランジスタＱ５２のエミッタには抵抗Ｒ５２の一端が直列に接続され、該抵抗Ｒ５２の他端には、抵抗Ｒ５３とサーミスタＴＨ５１の並列回路の一端が接続され、該抵抗Ｒ５３とサーミスタＴＨ５１の並列回路の他端は、検出用の抵抗Ｒ５１の他端（電流流出端）とＧＮＤに接続し、前記検出用の抵抗Ｒ５１を電流ｉ１の検出線路に直列に挿入する。そして、検出用の抵抗Ｒ５１に流れる被検出電流ｉ１をトランジスタＱ５２のエミッタ側で検出するように構成している。
【００８２】
▲２▼：動作の説明
図４の回路において、電流ｉ１が増加すると、抵抗Ｒ５１の電圧降下が増加し、その分、トランジスタＱ５１のエミッタ電位が上昇するので、トランジスタＱ５１に流れる電流が減少し、トランジスタＱ５２に流れる電流が増加する。従って、この時、補正電流ｉ３は増加する。
【００８３】
また、電流ｉ１が減少すると、抵抗Ｒ５１の電圧降下が減少し、その分、トランジスタＱ５１のエミッタ電位が降下するので、トランジスタＱ５１に流れる電流が増加し、トランジスタＱ５２に流れる電流が減少する。従って、この時、補正電流ｉ３は減少する。このようにして、電流ｉ１とｉ３との関係をリニアにすることができる。
【００８４】
前記のような動作において、環境温度が変化した場合、抵抗Ｒ５３とサーミスタＴＨ５１の並列回路を付加してあるので、この回路で電流ｉ３（補正電流）に対する温度補償動作を行う。
【００８５】
（２） ：フォワード型ＤＣ−ＤＣコンバータにおける温度補正の説明
図１に示したフォワード型ＤＣ−ＤＣコンバータにおける温度補正（又は、温度補償）は次の通りである。なお、本発明における温度補正は、例えば、電話交換機の試験方法として規格化された内容によるものであり、ＤＣ−ＤＣコンバータでは、試験温度を、−４０°Ｃ〜＋８５°Ｃの範囲で実行することが決められている。従って、本発明では前記温度範囲におて、規定された温度補正（又は、温度補償）を行なえるようにするものである。
【００８６】
すなわち、図１に示したフォワード型ＤＣ−ＤＣコンバータでは、トランスＴ１の２次側回路２の出力電圧Ｖｏｕｔ を間接的に検出する検出回路３を設ける。該検出回路３の出力電圧Ｖ３は、負荷電流ｉ２の変動に伴った２次側回路２の出力電圧Ｖ２の変動の影響を受けていない。
【００８７】
１次側電流ｉ１を検出し、該検出した電流に応じた電流ｉ３を生成する補正電流発生回路５を設ける。該補正電流発生回路５で発生した補正電流ｉ３を検出回路３の出力電圧Ｖ３を検出している検出抵抗６の一部に流す。補正電流ｉ３は、２次側回路２の出力電圧Ｖｏｕｔ が負荷電流により変動するのを補正する方向に流すことにより、出力電圧Ｖｏｕｔ の安定化が達成される。
【００８８】
また、補正電流ｉ３に温度特性を持たせ、温度が変動しても出力電圧Ｖｏｕｔ の変動分が少なくなるようにすることで、出力電圧Ｖｏｕｔ の安定化が達成される。或いは、検出抵抗６の一部であるＲｓ１に温度特性を持たせ、温度が変動しても出力電圧Ｖｏｕｔ の変動分が少なくなるようにすることで、出力電圧Ｖｏｕｔ の安定化が達成される。
【００８９】
このような試験に合格させるための手段として、例えば、図４に示した温度補償回路付きの補正電流発生回路５を、図１に示した補正電流発生回路５に使用して温度補償するものである。
【００９０】
§４：温度による補正の説明
（１） ：温度により補正量を変化させる理由の説明
図５は補正の説明図であり、Ａ図は従来例の補正量、Ｂ図は本発明の補正量、Ｃ図は温度により補正量を変化させる理由の説明図である。なお、図５のＡ図、Ｂ図において、横軸は出力電流Ｉｏｕｔ 、縦軸は検出電圧（図１の出力電圧Ｖ３のこと）の変動分ΔＶ３であり、図５のＣ図において、横軸は出力電流Ｉｏｕｔ 、縦軸は出力電圧Ｖｏｕｔ である。また、点線の特性は高温時の特性、実線の特性は常温時の特性、鎖線の特性は低温時の特性を示す。
【００９１】
従来の補正量は図５のＡ図に示したように、温度に関わらず一定であった（点線や鎖線の特性が無い）。これに対して本発明の補正量は、図５のＢ図に示したように、温度により変化させている。すなわち、出力電流Ｉｏｕｔ が増加するにつれてΔＶ３の値は少しづつ増加するが、高温時には点線のように補正がかかり、低温時には鎖線のように補正がかかるようになっている。
【００９２】
ところで、温度により補正量を変化させる理由は次の通りである。
【００９３】
すなわち、ロードレギュレーションを良好にするため、従来では出力電流が大きくなるにつれ、補正量が大きくなるように補正していた。出力電流の大きさにより補正量を変化させているのは、以下の理由による。
【００９４】
トランスの２次側回路２には、プリント基板のパターン抵抗が存在する。また、同期整流を行なっている場合は整流器に使用しているＭＯＳＦＥＴのオン抵抗が存在し、これらの抵抗の影響により出力電圧が低下し、その低下量は出力電流が大きい程大きくなる。その結果、出力電流が大きくなると出力電圧が大きく低下し、ロードレギュレーション特性が悪くなる。
【００９５】
これに対して従来では、出力電流が大きくなるにつれ、補正量を大きくすることにより、ロードレギュレーションを改善していた。ところで、出力電圧の低下に影響を与えているパターン抵抗やＭＯＳＦＥＴのオン抵抗は、正の温度特性を有している。従って、温度が高い場合、これら抵抗の値は大きくなり、出力電圧の低下が大きくなり、逆に、温度が低い場合には小さくなる。
【００９６】
よって、従来の補正方法だと、高温時にロードレギュレーションが悪くなってしまう。或いは、高温時のロードレギュレーションが良好になる様に補正量を設定すると（補正量を多くすると）、、低温時のロードレギュレーションが正の特性になってしまう（正の特性とは、出力電流が大きくなるにつれ、出力電圧が上昇する特性）。
【００９７】
ロードレギュレーションが正の特性の場合、ＤＣ−ＤＣコンバータの並列運転を行う場合、電流バランスがとれなくなるという問題がある。これらの問題を解決するため、本発明の補正量は、図５のＢ図のように温度により変化させていた。この場合、図５のＢ図において、実線は常温時、点線は高温時、鎖線は低温時の特性である。
【００９８】
そして、本発明では、出力電圧Ｖｏｕｔ と出力電流Ｉｏｕｔ の関係は図５のＣ図の負の特性のようにする。例えば、出力電流Ｉｏｕｔ の増加に対し出力電圧Ｖｏｕｔ を少し増加させる正の特性と、出力電流Ｉｏｕｔ の増加に対し出力電圧Ｖｏｕｔ を少し減少させる負の特性とがあるが、ＤＣ−ＤＣコンバータを並列運転する場合は、並列運転の際、電流のバランスをとるため、負の特性にすることが望ましい。
【００９９】
§５：具体的な温度補正の説明
図６は温度補正の説明図（その１）である。以下、具体的な温度補正について説明する。なお、図６において、各特性図の縦軸は２次側出力電圧Ｖｏｕｔ 、横軸は出力電流Ｉｏｕｔ を示す。また、点線の特性は高温時、実線の特性は常温時、鎖線は低温時の各特性である。
【０１００】
（１） ：図６のＡ図は、温度補正無し、負荷電流補正なしの場合の特性を示す。このように、負荷電流補正が無い場合、２次側のパターン抵抗や整流素子として使用されているＭＯＳＦＥＴのオン抵抗の影響で、負荷電流が大きくなると、出力電圧Ｖｏｕｔ が低下していく。また、これらの抵抗は、正の温度特性を持っている（温度が高くなると抵抗値が大きくなる）。従って、出力電圧Ｖｏｕｔ の負荷電流（＝出力電流Ｉｏｕｔ ）による低下は、温度によって異なってくる。
【０１０１】
（２） ：また、図６のＡ図では、温度補正が無いため、設定電圧（例えば、負荷電流＝０のとき）の電圧が温度により変動する。そのため、設定電圧は上昇する。
【０１０２】
（３） ：図６のＢ図は、前記Ａ図の特性に、温度補正を付加した場合の特性、すなわち、温度補正あり、負荷電流補正なしの特性である。図６のＡ図の場合に対し、温度補正を行うと、前記（２） が補正できるので、図示の特性になる。この場合、図６のＢ図では、負荷電流＝０の時の出力電圧の変動をなくしている。
【０１０３】
（４） ：図６のＣ図は、図６のＢ図の特性に対し、負荷電流補正を付加した時の特性である。すなわち、図６のＣ図の特性は、温度補正あり、負荷電流補正あり（但し、負荷電流補正の温度特性は無し）。
【０１０４】
図６のＢ図の特性に対し、更に、負荷電流補正を行うと図６のＣ図のようになる。但し、負荷電流に対する補正量は負荷に応じて変化するが、温度に対しては一定である。なお、図６のＣ図の特性で示す補正は従来例でも行なっていた。
【０１０５】
（５） ：図６のＤ図に示す特性は、図６のＣ図の特性に対して、更に、前記負荷電流補正に温度補正を付加している（この補正からは本発明に特有の特性であり、従来例では行なっていない。
【０１０６】
図６のＤ図に示す特性は、温度補正あり、負荷電流補正あり、負荷電流補正の温度補正ありの特性である。図６のＣ図の特性に対し、更に、負荷電流補正の温度補正を行うと、図６のＤ図の特性になる。温度補正は、温度が高い時補正量を大きくし、逆に、温度が低い時は補正量を小さくする。
【０１０７】
§６：図６の補足説明
図７は温度補正の説明図（その２）である。以下、図７に基づいて、図６の特性の補足説明を行う。なお、図７のＡ図、Ｂ図、Ｃ図、Ｄ図の各左側の図は、それぞれ図６のＡ図、Ｂ図、Ｃ図、Ｄ図の特性に対応している。また、図７のＡ図、Ｂ図、Ｃ図、Ｄ図の右側に示した図は、特性図（縦軸は検出電圧Ｖ３の変動分ΔＶ３、横軸は出力電流Ｉｏｕｔ ）として新たに付け加えた図である。
【０１０８】
（１） ：図７のＡ図の左側の図は、温度補正無し、負荷電流補正なしの場合の特性を示す。このように、負荷電流補正が無い場合、２次側のパターン抵抗や整流素子として使用されているＭＯＳＦＥＴのオン抵抗の影響で、負荷電流が大きくなると、出力電圧が低下していく。
【０１０９】
また、これらの抵抗は、正の温度特性を持っている（温度が高くなると抵抗値が大きくなる）。従って、出力電圧の負荷電流による低下は、温度によって異なってくる。
【０１１０】
この場合、図７のＡ図の右側の図に示すように、補正量なしである。従って、出力電流Ｉｏｕｔ が増加しても、検出電圧Ｖ３の変動分ΔＶ３の値は変化しない（ΔＶ３＝０のまま）。
【０１１１】
（２） ：また、図７のＡ図の左側の図では、温度補正が無いため、設定電圧（例えば、負荷電流＝０のとき）の電圧が温度により変動する。そのため、設定電圧は上昇する。
【０１１２】
（３） ：図７のＢ図の左側の図は、前記Ａ図の特性に、温度補正を付加した場合の特性、すなわち、温度補正あり、負荷電流補正なしの特性である。図７のＡ図の左側の図の場合に対し、温度補正を行うと、前記（２） が補正できるので、図示の特性になる。この場合、図７のＢ図では、負荷電流＝０の時の出力電圧の変動をなくしている。
【０１１３】
この場合、図７のＢ図の右側の図では、出力電流Ｉｏｕｔ の増加に対して、検出電圧Ｖ３の変動分ΔＶ３の値は変わらない（＝Ｏのまま）である。そして、低温時には、Ｉｏｕｔ の増加に対しΔＶ３の値は＋側の値となり、高温時には、Ｉｏｕｔ の増加に対しΔＶ３の値は−側の一定の値となって変わらない。
【０１１４】
（４） ：図７のＣ図の左側の図は、図７のＢ図の左側の図の特性に対し、負荷電流補正を付加した時の特性である。すなわち、図７のＣ図の左側の図の特性は、温度補正あり、負荷電流補正あり（但し、負荷電流補正の温度特性は無し）。なお、図７のＣ図の特性で示す補正は、従来例でも行なっていた。
【０１１５】
図７のＣ図の右側の図は、図７のＢ図の左側の図（設定電圧の温度補正）と、図５のＡ図（従来の補正量）を足し合わせたものである。ちなみに、図５のＡ図の従来の補正量とは、負荷電流に応じ補正しているロードレギュレーションを改善するための補正である。
【０１１６】
このように、図７のＣ図の右側の図では、出力電流Ｉｏｕｔ が増加すると、その増加に伴って、ΔＶ３の値は少しずつ上昇する。しかも、常温時だけでなく、高温時でも低温時でも同じである。出力電流Ｉｏｕｔ が増加すると、その増加に伴って、ΔＶ３の値は少しずつ上昇する。
【０１１７】
（５） ：図７のＤ図の左側の図に示す特性は、図７のＣ図の左側の図の特性に対して、更に、前記負荷電流補正に温度補正を付加している。図７のＤ図の右側の図は、図７のＢ図の右側の図（設定電圧の温度補正）と、図５のＢ図（本発明の補正量）を足し合わせたものである。
【０１１８】
ちなみに、図５のＢ図の本発明の補正量とは、負荷電流（＝出力電流Ｉｏｕｔ ）に応じ補正しているロードレギュレーション改善のための補正で、温度により補正量を変化させたことが特徴である。
【０１１９】
図７のＤ図の右側の図に示すように、出力電流Ｉｏｕｔ が増加すると、その増加に伴って、ΔＶ３の値も上昇する。この場合、補正電流ｉ３に対する温度補正は、常温時に比べ、高温時には補正量が大きくなるような温度特性を、低温時には補正量が小さくなるような温度特性を持たせている。
【０１２０】
このように、常温時に比べて、高温時には補正量が大きくなるように、低温時には小さくなるように温度特性を持たせることで、温度が変動しても出力電圧の変動分を少なくすることができる。従って、特性の良好なＤＣ−ＤＣコンバータを得ることができる。
【０１２１】
§７：補正電流発生回路の変形例の説明
図８乃至図１７は、補正電流発生回路の変形例（１乃至１０）である。以下、これらの図に基づいて補正電流発生回路の変形例を説明する。なお、以下に説明するＮＴＣサーミスタ（負の温度係数を有するサーミスタ）は、Ｎｅｇａｔｉｖｅ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｅｆｆｉｃｉｅｎｔ ｔｈｅｒｍｉｓｔｏｒ の略であり、ＰＴＣサーミスタ（正の温度係数を有するサーミスタ）は、Ｐｏｓｉｔｉｖｅ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｅｆｆｉｃｉｅｎｔ ｔｈｅｒｍｉｓｔｏｒ の略である。
【０１２２】
（１） ：変形例１
図８に示した変形例１は、図２のＡ図に示した回路例１の抵抗Ｒ５２を、ＮＴＣサーミスタ（負の温度計数を有する素子）、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路などのいずれかで置き換えた例である。このような回路により補正電流ｉ３の温度補正を行うことができる。
【０１２３】
（２） ：変形例２
図９に示した変形例２は、図２のＢ図に示した回路例２の抵抗Ｒ５２を、ＮＴＣサーミスタ（負の温度計数を有する素子）、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路などのいずれかで置き換えた例である。
【０１２４】
（３） ：変形例３
図１０に示した変形例３において、Ｑ５１、Ｑ５２、Ｑ５３はバイポーラ型トランジスタ（以下、単に「トランジスタ」と記す）、Ｒ５１、Ｒ５３、Ｒ５４、Ｒ５５は抵抗、Ｒ５２はＮＴＣサーミスタ、Ｄ５１はダイオードである。
【０１２５】
この回路では、抵抗Ｒ５３、Ｒ５４を介して電流が流れると、トランスＴ１の１次巻線Ｎ１及びトランジスタＭ１を流れる電流ｉ１と、電流検出用抵抗回路６から流入した補正電流ｉ３が補正電流発生回路５に流れる。この場合、電流ｉ１は抵抗Ｒ５１を通り、ＧＮＤへ流れる。また、電圧検出用抵抗回路６から流入した補正電流ｉ３は、抵抗Ｒ５５→ダイオードＤ５１→トランジスタＱ５３のコレクタ→エミッタ→トランジスタＱ５２のコレクタ（及びベース）→エミッタ→Ｒ５２→ＧＮＤの経路で流れる。
【０１２６】
なお、図１０では、Ｒ５２をＮＴＣサーミスタ（負の温度計数を有する素子）、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路などのいずれかで置き換えた例である。
【０１２７】
（４） ：変形例４
図１１に示した変形例４は、図９に示した回路において、トランジスタＱ５１をダイオードＤ５２で置き換えた例であり、他の構成は図９と同じである。なお、図１１では、Ｒ５２の素子を、ＮＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路などのいずれかで置き換えた例である。
【０１２８】
（５） ：変形例５
図１２に示した変形例５は、図９に示した回路のトランジスタＱ５１のエミッタに抵抗Ｒ５６を接続した例であり、他の構成は図９と同じである。なお、図１２では、前記Ｒ５２の素子を、ＮＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路のいずれかで置き換えた例である。
【０１２９】
（６） ：変形例６
図１３に示した変形例６は、図１２に示した回路において、トランジスタＱ５１のエミッタに接続されていた抵抗Ｒ５６を、ＰＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＰＴＣサーミスタを接続した回路、抵抗と並列にＰＴＣサーミスタを接続した回路などのいずれかで置き換えると共に、素子Ｒ５２を抵抗にした例である。
【０１３０】
（７） ：変形例７
図１４に示した変形例７は、図１０に示した変形例３において、トランジスタＱ５１のエミッタに、ＮＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、抵抗と並列にＮＴＣサーミスタを接続した回路のいずれかを接続すると共に、素子Ｒ５２の代わりに、ＰＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＰＴＣサーミスタを接続した回路、抵抗と並列にＰＴＣサーミスタを接続した回路のいずれかを接続した例である。
【０１３１】
（８） ：変形例８
図１５に示した変形例８は、図１１に示した回路において、ダイオードＤ５２のカソードに素子Ｒ５６を接続すると共に、該素子Ｒ５６として、ＮＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路のいずれかを用いる。
【０１３２】
また、素子Ｒ５２の代わりに、ＰＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＰＴＣサーミスタを接続した回路、抵抗と並列にＰＴＣサーミスタを接続した回路のいずれかを用いた例である。
【０１３３】
（９） ：変形例９
図１６に示した変形例９は、図２のＡ図の回路において、抵抗Ｒ５２を、ＮＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路のいずれかを用いると共に、トランジスタＱ５１とＱ５２のエミッタ間にコンデンサＣ５１を接続した例である。
【０１３４】
（１０）：変形例１０
図１７に示した変形例１０は、図２のＡ図に示した回路例１において、Ｒ５１の素子を、ＰＴＣサーミスタの外、２つの抵抗を直列接続し一方の抵抗と並列にＰＴＣサーミスタを接続した回路、抵抗と並列にＰＴＣサーミスタを接続した回路などで置き換えた例である。
【０１３５】
§８：電圧検出用抵抗回路の変形例の説明
図１８は電圧検出用抵抗回路の変形例１、図１９は電圧検出用抵抗回路の変形例２、図２０は電圧検出用抵抗回路の変形例３である。以下、図１８乃至図２０に基づいて電圧検出用抵抗回路の変形例を説明する。
【０１３６】
（１） ：変形例１
図１８に示した変形例１は、図２のＡ図に示した回路において、補正電流発生回路５の温度補正は行なわずに、電圧検出用抵抗回路６の抵抗Ｒｓ１を、ＰＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＰＴＣサーミスタを接続した回路、抵抗と並列にＰＴＣサーミスタを接続した回路のいずれかを用いた例である。この回路により、電圧検出用抵抗回路６において、前記補正電流ｉ３に対する温度補正を行う。
【０１３７】
（２） ：変形例２
図１９に示した変形例２は、図２のＢ図に示した回路例２において、電圧検出用抵抗回路６の抵抗Ｒｓ２と並列に、ダイオードＤｓ１と抵抗Ｒｓ４の直列回路を接続し、抵抗Ｒｓ１とＤｓ１の接続点から補正電流ｉ３を流している。この場合、前記補正電流ｉ３は、Ｖ３→Ｒｓ１→補正電流発生回路５の経路で流しており、この経路を流れる際に温度補正が行なわれる。
【０１３８】
（３） ：変形例３
図２０に示した変形例１３は、図２のＢ図に示した回路例２において、電圧検出用抵抗回路６の抵抗Ｒｓ２と並列に、ダイオードＤ５１、Ｄｓ１、抵抗Ｒｓ４の直列回路を接続し、ダイオードＤ５１、Ｄｓ１の接続点から補正電流ｉ３を流している。この場合、前記補正電流ｉ３は、Ｖ３→Ｒｓ１→Ｄ５１→補正電流発生回路５の経路で流しており、この経路を流れる際に温度補正が行なわれる。
【０１３９】
§９：温度補正した同期整流型ＤＣ−ＤＣコンバータの全体図の説明
図２１は、温度補正した同期整流型ＤＣ−ＤＣコンバータの全体図である。
【０１４０】
このフォワード型ＤＣ−ＤＣコンバータは、図１に示した回路の補正電流発生回路５に、図９に示した変形例２の回路で置き換えた例である。
【０１４１】
すなわち、入力端子間に平滑用のコンデンサＣ１を接続し、更に、トランスＴ１を接続する。そして、トランスＴ１には１次巻線Ｎ１と、２次巻線Ｎ２、３次巻線Ｎ３を設けると共に、１次巻線Ｎ１にトランジスタＭ１（主スイッチングトランジスタ）を直列接続する。
【０１４２】
また、トランスＴ１の２次巻線Ｎ２にはチョークコイルＬ２、平滑用のコンデンサＣ２を含む２次側回路２が接続されている。更に、トランスＴ１の３次巻線Ｎ３には電圧検出回路３と、電圧検出用抵抗回路６が接続され、該電圧検出用抵抗回路６の抵抗Ｒｓ３の端子電圧Ｖ４が制御部４のエラーアンプ１１へ入力するように構成されている。
【０１４３】
この場合、エラーアンプ１１では、入力電圧Ｖ４を基準電圧Ｖｒｅｆ と比較し、その比較結果を出力するように構成されている。また、電圧検出用抵抗回路６の抵抗Ｒｓ１を通過した電流が補正電流発生回路５へ流れるように構成され、この回路で、補正電流の温度補正が行なわれるようになっている。
【０１４４】
§１０：設定電圧の補正の説明
図２２は設定電圧の補正の説明図であり、Ａ図は電圧検出用抵抗回路、Ｂ図は電圧検出用抵抗回路の変形例である。以下、図２２を参照しながら、設定電圧の補正（図７のＢ図の右側の図参照）について説明する。
【０１４５】
説明を簡単にするため、ロードレギュレーションを改善するための電流ｉ３がゼロの時（補正電流発生回路５が無い時）について説明する。図２２のＡ図は、設定電圧の補正が無い時の例である。この場合、検出電圧Ｖ３は、以下の様に表すことができる。
【０１４６】
先ず、Ｖ４の電圧は、コントロール部分で参照電圧Ｖｒｅｆ と等しくなるよう制御している（図１参照）ので、次のように表せる。
【０１４７】
Ｖ４＝Ｖｒｅｆ ・・・式１
従って、抵抗Ｒｓ３に流れる電流をＩｓ３は、
Ｉｓ３＝Ｖｒｅｆ ／Ｒｓ３・・・式２
抵抗Ｒｓ１に流れる電流Ｉｓ１及び抵抗Ｒｓ２に流れる電流Ｉｓ２は、Ｉｓ３とほぼ等しい。すなわち、
Ｉｓ１＝Ｉｓ２＝Ｉｓ３・・・式３
抵抗Ｒｓ１の両端の電圧をＶｓ１、抵抗Ｒｓ２の両端の電圧をＶｓ２とすると、Ｖ３は以下のように表せる。
【０１４８】
Ｖ３＝Ｖｓ１＋Ｖｓ２＋Ｖ４・・・式４
前記式１、式２、式３、式４よりＶ３を求めると、
Ｖ３＝（Ｖｒｅｆ ／Ｒｓ３）・（Ｒｓ１＋Ｒｓ２＋Ｒｓ３）・・・式５
となる。
【０１４９】
前記式５よりＶ３は、抵抗Ｒｓ１、Ｒｓ２、Ｒｓ３の抵抗値やＶｒｅｆ が温度により大きく変化しないので、検出電圧Ｖ３は温度により変化しないことを表している。
【０１５０】
続いて、図２２のＢ図について同様にＶ３を求める。図７のＡ図と同様に以下のことが言える。
【０１５１】
Ｖ４＝Ｖｒｅｆ ・・・式１１
Ｉｓ３＝Ｖｒｅｆ ／Ｒｓ３・・・式１２
Ｖ３＝Ｖｓ１＋Ｖｓ２＋Ｖ４・・・式１４
また、抵抗Ｒｓ２に流れる電流をＩｓ２、Ｒｓ４に流れる電流をＩｓ４とすると、
Ｉｓ１＝Ｉｓ３＝Ｉｓ２＋Ｉｓ４
ダイオードＤｓ１の順方向電圧をＶｆとすると、前記式１１、式１２、式１４よりＶ３を求めると、
Ｖ３＝（Ｖｒｅｆ ／Ｒｓ３）・｛Ｒｓ１＋Ｒｓ３＋（Ｒｓ２・Ｒｓ４）／（Ｒｓ２＋Ｒｓ４）｝＋｛Ｒｓ２／（Ｒｓ２＋Ｒｓ４）｝・Ｖｆ・・・式１５
となる。
【０１５２】
Ｖｆは、負の温度特性を有しているので、前記式１５よりＶ３は、温度が高い時小さくなり、温度が低いと高くなることを表している。
【０１５３】
【発明の効果】以上説明したように、本発明によれば次のような効果がある。
【０１５４】
（１） ：請求項１では、補正電流発生回路は、電圧検出用抵抗回路の抵抗の一部を通って２次側回路の負荷電流の変動に起因した出力電圧の変動を補正するように補正電流を発生させる。そして、補正電流発生回路５内の一部の素子に前記補正電流に対する温度補正を行うための温度特性を持たせているので、温度が変動した場合でも、温度補正された補正電流により負荷電流に起因した出力電圧の変動分を少なくする。
【０１５５】
（２） ：請求項２では、補正電流発生回路は、電圧検出用抵抗回路の抵抗の一部を通って、２次側回路の負荷電流の変動に起因した出力電圧の変動を補正するように前記補正電流を発生させる。そして、電圧検出用抵抗回路は、前記一部の素子に温度特性を持たせているので、温度が変動した場合、補正電流が前記温度特性を持たせた素子中を流れる事により、電圧降下を発生し、これにより負荷電流に起因した出力電圧の変動分を少なくする。
【０１５６】
（３） ：請求項３では、補正電流発生回路は、１個又は複数個のトランジスタと、その他の複数個の素子を含んで構成され、少なくとも、前記トランジスタのいずれかに接続された素子に、補正電流に対する温度補正を行うための温度特性を持たせている。
【０１５７】
従って、温度が変動した場合でも、温度補正された補正電流により、負荷電流に起因した出力電圧の変動分を少なくする。
【０１５８】
（４） ：請求項４では、電圧検出用抵抗回路は、電圧を検出するための複数個の抵抗を含んで構成され、前記複数個の抵抗の内、前記の補正電流が流れない抵抗の一部、又は該抵抗に接続された素子の一部に温度特性を持たせているため、温度と負荷電流が変動しても出力電圧の変動分を少なくする。
【０１５９】
（５） ：請求項５では、補正電流に対する温度補正は、常温時に比べて、高温時には補正量が大きくなるように、低温時には補正量が小さくなる温度特性を持たせている。そのため、温度と負荷電流が変動しても出力電圧の変動分を少なくすることができ、特性の良好なＤＣ−ＤＣコンバータを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるフォワード型ＤＣ−ＤＣコンバータの説明図である。
【図２】本発明の実施の形態における補正電流発生回路の説明図であり、Ａ図は回路例１の説明図、Ｂ図は回路例２の説明図である。
【図３】本発明の実施の形態における特性データ例であり、Ａ図は特性データ例１、Ｂ図は特性データ例２である。
【図４】本発明の実施の形態における補正電流発生回路の説明図である。
【図５】本発明の実施の形態における補正の説明図であり、Ａ図は従来例の補正量、Ｂ図は本発明の補正量、Ｃ図は温度により補正量を変化させる理由の説明図である。
【図６】本発明の実施の形態における温度補正の説明図（その１）である。
【図７】本発明の実施の形態における温度補正の説明図（その２）である。
【図８】本発明の実施の形態における補正電流発生回路の変形例１である。
【図９】本発明の実施の形態における補正電流発生回路の変形例２である。
【図１０】本発明の実施の形態における補正電流発生回路の変形例３である。
【図１１】本発明の実施の形態における補正電流発生回路の変形例４である。
【図１２】本発明の実施の形態における補正電流発生回路の変形例５である。
【図１３】本発明の実施の形態における補正電流発生回路の変形例６である。
【図１４】本発明の実施の形態における補正電流発生回路の変形例７である。
【図１５】本発明の実施の形態における補正電流発生回路の変形例８である。
【図１６】本発明の実施の形態における補正電流発生回路の変形例９である。
【図１７】本発明の実施の形態における補正電流発生回路の変形例１０である。
【図１８】本発明の実施の形態における電圧検出用抵抗回路の変形例１である。
【図１９】本発明の実施の形態における電圧検出用抵抗回路の変形例２である。
【図２０】本発明の実施の形態における電圧検出用抵抗回路の変形例３である。
【図２１】本発明の実施の形態における温度補正した同期整流型ＤＣ−ＤＣコンバータの全体図である。
【図２２】本発明の実施の形態における設定電圧の補正の説明図であり、Ａ図は電圧検出用抵抗回路、Ｂ図は電圧検出用抵抗回路の変形例である。
【図２３】従来例１の説明図である。
【図２４】従来例２の説明図であり、Ａ図は実施形態の回路図、Ｂ図は温度補償回路である。
【符号の説明】
１ 発振回路
２ ２次側回路（整流平滑回路）
３ 電圧検出回路
４ 制御部
５ 補正電流発生回路
６ 電圧検出用抵抗回路
１０ 負荷
１１ エラーアンプ
Ｔ１ トランス
Ｎ１ トランスＴ１の１次巻線
Ｎ２ トランスＴ１の２次巻線
Ｎ３ トランスＴ１の３次巻線
Ｃ１、Ｃ２ 平滑用のコンデンサ
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５ ＮチャンネルＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果トランジスタ）
Ｃ１１ トランジスタＭ１のゲート・ソース間容量
ｄ１１、ｄ２１、ｄ３１ トランジスタＭ１の寄生ダイオード又は内蔵ダイオード
Ｌ２ 平滑用のチョークコイル
Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２ ダイオード
Ｒｓ１、Ｒｓ２、Ｒｓ３ 電圧検出用抵抗
ＶＮ１ トランスＴ１の１次巻線Ｎ１に誘起する電圧
ＶＮ２ トランスＴ１の２次巻線Ｎ２に誘起する電圧
ＶＮ３ トランスＴ１の３次巻線Ｎ３に誘起する電圧
Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４、Ｒ５５、Ｒ５６ 抵抗
Ｖ３ 電圧検出回路の出力電圧
Ｖ４ エラーアンプの入力電圧
ｉ１ １次側電流
ｉ３ 補正電流
【発明の属する技術分野】本発明は、各種電子機器（電話交換機、携帯電話機、ＰＨＳ電話機、遊技機、携帯情報端末、パーソナルコンピュータ等）に利用可能なＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】以下、従来例について説明する。
【０００３】
§１：フォワード型ＤＣ−ＤＣコンバータの説明
図２３は従来例１の説明図である。従来、フォワード型ＤＣ−ＤＣコンバータの１例として、図２３に示したような構成の回路が知られていた。以下、図２３に示したフォワード型ＤＣ−ＤＣコンバータについて説明する。
【０００４】
（１） ：回路構成の説明
図２３において、Ｔ１はトランス、Ｎ１はトランスＴ１の１次巻線、Ｎ２はトランスＴ１の２次巻線、Ｎ３はトランスＴ１の３次巻線、Ｃ１は入力側に設けられた平滑用のコンデンサ、１は発振回路、２は２次側回路（整流平滑回路）、３は電圧検出回路、４は制御部、６は電圧検出用抵抗回路、１０は負荷、１１はエラーアンプ、Ｖｒｅｆ は基準電圧を示す。
【０００５】
また、Ｍ１は主スイッチングトランジスタを構成するＮチャンネルＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」と記す）、Ｃ１１はトランジスタＭ１のゲート・ソース間容量（以下、「コンデンサＣ１１」と記す）、Ｃ２は出力側の平滑用コンデンサ、Ｌ２は平滑用のチョークコイル、Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２はダイオード、Ｒｓ２、Ｒｓ３は電圧検出用抵抗（以下、単に「抵抗」とも記す）を示す。
【０００６】
また、ＶＮ１はトランスＴ１の１次巻線Ｎ１に誘起する電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ２に誘起する電圧、ＶＮ３はトランスＴ１の３次巻線Ｎ３に誘起する電圧であり、図示矢印は前記電圧ＶＮ１、ＶＮ２、ＶＮ３の極性を示す。なお、トランジスタＭ１は、制御回路４によりオン／オフ駆動されるように構成されており、前記制御回路４にはエラーアンプ１１が設けてある。
【０００７】
この回路では、入力端子（電圧Ｖｉｎが印加する端子）とＧＮＤ間に平滑用のコンデンサＣ１を接続し、更に、前記入力端子にトランスＴ１を接続する。そして、トランスＴ１には、１次巻線Ｎ１と、２次巻線Ｎ２、３次巻線Ｎ３を設けると共に、１次巻線Ｎ１にはトランジスタＭ１（主スイッチングトランジスタ）を直列接続する。
【０００８】
また、トランスＴ１の２次巻線Ｎ２には、チョークコイルＬ２、コンデンサＣ２、ダイオードＤ２１、Ｄ２２を含む２次側回路（整流平滑回路）２が接続されている。更に、トランスＴ１の３次巻線Ｎ３には、電圧検出回路３と、複数の電圧検出用抵抗Ｒｓ２、Ｒｓ３を有する電圧検出用抵抗回路６が接続され、該電圧検出用抵抗回路６の抵抗Ｒｓ３の端子電圧Ｖ４が制御部４のエラーアンプ１１へ入力するように構成されている。この場合、エラーアンプ１１では、前記入力電圧Ｖ４を基準電圧Ｖｒｅｆ と比較し、その比較結果を出力するように構成されている。
【０００９】
（２） ：動作の説明
以下、図２３に示したフォワード型ＤＣ−ＤＣコンバータの動作を説明する。入力端子に直流入力電圧Ｖｉｎを印加すると、この入力電圧Ｖｉｎにより、フォワード型ＤＣ−ＤＣコンバータが動作を開始し、制御回路１の制御によりトランジスタＭ１がオン／オフ駆動される。このため、トランスＴ１の１次巻線Ｎ１には間欠的に励磁電流ｉ１が流れ、該トランスＴ１の巻線を励磁し、２次巻線Ｎ２、３次巻線Ｎ３に誘起電圧ＶＮ２、ＶＮ３を発生する。
【００１０】
このようにして、トランジスタＭ１は制御回路１によりオン／オフ駆動され（発振動作）、トランスＴ１の巻線を励磁する。そして、トランジスタＭ１がオンになった時、トランスＴ１の１次巻線Ｎ１に励磁電流ｉ１が流れ、トランジスタＭ１がオフになると、１次巻線Ｎ１に流れる電流ｉ１が遮断される。以降、このようなトランジスタＭ１のオン／オフ動作を繰り返す。
【００１１】
このため、トランスＴ１の２次側に接続された２次側回路（整流平滑回路）２では整流平滑動作が行われ、その時の電流はチョークコイルＬ２で平滑化されコンデンサＣ２を充電する。
【００１２】
この場合、先ず、トランジスタＭ１がオンとなり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧ＶＮ２が発生すると共に、トランスＴ１の３次巻線Ｎ３にも図示矢印と逆方向の電圧ＶＮ３が発生する。この時、２次側回路（整流平滑回路）２では、電圧ＶＮ２により、Ｎ２→Ｌ２→Ｃ２→Ｄ２１→Ｎ２の経路で電流が流れ、コンデンサＣ２が充電される。
【００１３】
次に、制御回路１の制御によりトランジスタＭ１がオフになると、チョークコイルＬ２の電磁エネルギーにより、Ｌ２→Ｃ２→Ｄ２２→Ｌ２の経路でフライホイール電流が流れ、コンデンサＣ２が充電される。そして、コンデンサＣ２の電圧Ｖ２を２次側回路２の出力電圧として負荷１０に供給する。この時、負荷１０に流れる電流はｉ２（２次側回路２から出力される負荷電流）である。以降、トランジスタＭ１のオン／オフ動作により、前記の動作を繰り返す。
【００１４】
また、トランジスタＭ１がオンとなり、トランスＴ１の３次巻線Ｎ３に、図示矢印と逆方向の電圧ＶＮ３が誘起すると、この電圧ＶＮ３により、Ｎ３→Ｄ３１→Ｌ３→Ｃ３→Ｎ３の経路で電流が流れ、コンデンサＣ３を充電する。次に、トランジスタＭ１がオフになると、トランスＴ１の３次巻線Ｎ３に図示矢印方向の電圧ＶＮ３が誘起する。この時、チョークコイルＬ３の電磁エネルギーにより、Ｌ３→Ｃ３→Ｄ３２→Ｌ３の経路で電流が流れコンデンサＣ３を充電する。
【００１５】
そして、コンデンサＣ３の端子間に電圧Ｖ３が発生し、この電圧Ｖ３により、電圧検出用抵抗回路６の検出用抵抗Ｒｓ２、Ｒｓ３に電流が流れ、該検出用抵抗Ｒｓ３の端子電圧（Ｖ４）が制御部４のエラーアンプ１１へ送られる。制御部４では、エラーアンプ１１により前記電圧Ｖ４を基準電圧Ｖｒｅｆ と比較することで、トランジスタＭ１の制御を行う。
【００１６】
§２：従来例２（特許文献１参照）の説明
図２４は従来例２の説明図であり、Ａ図は実施形態例の回路図、Ｂ図は温度補償回路を示す。以下、特許文献１を従来例２とし、図２４に基づいて従来例２を説明する。
【００１７】
従来例２は、負荷変動による出力電圧Ｖｏｕｔ の変動を精度良く補正するＤＣ−ＤＣコンバータに関するものである。このＤＣ−ＤＣコンバータは、図２４のＡ図のように、一時側回路３の通電電流Ｉｒｃを電圧に変換して検出する抵抗体１３を設ける。その検出電圧を電圧検出用回路８の出力電圧に重畳し該重畳電圧に応じた電圧を制御回路１０に加える。
【００１８】
一時コイルＮ１の電圧が誘起されて電圧検出用コイルＮ３に電圧が発生し、電圧検出用回路８は電圧検出用コイルＮ３の電圧を整流平滑して出力する。該回路８の出力電圧は負荷変動に伴った二次側回路５の通電電流変動に起因した出力電圧ＶＯＵＴ の変動の影響を受けていない。
【００１９】
二次側回路５の通電電流に応じた一時側回路３の通電電流Ｉｒｃの検出電圧を電圧検出用回路８の出力電圧に重畳する。このため、電圧検出用回路８側から制御回路１０への入力電圧は負荷変動による出力電圧Ｖｏｕｔ の変動に応じて変動し、制御回路１０の回路動作によって出力電圧Ｖｏｕｔ の安定化が達成できる。
【００２０】
また、温度変動に伴う二次側回路の出力電圧の変動分を相殺するための電圧を上記電圧検出用回路の出力電圧に加えて温度補償するための電圧を制御回路に加える温度補償用回路が設けられている構成をもって課題を解決する手段としている。
【００２１】
図２４のＢ図の（ａ）のように、抵抗体２２に温度補償用ダイオード３０を直列に接続する。この場合、温度補償用ダイオード３０のカソード側は抵抗体２２と抵抗体２３と制御回路１０の入力端子ａとの接続部Ｂ（以下制御電圧入力部Ｂと記す）側に向けられる。
【００２２】
上記のように温度補償用ダイオード３０によって温度補償用回路が構成されている。この温度補償用回路は上記温度変動に起因した出力電圧Ｖｏｕｔ の変動分を相殺するための電圧ΔＶ３０を電圧検出用回路８の出力電圧に加える。このことにより、温度補償するための電圧が制御回路１０に加えられることとなる。
【００２３】
この温度補償用回路及び制御回路１０の回路動作によって、温度変動に起因した二次側回路５の出力電圧Ｖｏｕｔ の変動を精度良く補正することができ、オン時変動に起因した二次側回路５の出力電圧Ｖｏｕｔ の変動が抑制される。これにより、温度補償がなされて出力電圧Ｖｏｕｔ のより一層の安定化を達成することができる。
【００２４】
また、上記温度補償用ダイオード３０を抵抗体２２に直列接続するのに変えて、図２４のＢ図の（ｂ）のように、温度補償用ダイオード３０と抵抗体３１の直列接続体を抵抗体２２に並列に接続してもよい。この場合にも上記温度補償用ダイオード３０のカソード側は上記制御電圧入力部Ｂ側に向けられる。
【００２５】
上記温度補償用ダイオード３０を抵抗体３１とによって温度補償用回路が構成されている。この場合にも、上記抵抗体２２に温度補償用ダイオード３０を直列接続した場合と同様に、温度変動に起因した二次側回路５の出力電圧Ｖｏｕｔ のより一層の安定化を達成することができる。
【００２６】
【特許文献１】
特開２０００−１５６９７５
【００２７】
【発明が解決しようとする課題】前記のような従来のものにおいては、次のような課題があった。
【００２８】
（１） ：２次側回路の出力電圧を間接的に検出するＤＣ−ＤＣコンバータでは、負荷変動に伴って２次側回路の出力電圧が変動してしまうという課題があった。
【００２９】
（２） ：また、前記（１） で説明した変動時の変動値には温度特性があり、高温時には変動分が大きく、低温時には小さい傾向がある（これは、パターン抵抗や同期整流を行なっている場合は、ＭＯＳＦＥＴのオン抵抗が正の温度特性のため）。
【００３０】
（３） ：従来、入力電流を検出し、出力電圧を補正する回路が提供されているが、本補正回路には温度特性を有していない。従って、高温時における電圧変動分を補正しようとすると、低温時には補正しすぎてしまうという課題があった。また、逆に、低温時における電圧変動分を補正するように補正回路を設定すると、今度は、高温時の変動分が大きいという課題があった。
【００３１】
本発明は、このような従来の課題を解決し、補正電流発生回路又は検出用抵抗回路に補正電流の温度補正を行うための温度特性を持たせることで、補正電流の温度補正を確実に行い、特性の良好なＤＣ−ＤＣコンバータを得ることを目的とする。
【００３２】
【課題を解決するための手段】本発明は前記の目的を達成するため、次のように構成した。
【００３３】
すなわち、第１のＤＣ−ＤＣコンバータは、１次巻線、２次巻線及び３次巻線を有するトランスと、前記１次巻線に直列接続され、制御手段によりオン／オフ駆動される主スイッチと、前記２次巻線に接続された２次側回路と、前記３次巻線に誘起する電圧を検出する電圧検出回路と、前記電圧検出回路の出力電圧を検出するための複数の抵抗を有する電圧検出用抵抗回路と、前記トランスの１次巻線に流れる１次側電流の変動を補正するための補正電流を発生させる補正電流発生回路を備えたＤＣ−ＤＣコンバータであって、前記補正電流発生回路は、前記電圧検出用抵抗回路の抵抗の一部を通って、前記２次側回路の負荷電流の変動に起因した出力電圧の変動を補正するように前記補正電流を発生させる機能を備えると共に、前記補正電流発生回路内の一部の素子に、前記補正電流に対する温度補正を行うための温度特性を持たせ、温度が変動しても出力電圧の変動分を少なくする機能を備えていることを特徴とする。
【００３４】
また、第２のＤＣ−ＤＣコンバータは、１次巻線、２次巻線及び３次巻線を有するトランスと、前記１次巻線に直列接続され、制御手段によりオン／オフ駆動される主スイッチと、前記２次巻線に接続された２次側回路と、前記３次巻線に誘起する電圧を検出する電圧検出回路と、前記電圧検出回路の出力電圧を検出するための複数の抵抗を有する電圧検出用抵抗回路と、前記トランスの１次巻線に流れる１次側電流の変動を補正するための補正電流を発生させる補正電流発生回路を備えたＤＣ−ＤＣコンバータであって、前記補正電流発生回路は、前記電圧検出用抵抗回路の抵抗の一部を通って、前記２次側回路の負荷電流の変動に起因した出力電圧の変動を補正するように前記補正電流を発生させる機能を備え、前記電圧検出用抵抗回路は、一部の素子に、前記補正電流に対する温度補正を行うための温度特性を持たせ、温度が変動しても出力電圧の変動分を少なくする機能を備えていることを特徴とする。
【００３５】
また、第３のＤＣ−ＤＣコンバータは、前記第１のＤＣ−ＤＣコンバータにおいて、補正電流発生回路は、１個又は複数個のトランジスタと、その他の複数個の素子を含んで構成され、少なくとも、前記トランジスタのいずれかに接続された素子に、前記補正電流に対する温度補正を行うための温度特性を持たせたことを特徴とする。
【００３６】
また、第４のＤＣ−ＤＣコンバータは、前記第２のＤＣ−ＤＣコンバータにおいて、電圧検出用抵抗回路は、電圧を検出するための複数個の抵抗を含んで構成され、前記複数個の抵抗の一部又は前記抵抗に接続された素子の一部に、前記補正電流に対する温度補正を行うための温度特性を持たせ、温度が変動しても出力電圧の変動分を少なくする機能を備えていることを特徴とする。
【００３７】
また、第５のＤＣ−ＤＣコンバータは、前記第１又は２のＤＣ−ＤＣコンバータにおいて、前記補正電流に対する温度補正は、常温時に比べて、高温時には補正量が大きくなるような温度特性を、低温時には補正量が小さくなるような温度特性を持たせたことを特徴とする。
【００３８】
（作用）
前記構成に基づく本発明の作用を図１に基づいて説明する。
【００３９】
（１） ：第１のＤＣ−ＤＣコンバータでは、補正電流発生回路５は、電圧検出用抵抗回路６の抵抗の一部を通って２次側回路２の負荷電流の変動に起因した出力電圧の変動を補正するように補正電流ｉ３を発生させる。そして、補正電流発生回路５内の一部の素子に前記補正電流に対する温度補正を行うための温度特性を持たせているので、温度が変動した場合でも、温度補正された補正電流ｉ３により負荷電流に起因した出力電圧の変動分を少なくする。
【００４０】
（２） ：第２のＤＣ−ＤＣコンバータでは、補正電流発生回路は、電圧検出用抵抗回路６の抵抗の一部を通って、２次側回路２の負荷電流の変動に起因した出力電圧の変動を補正するように前記補正電流ｉ３を発生させる。そして、電圧検出用抵抗回路６は、前記一部の素子に温度特性を持たせているので、温度が変動した場合、補正電流ｉ３が前記温度特性を持たせた素子中を流れる事により、電圧降下を発生し、これにより負荷電流に起因した出力電圧の変動分を少なくする。
【００４１】
（３） ：第３のＤＣ−ＤＣコンバータでは、前記第１のＤＣ−ＤＣコンバータの作用において、補正電流発生回路５は、１個又は複数個のトランジスタと、その他の複数個の素子を含んで構成され、少なくとも、前記トランジスタのいずれかに接続された素子に、補正電流ｉ３に対する温度補正を行うための温度特性を持たせている。
【００４２】
従って、温度が変動した場合でも、温度補正された補正電流ｉ３により負荷電流に起因した出力電圧の変動分を少なくする。
【００４３】
（４） ：第４のＤＣ−ＤＣコンバータでは、前記第２のＤＣ−ＤＣコンバータの作用において、電圧検出用抵抗回路６は、電圧を検出するための複数個の抵抗を含んで構成され、前記複数個の抵抗の内、前記の補正電流ｉ３が流れない抵抗の一部、又は該抵抗に接続された素子の一部に温度特性を持たせているため、温度と負荷電流が変動しても出力電圧の変動分を少なくする。
【００４４】
（５） ：第５のＤＣ−ＤＣコンバータでは、前記第１又は２のＤＣ−ＤＣコンバータにおいて、前記補正電流に対する温度補正は、常温時に比べて、高温時には補正量が大きくなるように、低温時には補正量が小さくなる温度特性を持たせている。そのため、温度と負荷電流が変動しても出力電圧の変動分を少なくすることができ、特性の良好なＤＣ−ＤＣコンバータを得ることができる。
【００４５】
【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００４６】
§１：フォワード型ＤＣ−ＤＣコンバータ（温度補正を除く）の説明
（１） ：回路構成の説明
図１はフォワード型ＤＣ−ＤＣコンバータの説明図である。以下、図１に基づいて、温度補正（又は、温度補償）を除いたフォワード型ＤＣ−ＤＣコンバータの構成を説明する。
【００４７】
図１において、Ｔ１はトランス、Ｎ１はトランスＴ１の１次巻線、Ｎ２はトランスＴ１の２次巻線、Ｎ３はトランスＴ１の３次巻線、Ｃ１は入力側に設けられた平滑用のコンデンサ、１は発振回路、２は２次側回路（整流平滑回路）、３は電圧検出回路、４は制御部、５は補正電流発生回路、６は電圧検出用抵抗回路、１０は負荷、１１はエラーアンプを示す。
【００４８】
また、Ｍ１は主スイッチングトランジスタを構成するＮチャンネルＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」と記す）、Ｃ１１はトランジスタＭ１のゲート・ソース間容量（以下、「コンデンサＣ１１」と記す）、ｄ１１は、トランジスタＭ１の寄生ダイオード又は内蔵ダイオード（以下「ダイオードｄ１１」と記す）、Ｃ２は出力側の平滑用コンデンサ、Ｌ２は平滑用のチョークコイル、Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２はダイオード、Ｒｓ１、Ｒｓ２、Ｒｓ３は電圧検出用抵抗を示す。
【００４９】
また、ＶＮ１はトランスＴ１の１次巻線Ｎ１に誘起する電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ２に誘起する電圧、ＶＮ３はトランスＴ１の３次巻線Ｎ３に誘起する電圧であり、図示矢印は前記電圧ＶＮ１、ＶＮ２、ＶＮ３の極性を示す。なお、トランジスタＭ１は、制御回路４によりオン／オフ駆動されるように構成されている。
【００５０】
このフォワード型ＤＣ−ＤＣコンバータでは、入力端子（電圧Ｖｉｎが印加する端子であり、一方の入力端子はＧＮＤ電位）間に平滑用のコンデンサＣ１を接続し、更に、トランスＴ１を接続する。そして、トランスＴ１には１次巻線Ｎ１と、２次巻線Ｎ２、３次巻線Ｎ３を設けると共に、１次巻線Ｎ１にトランジスタＭ１（主スイッチングトランジスタ）を直列接続する。
【００５１】
また、トランスＴ１の２次巻線Ｎ２にはチョークコイルＬ２、平滑用のコンデンサＣ２、ダイオードＤ２１、Ｄ２２を含む２次側回路（整流平滑回路）２が接続されている。更に、トランスＴ１の３次巻線Ｎ３には電圧検出回路３と、電圧検出用抵抗回路６が接続され、該電圧検出用抵抗回路６の抵抗Ｒｓ３の端子電圧Ｖ４が制御部４のエラーアンプ１１へ入力するように構成されている。
【００５２】
この場合、エラーアンプ１１では、入力電圧Ｖ４を基準電圧Ｖｒｅｆ と比較し、その比較結果を出力するように構成されている。また、電圧検出用抵抗回路６の抵抗Ｒｓ１を通過した電流ｉ３が補正電流発生回路５へ流れるように構成されている。
【００５３】
（２） ：動作の説明
前記構成のＤＣ−ＤＣコンバータは、基本的な動作は従来例１と同じであるが、図１に示したフォワード型ＤＣ−ＤＣコンバータでは、トランスＴ１の２次巻線Ｎ２に接続された２次側回路２の出力電圧Ｖｏｕｔ を間接的に検出する電圧検出回路３を３次巻線Ｎ３に接続し、該電圧検出回路３の出力電圧Ｖ３（この電圧Ｖ３を「検出電圧」とする）を、電圧検出用抵抗回路６に入力している。
【００５４】
そして、一次側電流ｉ１を検出し、該検出した電流ｉ１に応じた電流ｉ３を生成する補正電流発生回路５を設け、該補正電流発生回路５で発生した補正電流ｉ３を、電圧検出回路３の出力電圧Ｖ３を検出している電圧検出用抵抗回路６の電圧検出用抵抗の一部（この例ではＲｓ１）に流す。
【００５５】
そして、前記補正電流ｉ３は、２次側回路２の出力電圧Ｖｏｕｔ が負荷電流ｉｏｕｔ により変動するのを補正する方向に流すことで、出力電圧Ｖ２の安定化を達成する。
【００５６】
§２：温度補正を除いた補正電流発生回路の詳細な説明
以下、前記温度補正（又は、温度補償）を除いた補正電流発生回路５について詳細に説明する。
【００５７】
（１） ：回路例１の説明
図２は補正電流発生回路の説明図であり、図２のＡ図は回路例１の説明図を示す。図２のＡ図に示した補正電流発生回路５は、電圧検出用抵抗回路６と結合しており、図示のような構成の回路である。
【００５８】
▲１▼：回路構成の説明
図２のＡ図に示した回路例１は、カーレント・ミラー回路（又は、ウイルソンミラー回路）を含み、該カーレント・ミラー回路（ウイルソンミラー回路）を利用した補正電流発生回路（カーレント・ミラー回路の変形回路）の１例であり、Ｑ５１、Ｑ５２はバイポーラ型トランジスタ（以下、単に「トランジスタ」と記す）、Ｒ５１、Ｒ５２は抵抗、Ｄ５１はダイオードである。なお、Ｑ５１、Ｑ５２はＭＯＳＦＥＴでも同様動作となる。
【００５９】
また、ｉ５１、ｉ５２は定電流源から流れる定電流であり、ｉ１は１次巻線Ｎ１及びトランジスタＭ１を流れる電流、ｉ３は電圧検出用抵抗回路６の一部の抵抗を通って流入する電流（補正電流）、Ｖ３は電圧検出回路３の出力電圧である。
【００６０】
なお、電圧検出用抵抗回路６は、抵抗Ｒｓ１、Ｒｓ２、Ｒｓ３が直列接続された回路構成であり、抵抗Ｒｓ１の一端に前記出力電圧Ｖ３（電圧検出回路３の出力電圧）が印加され、抵抗Ｒｓ３の一端がＧＮＤに接続されている。また、抵抗Ｒｓ２とＲｓ３の接続点から電圧Ｖ４が取り出され、この電圧Ｖ４が制御部４へ出力されるようになっている。
【００６１】
この回路では、定電流源から流れる電流ｉ５１、ｉ５２と、トランスＴ１の１次巻線Ｎ１及びトランジスタＭ１を流れる電流ｉ１と、電流検出用抵抗回路６から流入した電流ｉ３が補正電流発生回路５に流れる。この場合、電流ｉ１は抵抗Ｒ５１を通り、ＧＮＤへ流れる。また、電圧検出用抵抗回路６から流入した電流ｉ３は、ダイオードＤ５１→トランジスタＱ５２のコレクタ→エミッタ→抵抗Ｒ５２→ＧＮＤの経路で流れる。
【００６２】
この場合、トランジスタＱ５１のベース・コレクタ間は短絡されているので、該トランジスタＱ５１はダイオードとして機能し、電流源から流れる電流ｉ５１は、トランジスタＱ５１と抵抗Ｒ５１を通り、ＧＮＤへ流れる。
【００６３】
前記のように、トランジスタＱ５１、Ｑ５２のベースを共通に接続したカーレント・ミラー回路（ウイルソン・ミラー回路）のトランジスタＱ５１のエミッタを検出用の抵抗Ｒ５１の一端（電流流入端）に接続し、かつ、コレクタを定電流源（電流ｉ５１の電流源）に接続する。この場合、トランジスタＱ５１のコレクタとベース間を短絡する。
【００６４】
また、トランジスタＱ５２のエミッタは抵抗Ｒ５２を介して検出用の抵抗Ｒ５１の他端（電流流出端）に接続し、前記検出用の抵抗Ｒ５１を電流ｉ１の検出線路に直列に挿入する。そして、検出用の抵抗Ｒ５１に流れる被検出電流ｉ１をトランジスタＱ５２のエミッタ側で検出するように構成している。
【００６５】
▲２▼：動作の説明
図２のＡ図の回路において、電流ｉ１が増加すると、抵抗Ｒ５１の電圧降下が増加し、その分、トランジスタＱ５１のエミッタ電位が上昇するので、トランジスタＱ５１に流れる電流が減少し、トランジスタＱ５２に流れる電流が増加する。従って、この時、補正電流ｉ３は増加する。
【００６６】
また、電流ｉ１が減少すると、抵抗Ｒ５１の電圧降下が減少し、その分、トランジスタＱ５１のエミッタ電位が降下するので、トランジスタＱ５１に流れる電流が増加し、トランジスタＱ５２に流れる電流が減少する。従って、この時、補正電流ｉ３は減少する。このようにして、電流ｉ１とｉ３との関係をリニアにすることができる。
【００６７】
なお、カーレント・ミラー回路（ウイルソン・ミラー回路）自体は周知の回路である。また、前記カーレント・ミラー回路（ウイルソン・ミラー回路）を利用した電流検出回路は、特開平１１−１６０３６８号公報に記載され、公知である。そして、本発明の補正電流発生回路５は、前記公報記載の電流検出回路に使われているカーレント・ミラー回路の動作原理を利用しているので、該カーレント・ミラー回路の詳細な動作の説明は省略する。
【００６８】
（２） ：回路例２の説明
図２のＢ図は回路例２を示した図である。この回路例２は、回路例１のダイオードＤ５１と直列に抵抗Ｒ５６を接続し、定電流源の代わりに抵抗Ｒ５３、Ｒ５４を接続した例であり、他の構成は回路例１と同じである。なお、抵抗Ｒ５５は電流ｉ３（補正電流）を制限するための抵抗である。
【００６９】
（３） ：特性データ例の説明
図３は特性データ例を示した図であり、Ａ図は特性データ例１、Ｂ図は特性データ例２である。Ａ図に示した特性データ例１は、横軸が電流ｉ１、縦軸が電流ｉ３であり、電流制限がない場合（図２のＡ図の回路）の特性データ例（▲１▼の特性）と、電流制限抵抗（図２のＢ図に示したＲ５５）による電流制限がある場合の特性データ例（▲２▼の特性）を示している。
【００７０】
また、Ｂ図の特性データ例２は、横軸が電流ｉ２、縦軸が電圧Ｖｏｕｔ であり、電流制限がない場合の特性データ例（▲１▼の特性）と、電流制限抵抗（図２のＢ図に示したＲ５５）による電流制限がある場合の特性データ例（▲２▼の特性）と、補正しない場合（前記従来例１の回路）の特性データ例（▲３▼の特性）を示す。
【００７１】
前記特性データ例において、電流ｉ３が流れる経路に抵抗等による電流制限が無い場合（例えば、図２のＡ図の回路）は、前記▲１▼の特性のように、電流ｉ３は電流ｉ１と比例関係であり、電圧Ｖｏｕｔ は電流ｉ２の変化に対して略一定値である。しかし、電流制限がある場合（例えば、図２のＢ図に示した抵抗Ｒ５５）は、前記▲２▼の特性のように、電流ｉ３は電流ｉ１が或る値を超えると略一定値となり、電圧Ｖ２は、電流ｉ２がある値を超えると、その増加に従って、次第に低下する特性となる。また、前記電圧Ｖｏｕｔ は、補正しないと、▲３▼の特性のように、電流ｉ２が大きくなるにつれて低下する率も大きくなる。
【００７２】
なお、抵抗（例えば、前記Ｒ５５）により電流ｉ３を制限する目的は次の通りである。例えば、複数のＤＣ−ＤＣコンバータを負荷に対して並列接続して運転する場合、各ＤＣ−ＤＣコンバータの出力電圧のバラツキ範囲が異なっていたとする。このような場合、負荷に供給する電力が不揃いになる。
【００７３】
そして、出力電圧が大きいＤＣ−ＤＣコンバータから負荷に電力を供給してしまうことになる。このような事態を防止するため、電流ｉ３（補正電流）を或る一定値に制限する必要があるためである。
【００７４】
§３：補正電流発生回路による温度補正の説明
図４は補正電流発生回路の説明図である。この図は、図１に示した回路の補正電流発生回路５の１例である。以下、図４に基づいて補正電流発生回路による温度補正（又は温度補償）について説明する。
【００７５】
（１） ：回路構成の説明
この回路例は、図２のＡ図に示した回路例の抵抗Ｒ５２と直列に、抵抗Ｒ５３と負の温度係数を有するサーミスタＴＨ５１の並列回路を接続して温度補正を行う回路例である。図４において、Ｑ５１、Ｑ５２はバイポーラ型トランジスタ（以下、単に「トランジスタ」と記す）、Ｒ５１、Ｒ５２、Ｒ５３は抵抗、Ｄ５１はダイオード、ＴＨ５１はサーミスタである。
【００７６】
また、ｉ５１、ｉ５２は定電流源から流れる定電流であり、ｉ１は１次巻線Ｎ１及びトランジスタＭ１（図１参照）を流れる電流、ｉ３は電圧検出用抵抗回路６の一部の抵抗を通って流入する電流（補正電流）、Ｖ３は電圧検出回路３（図１参照）の出力電圧（この電圧Ｖ３を「検出電圧」とする）である。
【００７７】
電圧検出用抵抗回路６は、抵抗Ｒｓ１、Ｒｓ２、Ｒｓ３が直列接続された回路構成であり、抵抗Ｒｓ１の一端に前記出力電圧Ｖ３（電圧検出回路３の出力電圧）が印加され、抵抗Ｒｓ３の一端がＧＮＤ（接地電位）に接続されている。また、抵抗Ｒｓ２とＲｓ３の接続点から電圧Ｖ４が取り出され、この電圧Ｖ４が制御部４（図１参照）へ出力されるようになっている。
【００７８】
この回路では、定電流源から流れる電流ｉ５１、ｉ５２と、トランスＴ１の１次巻線Ｎ１及びトランジスタＭ１を流れる電流ｉ１と、電流検出用抵抗回路６から流入した電流ｉ３が補正電流発生回路５に流れる。この場合、電流ｉ１は抵抗Ｒ５１を通り、ＧＮＤへ流れる。また、電圧検出用抵抗回路６から流入した電流ｉ３は、ダイオードＤ５１→トランジスタＱ５２のコレクタ→エミッタ→抵抗Ｒ５２→抵抗Ｒ５３とサーミスタＴＨ５１の並列回路→ＧＮＤの経路で流れる。
【００７９】
この場合、トランジスタＱ５１のベース・コレクタ間は短絡されているので、該トランジスタＱ５１はダイオードとして機能し、電流源から流れる電流ｉ５１は、トランジスタＱ５１と抵抗Ｒ５１を通り、ＧＮＤへ流れる。
【００８０】
前記のように、トランジスタＱ５１、Ｑ５２のベースを共通に接続したトランジスタＱ５１のエミッタを検出用の抵抗Ｒ５１の一端（電流流入端）に接続し、かつ、コレクタを定電流源（電流ｉ５１の電流源）に接続する。この場合、トランジスタＱ５１のコレクタとベース間を短絡する。
【００８１】
また、トランジスタＱ５２のエミッタには抵抗Ｒ５２の一端が直列に接続され、該抵抗Ｒ５２の他端には、抵抗Ｒ５３とサーミスタＴＨ５１の並列回路の一端が接続され、該抵抗Ｒ５３とサーミスタＴＨ５１の並列回路の他端は、検出用の抵抗Ｒ５１の他端（電流流出端）とＧＮＤに接続し、前記検出用の抵抗Ｒ５１を電流ｉ１の検出線路に直列に挿入する。そして、検出用の抵抗Ｒ５１に流れる被検出電流ｉ１をトランジスタＱ５２のエミッタ側で検出するように構成している。
【００８２】
▲２▼：動作の説明
図４の回路において、電流ｉ１が増加すると、抵抗Ｒ５１の電圧降下が増加し、その分、トランジスタＱ５１のエミッタ電位が上昇するので、トランジスタＱ５１に流れる電流が減少し、トランジスタＱ５２に流れる電流が増加する。従って、この時、補正電流ｉ３は増加する。
【００８３】
また、電流ｉ１が減少すると、抵抗Ｒ５１の電圧降下が減少し、その分、トランジスタＱ５１のエミッタ電位が降下するので、トランジスタＱ５１に流れる電流が増加し、トランジスタＱ５２に流れる電流が減少する。従って、この時、補正電流ｉ３は減少する。このようにして、電流ｉ１とｉ３との関係をリニアにすることができる。
【００８４】
前記のような動作において、環境温度が変化した場合、抵抗Ｒ５３とサーミスタＴＨ５１の並列回路を付加してあるので、この回路で電流ｉ３（補正電流）に対する温度補償動作を行う。
【００８５】
（２） ：フォワード型ＤＣ−ＤＣコンバータにおける温度補正の説明
図１に示したフォワード型ＤＣ−ＤＣコンバータにおける温度補正（又は、温度補償）は次の通りである。なお、本発明における温度補正は、例えば、電話交換機の試験方法として規格化された内容によるものであり、ＤＣ−ＤＣコンバータでは、試験温度を、−４０°Ｃ〜＋８５°Ｃの範囲で実行することが決められている。従って、本発明では前記温度範囲におて、規定された温度補正（又は、温度補償）を行なえるようにするものである。
【００８６】
すなわち、図１に示したフォワード型ＤＣ−ＤＣコンバータでは、トランスＴ１の２次側回路２の出力電圧Ｖｏｕｔ を間接的に検出する検出回路３を設ける。該検出回路３の出力電圧Ｖ３は、負荷電流ｉ２の変動に伴った２次側回路２の出力電圧Ｖ２の変動の影響を受けていない。
【００８７】
１次側電流ｉ１を検出し、該検出した電流に応じた電流ｉ３を生成する補正電流発生回路５を設ける。該補正電流発生回路５で発生した補正電流ｉ３を検出回路３の出力電圧Ｖ３を検出している検出抵抗６の一部に流す。補正電流ｉ３は、２次側回路２の出力電圧Ｖｏｕｔ が負荷電流により変動するのを補正する方向に流すことにより、出力電圧Ｖｏｕｔ の安定化が達成される。
【００８８】
また、補正電流ｉ３に温度特性を持たせ、温度が変動しても出力電圧Ｖｏｕｔ の変動分が少なくなるようにすることで、出力電圧Ｖｏｕｔ の安定化が達成される。或いは、検出抵抗６の一部であるＲｓ１に温度特性を持たせ、温度が変動しても出力電圧Ｖｏｕｔ の変動分が少なくなるようにすることで、出力電圧Ｖｏｕｔ の安定化が達成される。
【００８９】
このような試験に合格させるための手段として、例えば、図４に示した温度補償回路付きの補正電流発生回路５を、図１に示した補正電流発生回路５に使用して温度補償するものである。
【００９０】
§４：温度による補正の説明
（１） ：温度により補正量を変化させる理由の説明
図５は補正の説明図であり、Ａ図は従来例の補正量、Ｂ図は本発明の補正量、Ｃ図は温度により補正量を変化させる理由の説明図である。なお、図５のＡ図、Ｂ図において、横軸は出力電流Ｉｏｕｔ 、縦軸は検出電圧（図１の出力電圧Ｖ３のこと）の変動分ΔＶ３であり、図５のＣ図において、横軸は出力電流Ｉｏｕｔ 、縦軸は出力電圧Ｖｏｕｔ である。また、点線の特性は高温時の特性、実線の特性は常温時の特性、鎖線の特性は低温時の特性を示す。
【００９１】
従来の補正量は図５のＡ図に示したように、温度に関わらず一定であった（点線や鎖線の特性が無い）。これに対して本発明の補正量は、図５のＢ図に示したように、温度により変化させている。すなわち、出力電流Ｉｏｕｔ が増加するにつれてΔＶ３の値は少しづつ増加するが、高温時には点線のように補正がかかり、低温時には鎖線のように補正がかかるようになっている。
【００９２】
ところで、温度により補正量を変化させる理由は次の通りである。
【００９３】
すなわち、ロードレギュレーションを良好にするため、従来では出力電流が大きくなるにつれ、補正量が大きくなるように補正していた。出力電流の大きさにより補正量を変化させているのは、以下の理由による。
【００９４】
トランスの２次側回路２には、プリント基板のパターン抵抗が存在する。また、同期整流を行なっている場合は整流器に使用しているＭＯＳＦＥＴのオン抵抗が存在し、これらの抵抗の影響により出力電圧が低下し、その低下量は出力電流が大きい程大きくなる。その結果、出力電流が大きくなると出力電圧が大きく低下し、ロードレギュレーション特性が悪くなる。
【００９５】
これに対して従来では、出力電流が大きくなるにつれ、補正量を大きくすることにより、ロードレギュレーションを改善していた。ところで、出力電圧の低下に影響を与えているパターン抵抗やＭＯＳＦＥＴのオン抵抗は、正の温度特性を有している。従って、温度が高い場合、これら抵抗の値は大きくなり、出力電圧の低下が大きくなり、逆に、温度が低い場合には小さくなる。
【００９６】
よって、従来の補正方法だと、高温時にロードレギュレーションが悪くなってしまう。或いは、高温時のロードレギュレーションが良好になる様に補正量を設定すると（補正量を多くすると）、、低温時のロードレギュレーションが正の特性になってしまう（正の特性とは、出力電流が大きくなるにつれ、出力電圧が上昇する特性）。
【００９７】
ロードレギュレーションが正の特性の場合、ＤＣ−ＤＣコンバータの並列運転を行う場合、電流バランスがとれなくなるという問題がある。これらの問題を解決するため、本発明の補正量は、図５のＢ図のように温度により変化させていた。この場合、図５のＢ図において、実線は常温時、点線は高温時、鎖線は低温時の特性である。
【００９８】
そして、本発明では、出力電圧Ｖｏｕｔ と出力電流Ｉｏｕｔ の関係は図５のＣ図の負の特性のようにする。例えば、出力電流Ｉｏｕｔ の増加に対し出力電圧Ｖｏｕｔ を少し増加させる正の特性と、出力電流Ｉｏｕｔ の増加に対し出力電圧Ｖｏｕｔ を少し減少させる負の特性とがあるが、ＤＣ−ＤＣコンバータを並列運転する場合は、並列運転の際、電流のバランスをとるため、負の特性にすることが望ましい。
【００９９】
§５：具体的な温度補正の説明
図６は温度補正の説明図（その１）である。以下、具体的な温度補正について説明する。なお、図６において、各特性図の縦軸は２次側出力電圧Ｖｏｕｔ 、横軸は出力電流Ｉｏｕｔ を示す。また、点線の特性は高温時、実線の特性は常温時、鎖線は低温時の各特性である。
【０１００】
（１） ：図６のＡ図は、温度補正無し、負荷電流補正なしの場合の特性を示す。このように、負荷電流補正が無い場合、２次側のパターン抵抗や整流素子として使用されているＭＯＳＦＥＴのオン抵抗の影響で、負荷電流が大きくなると、出力電圧Ｖｏｕｔ が低下していく。また、これらの抵抗は、正の温度特性を持っている（温度が高くなると抵抗値が大きくなる）。従って、出力電圧Ｖｏｕｔ の負荷電流（＝出力電流Ｉｏｕｔ ）による低下は、温度によって異なってくる。
【０１０１】
（２） ：また、図６のＡ図では、温度補正が無いため、設定電圧（例えば、負荷電流＝０のとき）の電圧が温度により変動する。そのため、設定電圧は上昇する。
【０１０２】
（３） ：図６のＢ図は、前記Ａ図の特性に、温度補正を付加した場合の特性、すなわち、温度補正あり、負荷電流補正なしの特性である。図６のＡ図の場合に対し、温度補正を行うと、前記（２） が補正できるので、図示の特性になる。この場合、図６のＢ図では、負荷電流＝０の時の出力電圧の変動をなくしている。
【０１０３】
（４） ：図６のＣ図は、図６のＢ図の特性に対し、負荷電流補正を付加した時の特性である。すなわち、図６のＣ図の特性は、温度補正あり、負荷電流補正あり（但し、負荷電流補正の温度特性は無し）。
【０１０４】
図６のＢ図の特性に対し、更に、負荷電流補正を行うと図６のＣ図のようになる。但し、負荷電流に対する補正量は負荷に応じて変化するが、温度に対しては一定である。なお、図６のＣ図の特性で示す補正は従来例でも行なっていた。
【０１０５】
（５） ：図６のＤ図に示す特性は、図６のＣ図の特性に対して、更に、前記負荷電流補正に温度補正を付加している（この補正からは本発明に特有の特性であり、従来例では行なっていない。
【０１０６】
図６のＤ図に示す特性は、温度補正あり、負荷電流補正あり、負荷電流補正の温度補正ありの特性である。図６のＣ図の特性に対し、更に、負荷電流補正の温度補正を行うと、図６のＤ図の特性になる。温度補正は、温度が高い時補正量を大きくし、逆に、温度が低い時は補正量を小さくする。
【０１０７】
§６：図６の補足説明
図７は温度補正の説明図（その２）である。以下、図７に基づいて、図６の特性の補足説明を行う。なお、図７のＡ図、Ｂ図、Ｃ図、Ｄ図の各左側の図は、それぞれ図６のＡ図、Ｂ図、Ｃ図、Ｄ図の特性に対応している。また、図７のＡ図、Ｂ図、Ｃ図、Ｄ図の右側に示した図は、特性図（縦軸は検出電圧Ｖ３の変動分ΔＶ３、横軸は出力電流Ｉｏｕｔ ）として新たに付け加えた図である。
【０１０８】
（１） ：図７のＡ図の左側の図は、温度補正無し、負荷電流補正なしの場合の特性を示す。このように、負荷電流補正が無い場合、２次側のパターン抵抗や整流素子として使用されているＭＯＳＦＥＴのオン抵抗の影響で、負荷電流が大きくなると、出力電圧が低下していく。
【０１０９】
また、これらの抵抗は、正の温度特性を持っている（温度が高くなると抵抗値が大きくなる）。従って、出力電圧の負荷電流による低下は、温度によって異なってくる。
【０１１０】
この場合、図７のＡ図の右側の図に示すように、補正量なしである。従って、出力電流Ｉｏｕｔ が増加しても、検出電圧Ｖ３の変動分ΔＶ３の値は変化しない（ΔＶ３＝０のまま）。
【０１１１】
（２） ：また、図７のＡ図の左側の図では、温度補正が無いため、設定電圧（例えば、負荷電流＝０のとき）の電圧が温度により変動する。そのため、設定電圧は上昇する。
【０１１２】
（３） ：図７のＢ図の左側の図は、前記Ａ図の特性に、温度補正を付加した場合の特性、すなわち、温度補正あり、負荷電流補正なしの特性である。図７のＡ図の左側の図の場合に対し、温度補正を行うと、前記（２） が補正できるので、図示の特性になる。この場合、図７のＢ図では、負荷電流＝０の時の出力電圧の変動をなくしている。
【０１１３】
この場合、図７のＢ図の右側の図では、出力電流Ｉｏｕｔ の増加に対して、検出電圧Ｖ３の変動分ΔＶ３の値は変わらない（＝Ｏのまま）である。そして、低温時には、Ｉｏｕｔ の増加に対しΔＶ３の値は＋側の値となり、高温時には、Ｉｏｕｔ の増加に対しΔＶ３の値は−側の一定の値となって変わらない。
【０１１４】
（４） ：図７のＣ図の左側の図は、図７のＢ図の左側の図の特性に対し、負荷電流補正を付加した時の特性である。すなわち、図７のＣ図の左側の図の特性は、温度補正あり、負荷電流補正あり（但し、負荷電流補正の温度特性は無し）。なお、図７のＣ図の特性で示す補正は、従来例でも行なっていた。
【０１１５】
図７のＣ図の右側の図は、図７のＢ図の左側の図（設定電圧の温度補正）と、図５のＡ図（従来の補正量）を足し合わせたものである。ちなみに、図５のＡ図の従来の補正量とは、負荷電流に応じ補正しているロードレギュレーションを改善するための補正である。
【０１１６】
このように、図７のＣ図の右側の図では、出力電流Ｉｏｕｔ が増加すると、その増加に伴って、ΔＶ３の値は少しずつ上昇する。しかも、常温時だけでなく、高温時でも低温時でも同じである。出力電流Ｉｏｕｔ が増加すると、その増加に伴って、ΔＶ３の値は少しずつ上昇する。
【０１１７】
（５） ：図７のＤ図の左側の図に示す特性は、図７のＣ図の左側の図の特性に対して、更に、前記負荷電流補正に温度補正を付加している。図７のＤ図の右側の図は、図７のＢ図の右側の図（設定電圧の温度補正）と、図５のＢ図（本発明の補正量）を足し合わせたものである。
【０１１８】
ちなみに、図５のＢ図の本発明の補正量とは、負荷電流（＝出力電流Ｉｏｕｔ ）に応じ補正しているロードレギュレーション改善のための補正で、温度により補正量を変化させたことが特徴である。
【０１１９】
図７のＤ図の右側の図に示すように、出力電流Ｉｏｕｔ が増加すると、その増加に伴って、ΔＶ３の値も上昇する。この場合、補正電流ｉ３に対する温度補正は、常温時に比べ、高温時には補正量が大きくなるような温度特性を、低温時には補正量が小さくなるような温度特性を持たせている。
【０１２０】
このように、常温時に比べて、高温時には補正量が大きくなるように、低温時には小さくなるように温度特性を持たせることで、温度が変動しても出力電圧の変動分を少なくすることができる。従って、特性の良好なＤＣ−ＤＣコンバータを得ることができる。
【０１２１】
§７：補正電流発生回路の変形例の説明
図８乃至図１７は、補正電流発生回路の変形例（１乃至１０）である。以下、これらの図に基づいて補正電流発生回路の変形例を説明する。なお、以下に説明するＮＴＣサーミスタ（負の温度係数を有するサーミスタ）は、Ｎｅｇａｔｉｖｅ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｅｆｆｉｃｉｅｎｔ ｔｈｅｒｍｉｓｔｏｒ の略であり、ＰＴＣサーミスタ（正の温度係数を有するサーミスタ）は、Ｐｏｓｉｔｉｖｅ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｅｆｆｉｃｉｅｎｔ ｔｈｅｒｍｉｓｔｏｒ の略である。
【０１２２】
（１） ：変形例１
図８に示した変形例１は、図２のＡ図に示した回路例１の抵抗Ｒ５２を、ＮＴＣサーミスタ（負の温度計数を有する素子）、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路などのいずれかで置き換えた例である。このような回路により補正電流ｉ３の温度補正を行うことができる。
【０１２３】
（２） ：変形例２
図９に示した変形例２は、図２のＢ図に示した回路例２の抵抗Ｒ５２を、ＮＴＣサーミスタ（負の温度計数を有する素子）、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路などのいずれかで置き換えた例である。
【０１２４】
（３） ：変形例３
図１０に示した変形例３において、Ｑ５１、Ｑ５２、Ｑ５３はバイポーラ型トランジスタ（以下、単に「トランジスタ」と記す）、Ｒ５１、Ｒ５３、Ｒ５４、Ｒ５５は抵抗、Ｒ５２はＮＴＣサーミスタ、Ｄ５１はダイオードである。
【０１２５】
この回路では、抵抗Ｒ５３、Ｒ５４を介して電流が流れると、トランスＴ１の１次巻線Ｎ１及びトランジスタＭ１を流れる電流ｉ１と、電流検出用抵抗回路６から流入した補正電流ｉ３が補正電流発生回路５に流れる。この場合、電流ｉ１は抵抗Ｒ５１を通り、ＧＮＤへ流れる。また、電圧検出用抵抗回路６から流入した補正電流ｉ３は、抵抗Ｒ５５→ダイオードＤ５１→トランジスタＱ５３のコレクタ→エミッタ→トランジスタＱ５２のコレクタ（及びベース）→エミッタ→Ｒ５２→ＧＮＤの経路で流れる。
【０１２６】
なお、図１０では、Ｒ５２をＮＴＣサーミスタ（負の温度計数を有する素子）、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路などのいずれかで置き換えた例である。
【０１２７】
（４） ：変形例４
図１１に示した変形例４は、図９に示した回路において、トランジスタＱ５１をダイオードＤ５２で置き換えた例であり、他の構成は図９と同じである。なお、図１１では、Ｒ５２の素子を、ＮＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路などのいずれかで置き換えた例である。
【０１２８】
（５） ：変形例５
図１２に示した変形例５は、図９に示した回路のトランジスタＱ５１のエミッタに抵抗Ｒ５６を接続した例であり、他の構成は図９と同じである。なお、図１２では、前記Ｒ５２の素子を、ＮＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路のいずれかで置き換えた例である。
【０１２９】
（６） ：変形例６
図１３に示した変形例６は、図１２に示した回路において、トランジスタＱ５１のエミッタに接続されていた抵抗Ｒ５６を、ＰＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＰＴＣサーミスタを接続した回路、抵抗と並列にＰＴＣサーミスタを接続した回路などのいずれかで置き換えると共に、素子Ｒ５２を抵抗にした例である。
【０１３０】
（７） ：変形例７
図１４に示した変形例７は、図１０に示した変形例３において、トランジスタＱ５１のエミッタに、ＮＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、抵抗と並列にＮＴＣサーミスタを接続した回路のいずれかを接続すると共に、素子Ｒ５２の代わりに、ＰＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＰＴＣサーミスタを接続した回路、抵抗と並列にＰＴＣサーミスタを接続した回路のいずれかを接続した例である。
【０１３１】
（８） ：変形例８
図１５に示した変形例８は、図１１に示した回路において、ダイオードＤ５２のカソードに素子Ｒ５６を接続すると共に、該素子Ｒ５６として、ＮＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路のいずれかを用いる。
【０１３２】
また、素子Ｒ５２の代わりに、ＰＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＰＴＣサーミスタを接続した回路、抵抗と並列にＰＴＣサーミスタを接続した回路のいずれかを用いた例である。
【０１３３】
（９） ：変形例９
図１６に示した変形例９は、図２のＡ図の回路において、抵抗Ｒ５２を、ＮＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＮＴＣサーミスタを接続した回路、ダイオードと抵抗の直列回路、抵抗と並列にＮＴＣサーミスタを接続した回路のいずれかを用いると共に、トランジスタＱ５１とＱ５２のエミッタ間にコンデンサＣ５１を接続した例である。
【０１３４】
（１０）：変形例１０
図１７に示した変形例１０は、図２のＡ図に示した回路例１において、Ｒ５１の素子を、ＰＴＣサーミスタの外、２つの抵抗を直列接続し一方の抵抗と並列にＰＴＣサーミスタを接続した回路、抵抗と並列にＰＴＣサーミスタを接続した回路などで置き換えた例である。
【０１３５】
§８：電圧検出用抵抗回路の変形例の説明
図１８は電圧検出用抵抗回路の変形例１、図１９は電圧検出用抵抗回路の変形例２、図２０は電圧検出用抵抗回路の変形例３である。以下、図１８乃至図２０に基づいて電圧検出用抵抗回路の変形例を説明する。
【０１３６】
（１） ：変形例１
図１８に示した変形例１は、図２のＡ図に示した回路において、補正電流発生回路５の温度補正は行なわずに、電圧検出用抵抗回路６の抵抗Ｒｓ１を、ＰＴＣサーミスタ、２つの抵抗を直列接続し一方の抵抗と並列にＰＴＣサーミスタを接続した回路、抵抗と並列にＰＴＣサーミスタを接続した回路のいずれかを用いた例である。この回路により、電圧検出用抵抗回路６において、前記補正電流ｉ３に対する温度補正を行う。
【０１３７】
（２） ：変形例２
図１９に示した変形例２は、図２のＢ図に示した回路例２において、電圧検出用抵抗回路６の抵抗Ｒｓ２と並列に、ダイオードＤｓ１と抵抗Ｒｓ４の直列回路を接続し、抵抗Ｒｓ１とＤｓ１の接続点から補正電流ｉ３を流している。この場合、前記補正電流ｉ３は、Ｖ３→Ｒｓ１→補正電流発生回路５の経路で流しており、この経路を流れる際に温度補正が行なわれる。
【０１３８】
（３） ：変形例３
図２０に示した変形例１３は、図２のＢ図に示した回路例２において、電圧検出用抵抗回路６の抵抗Ｒｓ２と並列に、ダイオードＤ５１、Ｄｓ１、抵抗Ｒｓ４の直列回路を接続し、ダイオードＤ５１、Ｄｓ１の接続点から補正電流ｉ３を流している。この場合、前記補正電流ｉ３は、Ｖ３→Ｒｓ１→Ｄ５１→補正電流発生回路５の経路で流しており、この経路を流れる際に温度補正が行なわれる。
【０１３９】
§９：温度補正した同期整流型ＤＣ−ＤＣコンバータの全体図の説明
図２１は、温度補正した同期整流型ＤＣ−ＤＣコンバータの全体図である。
【０１４０】
このフォワード型ＤＣ−ＤＣコンバータは、図１に示した回路の補正電流発生回路５に、図９に示した変形例２の回路で置き換えた例である。
【０１４１】
すなわち、入力端子間に平滑用のコンデンサＣ１を接続し、更に、トランスＴ１を接続する。そして、トランスＴ１には１次巻線Ｎ１と、２次巻線Ｎ２、３次巻線Ｎ３を設けると共に、１次巻線Ｎ１にトランジスタＭ１（主スイッチングトランジスタ）を直列接続する。
【０１４２】
また、トランスＴ１の２次巻線Ｎ２にはチョークコイルＬ２、平滑用のコンデンサＣ２を含む２次側回路２が接続されている。更に、トランスＴ１の３次巻線Ｎ３には電圧検出回路３と、電圧検出用抵抗回路６が接続され、該電圧検出用抵抗回路６の抵抗Ｒｓ３の端子電圧Ｖ４が制御部４のエラーアンプ１１へ入力するように構成されている。
【０１４３】
この場合、エラーアンプ１１では、入力電圧Ｖ４を基準電圧Ｖｒｅｆ と比較し、その比較結果を出力するように構成されている。また、電圧検出用抵抗回路６の抵抗Ｒｓ１を通過した電流が補正電流発生回路５へ流れるように構成され、この回路で、補正電流の温度補正が行なわれるようになっている。
【０１４４】
§１０：設定電圧の補正の説明
図２２は設定電圧の補正の説明図であり、Ａ図は電圧検出用抵抗回路、Ｂ図は電圧検出用抵抗回路の変形例である。以下、図２２を参照しながら、設定電圧の補正（図７のＢ図の右側の図参照）について説明する。
【０１４５】
説明を簡単にするため、ロードレギュレーションを改善するための電流ｉ３がゼロの時（補正電流発生回路５が無い時）について説明する。図２２のＡ図は、設定電圧の補正が無い時の例である。この場合、検出電圧Ｖ３は、以下の様に表すことができる。
【０１４６】
先ず、Ｖ４の電圧は、コントロール部分で参照電圧Ｖｒｅｆ と等しくなるよう制御している（図１参照）ので、次のように表せる。
【０１４７】
Ｖ４＝Ｖｒｅｆ ・・・式１
従って、抵抗Ｒｓ３に流れる電流をＩｓ３は、
Ｉｓ３＝Ｖｒｅｆ ／Ｒｓ３・・・式２
抵抗Ｒｓ１に流れる電流Ｉｓ１及び抵抗Ｒｓ２に流れる電流Ｉｓ２は、Ｉｓ３とほぼ等しい。すなわち、
Ｉｓ１＝Ｉｓ２＝Ｉｓ３・・・式３
抵抗Ｒｓ１の両端の電圧をＶｓ１、抵抗Ｒｓ２の両端の電圧をＶｓ２とすると、Ｖ３は以下のように表せる。
【０１４８】
Ｖ３＝Ｖｓ１＋Ｖｓ２＋Ｖ４・・・式４
前記式１、式２、式３、式４よりＶ３を求めると、
Ｖ３＝（Ｖｒｅｆ ／Ｒｓ３）・（Ｒｓ１＋Ｒｓ２＋Ｒｓ３）・・・式５
となる。
【０１４９】
前記式５よりＶ３は、抵抗Ｒｓ１、Ｒｓ２、Ｒｓ３の抵抗値やＶｒｅｆ が温度により大きく変化しないので、検出電圧Ｖ３は温度により変化しないことを表している。
【０１５０】
続いて、図２２のＢ図について同様にＶ３を求める。図７のＡ図と同様に以下のことが言える。
【０１５１】
Ｖ４＝Ｖｒｅｆ ・・・式１１
Ｉｓ３＝Ｖｒｅｆ ／Ｒｓ３・・・式１２
Ｖ３＝Ｖｓ１＋Ｖｓ２＋Ｖ４・・・式１４
また、抵抗Ｒｓ２に流れる電流をＩｓ２、Ｒｓ４に流れる電流をＩｓ４とすると、
Ｉｓ１＝Ｉｓ３＝Ｉｓ２＋Ｉｓ４
ダイオードＤｓ１の順方向電圧をＶｆとすると、前記式１１、式１２、式１４よりＶ３を求めると、
Ｖ３＝（Ｖｒｅｆ ／Ｒｓ３）・｛Ｒｓ１＋Ｒｓ３＋（Ｒｓ２・Ｒｓ４）／（Ｒｓ２＋Ｒｓ４）｝＋｛Ｒｓ２／（Ｒｓ２＋Ｒｓ４）｝・Ｖｆ・・・式１５
となる。
【０１５２】
Ｖｆは、負の温度特性を有しているので、前記式１５よりＶ３は、温度が高い時小さくなり、温度が低いと高くなることを表している。
【０１５３】
【発明の効果】以上説明したように、本発明によれば次のような効果がある。
【０１５４】
（１） ：請求項１では、補正電流発生回路は、電圧検出用抵抗回路の抵抗の一部を通って２次側回路の負荷電流の変動に起因した出力電圧の変動を補正するように補正電流を発生させる。そして、補正電流発生回路５内の一部の素子に前記補正電流に対する温度補正を行うための温度特性を持たせているので、温度が変動した場合でも、温度補正された補正電流により負荷電流に起因した出力電圧の変動分を少なくする。
【０１５５】
（２） ：請求項２では、補正電流発生回路は、電圧検出用抵抗回路の抵抗の一部を通って、２次側回路の負荷電流の変動に起因した出力電圧の変動を補正するように前記補正電流を発生させる。そして、電圧検出用抵抗回路は、前記一部の素子に温度特性を持たせているので、温度が変動した場合、補正電流が前記温度特性を持たせた素子中を流れる事により、電圧降下を発生し、これにより負荷電流に起因した出力電圧の変動分を少なくする。
【０１５６】
（３） ：請求項３では、補正電流発生回路は、１個又は複数個のトランジスタと、その他の複数個の素子を含んで構成され、少なくとも、前記トランジスタのいずれかに接続された素子に、補正電流に対する温度補正を行うための温度特性を持たせている。
【０１５７】
従って、温度が変動した場合でも、温度補正された補正電流により、負荷電流に起因した出力電圧の変動分を少なくする。
【０１５８】
（４） ：請求項４では、電圧検出用抵抗回路は、電圧を検出するための複数個の抵抗を含んで構成され、前記複数個の抵抗の内、前記の補正電流が流れない抵抗の一部、又は該抵抗に接続された素子の一部に温度特性を持たせているため、温度と負荷電流が変動しても出力電圧の変動分を少なくする。
【０１５９】
（５） ：請求項５では、補正電流に対する温度補正は、常温時に比べて、高温時には補正量が大きくなるように、低温時には補正量が小さくなる温度特性を持たせている。そのため、温度と負荷電流が変動しても出力電圧の変動分を少なくすることができ、特性の良好なＤＣ−ＤＣコンバータを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるフォワード型ＤＣ−ＤＣコンバータの説明図である。
【図２】本発明の実施の形態における補正電流発生回路の説明図であり、Ａ図は回路例１の説明図、Ｂ図は回路例２の説明図である。
【図３】本発明の実施の形態における特性データ例であり、Ａ図は特性データ例１、Ｂ図は特性データ例２である。
【図４】本発明の実施の形態における補正電流発生回路の説明図である。
【図５】本発明の実施の形態における補正の説明図であり、Ａ図は従来例の補正量、Ｂ図は本発明の補正量、Ｃ図は温度により補正量を変化させる理由の説明図である。
【図６】本発明の実施の形態における温度補正の説明図（その１）である。
【図７】本発明の実施の形態における温度補正の説明図（その２）である。
【図８】本発明の実施の形態における補正電流発生回路の変形例１である。
【図９】本発明の実施の形態における補正電流発生回路の変形例２である。
【図１０】本発明の実施の形態における補正電流発生回路の変形例３である。
【図１１】本発明の実施の形態における補正電流発生回路の変形例４である。
【図１２】本発明の実施の形態における補正電流発生回路の変形例５である。
【図１３】本発明の実施の形態における補正電流発生回路の変形例６である。
【図１４】本発明の実施の形態における補正電流発生回路の変形例７である。
【図１５】本発明の実施の形態における補正電流発生回路の変形例８である。
【図１６】本発明の実施の形態における補正電流発生回路の変形例９である。
【図１７】本発明の実施の形態における補正電流発生回路の変形例１０である。
【図１８】本発明の実施の形態における電圧検出用抵抗回路の変形例１である。
【図１９】本発明の実施の形態における電圧検出用抵抗回路の変形例２である。
【図２０】本発明の実施の形態における電圧検出用抵抗回路の変形例３である。
【図２１】本発明の実施の形態における温度補正した同期整流型ＤＣ−ＤＣコンバータの全体図である。
【図２２】本発明の実施の形態における設定電圧の補正の説明図であり、Ａ図は電圧検出用抵抗回路、Ｂ図は電圧検出用抵抗回路の変形例である。
【図２３】従来例１の説明図である。
【図２４】従来例２の説明図であり、Ａ図は実施形態の回路図、Ｂ図は温度補償回路である。
【符号の説明】
１ 発振回路
２ ２次側回路（整流平滑回路）
３ 電圧検出回路
４ 制御部
５ 補正電流発生回路
６ 電圧検出用抵抗回路
１０ 負荷
１１ エラーアンプ
Ｔ１ トランス
Ｎ１ トランスＴ１の１次巻線
Ｎ２ トランスＴ１の２次巻線
Ｎ３ トランスＴ１の３次巻線
Ｃ１、Ｃ２ 平滑用のコンデンサ
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５ ＮチャンネルＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果トランジスタ）
Ｃ１１ トランジスタＭ１のゲート・ソース間容量
ｄ１１、ｄ２１、ｄ３１ トランジスタＭ１の寄生ダイオード又は内蔵ダイオード
Ｌ２ 平滑用のチョークコイル
Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２ ダイオード
Ｒｓ１、Ｒｓ２、Ｒｓ３ 電圧検出用抵抗
ＶＮ１ トランスＴ１の１次巻線Ｎ１に誘起する電圧
ＶＮ２ トランスＴ１の２次巻線Ｎ２に誘起する電圧
ＶＮ３ トランスＴ１の３次巻線Ｎ３に誘起する電圧
Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４、Ｒ５５、Ｒ５６ 抵抗
Ｖ３ 電圧検出回路の出力電圧
Ｖ４ エラーアンプの入力電圧
ｉ１ １次側電流
ｉ３ 補正電流
Claims (5)
- １次巻線、２次巻線及び３次巻線を有するトランスと、
前記１次巻線に直列接続され、制御手段によりオン／オフ駆動される主スイッチと、
前記２次巻線に接続された２次側回路と、
前記３次巻線に誘起する電圧を検出する電圧検出回路と、
前記電圧検出回路の出力電圧を検出するための複数の抵抗を有する電圧検出用抵抗回路と、
前記トランスの１次巻線に流れる１次側電流を検出して補正電流を発生させる補正電流発生回路を備えたＤＣ−ＤＣコンバータであって、
前記補正電流発生回路は、前記電圧検出用抵抗回路の抵抗の一部を通って、前記２次側回路の負荷電流の変動に起因した出力電圧の変動を補正するように前記補正電流を発生させる機能を備えると共に、
前記補正電流発生回路内の一部の素子に、前記補正電流に対する温度補正を行うための温度特性を持たせ、温度と負荷電流が変動しても出力電圧の変動分を少なくする機能を備えていることを特徴とするＤＣ−ＤＣコンバータ。 - １次巻線、２次巻線及び３次巻線を有するトランスと、
前記１次巻線に直列接続され、制御手段によりオン／オフ駆動される主スイッチと、
前記２次巻線に接続された２次側回路と、
前記３次巻線に誘起する電圧を検出する電圧検出回路と、
前記電圧検出回路の出力電圧を検出するための複数の抵抗を有する電圧検出用抵抗回路と、
前記トランスの１次巻線に流れる１次側電流を検出して補正電流を発生させる補正電流発生回路を備えたＤＣ−ＤＣコンバータであって、
前記補正電流発生回路は、前記電圧検出用抵抗回路の抵抗の一部を通って、前記２次側回路の負荷電流の変動に起因した出力電圧の変動を補正するように前記補正電流を発生させる機能を備え、
前記電圧検出用抵抗回路は、前記一部の素子に温度特性を持たせ、温度と負荷電流が変動しても出力電圧の変動分を少なくする機能を備えていることを特徴とするＤＣ−ＤＣコンバータ。 - 前記補正電流発生回路は、１個又は複数個のトランジスタと、その他の複数個の素子を含んで構成され、
前記トランジスタのいずれかに接続された素子に、前記補正電流に対する温度補正を行うための温度特性を持たせたことを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。 - 前記電圧検出用抵抗回路は、電圧を検出するための複数個の抵抗を含んで構成され、
前記複数個の抵抗の内、前記補正電流が流れない抵抗の一部又は該抵抗に接続された素子の一部に温度特性を持たせ、温度と負荷電流が変動しても出力電圧の変動分を少なくする機能を備えていることを特徴とする請求項１乃至３のいずれかに記載のＤＣ−ＤＣコンバータ。 - 前記補正電流に対する温度補正は、常温時に比べて、高温時には補正量が大きくなるような温度特性を、低温時には補正量が小さくなるような温度特性を持たせたことを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003116533A JP2004328825A (ja) | 2003-04-22 | 2003-04-22 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003116533A JP2004328825A (ja) | 2003-04-22 | 2003-04-22 | Ｄｃ−ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004328825A true JP2004328825A (ja) | 2004-11-18 |
Family
ID=33496705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003116533A Pending JP2004328825A (ja) | 2003-04-22 | 2003-04-22 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004328825A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8664127B2 (en) | 2010-10-15 | 2014-03-04 | Applied Materials, Inc. | Two silicon-containing precursors for gapfill enhancing dielectric liner |
| US8716154B2 (en) | 2011-03-04 | 2014-05-06 | Applied Materials, Inc. | Reduced pattern loading using silicon oxide multi-layers |
| US8889566B2 (en) | 2012-09-11 | 2014-11-18 | Applied Materials, Inc. | Low cost flowable dielectric films |
| US9144147B2 (en) | 2011-01-18 | 2015-09-22 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US9285168B2 (en) | 2010-10-05 | 2016-03-15 | Applied Materials, Inc. | Module for ozone cure and post-cure moisture treatment |
| US9412581B2 (en) | 2014-07-16 | 2016-08-09 | Applied Materials, Inc. | Low-K dielectric gapfill by flowable deposition |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
-
2003
- 2003-04-22 JP JP2003116533A patent/JP2004328825A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9285168B2 (en) | 2010-10-05 | 2016-03-15 | Applied Materials, Inc. | Module for ozone cure and post-cure moisture treatment |
| US8664127B2 (en) | 2010-10-15 | 2014-03-04 | Applied Materials, Inc. | Two silicon-containing precursors for gapfill enhancing dielectric liner |
| US9144147B2 (en) | 2011-01-18 | 2015-09-22 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US8716154B2 (en) | 2011-03-04 | 2014-05-06 | Applied Materials, Inc. | Reduced pattern loading using silicon oxide multi-layers |
| US8889566B2 (en) | 2012-09-11 | 2014-11-18 | Applied Materials, Inc. | Low cost flowable dielectric films |
| US9412581B2 (en) | 2014-07-16 | 2016-08-09 | Applied Materials, Inc. | Low-K dielectric gapfill by flowable deposition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8320144B2 (en) | Power factor correction circuit for reducing distortion of input current | |
| US7602154B2 (en) | Phase compensation driving scheme for synchronous rectifiers | |
| US8971076B2 (en) | Power factor correction circuit | |
| US10340802B1 (en) | Power conversion apparatus with low power consumption and low cost | |
| KR101214172B1 (ko) | 동기 정류 회로 및 이를 이용한 다중 출력을 갖는 전원공급장치 | |
| WO2005112217A1 (ja) | 過電流検出回路及びこれを有する電源装置 | |
| KR20090027149A (ko) | 동기 정류형 스위칭 레귤레이터 | |
| US10289134B2 (en) | Cable compensation circuit | |
| CN209748411U (zh) | 电子系统和用于操作转换器的控制器 | |
| KR20080004704A (ko) | 비씨엠모드로 동작하는 단일전력단 역률개선 회로 | |
| KR101086104B1 (ko) | 검출회로 및 전원 시스템 | |
| JP4315097B2 (ja) | スイッチング電源装置 | |
| JP2000295841A (ja) | スイッチング電源装置 | |
| JP2004201385A (ja) | Ｄｃ／ｄｃコンバータ回路 | |
| JP2990133B2 (ja) | スイッチング電源回路 | |
| JP2004328825A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH06201738A (ja) | 電流検出回路 | |
| JP6993572B2 (ja) | 電子回路、半導体装置及びスイッチング電源装置 | |
| JP2003061352A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003284336A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| US20200044575A1 (en) | Switching power supply device | |
| JP3406851B2 (ja) | 電源装置 | |
| JP2014057421A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004519190A (ja) | スイッチング電源 | |
| US20090167365A1 (en) | Method for regulating a voltage and circuit therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050922 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A02 | Decision of refusal |
Effective date: 20090106 Free format text: JAPANESE INTERMEDIATE CODE: A02 |