JP2003242797A - 信号伝送回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は液晶ディスプレイ、ＭＯＳ型撮像装
置を駆動するためのシフトレジスタに使用して、低電
圧、低消費電力で駆動できる信号伝送回路を提供する。 【解決手段】 ブートストラップを用いたダイナミック
回路のシフトレジスタにおいて、ブートストラップ用容
量のＨｉｇｈ電圧側の端子が、次段のシフトレジスタの
ブートストラップ用容量をＨｉｇｈに充電するための充
電トランジスタのゲートに接続し、次々段の充電トラン
ジスタのドレインがＬｏｗ電圧になるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶ディスプレ
イ、ＭＯＳ型撮像装置などを駆動するためのシフトレジ
スタに使用して、低電圧、低消費電力で駆動できる信号
伝送回路に関するものである。

【０００２】

【従来の技術】図４は、従来の信号伝送回路の構成を示
す一例である。出力トランジスタ１とブートストラップ
用容量２とブートストラップ用容量充電トランジスタ３
と放電トランジスタ４とＶＤＤ電源５とＶ１、Ｖ２の駆
動パルス６とスタートパルスＶＳＴ７とにより構成され
ている。信号伝送回路のスタートパルスＶＳＴ７がブー
トストラップ用容量充電トランジスタＴ１１のゲートに
入力することで、ブートストラップ用容量Ｃ１がＶＤＤ
電源５のプラス方向に充電され、出力トランジスタＴ１
２がオンする。その後Ｖ１が出力トランジスタＴ１２の
ドレインに入力すると、出力トランジスタＴ１２のゲー
トには、Ｖ１電位とブートストラップ用容量Ｃ１両端の
電位差がプラスされる形で印加されることとなり、出力
トランジスタＴ１２のゲート下の電位がＶ１より大きく
できる場合、接点Ｎ１２にＶ１パルスが出力できるよう
になる。この出力が信号伝送回路の出力ＯＵＴ１として
利用される。また同時に接点Ｎ１２の電圧が、次段のブ
ートストラップ用容量充電トランジスタＴ２１のゲート
に印加されブートストラップ用容量Ｃ２が充電され出力
トランジスタＴ２２がオンする。

【０００３】その後Ｖ２が出力トランジスタＴ２２のド
レインに入力すると、出力トランジスタＴ２２のゲート
には、Ｖ２電位とブートストラップ用容量Ｃ２両端の電
位差がプラスされる形で印加されることとなり、出力ト
ランジスタＴ２２のゲート下の電位がＶ２より大きくで
きる場合、接点Ｎ２２にＶ２パルスが出力できるように
なる。この出力が信号伝送回路の出力ＯＵＴ２として利
用される。また同時に接点Ｎ２２の電圧が、次段のブー
トストラップ用容量充電トランジスタＴ３１のゲートに
印加されブートストラップ用容量Ｃ３が充電され出力ト
ランジスタＴ３２がオンする。この時、同時に接点Ｎ２
２の電圧は、放電トランジスタＴ１３、Ｔ１４のゲート
に加えられ前段のブートストラップ用容量Ｃ１が放電さ
れる。

【０００４】このような動作が繰り返されることで、信
号伝送回路は、ＯＵＴ３、ＯＵＴ４など順次、出力を出
す動作を可能にできる。

【０００５】

【発明が解決しようとする課題】図５は、ＮＭＯＳのみ
を用いた従来の駆動および出力である。この回路は５Ｖ
系の回路であり、Ｖ１、Ｖ２の駆動パルス６の電圧振
幅、スタートパルスＶＳＴ７の電圧振幅およびＶＤＤ５
電圧の全てが５Ｖの場合を示す。

【０００６】時刻ｔ０の時、スタートパルスＶＳＴ７の
電圧５Ｖがブートストラップ用容量充電トランジスタＴ
１１のゲートに入力することでブートストラップ用容量
Ｃ１がＶＤＤ５の５Ｖのプラス方向に充電されていく
が、ブートストラップ用容量充電トランジスタＴ１１が
エンハンスメント型のＮＭＯＳの場合には、Ｔ１１の閾
値電圧Ｖｔの影響で、Ｔ１１のゲート下の電位が５Ｖに
ならないため、Ｃ１はＶＤＤ５の５ＶからΔＨ０だけ低
い電圧となり出力トランジスタＴ１２がオンする。

【０００７】次に時刻ｔ１の時、Ｖ１がトランジスタＴ
１２のドレインに入力すると、出力トランジスタＴ１２
のゲートには、Ｖ１電位とブートストラップ用容量Ｃ１
両端の電位差（５Ｖ−ΔＨ０）がプラスされたＨＢ１電
圧が印加され、接点Ｎ１２にＨ１の振幅のパルスが出力
することとなる。また接点Ｎ１２のパルス振幅Ｈ１を、
次段のブートストラップ用容量充電トランジスタＴ２１
のゲートに入力することでブートストラップ用容量Ｃ２
が（Ｈ１−ΔＨ１）に充電されることとなる。

【０００８】同様に、時刻ｔ２、ｔ３、ｔ４の場合も時
刻ｔ１の動作を繰り返すこととなる。

【０００９】この回路の場合、ブートストラップ用容量
充電トランジスタ３のゲートには最大でも５Ｖ未満の電
圧しか加わらないため、ブートストラップ用容量２の充
電電圧は電源ＶＤＤ５の５Ｖより低い電圧にしか充電で
きないこととなる。したがって、Ｎ２１、Ｎ３１、Ｎ４
１の電位が次第に降下して信号伝送回路が何段か先では
出力が出なくなる。

【００１０】特に回路の電源系の低電圧化、たとえば３
Ｖ系の回路などになると動作がより難しくなる。

【００１１】

【課題を解決するための手段】本発明の信号伝送回路
は、複数の単位回路で構成され、駆動パルスに従って前
記単位回路からパルス電圧が順次出力される信号伝送回
路であって、前記単位回路は、前記駆動パルスをドレイ
ンに入力して、前記パルス電圧としてソースから出力す
る出力トランジスタと、前記出力トランジスタのゲート
とソースとの間に接続されたブートストラップ容量と、
前記ブートストラップ容量を充電するためにソースが前
記出力トランジスタのゲートに接続され、ドレインが電
源線または接地線あるいは充電パルス線に接続された充
電トランジスタとを備え、Ｎ段目の単位回路の前々段の
単位回路（Ｎ−２段目単位回路）の出力トランジスタの
ソースに前記パルス電圧が出ている期間について、前記
単位回路の充電トランジスタがＮ型トランジスタの場合
は、前段の単位回路（Ｎ−１段目単位回路）の充電トラ
ンジスタのドレイン電圧がＨｉｇｈレベルで、前記Ｎ段
目の単位回路の充電トランジスタのドレイン電圧がＬｏ
ｗレベル、前記単位回路の充電トランジスタがＰ型トラ
ンジスタの場合は、前段の単位回路（Ｎ−１段目の単位
回路）の充電トランジスタのドレイン電圧がＬｏｗレベ
ル、前記Ｎ段目の単位回路の前記充電トランジスタのド
レイン電圧がＨｉｇｈレベルであることを特徴とする。

【００１２】この構成により、ブートストラップ用容量
のプラス側が接続された出力トランジスタのゲートの電
位を次段のブートストラップ用容量充電トランジスタの
ゲートに接続することで、次段のブートストラップ用容
量充電トランジスタのゲートには従来よりも高い電圧が
加わることとなり、ブートストラップ用容量充電トラン
ジスタのゲート下の電位をブートストラップ用容量充電
トランジスタのドレイン電圧より高くすることができ
る。これにより次段のブートストラップ用容量に次段の
ブートストラップ用容量充電トランジスタのドレイン電
圧を充電することができ、容量への充電電圧の降下を防
ぐことができる。したがって伝送段数が増えることによ
るＮ２１、Ｎ３１、Ｎ４１の出力の低下および出力が出
なくなることを防止することができる。

【００１３】

【発明の実施の形態】図１は、第１の実施の形態におけ
る構成図である。出力トランジスタ１とブートストラッ
プ用容量２とブートストラップ用容量充電トランジスタ
３と放電トランジスタ４と、Ｖ３、Ｖ４、Ｖ５のブート
ストラップ用容量充電トランジスタのドレイン電圧８と
Ｖ１、Ｖ２の駆動パルス６とスタートパルスＶＳＴ７に
より構成されている。信号伝送回路のスタートパルスＶ
ＳＴ７がブートストラップ用容量充電トランジスタＴ１
１のゲートに入力することで、ブートストラップ用容量
充電トランジスタＴ１１のドレイン電圧Ｖ３をＨｉｇｈ
にした場合にはブートストラップ用容量Ｃ１がプラス方
向に充電され出力トランジスタＴ１２がオンする。その
後Ｖ１が出力トランジスタＴ１２のドレインに入力する
と、出力トランジスタＴ１２のゲートには、Ｖ１電位と
ブートストラップ用容量Ｃ１両端の電位差がプラスされ
る形で印加されることとなり、出力トランジスタ１２の
ゲート下の電位がＶ１より大きくできる場合、接点Ｎ１
２にＶ１パルスが出力できるようになる。この出力が信
号伝送回路の出力ＯＵＴ１として利用される。

【００１４】特に、この回路の利点は、ブートストラッ
プ用容量Ｃ１のプラス側の端子である接点Ｎ１１の電圧
が、次段のブートストラップ用容量充電トランジスタＴ
２１のゲートに印加されているため、次段のブートスト
ラップ用容量充電トランジスタＴ２１のゲートに高い電
圧が印加できる。したがって次段のブートストラップ用
容量充電トランジスタＴ２１が、たとえエンハンスメン
ト型のＮＭＯＳであっても、ブートストラップ用容量充
電トランジスタＴ２１のドレイン電圧Ｖ４をＨｉｇｈに
しておくことで、ブートストラップ用容量Ｃ２がブート
ストラップ用容量充電トランジスタＴ２１のドレイン電
圧Ｖ４（Ｈｉｇｈ）に確実に充電でき出力トランジスタ
Ｔ２２がオンできることである。

【００１５】その後、Ｖ２が出力トランジスタＴ２２の
ドレインに入力すると、出力トランジスタＴ２２のゲー
トには、Ｖ２電位とブートストラップ用容量Ｃ２両端の
電位差がプラスされる形で印加されることとなり、出力
トランジスタＴ２２のゲート下の電位がＶ２より大きく
でき、接点Ｎ２２にＶ２パルスが出力できるようにな
る。この出力が信号伝送回路の出力ＯＵＴ２として利用
される。

【００１６】また同時に、ブートストラップ用容量充電
トランジスタＴ３１のドレイン電圧Ｖ５をＨｉｇｈにし
ておくことで、ブートストラップ用容量Ｃ２のプラス側
の端子である接点Ｎ２１の電圧が、次段のブートストラ
ップ用容量充電トランジスタＴ３１のゲートに印加され
ブートストラップ用容量Ｃ３がブートストラップ用容量
充電トランジスタＴ３１のドレイン電圧Ｖ５に確実に充
電され出力トランジスタＴ３２がオンする。

【００１７】このようにして全ての信号伝送段におい
て、ブートストラップ用容量２のプラス側の端子電圧が
次段のブートストラップ用容量充電トランジスタ３のゲ
ートに加わるため、次段のブートストラップ用容量充電
トランジスタのドレイン電圧をＨｉｇｈにしておくこと
で、次段のブートストラップ用容量を確実にブートスト
ラップ用容量充電トランジスタのドレイン電圧のＨｉｇ
ｈ電圧に充電できることとなり、電圧降下の無い低電
圧、低消費電力の信号伝送回路を実現できる。

【００１８】この回路においては、上記のように出力Ｏ
ＵＴ１に出力トランジスタＴ１２のドレイン電圧Ｖ１が
出ている間は、次段のブートストラップ用容量Ｃ２がブ
ートストラップ用容量充電トランジスタＴ２１のドレイ
ン電圧Ｖ４の３Ｖに充電されるので、Ｔ３１の閾値電圧
が低い場合にはブートストラップ用容量充電トランジス
タＴ３１がオンする可能性がある。ブートストラップ用
容量充電トランジスタＴ３１がオンすると、ブートスト
ラップ用容量Ｃ３は、ブートストラップ用容量充電トラ
ンジスタＴ３１のドレイン電圧Ｖ５のプラス電圧方向に
充電される。ブートストラップ用容量Ｃ３が充電する
と、出力トランジスタＴ３２がオンして、出力ＯＵＴ３
に出力トランジスタＴ３２のドレイン電圧Ｖ１の一部が
出る可能性があるため、ブートストラップ用容量充電ト
ランジスタＴ３１のドレイン電圧Ｖ５をＴ３２の閾値電
圧以下にする必要がある。

【００１９】このとき、特にブートストラップ用容量充
電トランジスタのドレイン電圧のＬｏｗレベルを０Ｖに
しておくと、素子外部からの入力電圧数を減らすことが
でき、回路規模の縮小ができ安定する。

【００２０】したがって、信号伝送回路において、必要
とされる出力ＯＵＴ１に対し、次々段の出力ＯＵＴ３に
関係するブートストラップ用容量充電トランジスタＴ３
１のドレイン電圧Ｖ５のパルスをＬｏｗレベルにすれば
良い。同様に、信号伝送回路において、必要とされるＮ
段目の出力が出ている間は、その出力より先の次々段
（Ｎ＋２段目）の出力に関係するブートストラップ用容
量充電トランジスタのドレイン電圧をＬｏｗレベルにす
れば、信号伝送回路の（Ｎ＋２段目）の出力の誤動作を
防ぐことができる。

【００２１】このような手段を実現するために、ブート
ストラップ用容量充電トランジスタのドレイン電圧パル
スの種類を最も少なくするためには、３種類のパルスが
あれば良いため、ブートストラップ用容量充電トランジ
スタのドレインは、３相駆動を行う場合が最も駆動回路
を少なくすることができる。

【００２２】また、ブートストラップ用容量Ｃ２に充電
した電圧を放電する手段として、回路のトランジスタや
電源を少なくする方法として、ブートストラップ用容量
Ｃ１の場合は放電トランジスタＴ１３のソース側をブー
トストラップ用容量Ｃ１のプラス側へ接続し、放電トラ
ンジスタＴ１４のソース側をブートストラップ用容量Ｃ
１のマイナス側へ接続し、放電トランジスタＴ１３、Ｔ
１４のゲートに次段出力トランジスタのソース側の接点
Ｎ２２を接続することで、接点Ｎ２２にＶ２パルスが出
力された時にブートストラップ用容量Ｃ１が放電され
る。

【００２３】この構成により、放電トランジスタを２個
追加するだけで放電ができ、他の外部入力パルスなどが
無い規模の小さい回路構成で信号転送回路を実現するこ
とができる。

【００２４】図２は、ＮＭＯＳのみを用いた実施の形態
１における駆動および出力である。この回路はＶ１、Ｖ
２の駆動パルス６の電圧振幅、およびブートストラップ
用容量充電トランジスタのドレイン電圧８が３Ｖで、ス
タートパルスＶＳＴ７の電圧振幅が５Ｖの場合を示す。

【００２５】図１を見ると、スタートパルスＶＳＴ７が
入力するブートストラップ用容量充電トランジスタＴ１
１の場合のみブートストラップ用容量Ｃ１１のプラス側
の端子電圧が供給できないため、スタートパルスＶＳＴ
７のみＶ１、Ｖ２の駆動電圧より高い電圧の５Ｖで駆動
することでブートストラップ用容量Ｃ１をブートストラ
ップ用容量充電トランジスタＴ１１のドレイン電圧Ｖ３
の３Ｖに充電することができる。したがって、スタート
パルスＶＳＴ７の電圧をＶ１、Ｖ２の駆動電圧より高く
することでスタートパルスＶＳＴ７の入力トランジスタ
での電圧降下を防ぐことができる。

【００２６】時刻ｔ０の時、スタートパルスＶＳＴ７の
電圧は、エンハンスメント型のＮＭＯＳであるブートス
トラップ用容量充電トランジスタＴ１１の閾値電圧Ｖｔ
があった場合でもＴ１１のゲート下の電圧がブートスト
ラップ用容量充電トランジスタＴ１１のドレイン電圧Ｖ
３の３Ｖ以上になるように５Ｖを印加した。これでブー
トストラップ用容量Ｃ１がブートストラップ用容量充電
トランジスタＴ１１のドレイン電圧Ｖ３の３Ｖに充電さ
れる。

【００２７】次に時刻ｔ１の時、Ｖ１が出力トランジス
タＴ１２のドレインに入力すると、出力トランジスタＴ
１２のゲートには、Ｖ１電位３Ｖとブートストラップ用
容量Ｃ１両端の電位差３Ｖがプラスされた高い電圧であ
るＨＢ１電圧が印加されため、接点Ｎ１２に３Ｖ振幅の
Ｖ１パルスが確実に出力することとなる。またブートス
トラップ用容量Ｃ１のプラス側の端子である接点Ｎ１１
のパルスＨＢ１を、次段のブートストラップ用容量充電
トランジスタＴ２１のゲートに入力することでブートス
トラップ用容量Ｃ２が確実にブートストラップ用容量充
電トランジスタＴ２１のドレイン電圧Ｖ４の３Ｖに充電
されることとなる。この時、ブートストラップ用容量Ｃ
２の電圧が、次々段のブートストラップ用容量充電トラ
ンジスタＴ３１のゲートに入力することでブートストラ
ップ用容量Ｃ３がプラスに充電されて出力トランジスタ
Ｔ３２がオンしないように、ブートストラップ用容量充
電トランジスタＴ３１のドレイン電圧Ｖ５は、Ｌｏｗレ
ベルの０Ｖとしている。

【００２８】同様に、時刻ｔ２、ｔ３、ｔ４の場合も時
刻ｔ１の動作を繰り返すこととなる。この図の場合、時
刻ｔ１ではＶ３、Ｖ４がＨｉｇｈでＶ５がＬｏｗであ
り、時刻ｔ２ではＶ４、Ｖ５がＨｉｇｈでＶ３がＬｏｗ
であり、時刻ｔ３ではＶ３、Ｖ５がＨｉｇｈでＶ４がＬ
ｏｗであり、時刻ｔ４では、時刻ｔ１と同じでＶ３、Ｖ
４がＨｉｇｈでＶ５がＬｏｗである。

【００２９】このように第１の実施の形態の場合、次段
のブートストラップ用容量充電トランジスタ３のゲート
には常にブートストラップ用容量２のプラス側の端子電
圧が加わるため次段のブートストラップ用容量を確実に
３Ｖに充電できることとなり、電圧降下の無い、３Ｖの
低電圧で低消費電力の信号伝送回路を実現できる。

【００３０】図３は、第２の実施の形態における構成図
である。第１の実施の形態がブートストラップ用容量充
電トランジスタのドレイン電圧を３相で駆動しているの
に対して、第２の実施の形態はブートストラップ用容量
充電トランジスタのドレイン電圧を４相で駆動してい
る。

【００３１】第１の実施の形態はブートストラップ用容
量充電トランジスタ３のドレイン電圧を３相駆動である
ので、たとえばブートストラップ用容量充電トランジス
タ３のドレイン電圧パルスＶ３により充電したブートス
トラップ用容量Ｃ１とＣ４を用いて出力されるＯＵＴ
１、ＯＵＴ４において、出力値ＯＵＴ１は駆動パルスＶ
１、ＯＵＴ４は駆動パルスＶ２となり、同一のブートス
トラップ用容量充電トランジスタ３のドレイン電圧Ｖ３
であっても異なる駆動パルスの出力（Ｖ１とＶ２）が発
生する。同様にドレイン電圧パルスＶ４、Ｖ５に対して
もそれぞれに異なる駆動パルスの出力（Ｖ１とＶ２）が
発生する。したがって、特に低電圧化を図った場合、同
一のブートストラップ用容量充電トランジスタ３のドレ
イン電圧８に関係する出力は、それぞれ異なる駆動パル
スの出力（Ｖ１とＶ２）が発生する。したがって、各出
力ばらつきを防ぐことが難しい。この課題を解決するた
めには、同一の駆動パルスを出力するような構成が必要
である。

【００３２】図３のように第２の実施の形態において
は、ドレイン電圧Ｖ３に関係する出力は駆動パルスＶ
１、ドレイン電圧Ｖ４に関係する出力は駆動パルスＶ
２、ドレイン電圧Ｖ５に関係する出力は駆動パルスＶ
１、ドレイン電圧Ｖ６に関係する出力は駆動パルスＶ２
となっており、ブートストラップ用容量充電トランジス
タのドレイン電圧８と駆動パルス６が常に一致するた
め、各段の出力を同じにすることが容易である。もし、
各段の出力が微妙に異なる場合であっても、ブートスト
ラップ用容量充電トランジスタのドレイン電圧８と駆動
パルス６の組み合わせが常に決まっているため、ブート
ストラップ用容量充電トランジスタのドレイン電圧８を
調整することで、出力バラツキを最小限にすることがで
きる。

【００３３】このように第２の実施の形態の場合、次段
のブートストラップ用容量充電トランジスタ３のゲート
には常にブートストラップ用容量２のプラス側の端子電
圧が加わるため次段のブートストラップ用容量を確実に
３Ｖに充電できるため、３Ｖの低電圧で低消費電力を実
現することができる。またブートストラップ用容量充電
トランジスタのドレイン電圧８を４相駆動のパルスで動
作させることで出力バラツキの少ない信号伝送回路を実
現できる。

【００３４】また、上記の第１の実施の形態、第２の実
施の形態では、Ｎ型ＭＯＳのトランジスタの場合を示し
たが、全てＰ型ＭＯＳの場合についても、同様な効果を
得ることができる。

【００３５】

【発明の効果】以上説明したように、本発明の信号伝送
回路では、ブートストラップ用容量のプラス側が接続さ
れた出力トランジスタのゲートの電位を次段のブートス
トラップ用容量充電トランジスタのゲートに接続するこ
とで、次段のブートストラップ用容量充電トランジスタ
のゲートには、従来よりも高い電圧が加わることとな
り、ブートストラップ用容量充電トランジスタのゲート
下の電位をブートストラップ用容量充電トランジスタの
ドレイン電圧より高くすることができる。これにより次
段のブートストラップ用容量に次段のブートストラップ
用容量充電トランジスタのドレイン電圧を確実に充電す
ることができ、容量への充電電圧の降下を防ぐことがで
きる。したがって伝送段数が増えることによる出力の低
下および出力が出なくなることを防止することができ低
電圧駆動を実現することができる。

【００３６】また、ブートストラップ用容量充電トラン
ジスタのドレイン電圧８を３相駆動のパルスまたは４相
駆動のパルスで動作することで、回路の誤動作を防止で
きる。

【００３７】また、ブートストラップ用容量充電トラン
ジスタのドレイン電圧８を４相駆動のパルスで動作する
ことで、信号伝送回路の出力値のバラツキを最小限にす
ることができる。

【００３８】本発明の信号伝送回路は、液晶ディスプレ
イ、ＭＯＳ型撮像装置の低電圧駆動実現の要請に沿いな
がら、信号伝送回路をシフトレジスタに使用して、低電
圧化を実現するものであって、産業上極めて有用であ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における構成図

【図２】本発明の第１の実施の形態における駆動および
出力を示す図

【図３】本発明の第２の実施の形態における構成図

【図４】従来の信号伝送回路の例を示す図

【図５】従来の駆動および出力を示す図

【符号の説明】

１ 出力トランジスタ ２ ブートストラップ用容量 ３ ブートストラップ用容量充電トランジスタ ４ 放電トランジスタ ５ ＶＤＤ電源 ６ 駆動パルス ７ スタートパルスＶＳＴ ８ ブートストラップ用容量充電トランジスタのドレイ
ン電圧

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｈ 3/36 3/36 Ｈ０３Ｋ 17/687 Ｈ０３Ｋ 19/094 Ｃ 19/094 17/687 Ａ Ｆターム(参考） 5C006 BC20 BF03 BF34 BF37 EB05 FA26 FA46 FA47 5C080 DD09 DD26 JJ03 JJ04 5J055 AX14 BX16 CX29 CX30 DX22 DX73 DX83 EX07 EY10 EY21 EZ18 FX19 FX28 GX01 GX04 GX05 5J056 AA05 BB18 CC29 DD13 DD37 DD38 EE03 FF07 FF10 GG13 KK01

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の単位回路で構成され、駆動パルス
   に従って前記単位回路からパルス電圧が順次出力される
   信号伝送回路であって、前記単位回路は、前記駆動パル
   スをドレインに入力して、前記パルス電圧としてソース
   から出力する出力トランジスタと、前記出力トランジス
   タのゲートとソースとの間に接続されたブートストラッ
   プ容量と、前記ブートストラップ容量を充電するために
   ソースが前記出力トランジスタのゲートに接続され、ド
   レインが電源線または接地線あるいは充電パルス線に接
   続された充電トランジスタとを備え、 Ｎ段目単位回路の前々段の単位回路（Ｎ−２段目単位回
   路）の出力トランジスタのソースに前記パルス電圧が出
   ている期間について、前記単位回路の充電トランジスタ
   がＮ型トランジスタの場合は、前段の単位回路（Ｎ−１
   段目単位回路）の充電トランジスタのドレイン電圧がＨ
   ｉｇｈレベルで、前記Ｎ段目単位回路の充電トランジス
   タのドレイン電圧がＬｏｗレベル、前記単位回路の充電
   トランジスタがＰ型トランジスタの場合は、前記前段の
   単位回路（Ｎ−１段目の単位回路）の充電トランジスタ
   のドレイン電圧がＬｏｗレベル、前記Ｎ段目単位回路の
   充電トランジスタのドレイン電圧がＨｉｇｈレベルであ
   ることを特徴とする信号伝送回路。
2. 【請求項２】 前記前々段の単位回路（Ｎ−２段目単位
   回路）の充電トランジスタのドレインには、次段の単位
   回路（Ｎ＋１段目単位回路）の充電トランジスタのドレ
   インと同一の電圧が加わることを特徴とする請求項１に
   記載の信号伝送回路。
3. 【請求項３】 前記前々段の単位回路（Ｎ−２段目単位
   回路）の充電トランジスタのドレイン電圧と前記次段の
   単位回路（Ｎ＋１段目単位回路）の充電トランジスタの
   ドレイン電圧とが同一の電圧Ｖａで、前記前段の単位回
   路（Ｎ−１段目単位回路）の充電トランジスタのドレイ
   ン電圧と次々段の単位回路（Ｎ＋２段目単位回路）の充
   電トランジスタのドレイン電圧とが同一の電圧Ｖｂで、
   前記Ｎ段目単位回路の充電トランジスタのドレイン電圧
   と次々々段の単位回路（Ｎ＋３段目単位回路）の充電ト
   ランジスタのドレイン電圧とが同一の電圧Ｖｃであり、
   前記充電トランジスタのドレイン電圧がＶａ，Ｖｂ，Ｖ
   ｃの３相駆動である請求項２に記載の信号伝送回路。
4. 【請求項４】 前記前々段の単位回路（Ｎ−２段目単位
   回路）の充電トランジスタのドレインには、次々段の単
   位回路（Ｎ＋２段目単位回路）の充電トランジスタのド
   レインと同一の電圧が加わることを特徴とする請求項１
   に記載の信号伝送回路。
5. 【請求項５】 前々々段の単位回路（Ｎ−３段目単位回
   路）の充電トランジスタのドレイン電圧と次段の単位回
   路（Ｎ＋１段目単位回路）の充電トランジスタのドレイ
   ン電圧とが同一の電圧Ｖａで、前記前々段の単位回路
   （Ｎ−２段目単位回路）の充電トランジスタのドレイン
   電圧と前記次々段の単位回路（Ｎ＋２段目単位回路）の
   充電トランジスタのドレイン電圧とが同一の電圧Ｖｂ
   で、前記前段の単位回路（Ｎ−１段目単位回路）の充電
   トランジスタのドレイン電圧と前記次々々段単位回路
   （Ｎ＋３段目単位回路）の充電トランジスタのドレイン
   電圧とが同一の電圧Ｖｃであり、前記Ｎ段目単位回路の
   充電トランジスタのドレイン電圧と次々々々段単位回路
   （Ｎ＋４段目単位回路）の充電トランジスタのドレイン
   電圧とが同一の電圧Ｖｄであり、前記充電トランジスタ
   のドレイン電圧がＶａ、Ｖｂ、Ｖｃ、Ｖｄの４相駆動で
   ある請求項４記載の信号伝送回路。
6. 【請求項６】 前記充電トランジスタのドレイン電圧が
   ｌｏｗレベルの時、０Ｖである請求項１ないし請求項６
   のいずれかに記載の信号伝送回路。