JP3674592B2 - 信号伝送回路の駆動方法 - Google Patents
信号伝送回路の駆動方法 Download PDFInfo
- Publication number
- JP3674592B2 JP3674592B2 JP2002049107A JP2002049107A JP3674592B2 JP 3674592 B2 JP3674592 B2 JP 3674592B2 JP 2002049107 A JP2002049107 A JP 2002049107A JP 2002049107 A JP2002049107 A JP 2002049107A JP 3674592 B2 JP3674592 B2 JP 3674592B2
- Authority
- JP
- Japan
- Prior art keywords
- unit circuit
- voltage
- transistor
- output transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Shift Register Type Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイ、ＭＯＳ型撮像装置を駆動するためのシフトレジスタに使用して、低電圧、低消費電力で駆動できる信号伝送回路の駆動方法に関するものである。
【０００２】
【従来の技術】
図３は、従来の信号伝送回路の構成を示す一例である。出力トランジスタ１とブートストラップ用容量２とブートストラップ用容量充電トランジスタ３と放電トランジスタ４とＶＤＤ電源５とＶ１、Ｖ２の駆動パルス６とスタートパルスＶＳＴ７により構成されている。信号伝送回路のスタートパルスＶＳＴ７がブートストラップ用容量充電トランジスタＴ１１のゲートに入力することでブートストラップ用容量Ｃ１がＶＤＤ電源５のプラス方向に充電され出力トランジスタＴ１２がオンする。その後Ｖ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、Ｖ１電位とブートストラップ用容量Ｃ１両端の電位差がプラスされる形で印加されることとなり、出力トランジスタＴ１２のゲート下の電位がＶ１より大きくできる場合、接点Ｎ１２にＶ１パルスが出力できるようになる。この出力が信号伝送回路の出力ＯＵＴ１として利用される。また同時に接点Ｎ１２の電圧が、次段のブートストラップ用容量充電トランジスタＴ２１のゲートに印加されブートストラップ用容量Ｃ２が充電され出力トランジスタＴ２２がオンする。
【０００３】
その後Ｖ２が出力トランジスタＴ２２のドレインに入力すると、出力トランジスタＴ２２のゲートには、Ｖ２電位とブートストラップ用容量Ｃ２両端の電位差がプラスされる形で印加されることとなり、出力トランジスタＴ２２のゲート下の電位がＶ２より大きくできる場合、接点Ｎ２２にＶ２パルスが出力できるようになる。この出力が信号伝送回路の出力ＯＵＴ２として利用される。また同時に接点Ｎ２２の電圧が、次段のブートストラップ用容量充電トランジスタＴ３１のゲートに印加されブートストラップ用容量Ｃ３が充電され出力トランジスタＴ３２がオンする。この時、同時に接点Ｎ２２の電圧は、放電トランジスタＴ１３、Ｔ１４のゲートに加えられ前段のブートストラップ用容量Ｃ１が放電される。
【０００４】
このような動作が繰り返されることで、信号伝送回路は、ＯＵＴ３、ＯＵＴ４など順次、出力を出す動作を可能にできる。
【０００５】
【発明が解決しようとする課題】
図４は、ＮＭＯＳのみを用いた従来の駆動および出力である。この回路は５Ｖ系の回路であり、Ｖ１、Ｖ２の駆動パルス６の電圧振幅、スタートパルスＶＳＴ７の電圧振幅およびＶＤＤ５電圧の全てが５Ｖの場合を示す。
【０００６】
時刻ｔ０の時、スタートパルスＶＳＴ７の電圧５Ｖがブートストラップ用容量充電トランジスタＴ１１のゲートに入力することでブートストラップ用容量Ｃ１がＶＤＤ５の５Ｖのプラス方向に充電されて行くが、ブートストラップ用容量充電トランジスタＴ１１がエンハンスメント型のＮＭＯＳの場合には、Ｔ１１の閾値電圧Ｖｔの影響で、Ｔ１１のゲート下の電位が５Ｖにならないため、Ｃ１はＶＤＤ５の５ＶからΔＨ０だけ低い電圧となり出力トランジスタＴ１２がオンする。次に時刻ｔ１の時、Ｖ１がトランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、Ｖ１電位とブートストラップ用容量Ｃ１両端の電位差（５Ｖ−ΔＨ０）がプラスされたＨＢ１電圧が印加され、接点Ｎ１２にＨ１の振幅のパルスが出力することとなる。また接点Ｎ１２のパルス振幅Ｈ１を、次段のブートストラップ用容量充電トランジスタＴ２１のゲートに入力することでブートストラップ用容量Ｃ２が（Ｈ１−ΔＨ１）に充電されることとなる。
【０００７】
同様に、時刻ｔ２、ｔ３、ｔ４の場合も時刻ｔ１の動作を繰り返すこととなる。
【０００８】
この回路の場合、ブートストラップ用容量充電トランジスタ３のゲートには最大でも５Ｖ未満の電圧しか加わらないため、ブートストラップ用容量２の充電電圧は電源ＶＤＤ５の５Ｖより低い電圧にしか充電できないこととなる。したがって、Ｎ２１、Ｎ３１、Ｎ４１の電位が次第に降下して信号伝送回路が何段か先では出力が出なくなる。
【０００９】
特に回路の電源系の低電圧化、たとえば３Ｖ系の回路などになると動作がより難しくなる。
【００１０】
【課題を解決するための手段】
本発明の信号伝達回路の駆動方法は、複数の単位回路で構成され、駆動パルスにしたがって前記単位回路からパルス電圧が順次出力される信号伝送回路の駆動方法であって、前記単位回路は、前記駆動パルスをドレインに入力して、前記パルス電圧としてソースから出力する出力トランジスタと、前記出力トランジスタのゲートとソースとの間に接続されたブートストラップ容量と、前記ブートストラップ容量を充電するためにソースが前記出力トランジスタのゲートに接続され、ドレインが電源線または接地線あるいは充電パルス線に接続された充電トランジスタとを備え、Ｎ段目の単位回路の前々段の単位回路（Ｎ−２段目単位回路）の前記出力トランジスタのソースから前記パルス電圧が出ている期間は、各単位回路の充電トランジスタがＮ型トランジスタの場合は、前段の単位回路（Ｎ−１段目単位回路）の出力トランジスタのドレイン電圧がＨｉｇｈレベルで、前記Ｎ段目単位回路の出力トランジスタのドレイン電圧がＬｏｗレベル、各単位回路の充電トランジスタがＰ型トランジスタの場合は前記前段の単位回路（Ｎ−１段目単位回路）の出力トランジスタのドレイン電圧がＬｏｗレベル、前記Ｎ段目単位回路の出力トランジスタのドレインがＨｉｇｈレベルであることを特徴とする。
【００１１】
したがって、ブートストラップ用容量のプラス側に接続された出力トランジスタのゲートの電位を次段のブートストラップ用容量充電トランジスタのゲートに接続することで、次段のブートストラップ用容量充電トランジスタのゲートには従来よりも高い電圧が加わることとなり、ブートストラップ用容量充電トランジスタのゲート下の電位をＶＤＤ電源電圧より高くすることができる。これにより次段のブートストラップ用容量にＶＤＤ電源電圧を充電することができ、容量への充電電圧の降下を防ぐことができる。そして伝送段数が増えることによるＮ２１、Ｎ３１、Ｎ４１の出力の低下および出力が出なくなることを防止することができる。
【００１２】
【発明の実施の形態】
図１は、本発明の実施の形態における信号伝送回路の構成図である。出力トランジスタ１と、ブートストラップ用容量２と、ブートストラップ用容量充電トランジスタ３と、放電トランジスタ４と、Ｖ１、Ｖ２、Ｖ３の駆動パルス６と、スタートパルスＶＳＴ７とにより構成されている。信号伝送回路のスタートパルスＶＳＴ７がブートストラップ用容量充電トランジスタＴ１１のゲートに入力することで、ブートストラップ用容量Ｃ１がプラス方向に充電され出力トランジスタＴ１２がオンする。その後、Ｖ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、Ｖ１電位とブートストラップ用容量Ｃ１両端の電位差がプラスされる形で印加されることとなり、出力トランジスタ１２のゲート下の電位がＶ１より大きくできる場合、接点Ｎ１２にＶ１パルスが出力できるようになる。この出力が信号伝送回路の出力ＯＵＴ１として利用される。
【００１３】
特に、この回路の利点は、ブートストラップ用容量Ｃ１のプラス側の端子である接点Ｎ１１の電圧が、次段のブートストラップ用容量充電トランジスタＴ２１のゲートに印加されているため、次段のブートストラップ用容量充電トランジスタＴ２１のゲートに高い電圧が印加できる。したがって、次段のブートストラップ用容量充電トランジスタＴ２１が、たとえエンハンスメント型のＮＭＯＳであっても、ブートストラップ用容量Ｃ２がＶＤＤ電源電圧に確実に充電でき、出力トランジスタＴ２２をオンできることである。
【００１４】
その後、Ｖ２が出力トランジスタＴ２２のドレインに入力すると、出力トランジスタＴ２２のゲートには、Ｖ２電位とブートストラップ用容量Ｃ２両端の電位差がプラスされる形で印加されることとなり、出力トランジスタＴ２２のゲート下の電位がＶ２より大きくでき、接点Ｎ２２にＶ２パルスが出力できるようになる。この出力が信号伝送回路の出力ＯＵＴ２として利用される。
【００１５】
また同時に、ブートストラップ用容量Ｃ２のプラス側の端子である接点Ｎ２１の電圧が、次段のブートストラップ用容量充電トランジスタＴ３１のゲートに印加され、ブートストラップ用容量Ｃ３がＶＤＤ電源電圧に確実に充電され出力トランジスタＴ３２がオンする。
【００１６】
このようにして全ての信号伝送段において、ブートストラップ用容量２のプラス側の端子電圧が次段のブートストラップ用容量充電トランジスタ３のゲートに加わるため、次段のブートストラップ用容量を確実にＶＤＤ電源電圧に充電できることとなり、電圧降下の無い、低電圧、低消費電力の信号伝送回路を実現できる。
【００１７】
この回路においては、上記のように出力ＯＵＴ１に出力トランジスタＴ１２のドレイン電圧Ｖ１が出ている間は、次段のブートストラップ用容量Ｃ２がブートストラップ用容量充電トランジスタＴ２１のドレイン電圧ＶＤＤの３Ｖに充電されるので、Ｔ３１の閾値電圧が低い場合にはブートストラップ用容量充電トランジスタＴ３１がオンする可能性がある。ブートストラップ用容量充電トランジスタＴ３１がオンすると、ブートストラップ用容量Ｃ３は、ＶＤＤ電源電圧のプラス電圧方向に充電される。ブートストラップ用容量Ｃ３が充電すると、出力トランジスタＴ３２がオンして、出力ＯＵＴ３に出力トランジスタＴ３２のドレイン電圧Ｖ１の一部が出るという誤動作の可能性があるため、Ｖ３パルスはＬｏｗレベルにする必要がある。
【００１８】
このとき、特にＶ３パルスのＬｏｗレベルを０Ｖにしておくと、素子外部からの入力電圧数を減らすことができ、回路規模の縮小もでき、安定する。
【００１９】
したがって、信号伝送回路において、必要とされる出力ＯＵＴ１に対し、次々段の出力ＯＵＴ３に関係する出力トランジスタのドレインのパルスをＬｏｗレベルにすれば良い。同様に、信号伝送回路において、必要とされるＮ段目の出力が出ている間は、その出力より先の次々段（Ｎ＋２段目）の出力に関係する出力トランジスタのドレインのパルスをＬｏｗレベルにすれば、信号伝送回路の（Ｎ＋２段目）の出力の誤動作を防ぐことができる。
【００２０】
このような手段を実現するために、出力トランジスタのドレインパルスの種類を最も少なくするためには、３種類のパルスがあれば良いため、出力トランジスタのドレインパルスは、３相駆動を行う場合が最も駆動回路を少なくすることができる。
【００２１】
また、ブートストラップ用容量２に充電した電圧を放電する手段として、回路のトランジスタや電源を少なくする方法として、ブートストラップ用容量Ｃ１の場合は放電トランジスタＴ１３のソース側をブートストラップ用容量Ｃ１のプラス側へ接続し、放電トランジスタＴ１４のソース側をブートストラップ用容量Ｃ１のマイナス側へ接続し、放電トランジスタＴ１３、Ｔ１４のゲートに次段出力トランジスタのソース側の接点Ｎ２２を接続することで、接点Ｎ２２にＶ２パルスが出力された時にブートストラップ用容量Ｃ１が放電される。
【００２２】
この構成により、放電トランジスタを２個追加するだけで放電ができ、他の外部入力パルスなどが無い規模の小さい回路構成で信号伝送回路を実現することができる。
【００２３】
図２は、ＮＭＯＳのみを用いた本発明の実施の形態における駆動および出力である。この回路はＶ１、Ｖ２、Ｖ３の駆動パルス６の電圧振幅およびＶＤＤ電源電圧が３Ｖで、スタートパルスＶＳＴ７の電圧振幅が５Ｖの場合を示す。
【００２４】
図１を見ると、スタートパルスＶＳＴ７が入力するブートストラップ用容量充電トランジスタＴ１１の場合のみブートストラップ用容量Ｃ１１のプラス側の端子電圧が供給できないため、スタートパルスＶＳＴ７のみＶ１、Ｖ２の駆動電圧より高い電圧の５Ｖで駆動することでブートストラップ用容量Ｃ１をＶＤＤ電源電圧の３Ｖに充電することができる。したがって、スタートパルスＶＳＴ７の電圧をＶ１、Ｖ２の駆動電圧より高くすることでスタートパルスＶＳＴ７の入力トランジスタでの電圧降下を防ぐことができる。
【００２５】
時刻ｔ０の時、スタートパルスＶＳＴ７の電圧は、エンハンスメント型のＮＭＯＳであるブートストラップ用容量充電トランジスタＴ１１の閾値電圧Ｖｔがあった場合でもＴ１１のゲート下の電圧が３Ｖ以上になるように５Ｖを印加した。これでブートストラップ用容量Ｃ１がＶＤＤ電源電圧の３Ｖに充電される。
【００２６】
次に時刻ｔ１の時、Ｖ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、Ｖ１電位３Ｖとブートストラップ用容量Ｃ１両端の電位差３Ｖがプラスされた高い電圧であるＨＢ１電圧が印加されるため、接点Ｎ１２に３Ｖ振幅のＶ１パルスが確実に出力することとなる。またブートストラップ用容量Ｃ１のプラス側の端子である接点Ｎ１１のパルスＨＢ１を、次段のブートストラップ用容量充電トランジスタＴ２１のゲートに入力することでブートストラップ用容量Ｃ２が確実にＶＤＤ電源電圧の３Ｖに充電されることとなる。この時、ブートストラップ用容量Ｃ２の電圧が、次々段のブートストラップ用容量充電トランジスタＴ３１のゲートに入力することでブートストラップ用容量Ｃ３がプラスに充電されるため、ＯＵＴ３に出力がでる誤動作を防止するようにＶ３のＬｏｗレベルを０Ｖとしている。
【００２７】
同様に、時刻ｔ２、ｔ３、ｔ４の場合も時刻ｔ１の動作を繰り返すこととなる。この図の場合、時刻ｔ１ではＶ１がＨｉｇｈで、Ｖ３がＬｏｗであり、時刻ｔ２ではＶ２がＨｉｇｈで、Ｖ１がＬｏｗであり、時刻ｔ３ではＶ３がＨｉｇｈで、Ｖ２がＬｏｗであり、時刻ｔ４では、時刻ｔ１と同じでＶ１がＨｉｇｈで、Ｖ３がＬｏｗとして、誤動作を防止している。
【００２８】
このように本実施の形態の場合、次段のブートストラップ用容量充電トランジスタ３のゲートには常にブートストラップ用容量２のプラス側の端子電圧が加わるため次段のブートストラップ用容量を確実に３Ｖに充電できることとなり、電圧降下の無い、３Ｖの低電圧で低消費電力の信号伝送回路を実現できる。
【００２９】
また、上記の実施の形態では、Ｎ型ＭＯＳのトランジスタの場合を示したが、全てＰ型ＭＯＳの場合についても、同様な効果を得ることができる。
【００３０】
【発明の効果】
以上説明したように、本発明の信号伝送回路の駆動方法では、ブートストラップ用容量のプラス側が接続された出力トランジスタのゲートの電位を次段のブートストラップ用容量充電トランジスタのゲートに接続することで、次段のブートストラップ用容量充電トランジスタのゲートには、従来よりも高い電圧が加わることとなり、ブートストラップ用容量充電トランジスタのゲート下の電位をブートストラップ用容量充電トランジスタのドレイン電圧より高くすることができる。これにより次段のブートストラップ用容量に次段のブートストラップ用容量充電トランジスタのドレイン電圧を確実に充電することができ、容量への充電電圧の降下を防ぐことができる。したがって伝送段数が増えることによる出力の低下および出力が出なくなることを防止することができ低電圧駆動を実現することができる。
【００３１】
また、ドレイン電圧を３相駆動のパルスで動作することで、回路の誤動作を防止できると同時に、駆動パルス数を最も少なくできる。
【００３２】
本発明の信号伝送回路の駆動方法は、液晶ディスプレイ、ＭＯＳ型撮像装置低電圧駆動実現の要請に沿いながら、信号伝送回路をシフトレジスタに使用して、低電圧化を実現するものであって、産業上極めて有用である。
【図面の簡単な説明】
【図１】本発明の実施の形態における信号伝送回路を示す図
【図２】本発明の実施の形態における駆動および出力を説明する図
【図３】従来の信号伝送回路を示す図
【図４】従来の駆動および出力を説明する図
【符号の説明】
１ 出力トランジスタ
２ ブートストラップ用容量
３ ブートストラップ用容量充電トランジスタ
４ 放電トランジスタ
５ ＶＤＤ電源
６ 駆動パルス
７ スタートパルス
【発明の属する技術分野】
本発明は、液晶ディスプレイ、ＭＯＳ型撮像装置を駆動するためのシフトレジスタに使用して、低電圧、低消費電力で駆動できる信号伝送回路の駆動方法に関するものである。
【０００２】
【従来の技術】
図３は、従来の信号伝送回路の構成を示す一例である。出力トランジスタ１とブートストラップ用容量２とブートストラップ用容量充電トランジスタ３と放電トランジスタ４とＶＤＤ電源５とＶ１、Ｖ２の駆動パルス６とスタートパルスＶＳＴ７により構成されている。信号伝送回路のスタートパルスＶＳＴ７がブートストラップ用容量充電トランジスタＴ１１のゲートに入力することでブートストラップ用容量Ｃ１がＶＤＤ電源５のプラス方向に充電され出力トランジスタＴ１２がオンする。その後Ｖ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、Ｖ１電位とブートストラップ用容量Ｃ１両端の電位差がプラスされる形で印加されることとなり、出力トランジスタＴ１２のゲート下の電位がＶ１より大きくできる場合、接点Ｎ１２にＶ１パルスが出力できるようになる。この出力が信号伝送回路の出力ＯＵＴ１として利用される。また同時に接点Ｎ１２の電圧が、次段のブートストラップ用容量充電トランジスタＴ２１のゲートに印加されブートストラップ用容量Ｃ２が充電され出力トランジスタＴ２２がオンする。
【０００３】
その後Ｖ２が出力トランジスタＴ２２のドレインに入力すると、出力トランジスタＴ２２のゲートには、Ｖ２電位とブートストラップ用容量Ｃ２両端の電位差がプラスされる形で印加されることとなり、出力トランジスタＴ２２のゲート下の電位がＶ２より大きくできる場合、接点Ｎ２２にＶ２パルスが出力できるようになる。この出力が信号伝送回路の出力ＯＵＴ２として利用される。また同時に接点Ｎ２２の電圧が、次段のブートストラップ用容量充電トランジスタＴ３１のゲートに印加されブートストラップ用容量Ｃ３が充電され出力トランジスタＴ３２がオンする。この時、同時に接点Ｎ２２の電圧は、放電トランジスタＴ１３、Ｔ１４のゲートに加えられ前段のブートストラップ用容量Ｃ１が放電される。
【０００４】
このような動作が繰り返されることで、信号伝送回路は、ＯＵＴ３、ＯＵＴ４など順次、出力を出す動作を可能にできる。
【０００５】
【発明が解決しようとする課題】
図４は、ＮＭＯＳのみを用いた従来の駆動および出力である。この回路は５Ｖ系の回路であり、Ｖ１、Ｖ２の駆動パルス６の電圧振幅、スタートパルスＶＳＴ７の電圧振幅およびＶＤＤ５電圧の全てが５Ｖの場合を示す。
【０００６】
時刻ｔ０の時、スタートパルスＶＳＴ７の電圧５Ｖがブートストラップ用容量充電トランジスタＴ１１のゲートに入力することでブートストラップ用容量Ｃ１がＶＤＤ５の５Ｖのプラス方向に充電されて行くが、ブートストラップ用容量充電トランジスタＴ１１がエンハンスメント型のＮＭＯＳの場合には、Ｔ１１の閾値電圧Ｖｔの影響で、Ｔ１１のゲート下の電位が５Ｖにならないため、Ｃ１はＶＤＤ５の５ＶからΔＨ０だけ低い電圧となり出力トランジスタＴ１２がオンする。次に時刻ｔ１の時、Ｖ１がトランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、Ｖ１電位とブートストラップ用容量Ｃ１両端の電位差（５Ｖ−ΔＨ０）がプラスされたＨＢ１電圧が印加され、接点Ｎ１２にＨ１の振幅のパルスが出力することとなる。また接点Ｎ１２のパルス振幅Ｈ１を、次段のブートストラップ用容量充電トランジスタＴ２１のゲートに入力することでブートストラップ用容量Ｃ２が（Ｈ１−ΔＨ１）に充電されることとなる。
【０００７】
同様に、時刻ｔ２、ｔ３、ｔ４の場合も時刻ｔ１の動作を繰り返すこととなる。
【０００８】
この回路の場合、ブートストラップ用容量充電トランジスタ３のゲートには最大でも５Ｖ未満の電圧しか加わらないため、ブートストラップ用容量２の充電電圧は電源ＶＤＤ５の５Ｖより低い電圧にしか充電できないこととなる。したがって、Ｎ２１、Ｎ３１、Ｎ４１の電位が次第に降下して信号伝送回路が何段か先では出力が出なくなる。
【０００９】
特に回路の電源系の低電圧化、たとえば３Ｖ系の回路などになると動作がより難しくなる。
【００１０】
【課題を解決するための手段】
本発明の信号伝達回路の駆動方法は、複数の単位回路で構成され、駆動パルスにしたがって前記単位回路からパルス電圧が順次出力される信号伝送回路の駆動方法であって、前記単位回路は、前記駆動パルスをドレインに入力して、前記パルス電圧としてソースから出力する出力トランジスタと、前記出力トランジスタのゲートとソースとの間に接続されたブートストラップ容量と、前記ブートストラップ容量を充電するためにソースが前記出力トランジスタのゲートに接続され、ドレインが電源線または接地線あるいは充電パルス線に接続された充電トランジスタとを備え、Ｎ段目の単位回路の前々段の単位回路（Ｎ−２段目単位回路）の前記出力トランジスタのソースから前記パルス電圧が出ている期間は、各単位回路の充電トランジスタがＮ型トランジスタの場合は、前段の単位回路（Ｎ−１段目単位回路）の出力トランジスタのドレイン電圧がＨｉｇｈレベルで、前記Ｎ段目単位回路の出力トランジスタのドレイン電圧がＬｏｗレベル、各単位回路の充電トランジスタがＰ型トランジスタの場合は前記前段の単位回路（Ｎ−１段目単位回路）の出力トランジスタのドレイン電圧がＬｏｗレベル、前記Ｎ段目単位回路の出力トランジスタのドレインがＨｉｇｈレベルであることを特徴とする。
【００１１】
したがって、ブートストラップ用容量のプラス側に接続された出力トランジスタのゲートの電位を次段のブートストラップ用容量充電トランジスタのゲートに接続することで、次段のブートストラップ用容量充電トランジスタのゲートには従来よりも高い電圧が加わることとなり、ブートストラップ用容量充電トランジスタのゲート下の電位をＶＤＤ電源電圧より高くすることができる。これにより次段のブートストラップ用容量にＶＤＤ電源電圧を充電することができ、容量への充電電圧の降下を防ぐことができる。そして伝送段数が増えることによるＮ２１、Ｎ３１、Ｎ４１の出力の低下および出力が出なくなることを防止することができる。
【００１２】
【発明の実施の形態】
図１は、本発明の実施の形態における信号伝送回路の構成図である。出力トランジスタ１と、ブートストラップ用容量２と、ブートストラップ用容量充電トランジスタ３と、放電トランジスタ４と、Ｖ１、Ｖ２、Ｖ３の駆動パルス６と、スタートパルスＶＳＴ７とにより構成されている。信号伝送回路のスタートパルスＶＳＴ７がブートストラップ用容量充電トランジスタＴ１１のゲートに入力することで、ブートストラップ用容量Ｃ１がプラス方向に充電され出力トランジスタＴ１２がオンする。その後、Ｖ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、Ｖ１電位とブートストラップ用容量Ｃ１両端の電位差がプラスされる形で印加されることとなり、出力トランジスタ１２のゲート下の電位がＶ１より大きくできる場合、接点Ｎ１２にＶ１パルスが出力できるようになる。この出力が信号伝送回路の出力ＯＵＴ１として利用される。
【００１３】
特に、この回路の利点は、ブートストラップ用容量Ｃ１のプラス側の端子である接点Ｎ１１の電圧が、次段のブートストラップ用容量充電トランジスタＴ２１のゲートに印加されているため、次段のブートストラップ用容量充電トランジスタＴ２１のゲートに高い電圧が印加できる。したがって、次段のブートストラップ用容量充電トランジスタＴ２１が、たとえエンハンスメント型のＮＭＯＳであっても、ブートストラップ用容量Ｃ２がＶＤＤ電源電圧に確実に充電でき、出力トランジスタＴ２２をオンできることである。
【００１４】
その後、Ｖ２が出力トランジスタＴ２２のドレインに入力すると、出力トランジスタＴ２２のゲートには、Ｖ２電位とブートストラップ用容量Ｃ２両端の電位差がプラスされる形で印加されることとなり、出力トランジスタＴ２２のゲート下の電位がＶ２より大きくでき、接点Ｎ２２にＶ２パルスが出力できるようになる。この出力が信号伝送回路の出力ＯＵＴ２として利用される。
【００１５】
また同時に、ブートストラップ用容量Ｃ２のプラス側の端子である接点Ｎ２１の電圧が、次段のブートストラップ用容量充電トランジスタＴ３１のゲートに印加され、ブートストラップ用容量Ｃ３がＶＤＤ電源電圧に確実に充電され出力トランジスタＴ３２がオンする。
【００１６】
このようにして全ての信号伝送段において、ブートストラップ用容量２のプラス側の端子電圧が次段のブートストラップ用容量充電トランジスタ３のゲートに加わるため、次段のブートストラップ用容量を確実にＶＤＤ電源電圧に充電できることとなり、電圧降下の無い、低電圧、低消費電力の信号伝送回路を実現できる。
【００１７】
この回路においては、上記のように出力ＯＵＴ１に出力トランジスタＴ１２のドレイン電圧Ｖ１が出ている間は、次段のブートストラップ用容量Ｃ２がブートストラップ用容量充電トランジスタＴ２１のドレイン電圧ＶＤＤの３Ｖに充電されるので、Ｔ３１の閾値電圧が低い場合にはブートストラップ用容量充電トランジスタＴ３１がオンする可能性がある。ブートストラップ用容量充電トランジスタＴ３１がオンすると、ブートストラップ用容量Ｃ３は、ＶＤＤ電源電圧のプラス電圧方向に充電される。ブートストラップ用容量Ｃ３が充電すると、出力トランジスタＴ３２がオンして、出力ＯＵＴ３に出力トランジスタＴ３２のドレイン電圧Ｖ１の一部が出るという誤動作の可能性があるため、Ｖ３パルスはＬｏｗレベルにする必要がある。
【００１８】
このとき、特にＶ３パルスのＬｏｗレベルを０Ｖにしておくと、素子外部からの入力電圧数を減らすことができ、回路規模の縮小もでき、安定する。
【００１９】
したがって、信号伝送回路において、必要とされる出力ＯＵＴ１に対し、次々段の出力ＯＵＴ３に関係する出力トランジスタのドレインのパルスをＬｏｗレベルにすれば良い。同様に、信号伝送回路において、必要とされるＮ段目の出力が出ている間は、その出力より先の次々段（Ｎ＋２段目）の出力に関係する出力トランジスタのドレインのパルスをＬｏｗレベルにすれば、信号伝送回路の（Ｎ＋２段目）の出力の誤動作を防ぐことができる。
【００２０】
このような手段を実現するために、出力トランジスタのドレインパルスの種類を最も少なくするためには、３種類のパルスがあれば良いため、出力トランジスタのドレインパルスは、３相駆動を行う場合が最も駆動回路を少なくすることができる。
【００２１】
また、ブートストラップ用容量２に充電した電圧を放電する手段として、回路のトランジスタや電源を少なくする方法として、ブートストラップ用容量Ｃ１の場合は放電トランジスタＴ１３のソース側をブートストラップ用容量Ｃ１のプラス側へ接続し、放電トランジスタＴ１４のソース側をブートストラップ用容量Ｃ１のマイナス側へ接続し、放電トランジスタＴ１３、Ｔ１４のゲートに次段出力トランジスタのソース側の接点Ｎ２２を接続することで、接点Ｎ２２にＶ２パルスが出力された時にブートストラップ用容量Ｃ１が放電される。
【００２２】
この構成により、放電トランジスタを２個追加するだけで放電ができ、他の外部入力パルスなどが無い規模の小さい回路構成で信号伝送回路を実現することができる。
【００２３】
図２は、ＮＭＯＳのみを用いた本発明の実施の形態における駆動および出力である。この回路はＶ１、Ｖ２、Ｖ３の駆動パルス６の電圧振幅およびＶＤＤ電源電圧が３Ｖで、スタートパルスＶＳＴ７の電圧振幅が５Ｖの場合を示す。
【００２４】
図１を見ると、スタートパルスＶＳＴ７が入力するブートストラップ用容量充電トランジスタＴ１１の場合のみブートストラップ用容量Ｃ１１のプラス側の端子電圧が供給できないため、スタートパルスＶＳＴ７のみＶ１、Ｖ２の駆動電圧より高い電圧の５Ｖで駆動することでブートストラップ用容量Ｃ１をＶＤＤ電源電圧の３Ｖに充電することができる。したがって、スタートパルスＶＳＴ７の電圧をＶ１、Ｖ２の駆動電圧より高くすることでスタートパルスＶＳＴ７の入力トランジスタでの電圧降下を防ぐことができる。
【００２５】
時刻ｔ０の時、スタートパルスＶＳＴ７の電圧は、エンハンスメント型のＮＭＯＳであるブートストラップ用容量充電トランジスタＴ１１の閾値電圧Ｖｔがあった場合でもＴ１１のゲート下の電圧が３Ｖ以上になるように５Ｖを印加した。これでブートストラップ用容量Ｃ１がＶＤＤ電源電圧の３Ｖに充電される。
【００２６】
次に時刻ｔ１の時、Ｖ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、Ｖ１電位３Ｖとブートストラップ用容量Ｃ１両端の電位差３Ｖがプラスされた高い電圧であるＨＢ１電圧が印加されるため、接点Ｎ１２に３Ｖ振幅のＶ１パルスが確実に出力することとなる。またブートストラップ用容量Ｃ１のプラス側の端子である接点Ｎ１１のパルスＨＢ１を、次段のブートストラップ用容量充電トランジスタＴ２１のゲートに入力することでブートストラップ用容量Ｃ２が確実にＶＤＤ電源電圧の３Ｖに充電されることとなる。この時、ブートストラップ用容量Ｃ２の電圧が、次々段のブートストラップ用容量充電トランジスタＴ３１のゲートに入力することでブートストラップ用容量Ｃ３がプラスに充電されるため、ＯＵＴ３に出力がでる誤動作を防止するようにＶ３のＬｏｗレベルを０Ｖとしている。
【００２７】
同様に、時刻ｔ２、ｔ３、ｔ４の場合も時刻ｔ１の動作を繰り返すこととなる。この図の場合、時刻ｔ１ではＶ１がＨｉｇｈで、Ｖ３がＬｏｗであり、時刻ｔ２ではＶ２がＨｉｇｈで、Ｖ１がＬｏｗであり、時刻ｔ３ではＶ３がＨｉｇｈで、Ｖ２がＬｏｗであり、時刻ｔ４では、時刻ｔ１と同じでＶ１がＨｉｇｈで、Ｖ３がＬｏｗとして、誤動作を防止している。
【００２８】
このように本実施の形態の場合、次段のブートストラップ用容量充電トランジスタ３のゲートには常にブートストラップ用容量２のプラス側の端子電圧が加わるため次段のブートストラップ用容量を確実に３Ｖに充電できることとなり、電圧降下の無い、３Ｖの低電圧で低消費電力の信号伝送回路を実現できる。
【００２９】
また、上記の実施の形態では、Ｎ型ＭＯＳのトランジスタの場合を示したが、全てＰ型ＭＯＳの場合についても、同様な効果を得ることができる。
【００３０】
【発明の効果】
以上説明したように、本発明の信号伝送回路の駆動方法では、ブートストラップ用容量のプラス側が接続された出力トランジスタのゲートの電位を次段のブートストラップ用容量充電トランジスタのゲートに接続することで、次段のブートストラップ用容量充電トランジスタのゲートには、従来よりも高い電圧が加わることとなり、ブートストラップ用容量充電トランジスタのゲート下の電位をブートストラップ用容量充電トランジスタのドレイン電圧より高くすることができる。これにより次段のブートストラップ用容量に次段のブートストラップ用容量充電トランジスタのドレイン電圧を確実に充電することができ、容量への充電電圧の降下を防ぐことができる。したがって伝送段数が増えることによる出力の低下および出力が出なくなることを防止することができ低電圧駆動を実現することができる。
【００３１】
また、ドレイン電圧を３相駆動のパルスで動作することで、回路の誤動作を防止できると同時に、駆動パルス数を最も少なくできる。
【００３２】
本発明の信号伝送回路の駆動方法は、液晶ディスプレイ、ＭＯＳ型撮像装置低電圧駆動実現の要請に沿いながら、信号伝送回路をシフトレジスタに使用して、低電圧化を実現するものであって、産業上極めて有用である。
【図面の簡単な説明】
【図１】本発明の実施の形態における信号伝送回路を示す図
【図２】本発明の実施の形態における駆動および出力を説明する図
【図３】従来の信号伝送回路を示す図
【図４】従来の駆動および出力を説明する図
【符号の説明】
１ 出力トランジスタ
２ ブートストラップ用容量
３ ブートストラップ用容量充電トランジスタ
４ 放電トランジスタ
５ ＶＤＤ電源
６ 駆動パルス
７ スタートパルス
Claims (4)
- 複数の単位回路で構成され、駆動パルスに従って前記単位回路からパルス電圧が順次出力される信号伝送回路の駆動方法であって、前記単位回路は、前記駆動パルスをドレインに入力して、前記パルス電圧としてソースから出力する出力トランジスタと、前記出力トランジスタのゲートとソースとの間に接続されたブートストラップ容量と、前記ブートストラップ容量を充電するためにソースが前記出力トランジスタのゲートに接続され、ドレインが電源線または接地線あるいは充電パルス線に接続された充電トランジスタとを備え、
Ｎ段目の単位回路の前々段の単位回路（Ｎ−２段目単位回路）の前記出力トランジスタのソースから前記パルス電圧が出ている期間は、各単位回路の充電トランジスタがＮ型トランジスタの場合は、前段の単位回路（Ｎ−１段目単位回路）の出力トランジスタのドレイン電圧がＨｉｇｈレベルで、前記Ｎ段目単位回路の出力トランジスタのドレイン電圧がＬｏｗレベル、各単位回路の充電トランジスタがＰ型トランジスタの場合は前記前段の単位回路（Ｎ−１段目単位回路）の出力トランジスタのドレイン電圧がＬｏｗレベル、前記Ｎ段目単位回路の出力トランジスタのドレインがＨｉｇｈレベルであることを特徴とする信号伝送回路の駆動方法。 - 前記前々段の単位回路（Ｎ−２段目単位回路）の出力トランジスタのドレインには、次段の単位回路（Ｎ＋１段目単位回路）の出力トランジスタのドレインと同一の電圧が加わることを特徴とする請求項１に記載の信号伝送回路の駆動方法。
- 前記前々段の単位回路（Ｎ−２段目単位回路）の出力トランジスタのドレイン電圧と前記次段の単位回路（Ｎ＋１段目単位回路）の出力トランジスタのドレイン電圧とが同一の電圧Ｖａで、前記前段の単位回路（Ｎ−１段目単位回路）の出力トランジスタのドレイン電圧と次々段の単位回路（Ｎ＋２段目単位回路）の出力トランジスタのドレイン電圧とが同一の電圧Ｖｂで、前記Ｎ段目の単位回路の出力トランジスタのドレイン電圧と次々々段単位回路（Ｎ＋３段目単位回路）の出力トランジスタのドレイン電圧とが同一の電圧Ｖｃであり、出力トランジスタのドレインがＶａ，Ｖｂ，Ｖｃの３相駆動である請求項１または請求項２に記載の信号伝送回路の駆動方法。
- 前記充電トランジスタのドレイン電圧がＬｏｗレベルの時、０Ｖである請求項１ないし請求項３のいずれかに記載の信号伝送回路の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002049107A JP3674592B2 (ja) | 2002-02-26 | 2002-02-26 | 信号伝送回路の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002049107A JP3674592B2 (ja) | 2002-02-26 | 2002-02-26 | 信号伝送回路の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249848A JP2003249848A (ja) | 2003-09-05 |
| JP3674592B2 true JP3674592B2 (ja) | 2005-07-20 |
Family
ID=28661706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002049107A Expired - Fee Related JP3674592B2 (ja) | 2002-02-26 | 2002-02-26 | 信号伝送回路の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3674592B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5190722B2 (ja) * | 2005-05-20 | 2013-04-24 | Ｎｌｔテクノロジー株式会社 | ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置 |
| JP5291874B2 (ja) * | 2005-10-18 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 半導体装置、シフトレジスタ、表示装置 |
| US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| JP4932415B2 (ja) | 2006-09-29 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2011080936A1 (ja) * | 2009-12-28 | 2011-07-07 | シャープ株式会社 | シフトレジスタ |
| TWI525615B (zh) * | 2011-04-29 | 2016-03-11 | 半導體能源研究所股份有限公司 | 半導體儲存裝置 |
| JP5288654B2 (ja) * | 2011-11-02 | 2013-09-11 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
| JPWO2014208123A1 (ja) * | 2013-06-28 | 2017-02-23 | シャープ株式会社 | 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1186586A (ja) * | 1997-09-03 | 1999-03-30 | Furontetsuku:Kk | シフトレジスタ装置および表示装置 |
| DE19756039C2 (de) * | 1997-12-17 | 1999-12-02 | Bosch Gmbh Robert | Schaltungsanordnung als Teil eines Schieberegisters |
| JP3699674B2 (ja) * | 2001-11-28 | 2005-09-28 | 松下電器産業株式会社 | 信号伝送回路、固体撮像装置、カメラおよび表示装置 |
| JP3658349B2 (ja) * | 2001-09-20 | 2005-06-08 | 松下電器産業株式会社 | 信号伝送回路、固体撮像装置、カメラおよび液晶表示装置 |
| JP3658357B2 (ja) * | 2001-10-26 | 2005-06-08 | 松下電器産業株式会社 | 信号伝送回路、固体撮像装置、カメラおよび液晶表示装置 |
| JP2003242797A (ja) * | 2002-02-18 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 信号伝送回路 |
-
2002
- 2002-02-26 JP JP2002049107A patent/JP3674592B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003249848A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107657983B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| US7590214B2 (en) | Shift register and shift register apparatus thereof | |
| US5323066A (en) | Method and apparatus for performing power on reset initialization in a data processing system | |
| US6885723B2 (en) | Shift-register circuit | |
| CN113257205B (zh) | 一种栅极驱动电路及显示面板 | |
| WO2017054399A1 (zh) | 一种移位寄存器, 其驱动方法, 栅极驱动电路及显示装置 | |
| US7005912B2 (en) | Simple step-up apparatus including level shift circuits capable of low breakdown voltage | |
| US20210225231A1 (en) | Shift register unit, driving method thereof, gate driving circuit and display device | |
| US20090167746A1 (en) | Lcd driver ic and method for operating the same | |
| US8665250B2 (en) | Shift register circuit | |
| CN105551421A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
| US7760845B2 (en) | Shift register for a liquid crystal display | |
| JP3658349B2 (ja) | 信号伝送回路、固体撮像装置、カメラおよび液晶表示装置 | |
| CN100517971C (zh) | 自举电路及其驱动方法 | |
| CN107134249A (zh) | 移位寄存单元及其驱动方法、栅极驱动电路、显示装置 | |
| CN111105759B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
| CN101303838B (zh) | 用纵向移位寄存器产生非重叠输出信号以显示影像的系统 | |
| JP3674592B2 (ja) | 信号伝送回路の駆動方法 | |
| US20030052848A1 (en) | Signal transmission circuit, solid-state imaging device, camera and liquid crystal display | |
| JP3699674B2 (ja) | 信号伝送回路、固体撮像装置、カメラおよび表示装置 | |
| JP2003242797A (ja) | 信号伝送回路 | |
| CN100377258C (zh) | 移位寄存电路 | |
| JPH06296130A (ja) | データ出力回路 | |
| JPH11308092A (ja) | レベルシフト回路及びこれを備える不揮発性メモリ | |
| KR101146425B1 (ko) | 쉬프트 레지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |