JP2003224869A - Ｓｄｉ信号判別装置 - Google Patents
Ｓｄｉ信号判別装置Info
- Publication number
- JP2003224869A JP2003224869A JP2002023571A JP2002023571A JP2003224869A JP 2003224869 A JP2003224869 A JP 2003224869A JP 2002023571 A JP2002023571 A JP 2002023571A JP 2002023571 A JP2002023571 A JP 2002023571A JP 2003224869 A JP2003224869 A JP 2003224869A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sdi
- type
- sdi signal
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 67
- 230000000737 periodic effect Effects 0.000 claims abstract description 39
- 238000012545 processing Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 238000012850 discrimination method Methods 0.000 claims description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 24
- 238000010586 diagram Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 ＳＤＩ信号のタイプを判別する判別装置を提
供する。 【解決手段】 ＳＤＩ信号タイプ判別装置は、ＨＤ−Ｓ
ＤＩ検知部５Ａを備え、これは、受けたＳＤＩ信号にお
いて、ＨＤ−ＳＤＩ信号に含まれる第１の周期的成分を
検知したときにロック信号ＨＤ＿ＬＯＣＫを発生する。
また、判別装置は、ＳＤ−ＳＤＩタイプ検知部５Ｂを備
え、これは、受けたＳＤＩ信号において、ＳＤ−ＳＤＩ
信号に含まれる第２の周期的成分を検知したときにロッ
ク信号ＳＤ＿ＬＯＣＫを発生する。第１周期的成分は、
第２周期的成分とは周期が異なっている。
供する。 【解決手段】 ＳＤＩ信号タイプ判別装置は、ＨＤ−Ｓ
ＤＩ検知部５Ａを備え、これは、受けたＳＤＩ信号にお
いて、ＨＤ−ＳＤＩ信号に含まれる第１の周期的成分を
検知したときにロック信号ＨＤ＿ＬＯＣＫを発生する。
また、判別装置は、ＳＤ−ＳＤＩタイプ検知部５Ｂを備
え、これは、受けたＳＤＩ信号において、ＳＤ−ＳＤＩ
信号に含まれる第２の周期的成分を検知したときにロッ
ク信号ＳＤ＿ＬＯＣＫを発生する。第１周期的成分は、
第２周期的成分とは周期が異なっている。
Description
【０００１】
【発明の属する技術分野】本発明は、異なったタイプの
シリアル・デジタル・インターフェース（ＳＤＩ）信号
を判別するための方法および装置に関するものである。
シリアル・デジタル・インターフェース（ＳＤＩ）信号
を判別するための方法および装置に関するものである。
【０００２】
【従来の技術】ＳＤＩ信号として、高精細ＳＤＩ（ＨＤ
−ＳＤＩ）信号と標準ＳＤＩ（ＳＤ−ＳＤＩ）信号の２
つのタイプがある。ＨＤ−ＳＤＩ信号は、１．４８５Ｇ
ｂ／ｓのビット・レートを有するのに対し、ＳＤ−ＳＤ
Ｉ信号は、それとは異なった２７０Ｍｂ／ｓのビット・
レートを有している。したがって、従来、ＳＤＩ信号を
処理する回路または測定機器のような機器においては、
ＳＤＩ信号に対しＨＤ−ＳＤＩ信号とＳＤ−ＳＤＩ信号
の２系統の回路を設けるのが通常である。したがって、
ＳＤＩ信号の処理として同じような回路が重複して設け
られており、コスト面で問題があった。
−ＳＤＩ）信号と標準ＳＤＩ（ＳＤ−ＳＤＩ）信号の２
つのタイプがある。ＨＤ−ＳＤＩ信号は、１．４８５Ｇ
ｂ／ｓのビット・レートを有するのに対し、ＳＤ−ＳＤ
Ｉ信号は、それとは異なった２７０Ｍｂ／ｓのビット・
レートを有している。したがって、従来、ＳＤＩ信号を
処理する回路または測定機器のような機器においては、
ＳＤＩ信号に対しＨＤ−ＳＤＩ信号とＳＤ−ＳＤＩ信号
の２系統の回路を設けるのが通常である。したがって、
ＳＤＩ信号の処理として同じような回路が重複して設け
られており、コスト面で問題があった。
【０００３】
【発明が解決しようとする課題】したがって、本発明の
目的は、上記の問題を克服することであって、ＳＤＩ信
号のタイプを判別する方法および装置を提供することで
ある。
目的は、上記の問題を克服することであって、ＳＤＩ信
号のタイプを判別する方法および装置を提供することで
ある。
【０００４】本発明の別の目的は、かかる判別装置を備
えた集積回路または機器を提供することである。
えた集積回路または機器を提供することである。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明による、受けたＳＤＩ信号のタイプを判別す
る判別方法は、前記受けたＳＤＩ信号に、第１のタイプ
のＳＤＩ信号に含まれる第１の周期的成分を検知したと
きに、前記第１タイプのＳＤＩ信号を検知したことを示
す第１タイプ検知信号を発生する第１の検知ステップ
と、前記受けたＳＤＩ信号に、第２のタイプのＳＤＩ信
号に含まれる第２の周期的成分を検知したときに、前記
第２タイプのＳＤＩ信号を検知したことを示す第２タイ
プ検知信号を発生する第２の検知ステップであって、前
記第１の周期的成分は、前記第２の周期的成分とは周期
が異なっている、前記の第２の検知ステップと、から成
る。
め、本発明による、受けたＳＤＩ信号のタイプを判別す
る判別方法は、前記受けたＳＤＩ信号に、第１のタイプ
のＳＤＩ信号に含まれる第１の周期的成分を検知したと
きに、前記第１タイプのＳＤＩ信号を検知したことを示
す第１タイプ検知信号を発生する第１の検知ステップ
と、前記受けたＳＤＩ信号に、第２のタイプのＳＤＩ信
号に含まれる第２の周期的成分を検知したときに、前記
第２タイプのＳＤＩ信号を検知したことを示す第２タイ
プ検知信号を発生する第２の検知ステップであって、前
記第１の周期的成分は、前記第２の周期的成分とは周期
が異なっている、前記の第２の検知ステップと、から成
る。
【０００６】本発明によれば、前記第１の検知ステップ
は、前記第１周期的成分を少なくとも第１の所定の時間
検知したときに前記第１タイプ検知信号を発生し、前記
第２の検知ステップは、前記第２周期的成分を少なくと
も第２の所定の時間検知したときに前記第２タイプ検知
信号を発生するようにできる。
は、前記第１周期的成分を少なくとも第１の所定の時間
検知したときに前記第１タイプ検知信号を発生し、前記
第２の検知ステップは、前記第２周期的成分を少なくと
も第２の所定の時間検知したときに前記第２タイプ検知
信号を発生するようにできる。
【０００７】また、本発明による、ＳＤＩ信号のタイプ
を判別する判別装置は、ＳＤＩ信号を受けるように接続
しており、第１のタイプのＳＤＩ信号に含まれる第１の
周期的成分を検知したときに第１タイプ検知信号を発生
する第１の検知手段と、ＳＤＩ信号を受けるように接続
しており、第２のタイプのＳＤＩ信号に含まれる第２の
周期的成分を検知したときに第２タイプ検知信号を発生
する第２の検知手段であって、前記第１の周期的成分
は、前記第２の周期的成分とは周期が異なっている、前
記の第２の検知手段と、から成る。
を判別する判別装置は、ＳＤＩ信号を受けるように接続
しており、第１のタイプのＳＤＩ信号に含まれる第１の
周期的成分を検知したときに第１タイプ検知信号を発生
する第１の検知手段と、ＳＤＩ信号を受けるように接続
しており、第２のタイプのＳＤＩ信号に含まれる第２の
周期的成分を検知したときに第２タイプ検知信号を発生
する第２の検知手段であって、前記第１の周期的成分
は、前記第２の周期的成分とは周期が異なっている、前
記の第２の検知手段と、から成る。
【０００８】本発明によれば、前記第１検出手段は、前
記第１周期的成分を少なくとも第１の所定の時間検知し
たときに前記第１タイプ検知信号を発生し、前記第２検
出手段は、前記第２周期的成分を少なくとも第２の所定
の時間検知したときに前記第２タイプ検知信号を発生す
るようにできる。また、前記第１と第２の検知手段の各
々は、ＰＬＬから成るようにできる。
記第１周期的成分を少なくとも第１の所定の時間検知し
たときに前記第１タイプ検知信号を発生し、前記第２検
出手段は、前記第２周期的成分を少なくとも第２の所定
の時間検知したときに前記第２タイプ検知信号を発生す
るようにできる。また、前記第１と第２の検知手段の各
々は、ＰＬＬから成るようにできる。
【０００９】また、本発明によれば、前記第１検知手段
は、さらに、該第１検知手段の前記ＰＬＬのロック状態
を示す信号が前記少なくとも第１の所定の時間継続した
ときに、前記第１タイプ検知信号を発生する第１の安定
状態判定手段を含み、前記第２検知手段は、さらに、該
第２検知手段の前記ＰＬＬのロック状態を示す信号が前
記少なくとも第２の所定の時間継続したときに、前記第
１タイプ検知信号を発生する第２の安定状態判定手段を
含むようにできる。
は、さらに、該第１検知手段の前記ＰＬＬのロック状態
を示す信号が前記少なくとも第１の所定の時間継続した
ときに、前記第１タイプ検知信号を発生する第１の安定
状態判定手段を含み、前記第２検知手段は、さらに、該
第２検知手段の前記ＰＬＬのロック状態を示す信号が前
記少なくとも第２の所定の時間継続したときに、前記第
１タイプ検知信号を発生する第２の安定状態判定手段を
含むようにできる。
【００１０】さらに、本発明によれば、前記第１タイプ
のＳＤＩ信号は、ＳＤ−ＳＤＩ信号であり、前記第２の
タイプのＳＤＩ信号は、ＨＤ−ＳＤＩ信号とすることが
できる。
のＳＤＩ信号は、ＳＤ−ＳＤＩ信号であり、前記第２の
タイプのＳＤＩ信号は、ＨＤ−ＳＤＩ信号とすることが
できる。
【００１１】さらに、本発明によれば、上述の判別装置
を備えた機器を提供する。本発明によれば、前記機器
は、測定機器としたり、あるいはビデオ機器としたりで
きる。また、本発明によれば、上述の判別装置を備えた
集積回路を提供する。
を備えた機器を提供する。本発明によれば、前記機器
は、測定機器としたり、あるいはビデオ機器としたりで
きる。また、本発明によれば、上述の判別装置を備えた
集積回路を提供する。
【００１２】さらにまた、本発明による、ＳＤＩ信号入
力を処理するＳＤＩ信号処理装置は、上述の判別装置
と、該判別装置からの前記第１タイプ検知信号および前
記第２タイプ検知信号に応答して、前記ＳＤＩ信号入力
を前記第１または第２のタイプのＳＤＩ信号として処理
する処理手段と、から成る。
力を処理するＳＤＩ信号処理装置は、上述の判別装置
と、該判別装置からの前記第１タイプ検知信号および前
記第２タイプ検知信号に応答して、前記ＳＤＩ信号入力
を前記第１または第２のタイプのＳＤＩ信号として処理
する処理手段と、から成る。
【００１３】本発明によれば、上述の信号処理装置を備
えた機器を提供する。本発明によれば、前記機器は、測
定機器としたり、あるいはビデオ機器としたりできる。
また、本発明によれば、上述の信号処理装置を備えた集
積回路を提供する。
えた機器を提供する。本発明によれば、前記機器は、測
定機器としたり、あるいはビデオ機器としたりできる。
また、本発明によれば、上述の信号処理装置を備えた集
積回路を提供する。
【００１４】
【発明の実施の形態】次に、図面を参照して本発明の実
施形態を説明する。図１は、本発明によるＳＤＩ信号タ
イプ判別装置のブロック図を示している。図示のよう
に、この判別装置は、ＳＤＩ信号を受けるための入力端
子１と、分配部３と、ＨＤ−ＳＤＩタイプ検知部５Ａお
よびＳＤ−ＳＤＩタイプ検知部５Ｂとから構成してい
る。詳細には、入力端子１は、ＳＤＩ信号を受けるが、
このＳＤＩ信号には、上述のようにＨＤ−ＳＤＩ信号と
ＳＤ−ＳＤＩ信号の２つのタイプがある。ＨＤ−ＳＤＩ
信号は、ビット・レートが１．４８５ｂ／ｓであり、そ
してＳＤ−ＳＤＩ信号は、ビット・レートが２７０Ｍｂ
／ｓである。しかし、これら信号のそれらビット・レー
トは、最大のビット・レートを表しており、信号内容に
応じて、最大ビット・レートより低いビット・レートと
なるものである。入力端子１からのこのＳＤＩ信号を受
ける入力をもつ分配部３は、インピーダンス整合および
所要の増幅または減衰を行った後にそのＳＤＩ信号を２
つの出力にそれぞれ発生する。ＨＤ−ＳＤＩタイプ検知
部５Ａは、分配部３からのこのＳＤＩ信号を受ける入力
を有し、そしてＨＤ−ＳＤＩタイプを検知したときにそ
の検知を表す検知信号を発生する出力を有している。同
様に、ＳＤ−ＳＤＩタイプ検知部５Ｂは、分配部３から
のＳＤＩ信号を受ける入力を有し、そしてＳＤ−ＳＤＩ
タイプを検知したときにその検知を表す検知信号を発生
する出力を有している。
施形態を説明する。図１は、本発明によるＳＤＩ信号タ
イプ判別装置のブロック図を示している。図示のよう
に、この判別装置は、ＳＤＩ信号を受けるための入力端
子１と、分配部３と、ＨＤ−ＳＤＩタイプ検知部５Ａお
よびＳＤ−ＳＤＩタイプ検知部５Ｂとから構成してい
る。詳細には、入力端子１は、ＳＤＩ信号を受けるが、
このＳＤＩ信号には、上述のようにＨＤ−ＳＤＩ信号と
ＳＤ−ＳＤＩ信号の２つのタイプがある。ＨＤ−ＳＤＩ
信号は、ビット・レートが１．４８５ｂ／ｓであり、そ
してＳＤ−ＳＤＩ信号は、ビット・レートが２７０Ｍｂ
／ｓである。しかし、これら信号のそれらビット・レー
トは、最大のビット・レートを表しており、信号内容に
応じて、最大ビット・レートより低いビット・レートと
なるものである。入力端子１からのこのＳＤＩ信号を受
ける入力をもつ分配部３は、インピーダンス整合および
所要の増幅または減衰を行った後にそのＳＤＩ信号を２
つの出力にそれぞれ発生する。ＨＤ−ＳＤＩタイプ検知
部５Ａは、分配部３からのこのＳＤＩ信号を受ける入力
を有し、そしてＨＤ−ＳＤＩタイプを検知したときにそ
の検知を表す検知信号を発生する出力を有している。同
様に、ＳＤ−ＳＤＩタイプ検知部５Ｂは、分配部３から
のＳＤＩ信号を受ける入力を有し、そしてＳＤ−ＳＤＩ
タイプを検知したときにその検知を表す検知信号を発生
する出力を有している。
【００１５】本発明の１実施形態では、検知部５Ａおよ
び５Ｂの各々は、図１に示したようにＰＬＬ、すなわち
ＨＤ＿ＰＬＬとＳＤ＿ＰＬＬで構成する。これらＰＬＬ
は、最高のビット・レートにロックするように設計され
る。ここで、ＳＤＩ信号には、最高ビット・レートの周
期的成分とこの最高ビット・レートの整数分の１のビッ
ト・レートの周期的成分が混在しているが、ＰＬＬの位
相比較するエッジはどのビット・レートでも同じ波形位
置（例えば立ち上がりエッジ）となるため、それら異な
った周期的成分に瞬間的にロックする可能性がある。し
かし、ＰＬＬは、ＰＬＬ自身のフライホイール効果によ
り、通常は最高ビット・レートの周期的成分へのロック
状態を継続することになり、これによってロック信号Ｈ
Ｄ＿ＬＯＣＫまたはロック信号ＳＤ＿ＬＯＣＫを発生す
る。ＰＬＬのロックレンジは、ＳＤＩ信号のジッタを吸
収できるようにする等のシステムの要求を考慮した上
で、できるだけ狭く決める。このロックレンジの値は、
１例として、ＰＬＬのＶＣＯの中心周波数（最高ビット
・レート）の１％〜１５％程度である。
び５Ｂの各々は、図１に示したようにＰＬＬ、すなわち
ＨＤ＿ＰＬＬとＳＤ＿ＰＬＬで構成する。これらＰＬＬ
は、最高のビット・レートにロックするように設計され
る。ここで、ＳＤＩ信号には、最高ビット・レートの周
期的成分とこの最高ビット・レートの整数分の１のビッ
ト・レートの周期的成分が混在しているが、ＰＬＬの位
相比較するエッジはどのビット・レートでも同じ波形位
置（例えば立ち上がりエッジ）となるため、それら異な
った周期的成分に瞬間的にロックする可能性がある。し
かし、ＰＬＬは、ＰＬＬ自身のフライホイール効果によ
り、通常は最高ビット・レートの周期的成分へのロック
状態を継続することになり、これによってロック信号Ｈ
Ｄ＿ＬＯＣＫまたはロック信号ＳＤ＿ＬＯＣＫを発生す
る。ＰＬＬのロックレンジは、ＳＤＩ信号のジッタを吸
収できるようにする等のシステムの要求を考慮した上
で、できるだけ狭く決める。このロックレンジの値は、
１例として、ＰＬＬのＶＣＯの中心周波数（最高ビット
・レート）の１％〜１５％程度である。
【００１６】この図１の判別装置の動作は、入力端子１
に受けたＳＤＩ信号がＨＤ−ＳＤＩ信号の場合、このＳ
Ｄ−ＳＤＩが２つのＨＤ−ＳＤＩタイプ検知部５ＡとＳ
Ｄ−ＳＤＩタイプ検知部５Ｂに供給され、そしてＨＤ−
ＳＤＩ信号であるため、ＨＤ−ＳＤＩタイプ検知部５Ａ
のみが検知信号、すなわちロック信号ＨＤ＿ＬＯＣＫを
発生する。これにより、受けたＳＤＩ信号がＨＤ−ＳＤ
Ｉ信号であることを示す。他方のＳＤ−ＳＤＩタイプ検
知部５Ｂは、検知信号を発生しない。一方、受けたＳＤ
Ｉ信号がＳＤ−ＳＤＩ信号である場合、今度は、ＳＤ−
ＳＤＩタイプ検知部５Ｂのみが検知信号、すなわちロッ
ク信号ＳＤ＿ＬＯＣＫを発生し、これによって、受けた
ＳＤＩ信号がＳＤ−ＳＤＩ信号であることを示す。これ
によって、簡単にＳＤＩ信号の判別を行うことができ
る。
に受けたＳＤＩ信号がＨＤ−ＳＤＩ信号の場合、このＳ
Ｄ−ＳＤＩが２つのＨＤ−ＳＤＩタイプ検知部５ＡとＳ
Ｄ−ＳＤＩタイプ検知部５Ｂに供給され、そしてＨＤ−
ＳＤＩ信号であるため、ＨＤ−ＳＤＩタイプ検知部５Ａ
のみが検知信号、すなわちロック信号ＨＤ＿ＬＯＣＫを
発生する。これにより、受けたＳＤＩ信号がＨＤ−ＳＤ
Ｉ信号であることを示す。他方のＳＤ−ＳＤＩタイプ検
知部５Ｂは、検知信号を発生しない。一方、受けたＳＤ
Ｉ信号がＳＤ−ＳＤＩ信号である場合、今度は、ＳＤ−
ＳＤＩタイプ検知部５Ｂのみが検知信号、すなわちロッ
ク信号ＳＤ＿ＬＯＣＫを発生し、これによって、受けた
ＳＤＩ信号がＳＤ−ＳＤＩ信号であることを示す。これ
によって、簡単にＳＤＩ信号の判別を行うことができ
る。
【００１７】次に、図２には、ＨＤ−ＳＤＩタイプ検知
部５ＡおよびＳＤ−ＳＤＩタイプ検知部５Ｂの別の実施
形態を示している。この実施形態は、ＨＤ−ＳＤＩ信号
とＳＤ−ＳＤＩ信号の双方の周期的成分に、共通の周期
的成分が含まれる場合に特に有効である。すなわち、Ｈ
Ｄ−ＳＤＩ信号には、伝送ビット・レートが異なる２種
類のシステム、すなわち１．４８５ＧＨｚ系と１．４８
５ＧＨｚ／１．００１系があり、前者の１．４８５ＧＨ
ｚ系では、ＳＤシステムとの間に倍数関係が生ずるが、
後者の系では、そのような倍数関係は生じない。すなわ
ち、前者の１．４８５ＧＨｚ系では、ＨＤ−ＳＤＩとＳ
Ｄ−ＳＤＩのビット・レートの比は１１：２であり、そ
してそれぞれの比で各最大ビット・レートを割ると、
（１．４８５Ｇｂ／ｓ）／１１＝１３５Ｍｂ／ｓ、また
（２７０Ｍｂ／ｓ）／２＝１３５Ｍｂ／ｓとなって同じ
値となる。したがって、ＨＤ−ＳＤＩ信号とＳＤ−ＳＤ
Ｉ信号の周期的成分として、この１３５Ｍｂ／ｓの周期
的成分が共通の成分となる。したがって、この周期的成
分を受けたときには、各ＰＬＬは、双方ともロックする
ことになる。しかし、この周期的成分のみが連続する確
率は低いため、仮に瞬間的に双方ともロックすることが
あったとしても、そのロック状態をある程度の期間安定
しているかどうかをチェックすることにより、誤検出を
防ぐことができる。図２の実施形態は、このような誤検
出を防止することを目的とするものである。
部５ＡおよびＳＤ−ＳＤＩタイプ検知部５Ｂの別の実施
形態を示している。この実施形態は、ＨＤ−ＳＤＩ信号
とＳＤ−ＳＤＩ信号の双方の周期的成分に、共通の周期
的成分が含まれる場合に特に有効である。すなわち、Ｈ
Ｄ−ＳＤＩ信号には、伝送ビット・レートが異なる２種
類のシステム、すなわち１．４８５ＧＨｚ系と１．４８
５ＧＨｚ／１．００１系があり、前者の１．４８５ＧＨ
ｚ系では、ＳＤシステムとの間に倍数関係が生ずるが、
後者の系では、そのような倍数関係は生じない。すなわ
ち、前者の１．４８５ＧＨｚ系では、ＨＤ−ＳＤＩとＳ
Ｄ−ＳＤＩのビット・レートの比は１１：２であり、そ
してそれぞれの比で各最大ビット・レートを割ると、
（１．４８５Ｇｂ／ｓ）／１１＝１３５Ｍｂ／ｓ、また
（２７０Ｍｂ／ｓ）／２＝１３５Ｍｂ／ｓとなって同じ
値となる。したがって、ＨＤ−ＳＤＩ信号とＳＤ−ＳＤ
Ｉ信号の周期的成分として、この１３５Ｍｂ／ｓの周期
的成分が共通の成分となる。したがって、この周期的成
分を受けたときには、各ＰＬＬは、双方ともロックする
ことになる。しかし、この周期的成分のみが連続する確
率は低いため、仮に瞬間的に双方ともロックすることが
あったとしても、そのロック状態をある程度の期間安定
しているかどうかをチェックすることにより、誤検出を
防ぐことができる。図２の実施形態は、このような誤検
出を防止することを目的とするものである。
【００１８】詳細には、図２に示したタイプ検知部５０
は、検知部５Ａおよび検知部５Ｂのいずれに対しても使
用することができる。詳細には、タイプ検知部５０は、
図１に示したＰＬＬと同じＰＬＬ回路５００と、安定状
態判別部５０２とを備えている。安定状態判別部５０２
は、モノマルチ５０２０と、そしてＡＮＤゲート回路５
０２２とから構成している。ＰＬＬ回路５００は、図１
の分配部３からのＳＤＩ信号を受ける入力を有し、そし
てロックした時にＨＤ＿ＰＬＬ信号あるいはＳＤ＿ＰＬ
Ｌ信号のようなロック信号を発生する出力を有してい
る。モノマルチ５０２０は、このＰＬＬ回路５００の出
力に接続したトリガ入力を有し、そしてトリガされたと
きにこのトリガ時点から所定の時間（例えば０．１秒）
の間ハイのパルスを発生する機能を有し、そして出力に
はその反転出力を発生するように構成している。ＡＮＤ
ゲート回路５０２２は、ＰＬＬ回路５００の出力に接続
した１つの入力と、そしてモノマルチ５０２０の反転出
力に接続した別の入力を有し、そしてそれら２つの入力
の論理的ＡＮＤ演算を行った結果を出力に発生する。こ
の出力は、図１で述べた検知信号（または判定出力）を
構成する。
は、検知部５Ａおよび検知部５Ｂのいずれに対しても使
用することができる。詳細には、タイプ検知部５０は、
図１に示したＰＬＬと同じＰＬＬ回路５００と、安定状
態判別部５０２とを備えている。安定状態判別部５０２
は、モノマルチ５０２０と、そしてＡＮＤゲート回路５
０２２とから構成している。ＰＬＬ回路５００は、図１
の分配部３からのＳＤＩ信号を受ける入力を有し、そし
てロックした時にＨＤ＿ＰＬＬ信号あるいはＳＤ＿ＰＬ
Ｌ信号のようなロック信号を発生する出力を有してい
る。モノマルチ５０２０は、このＰＬＬ回路５００の出
力に接続したトリガ入力を有し、そしてトリガされたと
きにこのトリガ時点から所定の時間（例えば０．１秒）
の間ハイのパルスを発生する機能を有し、そして出力に
はその反転出力を発生するように構成している。ＡＮＤ
ゲート回路５０２２は、ＰＬＬ回路５００の出力に接続
した１つの入力と、そしてモノマルチ５０２０の反転出
力に接続した別の入力を有し、そしてそれら２つの入力
の論理的ＡＮＤ演算を行った結果を出力に発生する。こ
の出力は、図１で述べた検知信号（または判定出力）を
構成する。
【００１９】次に、図３を参照して、図２の回路の動作
を説明する。図３（ａ）に示すように、ＰＬＬが瞬間的
にロックして０．１秒より短い時間の間ロック信号を発
生する場合、この時には、モノマルチ５０２０はそのロ
ック信号によってトリガされて、０．１秒の間ローとな
る出力を発生する。これら出力を受けるＡＮＤゲート回
路５０２２は、ロック信号がハイの間はモノマルチ出力
はローでありそしてロック信号がローとなったときはま
だモノマルチ出力はローのままであるため、ＡＮＤゲー
ト出力はローに留まり、したがってＨＤ−ＳＤＩ信号ま
たはＳＤ−ＳＤＩ信号の検知を示す信号を発生しない。
一方、図３（ｂ）に示すように、ＰＬＬが、継続的にす
なわち０．１秒より長い時間の間ロックした場合、モノ
マルチ５０２０は、トリガされてから０．１秒後にハイ
に戻るため、このハイに戻ってからＡＮＤゲートはハイ
となって、ＨＤ−ＳＤＩ信号あるいはＳＤ−ＳＤＩ信号
の検知を示す検知信号を発生する。尚、ＨＤ＿ＰＬＬ回
路とＳＤ＿ＰＬＬ回路とでは、モノマルチの０．１秒の
ような設定時間は、同じ値としたりあるいは異なった値
としたりすることができる。このようにして、安定状態
判別部５０２を設けることにより、ＨＤ−ＳＤＩ信号と
ＳＤ−ＳＤＩ信号における共通の周期的成分から生ずる
ことのある誤検出を防止することができる。
を説明する。図３（ａ）に示すように、ＰＬＬが瞬間的
にロックして０．１秒より短い時間の間ロック信号を発
生する場合、この時には、モノマルチ５０２０はそのロ
ック信号によってトリガされて、０．１秒の間ローとな
る出力を発生する。これら出力を受けるＡＮＤゲート回
路５０２２は、ロック信号がハイの間はモノマルチ出力
はローでありそしてロック信号がローとなったときはま
だモノマルチ出力はローのままであるため、ＡＮＤゲー
ト出力はローに留まり、したがってＨＤ−ＳＤＩ信号ま
たはＳＤ−ＳＤＩ信号の検知を示す信号を発生しない。
一方、図３（ｂ）に示すように、ＰＬＬが、継続的にす
なわち０．１秒より長い時間の間ロックした場合、モノ
マルチ５０２０は、トリガされてから０．１秒後にハイ
に戻るため、このハイに戻ってからＡＮＤゲートはハイ
となって、ＨＤ−ＳＤＩ信号あるいはＳＤ−ＳＤＩ信号
の検知を示す検知信号を発生する。尚、ＨＤ＿ＰＬＬ回
路とＳＤ＿ＰＬＬ回路とでは、モノマルチの０．１秒の
ような設定時間は、同じ値としたりあるいは異なった値
としたりすることができる。このようにして、安定状態
判別部５０２を設けることにより、ＨＤ−ＳＤＩ信号と
ＳＤ−ＳＤＩ信号における共通の周期的成分から生ずる
ことのある誤検出を防止することができる。
【００２０】以上に述べた本発明の実施形態において
は、モノマルチ５０２０の設定時間として０．１秒の例
を示したが、当業者であれば、実験等から誤検出を防止
するのに必要な他の値に変更することができる。また、
上述の判定装置は、ビデオ機器、ビデオ測定機器を含む
その他のＳＤＩ信号を扱う任意の機器、あるいは集積回
路に組み込むことも可能である。
は、モノマルチ５０２０の設定時間として０．１秒の例
を示したが、当業者であれば、実験等から誤検出を防止
するのに必要な他の値に変更することができる。また、
上述の判定装置は、ビデオ機器、ビデオ測定機器を含む
その他のＳＤＩ信号を扱う任意の機器、あるいは集積回
路に組み込むことも可能である。
【００２１】
【発明の効果】以上に詳細に説明した本発明によるＳＤ
Ｉ信号判別法により、ＳＤＩ信号を扱う機器、回路にお
いて、２系統の回路の共通部分を簡略化することが可能
となり、したがってコストを大幅に削減することが可能
となる。また、安定状態判別部を設けることにより、Ｓ
ＤＩ信号の誤検出を防止でき、これによって安定したＳ
ＤＩ信号の検知を行うことができる。
Ｉ信号判別法により、ＳＤＩ信号を扱う機器、回路にお
いて、２系統の回路の共通部分を簡略化することが可能
となり、したがってコストを大幅に削減することが可能
となる。また、安定状態判別部を設けることにより、Ｓ
ＤＩ信号の誤検出を防止でき、これによって安定したＳ
ＤＩ信号の検知を行うことができる。
【図１】図１は、本発明によるＳＤＩ信号タイプ判別装
置のブロック図。
置のブロック図。
【図２】図２は、図１のタイプ検知部の別の実施形態を
示すブロック図。
示すブロック図。
【図３】図３は、図２のタイプ検知部の動作を示すタイ
ミング図。
ミング図。
１ 入力端子
３ 分配部
５Ａ ＨＤ−ＳＤＩタイプ検知部
５Ｂ ＳＤ−ＳＤＩタイプ検知部
５０ タイプ検知部５０
５００ ＰＬＬ回路
５０２ 安定状態判別部
Claims (16)
- 【請求項１】受けたＳＤＩ信号のタイプを判別する判別
方法であって、 前記受けたＳＤＩ信号に、第１のタイプのＳＤＩ信号に
含まれる第１の周期的成分を検知したときに、前記第１
タイプのＳＤＩ信号を検知したことを示す第１タイプ検
知信号を発生する第１の検知ステップと、 前記受けたＳＤＩ信号に、第２のタイプのＳＤＩ信号に
含まれる第２の周期的成分を検知したときに、前記第２
タイプのＳＤＩ信号を検知したことを示す第２タイプ検
知信号を発生する第２の検知ステップであって、前記第
１の周期的成分は、前記第２の周期的成分とは周期が異
なっている、前記の第２の検知ステップと、から成るＳ
ＤＩ信号判別方法。 - 【請求項２】請求項１記載の方法において、 前記第１の検知ステップは、前記第１周期的成分を少な
くとも第１の所定の時間検知したときに前記第１タイプ
検知信号を発生し、 前記第２の検知ステップは、前記第２周期的成分を少な
くとも第２の所定の時間検知したときに前記第２タイプ
検知信号を発生すること、を特徴とするＳＤＩ信号判別
方法。 - 【請求項３】ＳＤＩ信号のタイプを判別する判別装置で
あって、 ＳＤＩ信号を受けるように接続しており、第１のタイプ
のＳＤＩ信号に含まれる第１の周期的成分を検知したと
きに第１タイプ検知信号を発生する第１の検知手段と、 ＳＤＩ信号を受けるように接続しており、第２のタイプ
のＳＤＩ信号に含まれる第２の周期的成分を検知したと
きに第２タイプ検知信号を発生する第２の検知手段であ
って、前記第１の周期的成分は、前記第２の周期的成分
とは周期が異なっている、前記の第２の検知手段と、か
ら成るＳＤＩ信号判別装置。 - 【請求項４】請求項３記載の装置において、 前記第１検出手段は、前記第１周期的成分を少なくとも
第１の所定の時間検知したときに前記第１タイプ検知信
号を発生し、 前記第２検出手段は、前記第２周期的成分を少なくとも
第２の所定の時間検知したときに前記第２タイプ検知信
号を発生すること、を特徴とするＳＤＩ信号判別装置。 - 【請求項５】請求項４記載の装置において、 前記第１と第２の検知手段の各々は、ＰＬＬから成るこ
と、を特徴とするＳＤＩ信号判別装置。 - 【請求項６】請求項５記載の装置において、 前記第１検知手段は、さらに、該第１検知手段の前記Ｐ
ＬＬのロック状態を示す信号が前記少なくとも第１の所
定の時間継続したときに、前記第１タイプ検知信号を発
生する第１の安定状態判定手段を含み、 前記第２検知手段は、さらに、該第２検知手段の前記Ｐ
ＬＬのロック状態を示す信号が前記少なくとも第２の所
定の時間継続したときに、前記第１タイプ検知信号を発
生する第２の安定状態判定手段を含むこと、を特徴とす
るＳＤＩ信号判別装置。 - 【請求項７】請求項３から６のいずれかに記載の装置に
おいて、 前記第１タイプのＳＤＩ信号は、ＳＤ−ＳＤＩ信号であ
り、前記第２のタイプのＳＤＩ信号は、ＨＤ−ＳＤＩ信
号であること、を特徴とするＳＤＩ信号判別装置。 - 【請求項８】請求項３から７のいずれかに記載の判別装
置を備えた機器。 - 【請求項９】請求項８記載の機器において、 前記機器は、測定機器であること、を特徴とする機器。
- 【請求項１０】請求項８記載の機器において、 前記機器は、ビデオ機器であること、を特徴とする機
器。 - 【請求項１１】請求項３から７のいずれかに記載の判別
装置を備えた集積回路。 - 【請求項１２】ＳＤＩ信号入力を処理するＳＤＩ信号処
理装置であって、 請求項３から７のいずれかに記載の判別装置と、 該判別装置からの前記第１タイプ検知信号および前記第
２タイプ検知信号に応答して、前記ＳＤＩ信号入力を前
記第１または第２のタイプのＳＤＩ信号として処理する
処理手段と、から成るＳＤＩ信号処理装置。 - 【請求項１３】請求項１２記載の信号処理装置を備えた
機器。 - 【請求項１４】請求項１３記載の機器において、 前記機器は、測定機器であること、を特徴とする機器。
- 【請求項１５】請求項１３記載の機器において、 前記機器は、ビデオ機器であること、を特徴とする機
器。 - 【請求項１６】請求項１２記載の信号処理装置を備えた
集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002023571A JP2003224869A (ja) | 2002-01-31 | 2002-01-31 | Ｓｄｉ信号判別装置 |
| US10/353,973 US20040104755A1 (en) | 2002-01-31 | 2003-01-30 | SDI signal discriminating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002023571A JP2003224869A (ja) | 2002-01-31 | 2002-01-31 | Ｓｄｉ信号判別装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003224869A true JP2003224869A (ja) | 2003-08-08 |
Family
ID=27746245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002023571A Pending JP2003224869A (ja) | 2002-01-31 | 2002-01-31 | Ｓｄｉ信号判別装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040104755A1 (ja) |
| JP (1) | JP2003224869A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101271480B1 (ko) * | 2012-10-30 | 2013-06-05 | 주식회사 삼알글로벌 | 소스 인식 자동 전환 영상 수신 장치를 구비한 dvr 및 소스 인식 자동 전환 영상 수신 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7492821B2 (en) * | 2005-02-08 | 2009-02-17 | International Business Machines Corporation | System and method for selective image capture, transmission and reconstruction |
| JP4244045B2 (ja) * | 2005-09-08 | 2009-03-25 | ソニー株式会社 | 記録装置および方法、並びにプログラム |
| KR101337869B1 (ko) | 2012-11-20 | 2013-12-10 | 주식회사 시스매니아 | 다채널 통합용 hd-cctv 신호 전송 장치 |
| US20160037123A1 (en) * | 2014-07-31 | 2016-02-04 | At&T Intellectual Property I, Lp | System and method for input sensing for internet protocol encoders |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4607345A (en) * | 1982-01-07 | 1986-08-19 | Rockwell International Corporation | Serial data word transmission rate converter |
| US4479142A (en) * | 1982-05-17 | 1984-10-23 | M/A-Com Dcc, Inc. | Interface apparatus and method for asynchronous encoding of digital television |
| JP3371290B2 (ja) * | 1995-01-30 | 2003-01-27 | ソニー株式会社 | データ伝送装置、データ伝送方法およびそれを適用したビデオカメラシステム |
| WO1998023060A1 (fr) * | 1996-11-22 | 1998-05-28 | Sony Corporation | Procede et dispositif de transmission des donnees |
| CA2320347A1 (en) * | 1998-12-07 | 2000-06-15 | Tomotaka Takeuchi | Serial digital interface system transmission/reception method and device therefor |
-
2002
- 2002-01-31 JP JP2002023571A patent/JP2003224869A/ja active Pending
-
2003
- 2003-01-30 US US10/353,973 patent/US20040104755A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101271480B1 (ko) * | 2012-10-30 | 2013-06-05 | 주식회사 삼알글로벌 | 소스 인식 자동 전환 영상 수신 장치를 구비한 dvr 및 소스 인식 자동 전환 영상 수신 방법 |
| US8913881B2 (en) | 2012-10-30 | 2014-12-16 | 3R Global Co., Ltd. | Digital video recorder having appartus for receiving automatic switched image by recognizing source and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040104755A1 (en) | 2004-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549604B2 (en) | Clock recovery and detection of rapid phase transients | |
| US5157651A (en) | Apparatus and method for determining line rates | |
| KR930015363A (ko) | 고신뢰도 위상동기루프 | |
| JP3126797B2 (ja) | 信号伝送装置 | |
| JP2003224869A (ja) | Ｓｄｉ信号判別装置 | |
| US5680076A (en) | Phase-lock indicator circuit with phase-only detection | |
| US4617678A (en) | Apparatus for detecting and recovering binary data from an input signal | |
| US5734273A (en) | Phase lock detector | |
| US20100085239A1 (en) | Device and method for detecting a target using a high speed sampling device | |
| US20040062329A1 (en) | Determining an optimal sampling clock | |
| JPH0537511A (ja) | ユニークワード検出回路 | |
| US7110446B1 (en) | Method and apparatus for reducing effect of jitter | |
| US5631709A (en) | Method and apparatus for processing a composite synchronizing signal | |
| US20040019837A1 (en) | Fast detection of incorrect sampling in an oversampling clock and data recovery system | |
| EP0456973A2 (en) | Synchronisation apparatus | |
| US20080157840A1 (en) | Systems and Methods for Adding a Delay to a Signal | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP2988300B2 (ja) | バイポーラクロック擾乱検出回路 | |
| KR100629519B1 (ko) | 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법 | |
| JP2964652B2 (ja) | クロック受信回路 | |
| JPH10240374A (ja) | クロック異常検出回路 | |
| JP2007304060A (ja) | Ｉｆｍ装置 | |
| JP2923979B2 (ja) | 周波数検出回路 | |
| JPS63302637A (ja) | 誤り率測定装置 | |
| JPH09271000A (ja) | 文字放送用のデータ探索回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070724 |